JP6287445B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6287445B2 JP6287445B2 JP2014063932A JP2014063932A JP6287445B2 JP 6287445 B2 JP6287445 B2 JP 6287445B2 JP 2014063932 A JP2014063932 A JP 2014063932A JP 2014063932 A JP2014063932 A JP 2014063932A JP 6287445 B2 JP6287445 B2 JP 6287445B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- guard ring
- semiconductor
- chip
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 26
- 230000008018 melting Effects 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Description
本発明は、製造コストを上げることなく耐湿性や耐腐食性を向上させ、放熱性と信頼性を向上させることができる半導体装置及びその製造方法に関する。
従来の半導体装置において半導体チップはバンブボンドで配線基板に実装される（例えば、特許文献１参照）。しかし、半導体チップと配線基板との電気的接続を形成するだけで、実装後に半導体チップのチップ表面を気密に封止することはできなかった。
半導体チップ表面に形成された回路パターンは湿度や腐食性ガスで酸化や腐食しやすい。そこで、チップ表面のパッシベーション膜を厚くしたり、バンブ実装後にチップと配線基板の間に耐湿性の高い樹脂をアンダーフィルとして充填したりすることで耐湿性や耐腐食性を向上させる必要があった。このため、製造コストが高くなっていた。
また、フリップチップ実装した従来の半導体装置は放熱性が悪いため、自己発熱が多い高電力の素子をフリップチップ実装できなかった。また、従来の半導体装置では、バンブ部分に応力が集中してバンブが断線したり、チップの割れが発生したりしていた。このため、信頼性が低下していた。
本発明は、上述のような課題を解決するためになされたもので、その目的は製造コストを上げることなく耐湿性や耐腐食性を向上させ、放熱性と信頼性を向上させることができる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置は、第１の電極と、前記第１の電極の周囲に設けられた第２の電極とを有する配線基板と、半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた半田を含むガードリングとを有する半導体チップとを備え、前記半導体チップは前記配線基板にフリップチップ実装され、前記パッドは前記第１の電極に接合され、前記ガードリングは前記第２の電極に接合され、前記パッドの半田の融点が前記ガードリングの半田の融点よりも低いことを特徴とする。
本発明では、半導体チップの半田を含むガードリングを配線基板の第２の電極に接合することにより、半導体チップと配線基板にはさまれた半導体回路パターンをガードリングにより気密封止することができる。このため、パッシベーション膜の厚膜化や耐湿性の樹脂塗布が不要となる。従って、製造コストを上げることなく耐湿性や耐腐食性を向上させることができる。
また、ガードリングは配線基板の第２の電極に接続される。従って、放熱経路が増えるため、放熱性を向上させることができる。また、ガードリングにより半導体チップの剛性も向上する。この結果、信頼性を向上させることができる。
また、パッドの半田の融点がガードリングの半田の融点よりも低いため、パッドがガードリングよりも早く接合される。これにより、フリップチップ実装後にガードリング内において配線基板と半導体チップの間を窒素で充填し易くなる。
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す斜視図である。図２は、本発明の実施の形態１に係る半導体装置を示す断面図である。図３は本発明の実施の形態１に係る半導体チップを示す平面図である。
図１は、本発明の実施の形態１に係る半導体装置を示す斜視図である。図２は、本発明の実施の形態１に係る半導体装置を示す断面図である。図３は本発明の実施の形態１に係る半導体チップを示す平面図である。
配線基板１の主面に第１の電極２が設けられ、この第１の電極２の周囲に円形の第２の電極３が設けられている。配線基板１の裏面にはヒートシンク４が設けられている。第２の電極３が配線基板１の表から裏まで貫通してヒートシンク４に接続されている。
半導体チップ５の半導体基板６の主面上に、半田を含むパッド７を持つ半導体回路パターン８が設けられている。半導体基板６の主面上において半導体回路パターン８の周囲に、半田を含む円形のガードリング９が設けられている。パッド７とガードリング９以外において半導体基板６の主面はパッシベーション膜１０で覆われている。半導体チップ５は配線基板１にフリップチップ実装されている。パッド７は第１の電極２に接合されている。ガードリング９は第２の電極３に接合されている。
第１の電極２及び第２の電極３はＡｕなどからなる。半導体基板６はＧａＡｓ、ＧａＮ，Ｓｉ，ＳｉＣ，ＩｎＰなどからなる。パッド７はＡｕ７８Ｓｎ２２（融点約２７８℃）であり、ガードリング９はＡｕ８０Ｓｎ２０（融点約２７８〜３００℃、実装時２７８℃よりもやや高くなる）である。従って、パッド７の半田の融点はガードリング９の半田の融点よりも低い。なお、半田はＡｕＳｎに限らず、ＡｕＧｅなど蒸着やスパッタなど半導体製造工程で形成できる半田材となるメタルであればよい。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。まず、配線基板１と半導体チップ５を形成する。次に、パッド７を第１の電極２に接合した後にガードリング９を第２の電極３に接合し、半導体チップ５を配線基板１にフリップチップ実装する。この際にフリップチップ実装を窒素雰囲気中で行い、フリップチップ実装後にガードリング９内において配線基板１と半導体チップ５の間を窒素で充填する。ただし、充填するガスとして窒素の代わりに希ガスなど、半導体チップ５を腐食させない不活性ガスを用いることができる。
以上説明したように本実施の形態では、半導体チップ５の半田を含むガードリング９を配線基板１の第２の電極に接合することにより、半導体チップ５と配線基板１にはさまれた半導体回路パターン８をガードリング９により気密封止することができる。このため、パッシベーション膜１０の厚膜化や耐湿性の樹脂塗布が不要となる。従って、製造コストを上げることなく耐湿性や耐腐食性を向上させることができる。また、上位実装での気密封止が不要となる。
また、ガードリング９は配線基板１の第２の電極３を介してヒートシンク４に接続される。従って、放熱経路が増えるため、放熱性を向上させることができる。また、ガードリング９により半導体チップ５の剛性も向上する。この結果、信頼性を向上させることができる。例えば従来装置では常温２５℃で駆動しても最大定格（１２５℃）の温度を超えていたハイパワーのＭＥＳＦＥＴ、ＨＥＭＴ、ＨＢＴなどを、本実施の形態の装置では半導体チップ５をとして用いることができる。なお、ガードリング９を接地すればノイズ対策のシールドにもなる。
また、パッド７の半田の融点がガードリング９の半田の融点よりも低いため、パッド７がガードリング９よりも早く接合される。これにより、フリップチップ実装後にガードリング９内において配線基板１と半導体チップ５の間を窒素で充填し易くなる。
図４及び図５は本発明の実施の形態１に係る半導体チップの変形例を示す平面図である。図４ではガードリング９が四角形であり、図５ではガードリング９がハニカム構造である。このようにガードリング９の形状に関わらず上記の効果を得ることができる。
実施の形態２．
図６は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。まず、配線基板１と半導体チップ５をそれぞれ形成する。この際に半導体チップ５のパッド７をガードリング９よりも半導体基板６の主面から突出させる。次に、パッド７を第１の電極２に接合した後にガードリング９を第２の電極３に接合し、半導体チップ５を配線基板１にフリップチップ実装する。
図６は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。まず、配線基板１と半導体チップ５をそれぞれ形成する。この際に半導体チップ５のパッド７をガードリング９よりも半導体基板６の主面から突出させる。次に、パッド７を第１の電極２に接合した後にガードリング９を第２の電極３に接合し、半導体チップ５を配線基板１にフリップチップ実装する。
上記のようにパッド７がガードリング９よりも半導体基板６の主面から突出しているため、パッド７がガードリング９よりも早く接合される。これにより、フリップチップ実装後にガードリング９内において配線基板１と半導体チップ５の間を窒素で充填し易くなる。
実施の形態３．
図７は、本発明の実施の形態３に係る半導体チップを示す斜視図である。図８は、本発明の実施の形態３に係る配線基板を示す斜視図である。配線基板１の第２の電極３は連続した一続きの電極である。一方、半導体チップ５のガードリング９は複数の電極が離散的に配置された破線状の半田である。
図７は、本発明の実施の形態３に係る半導体チップを示す斜視図である。図８は、本発明の実施の形態３に係る配線基板を示す斜視図である。配線基板１の第２の電極３は連続した一続きの電極である。一方、半導体チップ５のガードリング９は複数の電極が離散的に配置された破線状の半田である。
ガードリング９は破線状であるが、配線基板１の第２の電極３が連続した一続きの電極であるため、フリップチップ実装後にはガードリング９の接合部に切れ目無く半田接合するため、気密に封止することができる。また、ガードリング９が破線状であるため、ウエハプロセス時にガードリング９を容易に形成することができる。
図９及び図１０は本発明の実施の形態３に係る半導体チップの変形例を示す平面図である。図９ではガードリング９が四角形であり、図１０ではガードリング９が二重である。これらの場合にも上記の効果を得ることができる。
なお、ウエハプロセスではパッド７及びガードリング９として半田を形成せずにＡｕ電極だけを形成し、ウエハプロセス後に半田スクリーンを使ってパッド７及びガードリング９の半田を塗布してもよい。
１ 配線基板、２ 第１の電極、３ 第２の電極、５ 半導体チップ、７ パッド、８ 半導体回路パターン、９ ガードリング
Claims (3)
- 第１の電極と、前記第１の電極の周囲に設けられた第２の電極とを有する配線基板と、
半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた半田を含むガードリングとを有する半導体チップとを備え、
前記半導体チップは前記配線基板にフリップチップ実装され、
前記パッドは前記第１の電極に接合され、
前記ガードリングは前記第２の電極に接合され、
前記パッドの半田の融点が前記ガードリングの半田の融点よりも低いことを特徴とする半導体装置。 - 第１の電極と、前記第１の電極の周囲に設けられた第２の電極とを有する配線基板を形成する工程と、
半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた半田を含むガードリングとを有し、前記パッドの半田の融点が前記ガードリングの半田の融点よりも低い半導体チップを形成する工程と、
前記パッドを前記第１の電極に接合した後に前記ガードリングを前記第２の電極に接合し、前記半導体チップを前記配線基板にフリップチップ実装する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記フリップチップ実装を不活性ガス雰囲気中で行い、前記フリップチップ実装後に前記ガードリング内において前記配線基板と前記半導体チップの間を不活性ガスで充填することを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014063932A JP6287445B2 (ja) | 2014-03-26 | 2014-03-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014063932A JP6287445B2 (ja) | 2014-03-26 | 2014-03-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015185818A JP2015185818A (ja) | 2015-10-22 |
| JP6287445B2 true JP6287445B2 (ja) | 2018-03-07 |
Family
ID=54351995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014063932A Active JP6287445B2 (ja) | 2014-03-26 | 2014-03-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6287445B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298559A (zh) * | 2016-09-23 | 2017-01-04 | 上海斐讯数据通信技术有限公司 | 一种集成芯片封装方法及其封装结构、一种电子产品 |
| JP2020191339A (ja) * | 2019-05-20 | 2020-11-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231839A (ja) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | 半導体装置 |
| JPH0637143A (ja) * | 1992-07-15 | 1994-02-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| FR2705832B1 (fr) * | 1993-05-28 | 1995-06-30 | Commissariat Energie Atomique | Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat. |
| JP3772740B2 (ja) * | 2001-12-21 | 2006-05-10 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP2006165324A (ja) * | 2004-12-08 | 2006-06-22 | Toyota Motor Corp | Ｂｇａパッケージを実装した基板の構造 |
| JP4744213B2 (ja) * | 2005-07-11 | 2011-08-10 | 日本電波工業株式会社 | 電子部品の製造方法 |
-
2014
- 2014-03-26 JP JP2014063932A patent/JP6287445B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015185818A (ja) | 2015-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102608133B1 (ko) | 반도체 장치 | |
| TWI485817B (zh) | 微電子封裝及其散熱方法 | |
| JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
| KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
| WO2018181708A1 (ja) | モジュール | |
| US11437298B2 (en) | Electronic module and method for manufacturing electronic module | |
| JP6711001B2 (ja) | 半導体装置及び製造方法 | |
| JP6315650B2 (ja) | 電子デバイス | |
| JP2007035688A (ja) | 半導体装置およびその製造方法 | |
| US9559026B2 (en) | Semiconductor package having a multi-layered base | |
| TW200636938A (en) | A semiconductor device and a manufacturing method of the same | |
| KR102352342B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP6287445B2 (ja) | 半導体装置及びその製造方法 | |
| US20130001759A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| JP6860334B2 (ja) | 半導体装置 | |
| KR102325114B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP2014135414A (ja) | 半導体素子収納用パッケージ | |
| JP2013012570A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20150142916A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR101547269B1 (ko) | 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법 | |
| JP5525856B2 (ja) | 半導体モジュール | |
| KR101524546B1 (ko) | 멀티 칩 패키지 | |
| JP2013183102A (ja) | 半導体装置 | |
| TW201515162A (zh) | 大面積半導體晶片用的低熱應力封裝體 | |
| JP2021100053A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6287445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |