JP7083898B2 - 基体および半導体装置 - Google Patents

基体および半導体装置 Download PDF

Info

Publication number
JP7083898B2
JP7083898B2 JP2020527646A JP2020527646A JP7083898B2 JP 7083898 B2 JP7083898 B2 JP 7083898B2 JP 2020527646 A JP2020527646 A JP 2020527646A JP 2020527646 A JP2020527646 A JP 2020527646A JP 7083898 B2 JP7083898 B2 JP 7083898B2
Authority
JP
Japan
Prior art keywords
substrate
film
layer
package
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020527646A
Other languages
English (en)
Other versions
JPWO2020004566A1 (ja
Inventor
貴幸 木村
久樹 増田
隆行 大山
裕子 田中
吉弘 上村
浩之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020004566A1 publication Critical patent/JPWO2020004566A1/ja
Application granted granted Critical
Publication of JP7083898B2 publication Critical patent/JP7083898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を収容したパッケージを封止する基体およびそれを用いた半導体装置に関するものである。
近年、IC(Integrated Circuit)、LSI(Large-Scale Integration)、パワーデバイス等の半導体素子を収納する半導体パッケージおよび半導体装置は、封止の際の気密性が要求されている(特開2005-183830号公報を参照)。
特開2005-183830号公報に開示された技術は、半導体パッケージの封止をするための蓋体に関するものである。蓋体は、鉄-ニッケル合金から成る基板と、基板の上面にニッケルの層膜、基板の下面に銅-ニッケル合金から成る層と、その下面に銀-銅ろう材とを有している。しかしながら、この構成では、蓋体に熱が加わった場合に-ニッケル合金から成る層とろう材とが合金を形成し、ろう材の融点が変化するおそれがあった。このため、気密に封止することが困難な場合が懸念されていた。
本発明の一実施形態に係る基体は、基板と、第1膜と、第1層と、第2膜とを備えている。基板は、第1弾性率を有している。第1膜は、基板の上面に位置している。第1層は、基板の下面に位置しており、第1弾性率よりも低い第2弾性率を有するとともに、第1熱膨張係数を有している。第2膜は、第1層の下面に位置し、第1膜と同じ材料を含み、第1熱膨張係数よりも小さい第2熱膨張係数を有している。第2膜と第1膜とは、互いに離れて位置している。
本発明の一実施形態に係る半導体装置は、内部に半導体素子が実装されるパッケージと、パッケージの上面に位置した上記記載の基体とを備えている。
本発明の一実施形態に係る半導体装置を示す分解斜視図である。 本発明の一実施形態に係る半導体装置を示す斜視図である。 本発明の一実施形態に係る半導体装置を示す側面図である 本発明の一実施形態に係る基体を示す断面図である。 本発明の他の実施形態に係る基体を示す断面図である。 本発明の一実施形態に係る基体の実験結果を示す断面写真である。 本発明の一実施形態に係る基体および接着剤を示す断面図である。 本発明の他の実施形態に係る基体および接着剤を示す断面図である。
以下、本発明の実施形態に係る基体および半導体装置について、図面を参照しながら説明する。
<基体の構成>
図1は、本発明の一実施形態導体に係る半導体装置を示す分解斜視図である。図2は、本発明の一実施形態導体に係る半導体装置を示す斜視図である。図3は、本発明の一実施形態導体に係る半導体装置を示す側面図である。図4は、本発明の一実施形態導体に係る基体を示す断面図である。図5は、本発明の他の実施形態に係る基体を示す断面図である。図6は、本発明の一実施形態に係る基体の実験結果を示す断面写真である。図7は、本発明の一実施形態に係る基体および接着剤を示す断面図である。図8は、本発明の他の実施形態に係る基体および接着剤を示す断面図である。
図に示すように、本発明の実施形態に係る基体1は、基板13と、第1膜11と、第1層14と、第2膜12とを備えている。なお、基体1は、後述する半導体装置10において、内部に収容される半導体素子を封止する蓋体として使用することができる。
基体1は、平面視において、たとえば5mm×5mm~50mm×50mmであって、後述する枠体5の外縁と同じ大きさであってもよい。また、厚みはたとえば0.05mm~5mmである。
図4に示すように、基体1は、基板13と、第1膜11と、第1層14と、第2膜12とを備えている。基板13は、たとえば鉄-ニッケル合金を含んでいる。他にも、鉄-ニッケル-コバルト合金等であってもよい。また、基板13の厚みは、たとえば、0.03mm~4mmである。基板13の第1弾性率(ヤング率)は、例えば120~140GPaである。
基板13の上面13aには、第1膜11が位置している。第1膜11は、基板13の表面が酸化して錆びないように保護する効果を有している。なお、基板13と、第1膜11との間には他の層および/または他の膜等が位置していてもよい。第1膜11は、たとえば、ニッケルを含んでいる。他にも、酸化防止の効果がある金等を含んでいてもよい。また、第1膜11の厚みは、たとえば、0.002mm~0.02mmである。
基板13の下面13bには、第1層14が位置している。第1層14は、たとえば、銅を含んでいる。他にも、銀などの比較的弾性率の低い金属等を含んでいてもよい。また、第1層14は、銅からなるベース層と該ベース層上に成膜されたNi層とからなる層であってもよい。つまり、基板13の下面13bにNi層が位置していてもよい。さらに、基板13と、第1層14との間には他の層および/または他の膜等が位置していてもよい。また、第1層14の厚みは、たとえば、0.01mm~1mmである。第1層14の弾性率である第2弾性率は、基板13の弾性率である第1弾性率よりも弾性率が低くなるような金属材料を含んでいるのがよい。第2弾性率は、例えば、105~115GPaである。第1層14が、基板13よりも弾性率が低い、つまり第2弾性率が第1弾性率よりも低いことによって、後述するパッケージ3との接合時に熱を加える場合において、熱応力による基体1の変形量を小さくできる。そのため、溶接などを行なう場合、より小さな圧力で基体1をパッケージ3に接合することができ、パッケージ3に加わる負荷を低減させることができる。これにより基体1およびパッケージ3にクラック等の機械的損失が発生する可能性を低減できる。また、第1層14の熱膨張係数である第1熱膨張係数は、例えば16~17×10-6/K(m)である。
第1層14の下面14aには、第2膜12が位置している。第2膜12は、たとえば、ニッケルを含んでいる。他にも、金等であってもよい。さらに、第1層14と、第2膜12との間には他の層および/または他の膜等が位置していてもよい。また、第2膜12の厚みは、たとえば、0.002mm~0.02mmである。第2膜12は、第1膜11と同じ材料を含んでいるのがよい。第2膜12が、第1膜11と同じ材料を含んでいることによって、基体1に熱が加わったとしても、基板13と第1層14の上下に熱膨張係数の近いもの、または同じものを配置することができるため、基板13と第1層14の熱膨張差による引張り応力が低減され、基体1の熱による変形を低減させることができる。また、第2膜12は、第1層14よりも熱膨張係数が小さい。つまり、第2膜12の熱膨張係数である第2熱膨張係数は、第1熱膨張係数よりも小さい。第2熱膨張係数が、例えば、11~12×10-6/K(m)である。このため、基体1に熱が加わった場合において、第1層14の熱膨張に起因する基体1の変形を低減できる。
本発明の実施形態に係る基体1は、以上のような構成であることによって、熱による変形を低減させ、半導体装置の蓋体として半導体装置を封止する場合等において良好な封止状態を維持することができる。
本発明の実施形態に係る基体1が上述したような構成であることによる優位性を、一例として基体1をベイキングする時など熱を加えたときについて説明する。基体1は長辺:短辺が3:2である矩形状とし、ベイキング時間は30分、温度は400℃とした。比較例として、第2膜12を有していないこと以外は上記各条件と同じ条件に設定された基体を用いる。基体1は第2膜12が無い場合と比較して、基体1の反り(変形量)は短辺方向に1/6~1/10程度、長辺方向に1/2~1/3程度、斜め方向に1/3~1/5程度であった。
また、基体1の中心的な部材である基板13に鉄-ニッケル合金が含まれている場合、基体1の弾性率を比較的高いものにすることができると同時に、熱膨張率を比較的低いものにすることができる。これにより、基体1の熱による変形を効果的に低減させることができる。
第1層14に比較的弾性率の低い銅が含まれている場合、例えば基体1をセラミック等で構成された半導体パッケージ等に、ろう材等を使用して熱を加えて接合する際に、比較的弾性率が高い基板13と半導体パッケージの間で緩衝材としての役割を果たす。このため、基板13および半導体パッケージにクラックが発生するおそれを低減することができる。
第1膜11および第2膜12にニッケルが含まれている場合、基体1の上面を酸化等の腐食を効果的に防止できると同時に、基板13と第1層14の上下に熱膨張係数の近いもの、または、同じものを配置することができる。このため、基体1に熱が加わった場合に基板13と第1層14の熱膨張差による基体1の反り等の変形を効果的に低減させることができる。
また、第1層14に銅が含まれている場合、基体1をパッケージに銀ろう材等で接合材接合する際に、第2膜12のニッケルが配置されていることにより、第1層14に含まれる銅と接合材2に含まれる銅が熱により結合するおそれを低減できる。これにより、第2膜12が無い場合と比較して、熱が加わったとしても銅の合金が形成されることによる接合材2の融点が変化するおそれを低減させることができる。
また、基体1は、予め第2膜12の下面12aに接着剤20として接合材2が位置していてもよい。接合材2は、後述する半導体装置10において、パッケージ3と基体1を接合することができる。接着剤20は、基体1の一部である接合材2として位置していてもよいし、パッケージ3の上面に位置していてもよい。また、パッケージ3と基体1との間に、別に位置していてもよい。基体1に接合材2をあらかじめ配置させることにより、基体1を半導体装置のパッケージなどの蓋体として接合する場合に、接合材を別途準備する労力を低減できるため、生産性を向上させることができる。接合材2は、たとえば、銀-銅ろう材を含んでいる。他にも、Au-Snからなる低融点ろう材や、Sn-Ag-Cuからなる鉛フリーはんだ等であってもよい。また、接合材2の厚みは、たとえば、0.05~0.5mmである。接合材2は、金属材料同士を接合することができるものであればよい。なお、接着剤20は、接合材2の他にも基体1と別体で存在する場合および接合材2が存在しない場合には、接合材2と同じ材料であってもよいし、異なる材料であってもよい。
このとき、第2膜12にニッケルが含まれており、接合材2に銀-銅が含まれている場合には、第2膜12が無い場合と比較して、熱が加わったとしても銅の合金が形成されることによる接合材2の融点が変化するおそれを低減させることができる。
なお、図6(a)は図4に示す実施形態を焼成炉にて850℃、およそ2分間焼成した基体の断面写真を示す。なお、基板13の材料はKov、第1層14の材料はCu、第2膜12の材料はNi、接合材2の材料はAgCuである。また、比較対象として図6(b)は従来の実施形態であり、第2膜12がないものである。この結果より、第2膜12としてNi層がある図6(a)においては、AgCuとCuが完全に分離された状態であることがわかる。これは第2膜12の材料であるNiが接合材2の材料であるAgCuと第1層14の材料であるCuとの間に存在することにより、AgCuがCuに侵食することを防いでいるからである。これに対して、図6(b)においては、AgCuがCuに侵食し、AgCuとCuが混じりあってしまっている。この状態になると、AgCuの融点が変動してしまい、パッケージとの接合時に接合ムラができ、接合状態が良好に保たれない等の問題が生じるおそれがある。この結果から、Ni等の第2膜12がある基体1が、第2膜12がないものと比較して、接合状態を良好にできることは明らかである。
<パッケージの構成>
図1~図3に半導体装置10を示している。また、図7および図8に、基体1と接着剤20が別体の場合の基体1の断面図を示している。これらの図において、パッケージ3は、実装基板4、枠体5および基体(蓋体)1を備えている。
実装基板4は、平面視したときの形状が矩形形の板状の部材であり、上面中央部に半導体素子6を実装するための実装領域を有する。また、図1に示すように、実装基板4は、上面の実装領域に近接した位置に半導体素子6と電気的に接続される。実装領域とは、実装基板4を平面視した場合に矩形形状の枠体5で取り囲まれる領域であって、半導体素子6が実装される領域を意味している。
実装基板4は、絶縁材料であってもよく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。実装基板4は、これらのセラミック材料からなるものには限定されない。例えば、エポキシ樹脂、ポリイミド樹脂およびポリアミド樹脂等の樹脂材料を含むものでもよく、これらの樹脂材料にガラスクロスまたは無機物フィラー等が加えられた複合材料を含むものでもよい。実装基板4の大きさは、平面視において、たとえば5mm×5mm~50mm×50mmであって、厚みは0.3mm~3mmである。また、実装基板4が金属材料を含むことによって、半導体素子6から生じる熱をパッケージ3の外部に効率よく放熱する構造とすることができる。
枠体5は、実装基板4の上面に位置している。枠体5は、半導体素子6を収容する空間を確保するための部材である。枠体5は、実装領域を取り囲むように設けられる。枠体5は、平面視したときの内縁および外縁の形状がそれぞれ矩形の枠状である。この矩形枠状の枠体5の各辺が、実装基板4の各辺と平行になるように設けられる。なお、枠体5は、蓋体1に対向する面となる上面に金属層が設けられてもよい。また、枠体5は、実装基板4の上面に一体的に設けられる場合には、セラミック材料からなる枠体5が実装基板4と同時に焼成されて設けられてもよい。また、枠体5は、実装基板4の上面に別の部材として設けられてもよい。この場合には、実装基板4は、セラミック材料からなり、実装基板4の上面には、金属層が位置する。また、枠体5は、セラミック材料からなり、枠体5の下面には金属層が位置する。なお、枠体5と実装基板4とは、金(Au)-錫(Sn)からなる低融点ろう材等の接合材を介して、実装基板4の上面に位置した金属層および枠体5の下面に位置した金属層が接合されてもよい。
また、枠体5として、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。枠体5の大きさは、平面視において、たとえば5mm×5mm~50mm×50mmであって、厚みは0.5mm~2mmである。また、枠体5の高さは、たとえば1mm~10mmである。
基体(蓋体)1は、枠体5の上面に枠体5の内側を塞ぐようにろう材やはんだ等の接合材2により接合される。基体1は、平面視において矩形状であり、枠体5に対向する面となる下面に、基体1に対向する面となる枠体5の上面と接合される接合領域を有している。
以上に示した本発明の一実施形態に係るパッケージ3は、上記のような構成であることによって、パッケージ3の封止状態を良好に維持することができる。
<パッケージおよび基体の製造方法>
以下に、本発明の一実施形態に係るパッケージ3の製造方法について説明する。
実装基板4は、例えば、酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末と適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。なお、積層体は、必ずしも複数のセラミックグリーンシートが積層される必要はなく、実装基板4としての機械的な強度等の点で支障がなければ、1層のみでも構わない。その後、これらのセラミックグリーンシートが1300~1600℃の温度で焼成されることによって実装基板4が作製される。
枠体5は、例えば、酸化アルミニウム質焼結体からなる場合であれば、上記の実装基板4と同様にして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。そして、積層体は、打ち抜き加工法によって貫通孔が中央部に設けられることによって枠状に成形される。さらに、積層体は、上面にタングステンの粉末と有機溶剤および有機バインダとを混合して作製した、金属層となる金属ペーストがスクリーン印刷法等の方法で印刷されて設けられる。その後、積層体は、1300~1600℃の温度で焼成されることによって枠体5となる。なお、枠体5は、必ずしも複数のセラミックグリーンシートが積層されて形成される必要はなく、枠体5としての機械的な強度等の点で支障がなければ、1層のみでも構わない。そして、枠体5は、ガラス接合材や樹脂接合材等の接合材によって実装基板4の上面に接合される。また、枠体5は、実装基板4と同様の酸化アルミニウム質焼結体からなる場合には、枠状のセラミックグリーンシートが実装基板4となるセラミックグリーンシートの上面に積層され、これらのセラミックグリーンシートが同時焼成される方法で、実装基板4と一体的に形成されてもよい。
基体1は、例えば基板13が鉄-ニッケル-コバルト合金、第1膜11および第2膜12がニッケル、第1層14が銅、接合材2が銀-銅ろう材からなっている場合、第1膜11、基板13、第1層14、第2膜12、接合材2の順で重ね合わせ、圧接機で圧接してクラッド材とし、所定の大きさに加工する。この場合は、基体1が所定の厚みとなるよう、あらかじめ各材料の圧縮率を考慮し、準備する各構成の厚みを決定する。または、鉄-ニッケル-コバルト合金と銅を圧接してクラッド材とし、所定の大きさに加工し、その後、このクラッド材の上面および下面にニッケルめっきを施す。さらに、第2膜12であるニッケルに銀-銅ろう材などの接合材2を配置する場合は、接合材2をニッケルの下方に配置した後、焼成炉等で接合材を溶融させてニッケルに接合してもよい。
<半導体装置の構成>
図1~図3は本発明の一実施形態に係る半導体装置10を示している。これらの図において、半導体装置10は、本発明の一実施形態に係るパッケージ3に加えて、基体(蓋体)1および半導体素子6を備えている。
本発明の一実施形態に係る半導体装置10は、上述のパッケージ3の実装領域に半導体素子6が実装され、パッケージ3の第1電極部と電気的に接続されることによって完成する。半導体素子6は、Au-Snからなる低融点ろう材や、Sn-銀(Ag)-銅(Cu)からなる鉛フリーはんだ等の接合材を介して実装領域に設けられた金属部に実装される。半導体素子6の例としては、ICやLSIの他、パワーデバイス用の半導体素子等が挙げられる。
また、半導体装置10は、半導体素子6を実装領域に実装した状態で、枠体5の上面に蓋体として基体1が接合固定されて半導体素子6が封止される。このとき、枠体5の上面と、蓋体1の接合領域は接着剤20または接合材2を含む接着剤20によって接合される。この接着剤20は、たとえば、上述した銀-銅以外にもAu-Snからなる低融点ろう材や、Sn-Ag-Cuからなる鉛フリーはんだ等である。
接着剤20が銀および銅を含んでいる場合、第2膜12がニッケル等の金属である際に第2合金層22の生成が容易となる。このため、前述したように第1層14の材料と接着剤20の材料が接合時の熱により結合するおそれを低減できる。
接着剤20がパッケージ3の枠体5と、基体1とを接合する場合には、シーム溶接法等で接合される。この場合には、基体1に局所的に熱が加わり、熱膨張および熱収縮が起こりやすくなる。このとき、第1層14および第2膜12が金属材料を含んでいる場合には、基体1において、第1層14の下方に第2膜12が配置されているとき、溶接時等の熱により第1層14と第2膜12とに第1合金層21が位置する。図5および図8に示すように第1合金層21が第1層14と接合材2接着剤20)の間に設けられことで、第1層14の材料と接合材2(接着剤20)の材料が接合時の熱により結合するおそれを低減できる。これにより、接合材2の融点が変動するおそれを低減できとともに、接合材の融点変動による溶接時の接合ばらつき等を低減させることができる。
また、第2膜12および接合材2が金属材料を含んでいる場合には、基体1において、第2膜12の下方に接合材2が配置されているとき、溶接時等の熱により、第2膜12と接合材2との間に第2合金層22が形成される。図5に示すように第2合金層22が第1層14と接合材2との間に位置することで、第1層14の材料と接合材2の材料が接合時の熱により結合するおそれを低減できる。これにより、接合材2の融点が変動するおそれを低減できるとともに、接合材の融点変動による溶接時の接合ばらつき等を抑制することができる。
接合材2が銀および銅を含んでいる場合、第2膜12がニッケル等の金属である際に第2合金層22の生成が容易となるため、前述したように第1層14の材料と接合材2の材料が接合時の熱により結合するおそれを低減できる。
また、第2膜12および接着剤20が金属材料を含んでいる場合には、半導体装置10において、第2膜12の下方に接着剤20が配置されているとき、溶接時等の熱により、第2膜12と接着剤20との間に第3合金層23が形成される。図8に示すように第3合金層23が第1層14と接着剤20との間に位置することで、第1層14の材料と接着剤20の材料が接合時の熱により結合するおそれを低減できる。これにより、接着剤20の融点が変動するおそれを低減できるとともに、接合材の融点変動による溶接時の接合ばらつき等を抑制することができる。
接着剤20が銀および銅を含んでいる場合、第2膜12がニッケル等の金属である際に第3合金層23の生成が容易となるため、前述したように第1層14の材料と接着剤20の材料が接合時の熱により結合するおそれを低減できる。
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
1 基体(蓋体)
11 第1膜
12 第2膜
13 基板
14 第1層
21 第1合金層
22 第2合金層
23 第3合金層
20 接着剤
2 接合材
3 パッケージ
4 実装基板
5 枠体
6 半導体素子
10 半導体装置

Claims (13)

  1. 第1弾性率を有する基板と、
    前記基板の上面に位置した第1膜と、
    前記基板の下面に位置した、前記第1弾性率よりも低い第2弾性率を有するとともに、第1熱膨張係数を有する第1層と、
    前記第1層の下面に位置し、前記第1膜と同じ材料を含み、前記第1熱膨張係数よりも小さい第2熱膨張係数を有する第2膜と、を備え
    前記第2膜と前記第1膜とは、互いに離れて位置していることを特徴とする基体。
  2. 前記基板は、鉄-ニッケル合金を含んでいることを特徴とする請求項1に記載の基体。
  3. 前記第1層は、銅を含んでいることを特徴とする請求項1または請求項2に記載の基体。
  4. 前記第1膜および前記第2膜には、ニッケルが含まれていることを特徴とする請求項1~3のいずれか1つに記載の基体。
  5. 前記第1層および前記第2膜には、金属材料が含まれており、
    前記第1層と前記第2膜との間に、前記第1層が含む金属材料と前記第2膜が含む金属材料との合金を含む第1合金層が位置することを特徴とする請求項1~4のいずれか1つに記載の基体。
  6. 前記基板の厚みは、前記第1層の厚みよりも大きく、
    前記第1膜および前記第2膜の厚みは、前記第1層の厚みよりも小さいことを特徴とする請求項1~5のいずれかに記載の基体。
  7. 前記第2膜の下面に位置した接合材をさらに備えたことを特徴とする請求項1~6のいずれか1つに記載の基体。
  8. 前記第2膜および前記接合材は、それぞれ金属材料を含んでおり、
    前記第2膜と前記接合材との間に、前記第2膜が含む金属材料と前記接合材が含む金属材料との合金を含む第2合金層が位置することを特徴とする請求項に記載の基体。
  9. 前記接合材は、銀および銅を含んでいることを特徴とする請求項~8のいずれか1つに記載の基体。
  10. 内部に半導体素子が実装されるパッケージと、
    前記パッケージの上面に位置した請求項1~のいずれか1つに記載の基体と、
    前記パッケージと前記基体の間に位置するとともに、前記パッケージと前記基体を接合する接着剤を備えたことを特徴とする半導体装置。
  11. 内部に半導体素子が実装されるパッケージと、
    前記パッケージの上面に位置した請求項~9のいずれか1つに記載の基体と、を備えたことを特徴とする半導体装置。
  12. 前記接着剤は、銀および銅を含んでいることを特徴とする請求項10に記載の半導体装置。
  13. 前記パッケージと前記基体との間において、
    前記第2膜および前記接着剤は、それぞれ金属材料を含んでおり、
    前記第2膜と前記接着剤との間に、前記第2膜が含む金属材料と前記接着剤が含む金属材料との合金を含む第3合金層が位置することを特徴とする請求項10または12に記載の半導体装置。
JP2020527646A 2018-06-28 2019-06-27 基体および半導体装置 Active JP7083898B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018123105 2018-06-28
JP2018123105 2018-06-28
PCT/JP2019/025657 WO2020004566A1 (ja) 2018-06-28 2019-06-27 基体および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020004566A1 JPWO2020004566A1 (ja) 2021-06-24
JP7083898B2 true JP7083898B2 (ja) 2022-06-13

Family

ID=68986655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020527646A Active JP7083898B2 (ja) 2018-06-28 2019-06-27 基体および半導体装置

Country Status (4)

Country Link
US (1) US11417575B2 (ja)
JP (1) JP7083898B2 (ja)
CN (1) CN112352309B (ja)
WO (1) WO2020004566A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158211A (ja) 2001-11-19 2003-05-30 Daishinku Corp 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス
JP2003209197A (ja) 2001-11-12 2003-07-25 Sumitomo Special Metals Co Ltd 電子部品用パッケージ、その蓋体、その蓋体用の蓋材およびその蓋材の製造方法
JP2005183830A (ja) 2003-12-22 2005-07-07 Tanaka Kikinzoku Kogyo Kk パッケージ封止用の蓋体及びクラッド材
JP2016006820A (ja) 2014-06-20 2016-01-14 大和電機工業株式会社 封止部材、および電子部品用パッケージの製造方法
WO2016104576A1 (ja) 2014-12-26 2016-06-30 株式会社日立金属ネオマテリアル 気密封止用蓋材、気密封止用蓋材の製造方法および電子部品収納パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650044B2 (ja) * 1987-07-03 1997-09-03 住友電気工業株式会社 半導体装置用部品間の接続構造
DE3856562T2 (de) 1987-07-03 2004-08-05 Sumitomo Electric Industries, Ltd. Verbindungsstruktur zwischen Bauelementen für Halbleiterapparat
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
DE112009001079B4 (de) * 2008-05-02 2020-02-06 Hitachi Metals, Ltd. Hermetisch abdichtende Kappe
JP5537673B2 (ja) * 2010-11-29 2014-07-02 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
EP3196940B1 (en) * 2014-09-19 2019-07-10 KYOCERA Corporation Substrate for mounting electronic element, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209197A (ja) 2001-11-12 2003-07-25 Sumitomo Special Metals Co Ltd 電子部品用パッケージ、その蓋体、その蓋体用の蓋材およびその蓋材の製造方法
JP2003158211A (ja) 2001-11-19 2003-05-30 Daishinku Corp 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス
JP2005183830A (ja) 2003-12-22 2005-07-07 Tanaka Kikinzoku Kogyo Kk パッケージ封止用の蓋体及びクラッド材
JP2016006820A (ja) 2014-06-20 2016-01-14 大和電機工業株式会社 封止部材、および電子部品用パッケージの製造方法
WO2016104576A1 (ja) 2014-12-26 2016-06-30 株式会社日立金属ネオマテリアル 気密封止用蓋材、気密封止用蓋材の製造方法および電子部品収納パッケージ

Also Published As

Publication number Publication date
US20210265226A1 (en) 2021-08-26
JPWO2020004566A1 (ja) 2021-06-24
US11417575B2 (en) 2022-08-16
WO2020004566A1 (ja) 2020-01-02
CN112352309A (zh) 2021-02-09
CN112352309B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
JP4456503B2 (ja) 電子部品の製造方法
JPH05206356A (ja) 集積回路用パッケージ
JP4791742B2 (ja) 電子部品のはんだ接合方法
WO2021066024A1 (ja) 蓋体、電子部品収容用パッケージ及び電子装置
JP7083898B2 (ja) 基体および半導体装置
JP5388601B2 (ja) 電子部品収納用パッケージ
JP3850335B2 (ja) セラミック回路基板
JP2007048798A (ja) 電子部品収納用セラミックパッケージ
WO2019208577A1 (ja) 放熱基板および電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011228591A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP3556567B2 (ja) 電子部品収納用パッケージ
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP5409066B2 (ja) 電子部品収納用パッケージ
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP2003068900A (ja) 電子部品収納用パッケージ
JP6791743B2 (ja) 蓋体、電子部品収納用パッケージおよび電子装置
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP5865783B2 (ja) 電子部品収納用容器および電子装置
JP2003258138A (ja) 半導体装置
JP6022842B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3722737B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220601

R150 Certificate of patent or registration of utility model

Ref document number: 7083898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150