JP6022842B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

Description

本発明は、半導体素子を収納するための半導体素子収納用パッケージおよびこれを用いた半導体装置に関し、特に外部回路と接続する入出力端子部分に特徴を有する半導体素子収納用パッケージおよび半導体装置に関する。

従来の半導体素子を気密に収容する半導体素子収納用パッケージ（以下、単にパッケージともいう）の例を図５に示す（例えば、特許文献１参照）。

従来のパッケージは、主要部である基板１０１と側壁１０２とを備えている。基板１０１は、例えば銅（Ｃｕ）−タングステン（Ｗ）合金等の金属から成る略長方形板状のものである。この基板１０１の上面に例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等から成る側壁１０２が接合されて構成されている。

側壁１０２は、基板１０１の上面の中央部を囲繞するようにして基板１０１の上面に銀（Ａｇ）ロウ等のロウ材を介して接合される。また、側壁１０２の側面には入出力端子１０３嵌着用の取付部１０２ａを備えている。取付部１０２ａには、入出力端子１０３が嵌め込まれ、Ａｇロウ等のロウ材を介して接合される。

入出力端子１０３は、アルミナ（Ａｌ_２Ｏ_３）質セラミックス等のセラミックスから成る矩形状の平板部１０３ａを有し、平板部１０３ａの上面には、一方の長辺から対向する他方の長辺にかけてタングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体１０４が形成されている。そして、この平板部１０３ａの上面には、Ａｌ_２Ｏ_３質セラミックスから成る立壁部１０３ｂが線路導体１０４を狭持して接合されている。

入出力端子１０３の外側の線路導体１０４には、リード端子１０６がＡｇロウ等の導電性接合材によって接合される。このリード端子１０６は外部回路に接続される。

そして、高周波半導体素子を基板１０１および側壁１０２で形成される凹部の内側に載置するとともに、半導体素子の各電極を線路導体１０４にボンディングワイヤ等で接続し、側壁１０２の上面に蓋体１０５を接合することによって、パッケージ内に半導体素子が気密に封止された半導体装置とされる。半導体装置は、側壁１０２の外側の基板１０１の延長部分に設けられたねじ止め孔１０１ａを用いて実装基板等に固定される。

特開平１１−７４３９４号公報

しかしながら、近年、半導体素子の高機能化・高集積化が進み、半導体素子の電極数が増えるに伴って、パッケージの入出力端子１０３の端子数、すなわち線路導体１０４，リード端子１０６の数が増える傾向にある。この端子数の増加に伴って、入出力端子１０３の幅を狭くするのが困難になりつつある。例えば、リード端子１０６を一定細さ以上に細くしてしまうと、接続作業に支障を生ずる等の問題が生じる。このような物理的理由によって、入出力端子１０３の幅を一定程度以上に狭くできないという問題がある。

一方で、入出力端子１０３の幅を広くすれば、パッケージの大型化を招いてしまうという問題がある。また、パッケージは、基板１０１および側壁１０２等の熱膨張係数の差によって、製造時の加熱工程等で上方向や下方向に弓なりに反る場合がある。そして、このようなパッケージを外部回路基板にねじ等で固定したりすると、パッケージの反りを矯正するようにパッケージ各部に力が加わる場合がある。

このようなパッケージの反りやパッケージをねじ固定する際に加わる力によって、大型化した入出力端子１０３が破損する可能性も大きくなる。

従って、本発明は上記問題点に鑑み完成されたもので、その目的は、多端子で長寸の入出力端子でも、気密封止性に優れるパッケージを得ることにある。

本発明の一実施形態に係る半導体素子収納用パッケージは、基板と、この基板の上面の中央部を取り囲むように設けられた多角形枠状の側壁と、この側壁の内側および外側の間を導通する複数の導体が形成され、前記側壁に取り付けられた入出力端子とを備える半導体素子収納用パッケージであって、前記側壁は、前記側壁の一辺を成す一側壁およびこの一側壁に隣り合う両側の両側壁の一部に亘って前記側壁の内外を貫通する開口部を有し、前記入出力端子は、両端が前記両側壁の側面から外側に突出するように前記開口部に嵌め込んで接合されているとともに、前記一側壁の内側における複数の前記導体の形成領域の幅よりも前記一側壁の外側における前記導体の形成領域の幅が広く、前記入出力端子は、矩形状の上面を有する誘電体から成る平板部と、該平板部の上面の一辺から対向する他辺に向けて形成された複数の前記導体と、該導体を挟んで該導体の両端が露出するように前記平板部の上面に接合された誘電体から成る立壁部とから成り、前記立壁部の上面に前記一側壁の幅に合わせた金属層が形成されて前記開口部の前記側壁に接合されているとともに、前記両側壁の側面から外側に突出する部分には金属層が形成されておらず、前記一側壁の外側における前記立壁部の中央部側面に、垂直方向にリブが設けられていることを特徴とする。

上記半導体素子収納用パッケージにおいて、前記一側壁の外側における前記導体の形成領域の幅は、前記一側壁の幅よりも広いのがよい。

上記半導体素子収納用パッケージにおいて、前記導体は、前記側壁の外側における幅が前記側壁の内側における幅よりも広いのがよい。

上記半導体素子収納用パッケージにおいて、前記金属層は、前記一側壁に接合される部分にのみ形成されているのがよい。

上記半導体素子収納用パッケージにおいて、前記入出力端子の前記両側壁から外側に突出している部分の下方に、前記基板が前記両側壁から外側に突出するように配置されているのがよい。

本発明の一実施形態に係る半導体装置は、上記いずれかの半導体素子収納用パッケージと、前記側壁の内側に収容されて前記入出力端子に電気的に接続された半導体素子とを具備していることを特徴とする。

本発明の一実施形態に係る半導体素子収納用パッケージによれば、側壁の一辺を成す一側壁およびこの一側壁に隣り合う両側の両側壁の一部に亘って側壁の内外を貫通する開口部を側壁に有し、入出力端子は、両端が両側壁の側面から外側に突出するように側壁の開口部に嵌め込んで接合されているとともに、一側壁の内側における複数の導体の形成領域の幅よりも一側壁の外側における導体の形成領域の幅が広いことから、両端の間の幅が一側壁の幅より広い入出力端子を側壁に取り付けることができ、一側壁の幅を入出力端子の幅より狭いものとすることができる。よって、入出力端子を破損しにくいものとすることができる。

上記半導体素子収納用パッケージにおいて、一側壁の外側における導体の形成領域の幅を、一側壁の幅よりも広いものとする場合、外側における導体の間隔を十分広いものとすることができ、接続作業性がよい導体とすることができる。

上記半導体素子収納用パッケージにおいて、側壁の外側における導体の幅が側壁の内側における幅よりも広い場合、外側における導体への接続作業性をよいものとすることができる。

上記半導体素子収納用パッケージにおいて、入出力端子が、矩形状の上面を有する誘電体から成る平板部と、この平板部の上面の一辺から対向する他辺に向けて形成された複数の導体と、この導体を挟んでこの導体の両端が露出するように平板部の上面に接合された誘電体から成る立壁部とから成り、立壁部の上面に一側壁の幅に合わせて金属層が形成されて開口部の側壁に接合されているとともに、両側壁の側面から外側に突出する部分には金属層が形成されていない場合、ろう材等で立壁部に入出力端子を接合する際に、接合材が両側壁から外側に突出する部分に流れにくいので、接合性のよい入出力端子とすることができる。

上記半導体素子収納用パッケージにおいて、金属層は、一側壁に接合される部分にのみ形成されている場合、入出力端子の立壁部への接合性をさらによくすることができる。

上記半導体素子収納用パッケージにおいて、一側壁の外側における立壁部の中央部側面に、垂直方向にリブが設けられていると、パッケージの変形によって入出力端子に力が加わった場合に、最も力が集中しやすい入出力端子の中央部がリブによって補強され、破損しにくい入出力端子とすることができる。

上記半導体素子収納用パッケージにおいて、入出力端子の両側壁から外側に突出している部分の下方に、基板が両側壁から外側に突出するように配置されている場合、外側に突出する入出力端子の両端部を基板によって保護することができる。

本発明の一実施形態に係る半導体装置によれば、上記いずれかの半導体素子収納用パッケージと、側壁の内側に収容されて入出力端子に電気的に接続された半導体素子とを具備していることから、高機能で信頼性のよい半導体装置を提供することができる。

本発明の半導体素子収納用パッケージの実施の形態の一例を示す斜視図である。 図１の半導体素子収納用パッケージの構成例を示す分解斜視図である。 図１の半導体素子収納用パッケージに用いられている入出力端子の構成例を示す分解斜視図である。 本発明の入出力端子の実施の形態の他の例を示す斜視図である。 従来の入出力端子を用いた半導体素子収納用パッケージの例を示す斜視図である。

本発明の半導体素子収納用パッケージの実施の形態の一例を図１に斜視図で示す。また、図２にその分解斜視図を示す。

図１，図２において、１は基板、２は側壁、３は入出力端子を示す。図に示すように、基板１には、その上面の中央部を取り囲むように側壁２が設けられている。この基板１および側壁２によって形成される凹部内に半導体素子等の電子部品が収容される。

基板１は、例えば略長方形であり、Ｆｅ（鉄）−Ｎｉ（ニッケル）−Ｃｏ（コバルト）合金やＦｅ−Ｎｉ合金、Ｃｕ（銅）−Ｗ（タングステン）複合材、Ｃｕ−Ｍｏ（モリブデン）複合材等の金属から成る。基板１は、これらＦｅ−Ｎｉ−Ｃｏ合金等のインゴットに圧延加工やプレス加工等の金属加工を施すことにより所定形状に成形される。

基板１は、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜９μｍのＮｉ層と、厚さ0.5〜５μｍのＡｕ層とを順次メッキ法により被着させておくのがよく、基板１が酸化腐食するのを防止できるとともに、基板１上面に半導体素子等の電子部品を強固に接着固定できる。

また、基板１の上面には、電子部品を搭載する中央部を囲繞するようにして、Ａｇロウ等のロウ材を介して側壁２が接合される。側壁２は平面視において多角形状である。例えば、図１，図２において側壁２は四角形状とされている。この側壁２の四角形の一辺を成す一側壁２ａは両端まで一部が切除され、開口部２ｄが設けられる。開口部２ｄは、さらに一側壁２ａに隣り合う両側壁２ｂ，２ｃ（側壁２ｂおよび側壁２ｃ）の一部まで設けられる。この一側壁２ａおよび両側壁２ｂ，２ｃに亘って設けられた開口部２ｄに入出力端子３が嵌着される。

開口部２ｄは、図２に示すように、側壁２の上側を切り欠いた側壁２の内外を連通する切欠きから成る場合の他に、側壁２の下側を切り欠いた切欠きから成る場合、側壁２の側面中央を貫通する貫通孔から成る場合のいずれでもよい。側壁２の上側を切り欠いた開口部２ｄとした場合は、図１，図２に示すように、側壁２および入出力端子３の上面にシールリング５を接合する場合が多い。

この側壁２は、基板１と同様のＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属インゴットに圧延加工やプレス加工、切削加工等の金属加工を施すことにより所定形状に成形される。

なお、側壁２の基板１への接合は基板１上面と側壁２下面とを、基体１上面に敷設したプリフォーム状のＡｇロウ等のロウ材を溶融させて接合すればよい。また、側壁２表面には、基板１と同様に0.5〜９μｍのＮｉ層や厚さ0.5〜５μｍのＡｕ層等の金属メッキ層をメッキ法により被着させておくとよい。基板１と側壁２とは、ロウ材を介して接合する他に、金属インゴットをプレス成形したり切削加工したりして、一体形成したものでもよい。

側壁２の開口部２ｄには半導体素子等の電子部品と外部電気回路との電気信号の入出力を行なう機能を有するとともに、パッケージの内外を気密に密閉するための入出力端子３がＡｇロウ等のロウ材で接合される。

この入出力端子３は、例えば図３に示す分解斜視図のように、長方形状の誘電体から成
る平板部３ａの上面の一方の長辺３ａａから他方の長辺３ａｂにかけてＷ，Ｍｏ等のメタライズ層によって線路状の導体４を形成し、さらに、平板部３ａの上面に、誘電体から成る立壁部３ｂを導体４の一部を間に挟んで積層して形成される。

立壁部３ｂの短辺方向の幅は、平板部３ａの短辺方向の幅よりも狭く形成されている。また、立壁部３ｂの一方の長辺３ｂａには中央部を切り欠いた切り欠き部３ｂｃが設けられている。これによって、立壁部３ｂは、その幅が中央部で狭くなるように形成されている。そして、平板部３ａの一方の長辺３ａａと立壁部３ｂの一方の長辺３ｂａとを面一になるように立壁部３ｂを長手方向に沿って平板部３ａに接合すると、導体４の一方の長辺３ａａ側が切り欠き部３ｂｃの内側および他方の長辺３ａｂ側の端部が立壁部３ｂの他方の長辺３ｂｂの外側に露出される。

一方の長辺３ａａから相対向する他方の長辺３ａｂにかけて形成されるＷ，Ｍｏ−Ｍｎ等のメタライズ層から成る線路導体４は、例えば、Ｗ，Ｍｏ等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部３ａとなるセラミックグリーンシートに、従来周知のスクリーン印刷法により予め所定パターンに印刷塗布しておき、焼成することにより形成される。

平板部３ａおよび立壁部３ｂは、Ａｌ_２Ｏ_３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ_２Ｏ_３・２ＳｉＯ_２質セラミックス等の誘電体から成り、平板部３ａの下面、平板部３ａと立壁部３ｂの側面および立壁部４ｂの上面には、側壁２およびシールリング５との接合用となる導体４と同様のメタライズ層から成る金属層３ｃが形成されている。

立壁部３ｂの上面および平板部３ａの下面に被着される金属層３ｃは、一側壁２ａの幅とほぼ同じで、ロウ材のメニスカスに応じた一側壁２ａの幅より少し広めの幅に形成しておけば十分である。金属層３ｃを、図１，図２のように形成するには、立壁部３ｂおよび平板部３ａの金属層３ｃを形成する面を揃えて、ローラー等で一定幅に金属ペーストを塗布すればよく、能率よく形成することができる。

このように両側壁２ｂ，２ｃの側面より外側に突出する部分には金属層３ｃを形成しないようにすると、ロウ材がこの突出する部分にまで流れてしまうことを防ぐことができる。さらに、ロウ材が一側壁２ａの幅より少しだけ広い金属層３ｃ表面を濡れ広がることに伴って、開口部２ｄに対してロウ材が両側に均等に配置されるように入出力端子３が移動しようとするので、位置ズレが生じたり、入出力端子３に対してシールリングが位置ズレを生じたりするのを抑制することができる。このように、入出力端子３およびシールリング５を所望の位置に接合するのを容易にする。

したがって、両側壁２ｂ，２ｃの側面より外側に形成される、入出力端子３の長手方向における金属層３の幅は、それぞれ同じ長さであることが好ましい。ロウ材は、開口部２ｄの両側に一様に配置されるので、ロウ材が偏って配置されることによって生じる偏在応力が抑制される。また、金属層３の端部は、両側壁２ｂ，２ｃの側面に平行に形成されることが好ましい。両側壁２ｂ，２ｃの側面に沿って、ロウ材が一様に配置されやすくなり、ロウ材が偏って配置されることによって生じる偏在応力が抑制される。

また、図４に示す入出力端子３の金属層３ｃのように、一側壁２ａおよび両側壁２ｂ，２ｃの形状に応じて、接合部分のみに金属層３ｃを被着させることも、スクリーン印刷等を用いることによって可能である。このように金属層３ｃを形成した場合は、ロウ材が流れるのをロウ材の接合範囲に限定することができる。また、入出力端子３およびシールリング５を所望の位置に接合するのを容易にできる。

入出力端子３は、両端間の幅が一側壁２ａの幅よりも広い。したがって、入出力端子３を開口部２ｄに嵌め込んで接合したとき、その両端が両側壁２ｂ，２ｃの側面よりも外側に突出する。

導体４は、側壁２の内側に露出する部分の間隔または幅は狭く、外側に露出する部分の間隔または幅は広くなるようにレイアウトされる。したがって、複数の導体４が配置される導体４の形成領域において、側壁２の内側の形成領域４ａは側壁２の内側の幅よりも狭く、側壁２の外側の形成領域４ｂは内側の形成領域４ａに比べて広くできる。側壁２の内側の形成領域４ａを側壁２の内側の幅いっぱいに配置したとしても、入出力端子３の幅が側壁２の幅よりも広いので、余裕をもって外側の形成領域４ｂを配置することができる。

この構成によって、必要に応じて、入出力端子３の幅を適宜広くすることができる。すなわち、パッケージに入出力する電気信号の数が増え、導体４の数を増やす必要が生じたとしても、必要な導体４の本数に合わせて入出力端子３の幅を広くすることが容易である。側壁２の外側における導体４の形成領域４ｂの幅を一側壁２ａの幅より広くすることも可能であり、このようにすることによってより多くのリード端子６を接続することができる。

また、側壁２の外側における導体４の幅をリード端子６の幅に合わせて広くすることも容易である。導体４の幅をリード端子６の幅に合わせて広くすることによって、リード端子６を導体４に強固に接合することができる。

側壁２の内側における導体４は、例えば半導体素子を搭載した電子基板等の電極との間をボンディングワイヤ等を介して接続することができる。この場合、導体４の幅および間隔を比較的狭くしても、接続作業に支障が生じることはない。一方、側壁２の外側での外部回路基板との接続には、リード端子６等を介して行なうことが多い。リード端子６は、一定程度の剛性が要求されるので、一定程度以上に細くすることはできない。したがって、端子数が多くなると、導体４の間隔をリード端子６の幅および間隔に合わせて広くする必要がある。

導体４の間隔をリード端子６の間隔に合わせて広くすることによって、リード端子６を導体４に接合するロウ材が、隣接するロウ材との間でブリッジし難くでき、電気的な短絡を抑制することができる。

このように、入出力端子３の両端を両側壁２ｂ，２ｃから突出させ、複数の導体４の形成領域の幅４ａ，４ｂを、側壁２の内側および外側において異なるものとすることによって、導体４の数が多くなっても容易に対応可能な入出力端子３を有するパッケージとすることができる。

また、近年半導体素子の集積度が上がり、パッケージ内部に収容すべき半導体素子および電子部品の体積が小さくなる傾向にある。本パッケージは、入出力端子３の幅によらず側壁２の幅を狭くすることができる。したがって、基板１や側壁２等に変形が生じた場合も、基板１や側壁２の変形量が大きくならず、入出力端子３に大きな力が加わらないようにできる。したがって、入出力端子３にクラックが生じる等の破損が生じ難いものとすることができる。

さらに、蓋体（図示せず）が側壁２の上面またはシールリング５を介してロウ付けまたはシーム溶接等でパッケージに接合される場合、熱が両側壁２ｂ，２ｃの側面より外側に突出する入出力端子３に分散される。その結果、入出力端子３の温度上昇が抑制され、それに伴って生じる熱膨張係数差に起因した熱応力が抑制される。したがって、熱応力によ
って入出力端子３にクラックが生じる等の破損が生じ難いものとすることができる。

次に、図４に示すパッケージについて、図１，図２に示されたパッケージとは異なる部分に焦点を絞って説明する。なお、図１，図２，図３と対応する部分には同じ符号を付している。

先ず、図４に示すパッケージの入出力端子３は、立壁部３ｂの入出力端子３の幅方向中央部側面に、垂直方向にリブ３ｄが設けられている。この例において、リブは立壁部３ｂの上面から平板部３ａの上面にかけて立壁部３ｂの側面から突出させて設けられ、リブ３ｄの下面は平板部３ａと一体に接合されている。

リブ３ｄは、側壁２の内側および外側の両側に設けた方がよいのであるが、スペース的に内側に設けるのが難しい場合は、外側にのみ設けるのでもよい。上述のように、外側はスペースを設ける自由度が大きいので、リブ３ｄを設けることが容易である。

側壁２に歪等の変形が生じ、入出力端子３に力が加わる場合、入出力端子３の中央部で最も破損する可能性が大きくなるが、このようなリブ３ｄを設けることによって、補強する効果を奏させることができる。

また、基板２は、入出力端子３が側壁２より突出する部分を下方でカバーするように側壁２から突出させておくのがよい。セラミックスから成る入出力端子３のような場合、入出力端子３を機械的衝撃から保護することができる。

以上のように、本発明の一実施形態に係るパッケージによれば、多端子に対応することが容易であり、パッケージに熱や機械的歪等が加わっても入出力端子３部分が破損しにくく、気密封止性に優れるパッケージを提供することができる。

このようなパッケージに、半導体素子等の電子部品を側壁２の内側の基板１と側壁２とで形成される凹部内に収容し、より具体的には、例えば、基板１の上面に配置された配線基板上にＳｎ−Ｐｂ半田等の低融点ロウ材で電子部品を載置固定し、配線基板または電子部品の電極を入出力端子３の導体４にボンディングワイヤ等で接続し、凹部の上面を蓋体等で気密に封止することによって、多端子化が容易で気密封止性に優れる半導体装置とできる。

この半導体装置は、基板１のねじ孔１ａにねじによって外部電気回路基板に固定する等し、リード端子６を介して外部電気回路から供給される駆動信号によって半導体装置を動作させることができる。

かくして、パッケージおよび半導体装置は高機能で長期にわたり正常かつ安定に動作するものとできる。

なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。例えば、本パッケージは高周波半導体素子や光半導体素子、例えば、発光素子（ＬＥＤ），電界効果型トランジスタ（ＦＥＴ），集積回路素子（ＩＣ），コンデンサ，圧電素子等の半導体素子および電子部品に適用することができる。

また、基板１と側壁２とは平面視形状が四角形である場合について示したが、これに限定されるものではなく、基板１と側壁２との平面視形状が六角形，八角形等の多角形であってもよく、種々の形状とすることができる。

１：基板
１ａ：ねじ孔
２：側壁
２ａ：一側壁
２ｂ，２ｃ：両側壁
２ｄ：開口部
３：入出力端子
３ａ：平板部
３ｂ：立壁部
３ｃ：金属層
３ｄ：リブ
４：導体
４ａ：側壁内側の導体の形成領域
４ｂ：側壁外側の導体の形成領域

Claims (6)

1. 基板と、該基板の上面の中央部を取り囲むように設けられた多角形枠状の側壁と、該側壁の内側および外側の間を導通する複数の導体が形成され、前記側壁に取り付けられた入出力端子とを備える半導体素子収納用パッケージであって、前記側壁は、前記側壁の一辺を成す一側壁および該一側壁に隣り合う両側の両側壁の一部に亘って前記側壁の内外を貫通する開口部を有し、前記入出力端子は、両端が前記両側壁の側面から外側に突出するように前記開口部に嵌め込んで接合されているとともに、前記一側壁の内側における複数の前記導体の形成領域の幅よりも前記一側壁の外側における前記導体の形成領域の幅が広く、前記入出力端子は、矩形状の上面を有する誘電体から成る平板部と、該平板部の上面の一辺から対向する他辺に向けて形成された複数の前記導体と、該導体を挟んで該導体の両端が露出するように前記平板部の上面に接合された誘電体から成る立壁部とから成り、前記立壁部の上面に前記一側壁の幅に合わせた金属層が形成されて前記開口部の前記側壁に接合されているとともに、前記両側壁の側面から外側に突出する部分には金属層が形成されておらず、前記一側壁の外側における前記立壁部の中央部側面に、垂直方向にリブが設けられていることを特徴とする半導体素子収納用パッケージ。
2. 前記一側壁の外側における前記導体の形成領域の幅は、前記一側壁の幅よりも広いことを特徴とする請求項１記載の半導体素子収納用パッケージ。
3. 前記導体は、前記側壁の外側における幅が前記側壁の内側における幅よりも広いことを特徴とする請求項１または２記載の半導体素子収納用パッケージ。
4. 前記金属層は、前記一側壁に接合される部分にのみ形成されていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
5. 前記入出力端子の前記両側壁から外側に突出している部分の下方に、前記基板が前記両側壁から外側に突出するように配置されていることを特徴とする請求項１乃至４のいずれかに記載の半導体素子収納用パッケージ。
6. 請求項１乃至５のいずれかに記載の半導体素子収納用パッケージと、前記側壁の内側に収容されて前記入出力端子に電気的に接続された半導体素子とを具備していることを特徴とする半導体装置。

Images