WO2020004566A1 - 基体および半導体装置 - Google Patents

基体および半導体装置 Download PDF

Info

Publication number
WO2020004566A1
WO2020004566A1 PCT/JP2019/025657 JP2019025657W WO2020004566A1 WO 2020004566 A1 WO2020004566 A1 WO 2020004566A1 JP 2019025657 W JP2019025657 W JP 2019025657W WO 2020004566 A1 WO2020004566 A1 WO 2020004566A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
layer
substrate
base
package
Prior art date
Application number
PCT/JP2019/025657
Other languages
English (en)
French (fr)
Inventor
貴幸 木村
久樹 増田
隆行 大山
田中　裕子
吉弘 上村
三浦　浩之
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2020527646A priority Critical patent/JP7083898B2/ja
Priority to CN201980041802.8A priority patent/CN112352309B/zh
Priority to US17/253,670 priority patent/US11417575B2/en
Publication of WO2020004566A1 publication Critical patent/WO2020004566A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Definitions

  • the present invention relates to a base for sealing a package containing a semiconductor element and a semiconductor device using the same.
  • the technique disclosed in Japanese Patent Application Laid-Open No. 2005-183830 relates to a lid for sealing a semiconductor package.
  • the lid has a substrate made of an iron-nickel alloy, a nickel layer film on the upper surface of the substrate, a layer made of a copper-nickel alloy on the lower surface of the substrate, and a silver-copper brazing material on the lower surface.
  • the layer made of the -nickel alloy and the brazing material may form an alloy, and the melting point of the brazing material may change. For this reason, there has been a concern that it may be difficult to hermetically seal.
  • the base includes a substrate, a first film, a first layer, and a second film.
  • the substrate has a first elastic modulus.
  • the first film is located on the upper surface of the substrate.
  • the first layer is located on the lower surface of the substrate, has a second elastic modulus lower than the first elastic modulus, and has a first coefficient of thermal expansion.
  • the second film is located on the lower surface of the first layer, includes the same material as the first film, and has a second coefficient of thermal expansion smaller than the first coefficient of thermal expansion.
  • a semiconductor device includes a package in which a semiconductor element is mounted, and the above-described base positioned on the upper surface of the package.
  • FIG. 1 is an exploded perspective view showing a semiconductor device according to one embodiment of the present invention.
  • 1 is a perspective view showing a semiconductor device according to one embodiment of the present invention.
  • 1 is a side view illustrating a semiconductor device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a base according to an embodiment of the present invention. It is sectional drawing which shows the base
  • FIG. 1 is an exploded perspective view showing a semiconductor device according to one embodiment of the present invention.
  • FIG. 2 is a perspective view showing a semiconductor device according to one embodiment of the present invention.
  • FIG. 3 is a side view showing a semiconductor device according to one embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing a base according to the conductor of one embodiment of the present invention.
  • FIG. 5 is a sectional view showing a base according to another embodiment of the present invention.
  • FIG. 6 is a cross-sectional photograph showing an experimental result of the base according to one embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a base and an adhesive according to one embodiment of the present invention.
  • the base 1 according to the embodiment of the present invention includes a substrate 13, a first film 11, a first layer 14, and a second film 12.
  • the base 1 can be used as a lid for sealing a semiconductor element housed in a semiconductor device 10 to be described later.
  • the base 1 is, for example, 5 mm ⁇ 5 mm to 50 mm ⁇ 50 mm in plan view, and may have the same size as the outer edge of the frame 5 described later.
  • the thickness is, for example, 0.05 mm to 5 mm.
  • the base 1 includes a substrate 13, a first film 11, a first layer 14, and a second film 12.
  • Substrate 13 contains, for example, an iron-nickel alloy. In addition, an iron-nickel-cobalt alloy or the like may be used.
  • the thickness of the substrate 13 is, for example, 0.03 mm to 4 mm.
  • the first elastic modulus (Young's modulus) of the substrate 13 is, for example, 120 to 140 GPa.
  • the first film 11 is located on the upper surface 13 a of the substrate 13.
  • the first film 11 has an effect of protecting the surface of the substrate 13 from being oxidized and rusted.
  • another layer and / or another film may be located between the substrate 13 and the first film 11.
  • the first film 11 contains, for example, nickel.
  • gold or the like having an antioxidant effect may be included.
  • the thickness of the first film 11 is, for example, 0.002 mm to 0.02 mm.
  • the first layer 14 is located on the lower surface 13 b of the substrate 13.
  • the first layer 14 contains, for example, copper.
  • a metal having a relatively low elastic modulus such as silver may be included.
  • the first layer 14 may be a layer including a base layer made of copper and a Ni layer formed on the base layer. That is, the Ni layer may be located on the lower surface 13b of the substrate 13. Further, another layer and / or another film may be located between the substrate 13 and the first layer 14.
  • the thickness of the first layer 14 is, for example, 0.01 mm to 1 mm.
  • the second elastic modulus, which is the elastic modulus of the first layer 14, preferably includes a metal material having a lower elastic modulus than the first elastic modulus, which is the elastic modulus of the substrate 13.
  • the second elastic modulus is, for example, 105 to 115 GPa.
  • the base 1 When the first layer 14 has a lower elastic modulus than the substrate 13, that is, the second elastic modulus is lower than the first elastic modulus, when applying heat at the time of bonding to the package 3 described later, the base 1 Can be reduced. Therefore, when performing welding or the like, the base 1 can be joined to the package 3 with a smaller pressure, and the load applied to the package 3 can be reduced. This can reduce the possibility of mechanical loss such as cracks occurring in the base 1 and the package 3.
  • the first coefficient of thermal expansion which is the coefficient of thermal expansion of the first layer 14, is, for example, 16 to 17 ⁇ 10 ⁇ 6 / K (m).
  • the second film 12 is located on the lower surface 14a of the first layer 14, the second film 12 is located.
  • the second film 12 contains, for example, nickel. Alternatively, gold or the like may be used. Further, another layer and / or another film may be located between the first layer 14 and the second film 12.
  • the thickness of the second film 12 is, for example, 0.002 mm to 0.02 mm.
  • the second film 12 preferably contains the same material as the first film 11. Since the second film 12 contains the same material as the first film 11, even if heat is applied to the base 1, the substrate 13 and the first layer 14 have a thermal expansion coefficient close to or lower than the first layer 14. , The tensile stress due to the difference in thermal expansion between the substrate 13 and the first layer 14 can be reduced, and the deformation of the base 1 due to heat can be reduced.
  • the second film 12 has a smaller coefficient of thermal expansion than the first layer 14. That is, the second coefficient of thermal expansion, which is the coefficient of thermal expansion of the second film 12, is smaller than the first coefficient of thermal expansion.
  • the second coefficient of thermal expansion is, for example, 11 to 12 ⁇ 10 ⁇ 6 / K (m). For this reason, when heat is applied to the base 1, deformation of the base 1 due to thermal expansion of the first layer 14 can be reduced.
  • the base 1 according to the embodiment of the present invention has the above-described configuration, thereby reducing deformation due to heat and maintaining a good sealing state when the semiconductor device is sealed as a lid of the semiconductor device. can do.
  • the advantages of the base 1 according to the embodiment of the present invention having the above-described configuration will be described as an example when heat is applied, such as when the base 1 is baked.
  • the substrate 1 was rectangular with a long side: short side of 3: 2, the baking time was 30 minutes, and the temperature was 400 ° C.
  • a substrate set under the same conditions as those described above except that the second film 12 is not used is used.
  • the warp (deformation amount) of the base 1 is about 1/6 to 1/10 in the short side direction, about 1/2 to 1/3 in the long side direction, compared with the case where the second film 12 is not provided. It was about 1/3 to 1/5 in the oblique direction.
  • the elastic modulus of the base 1 can be made relatively high, and the coefficient of thermal expansion can be made relatively low. Can be something. Thereby, deformation of the base 1 due to heat can be effectively reduced.
  • the first layer 14 contains copper having a relatively low elastic modulus, for example, when the base 1 is joined to a semiconductor package or the like made of ceramic or the like by applying heat using a brazing material or the like, It functions as a buffer between the substrate 13 having a relatively high elastic modulus and the semiconductor package. For this reason, it is possible to reduce the possibility that cracks occur in the substrate 13 and the semiconductor package.
  • the upper surface of the base 1 can be effectively prevented from corrosion such as oxidation, and at the same time, the upper and lower portions of the substrate 13 and the first layer 14 have a thermal expansion coefficient. Close or the same can be placed. For this reason, when heat is applied to the base 1, deformation such as warpage of the base 1 due to a difference in thermal expansion between the substrate 13 and the first layer 14 can be effectively reduced.
  • the nickel of the second film 12 is disposed when the base 1 is bonded to the package with a bonding material using a silver brazing material or the like. And the copper contained in the bonding material 2 can be less likely to be bonded by heat. Thus, compared to the case where the second film 12 is not provided, even if heat is applied, the possibility that the melting point of the bonding material 2 changes due to the formation of the copper alloy can be reduced.
  • the bonding material 2 of the base 1 may be previously positioned on the lower surface 12a of the second film 12 as the adhesive 20.
  • the bonding material 2 can bond the package 3 and the base 1 in the semiconductor device 10 described below.
  • the adhesive 20 may be located as the bonding material 2 that is a part of the base 1, or may be located on the upper surface of the package 3. Further, it may be located separately between the package 3 and the base 1.
  • a low melting point brazing material made of Au-Sn, a lead-free solder made of Sn-Ag-Cu, or the like may be used.
  • the thickness of the bonding material 2 is, for example, 0.05 to 0.5 mm.
  • the joining material 2 only needs to be capable of joining metal materials.
  • the adhesive 20 may be the same material as the bonding material 2 when the bonding material 2 exists separately from the base 1 in addition to the bonding material 2 or when the bonding material 2 does not exist. There may be.
  • FIG. 6 (a) shows a cross-sectional photograph of the substrate obtained by firing the embodiment shown in FIG. 4 in a firing furnace at 850 ° C. for about 2 minutes.
  • the material of the substrate 13 is Kov
  • the material of the first layer 14 is Cu
  • the material of the second film 12 is Ni
  • the material of the bonding material 2 is AgCu.
  • FIG. 6B shows a conventional embodiment as a comparative example, in which the second film 12 is not provided. From this result, it can be seen that AgCu and Cu are completely separated in FIG. 6A in which the Ni layer is provided as the second film 12. This prevents the erosion of AgCu by the presence of Ni as the material of the second film 12 between AgCu as the material of the bonding material 2 and Cu as the material of the first layer 14. Because.
  • FIG. 7 and 8 are cross-sectional views of the base 1 when the base 1 and the adhesive 20 are separate bodies.
  • a package 3 includes a mounting board 4, a frame 5, and a base (lid) 1.
  • the mounting substrate 4 is a plate-like member having a rectangular shape when viewed in a plan view, and has a mounting area for mounting the semiconductor element 6 at the center of the upper surface. Further, as shown in FIG. 1, the mounting substrate 4 is electrically connected to the semiconductor element 6 at a position close to the mounting region on the upper surface.
  • the mounting area is an area surrounded by a rectangular frame 5 when the mounting board 4 is viewed in a plan view, and means an area where the semiconductor element 6 is mounted.
  • the mounting substrate 4 may be an insulating material, for example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, or glass It is made of a ceramic material such as ceramics.
  • the mounting substrate 4 is not limited to those made of these ceramic materials.
  • it may include a resin material such as an epoxy resin, a polyimide resin, or a polyamide resin, or may include a composite material obtained by adding a glass cloth or an inorganic filler to these resin materials.
  • the size of the mounting substrate 4 is, for example, 5 mm ⁇ 5 mm to 50 mm ⁇ 50 mm in plan view, and the thickness is 0.3 mm to 3 mm.
  • the mounting substrate 4 contains a metal material, a structure can be provided in which heat generated from the semiconductor element 6 is efficiently radiated to the outside of the package 3.
  • the frame 5 is located on the upper surface of the mounting board 4.
  • the frame 5 is a member for securing a space for accommodating the semiconductor element 6.
  • the frame 5 is provided so as to surround the mounting area.
  • the shape of the inner edge and the outer edge of the frame body 5 in a plan view is a rectangular frame shape.
  • Each side of the rectangular frame 5 is provided so as to be parallel to each side of the mounting board 4.
  • the frame 5 may be provided with a metal layer on the upper surface that is the surface facing the lid 1.
  • the frame 5 made of a ceramic material may be provided by being fired at the same time as the mounting substrate 4.
  • the frame 5 may be provided on the upper surface of the mounting board 4 as another member.
  • the mounting substrate 4 is made of a ceramic material, and a metal layer is located on the upper surface of the mounting substrate 4.
  • the frame 5 is made of a ceramic material, and a metal layer is located on the lower surface of the frame 5.
  • the frame 5 and the mounting substrate 4 are connected to each other via a bonding material such as a low melting point brazing material made of gold (Au) -tin (Sn) and a metal layer located on the upper surface of the mounting substrate 4 and the frame 5.
  • the metal layer located on the lower surface may be joined.
  • a metal material such as iron, copper, nickel, chromium, cobalt, or tungsten can be used. Alternatively, alloys composed of these metals can be used.
  • the size of the frame 5 is, for example, 5 mm ⁇ 5 mm to 50 mm ⁇ 50 mm in plan view, and the thickness is 0.5 mm to 2 mm.
  • the height of the frame 5 is, for example, 1 mm to 10 mm.
  • the base (lid) 1 is joined to the upper surface of the frame 5 by a joining material 2 such as a brazing material or solder so as to close the inside of the frame 5.
  • the base 1 has a rectangular shape in a plan view, and has, on a lower surface facing the frame 5, a joining region to be joined to an upper surface of the frame 5 facing the substrate 1.
  • the package 3 according to one embodiment of the present invention described above can maintain a good sealed state of the package 3 by having the above configuration.
  • the mounting substrate 4 is made of, for example, an aluminum oxide sintered body, it is manufactured as follows. First, a ceramic green sheet is formed into a sheet shape with raw material powders such as aluminum oxide and silicon oxide, an appropriate organic binder and an organic solvent, and is formed into a rectangular sheet shape. Next, a laminate made of ceramic green sheets is produced by laminating a plurality of ceramic green sheets. Note that the stacked body does not necessarily need to be formed by stacking a plurality of ceramic green sheets, and may have only one layer as long as the mechanical strength of the mounting substrate 4 is not affected. After that, the ceramic green sheets are fired at a temperature of 1300 to 1600 ° C., so that the mounting substrate 4 is manufactured.
  • a ceramic green sheet is formed into a sheet shape with raw material powders such as aluminum oxide and silicon oxide, an appropriate organic binder and an organic solvent, and is formed into a rectangular sheet shape.
  • a laminate made of ceramic green sheets is produced by laminating a plurality of ceramic green sheets. Note that the stacked body does not
  • the frame 5 is made of, for example, an aluminum oxide sintered body, it is manufactured in the same manner as the mounting substrate 4 described above.
  • a ceramic green sheet is formed into a sheet shape by forming raw material powders such as aluminum oxide and silicon oxide together with an appropriate organic binder and an organic solvent into a sheet shape.
  • a laminate made of ceramic green sheets is produced by laminating a plurality of ceramic green sheets. Then, the laminate is formed into a frame shape by providing a through hole at the center by a punching method. Further, the laminate is provided by printing a metal paste for forming a metal layer on the upper surface by mixing a tungsten powder, an organic solvent, and an organic binder by a screen printing method or the like.
  • the laminate is fired at a temperature of 1300 to 1600 ° C. to form the frame 5.
  • the frame 5 does not necessarily need to be formed by laminating a plurality of ceramic green sheets, and may have only one layer as long as the mechanical strength of the frame 5 is not affected.
  • the frame body 5 is joined to the upper surface of the mounting substrate 4 by a joining material such as a glass joining material or a resin joining material.
  • a frame-shaped ceramic green sheet is laminated on the upper surface of the ceramic green sheet serving as the mounting substrate 4.
  • the sheet may be formed integrally with the mounting substrate 4 by a method of simultaneous firing.
  • the substrate 13 is made of an iron-nickel-cobalt alloy
  • the first film 11 and the second film 12 are made of nickel
  • the first layer 14 is made of copper
  • the bonding material 2 is made of a silver-copper brazing material
  • the first film 11, the substrate 13, the first layer 14, the second film 12, and the bonding material 2 are superimposed in this order, pressed by a pressing machine to form a clad material, and processed into a predetermined size.
  • the thickness of each component to be prepared is determined in consideration of the compressibility of each material in advance so that the base 1 has a predetermined thickness.
  • an iron-nickel-cobalt alloy and copper are pressed against each other to form a clad material, processed into a predetermined size, and then nickel plating is applied to the upper and lower surfaces of the clad material.
  • the bonding material 2 such as a silver-copper brazing material is disposed on the nickel which is the second film 12
  • the bonding material 2 is disposed below the nickel, and then the bonding material is melted in a firing furnace or the like to form the nickel. You may join.
  • ⁇ Structure of semiconductor device> 1 to 3 show a semiconductor device 10 according to one embodiment of the present invention.
  • a semiconductor device 10 includes a base (lid) 1 and a semiconductor element 6 in addition to a package 3 according to an embodiment of the present invention.
  • the semiconductor device 10 is completed by mounting the semiconductor element 6 in the mounting area of the package 3 and electrically connecting to the first electrode portion of the package 3.
  • the semiconductor element 6 is mounted on a metal part provided in the mounting area via a bonding material such as a low melting point brazing material made of Au-Sn or a lead-free solder made of Sn-silver (Ag) -copper (Cu). You.
  • a bonding material such as a low melting point brazing material made of Au-Sn or a lead-free solder made of Sn-silver (Ag) -copper (Cu).
  • Examples of the semiconductor element 6 include a semiconductor element for a power device in addition to an IC and an LSI.
  • the base 1 is joined and fixed as a lid on the upper surface of the frame 5, and the semiconductor element 6 is sealed.
  • the upper surface of the frame 5 and the bonding region of the lid 1 are bonded by the adhesive 20 or the adhesive 20 including the bonding material 2.
  • the adhesive 20 is, for example, a low melting point brazing material made of Au-Sn, a lead-free solder made of Sn-Ag-Cu, or the like, in addition to the silver-copper described above.
  • the adhesive 20 contains silver and copper
  • the second alloy layer 22 is easily formed when the second film 12 is made of a metal such as nickel. For this reason, as described above, it is possible to reduce the possibility that the material of the first layer 14 and the material of the adhesive 20 are bonded by heat at the time of bonding.
  • the adhesive 20 joins the frame 5 of the package 3 and the base 1, it is joined by a seam welding method or the like. In this case, heat is locally applied to the base 1, and thermal expansion and contraction are likely to occur.
  • the first layer 14 and the second film 12 include a metal material
  • the second film 12 is disposed below the first layer 14
  • the first alloy layer 21 is located on the first layer 14 and the second film 12.
  • the first alloy layer 21 is provided between the first layer 14 and the bonding material 2 (the adhesive 20), so that the material of the first layer 14 and the bonding material 2 (the adhesive 20) are provided.
  • the second film 12 and the bonding material 2 include a metal material
  • the bonding material 2 when the bonding material 2 is disposed below the second film 12 in the base 1, the second film 12 and the bonding material 2 are heated by welding or the like.
  • a second alloy layer 22 is formed between the second film 12 and the bonding material 2. Since the second alloy layer 22 is located between the first layer 14 and the bonding material 2 as shown in FIG. 5, the material of the first layer 14 and the material of the bonding material 2 may be bonded by heat at the time of bonding. Can be reduced. Thereby, while being able to reduce the possibility that the melting point of the joining material 2 fluctuates, it is possible to suppress variations in joining at the time of welding due to the fusing point change of the joining material.
  • the bonding material 2 contains silver and copper, the formation of the second alloy layer 22 becomes easy when the second film 12 is made of a metal such as nickel. It is possible to reduce the risk that the materials of the bonding material 2 are bonded by heat during bonding.
  • the second film 12 and the adhesive 20 include a metal material
  • the heat generated during welding or the like causes A third alloy layer 23 is formed between the second film 12 and the adhesive 20.
  • the third alloy layer 23 is located between the first layer 14 and the adhesive 20
  • the melting point of the adhesive 20 fluctuates, it is possible to suppress variations in bonding at the time of welding due to fluctuations in the melting point of the bonding material.
  • the formation of the third alloy layer 23 is easy when the second film 12 is made of a metal such as nickel. It is possible to reduce the possibility that the material of the adhesive 20 is bonded by heat at the time of bonding.
  • Substrate (lid) Reference Signs List 11 first film 12 second film 13 substrate 14 first layer 21 first alloy layer 22 second alloy layer 23 third alloy layer 20 adhesive 2 bonding material 3 package 4 mounting substrate 5 frame 6 semiconductor element 10 semiconductor device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明の実施形態に係る基体は、基板と、第１膜と、第１層と、第２膜とを備えている。基板は、第１弾性率を有している。第１膜は、基板の上面に位置している。第１層は、基板の下面に位置しており、第１弾性率よりも低い第２弾性率を有するとともに、第１熱膨張係数を有している。第２膜は、第１層の下面に位置し、第１膜と同じ材料を含み、第１熱膨張係数よりも小さい第２熱膨張係数を有している。

Description

基体および半導体装置
　本発明は、半導体素子を収容したパッケージを封止する基体およびそれを用いた半導体装置に関するものである。
　近年、ＩＣ（Integrated Circuit）、ＬＳＩ（Large-Scale Integration）、パワーデバイス等の半導体素子を収納する半導体パッケージおよび半導体装置は、封止の際の気密性が要求されている（特開２００５－１８３８３０号公報を参照）。
　特開２００５－１８３８３０号公報に開示された技術は、半導体パッケージの封止をするための蓋体に関するものである。蓋体は、鉄－ニッケル合金から成る基板と、基板の上面にニッケルの層膜、基板の下面に銅－ニッケル合金から成る層と、その下面に銀－銅ろう材とを有している。しかしながら、この構成では、蓋体に熱が加わった場合に－ニッケル合金から成る層とろう材とが合金を形成し、ろう材の融点が変化するおそれがあった。このため、気密に封止することが困難な場合が懸念されていた。
　本発明の一実施形態に係る基体は、基板と、第１膜と、第１層と、第２膜とを備えている。基板は、第１弾性率を有している。第１膜は、基板の上面に位置している。第１層は、基板の下面に位置しており、第１弾性率よりも低い第２弾性率を有するとともに、第１熱膨張係数を有している。第２膜は、第１層の下面に位置し、第１膜と同じ材料を含み、第１熱膨張係数よりも小さい第２熱膨張係数を有している。
　本発明の一実施形態に係る半導体装置は、内部に半導体素子が実装されるパッケージと、パッケージの上面に位置した上記記載の基体とを備えている。
本発明の一実施形態に係る半導体装置を示す分解斜視図である。 本発明の一実施形態に係る半導体装置を示す斜視図である。 本発明の一実施形態に係る半導体装置を示す側面図である 本発明の一実施形態に係る基体を示す断面図である。 本発明の他の実施形態に係る基体を示す断面図である。 本発明の一実施形態に係る基体の実験結果を示す断面写真である。 本発明の一実施形態に係る基体および接着剤を示す断面図である。 本発明の他の実施形態に係る基体および接着剤を示す断面図である。
　以下、本発明の実施形態に係る基体および半導体装置について、図面を参照しながら説明する。
　　＜基体の構成＞
　図１は、本発明の一実施形態導体に係る半導体装置を示す分解斜視図である。図２は、本発明の一実施形態導体に係る半導体装置を示す斜視図である。図３は、本発明の一実施形態導体に係る半導体装置を示す側面図である。図４は、本発明の一実施形態導体に係る基体を示す断面図である。図５は、本発明の他の実施形態に係る基体を示す断面図である。図６は、本発明の一実施形態に係る基体の実験結果を示す断面写真である。図７は、本発明の一実施形態に係る基体および接着剤を示す断面図である。図８は、本発明の他の実施形態に係る基体および接着剤を示す断面図である。
図に示すように、本発明の実施形態に係る基体１は、基板１３と、第１膜１１と、第１層１４と、第２膜１２とを備えている。なお、基体１は、後述する半導体装置１０において、内部に収容される半導体素子を封止する蓋体として使用することができる。
　基体１は、平面視において、たとえば５ｍｍ×５ｍｍ～５０ｍｍ×５０ｍｍであって、後述する枠体５の外縁と同じ大きさであってもよい。また、厚みはたとえば０．０５ｍｍ～５ｍｍである。
　図４に示すように、基体１は、基板１３と、第１膜１１と、第１層１４と、第２膜１２とを備えている。基板１３は、たとえば鉄－ニッケル合金を含んでいる。他にも、鉄-ニッケル-コバルト合金等であってもよい。また、基板１３の厚みは、たとえば、０．０３ｍｍ～４ｍｍである。基板１３の第１弾性率（ヤング率）は、例えば１２０～１４０ＧＰａである。
　基板１３の上面１３ａには、第１膜１１が位置している。第１膜１１は、基板１３の表面が酸化して錆びないように保護する効果を有している。なお、基板１３と、第１膜１１との間には他の層および／または他の膜等が位置していてもよい。第１膜１１は、たとえば、ニッケルを含んでいる。他にも、酸化防止の効果がある金等を含んでいてもよい。また、第１膜１１の厚みは、たとえば、０．００２ｍｍ～０．０２ｍｍである。
　基板１３の下面１３ｂには、第１層１４が位置している。第１層１４は、たとえば、銅を含んでいる。他にも、銀などの比較的弾性率の低い金属等を含んでいてもよい。また、第１層１４は、銅からなるベース層と該ベース層上に成膜されたＮｉ層とからなる層であってもよい。つまり、基板１３の下面１３ｂにＮｉ層が位置していてもよい。さらに、基板１３と、第１層１４との間には他の層および／または他の膜等が位置していてもよい。また、第１層１４の厚みは、たとえば、０．０１ｍｍ～１ｍｍである。第１層１４の弾性率である第２弾性率は、基板１３の弾性率である第１弾性率よりも弾性率が低くなるような金属材料を含んでいるのがよい。第２弾性率は、例えば、１０５～１１５ＧＰａである。第１層１４が、基板１３よりも弾性率が低い、つまり第２弾性率が第１弾性率よりも低いことによって、後述するパッケージ３との接合時に熱を加える場合において、熱応力による基体１の変形量を小さくできる。そのため、溶接などを行なう場合、より小さな圧力で基体１をパッケージ３に接合することができ、パッケージ３に加わる負荷を低減させることができる。これにより基体１およびパッケージ３にクラック等の機械的損失が発生する可能性を低減できる。また、第１層１４の熱膨張係数である第１熱膨張係数は、例えば１６～１７×１０-6／Ｋ（ｍ）である。
　第１層１４の下面１４ａには、第２膜１２が位置している。第２膜１２は、たとえば、ニッケルを含んでいる。他にも、金等であってもよい。さらに、第１層１４と、第２膜１２との間には他の層および／または他の膜等が位置していてもよい。また、第２膜１２の厚みは、たとえば、０．００２ｍｍ～０．０２ｍｍである。第２膜１２は、第１膜１１と同じ材料を含んでいるのがよい。第２膜１２が、第１膜１１と同じ材料を含んでいることによって、基体１に熱が加わったとしても、基板１３と第１層１４の上下に熱膨張係数の近いもの、または同じものを配置することができるため、基板１３と第１層１４の熱膨張差による引張り応力が低減され、基体１の熱による変形を低減させることができる。また、第２膜１２は、第１層１４よりも熱膨張係数が小さい。つまり、第２膜１２の熱膨張係数である第２熱膨張係数は、第１熱膨張係数よりも小さい。第２熱膨張係数が、例えば、１１～１２×１０-6／Ｋ（ｍ）である。このため、基体１に熱が加わった場合において、第１層１４の熱膨張に起因する基体１の変形を低減できる。
　本発明の実施形態に係る基体１は、以上のような構成であることによって、熱による変形を低減させ、半導体装置の蓋体として半導体装置を封止する場合等において良好な封止状態を維持することができる。
　本発明の実施形態に係る基体１が上述したような構成であることによる優位性を、一例として基体１をベイキングする時など熱を加えたときについて説明する。基体１は長辺：短辺が３：２である矩形状とし、ベイキング時間は３０分、温度は４００℃とした。比較例として、第２膜１２を有していないこと以外は上記各条件と同じ条件に設定された基体を用いる。基体１は第２膜１２が無い場合と比較して、基体１の反り（変形量）は短辺方向に１／６～１／１０程度、長辺方向に１／２～１／３程度、斜め方向に１／３～１／５程度であった。
　また、基体１の中心的な部材である基板１３に鉄-ニッケル合金が含まれている場合、基体１の弾性率を比較的高いものにすることができると同時に、熱膨張率を比較的低いものにすることができる。これにより、基体１の熱による変形を効果的に低減させることができる。
　第１層１４に比較的弾性率の低い銅が含まれている場合、例えば基体１をセラミック等で構成された半導体パッケージ等に、ろう材等を使用して熱を加えて接合する際に、比較的弾性率が高い基板１３と半導体パッケージの間で緩衝材としての役割を果たす。このため、基板１３および半導体パッケージにクラックが発生するおそれを低減することができる。
　第１膜１１および第２膜１２にニッケルが含まれている場合、基体１の上面を酸化等の腐食を効果的に防止できると同時に、基板１３と第１層１４の上下に熱膨張係数の近いもの、または、同じものを配置することができる。このため、基体１に熱が加わった場合に基板１３と第１層１４の熱膨張差による基体１の反り等の変形を効果的に低減させることができる。
　また、第１層１４に銅が含まれている場合、基体１をパッケージに銀ろう材等で接合材接合する際に、第２膜１２のニッケルが配置されていることにより、第１層１４に含まれる銅と接合材２に含まれる銅が熱により結合するおそれを低減できる。これにより、第２膜１２が無い場合と比較して、熱が加わったとしても銅の合金が形成されることによる接合材２の融点が変化するおそれを低減させることができる。
　また、基体１は、予め第２膜１２の下面１２ａに接着剤２０として接合材２が位置していてもよい。接合材２は、後述する半導体装置１０において、パッケージ３と基体１を接合することができる。接着剤２０は、基体１の一部である接合材２として位置していてもよいし、パッケージ３の上面に位置していてもよい。また、パッケージ３と基体１との間に、別に位置していてもよい。基体１に接合材２をあらかじめ配置させることにより、基体１を半導体装置のパッケージなどの蓋体として接合する場合に、接合材を別途準備する労力を低減できるため、生産性を向上させることができる。接合材２は、たとえば、銀－銅ろう材を含んでいる。他にも、Ａｕ－Ｓｎからなる低融点ろう材や、Ｓｎ－Ａｇ－Ｃｕからなる鉛フリーはんだ等であってもよい。また、接合材２の厚みは、たとえば、０．０５～０．５ｍｍである。接合材２は、金属材料同士を接合することができるものであればよい。なお、接着剤２０は、接合材２の他にも基体１と別体で存在する場合および接合材２が存在しない場合には、接合材２と同じ材料であってもよいし、異なる材料であってもよい。
　このとき、第２膜１２にニッケルが含まれており、接合材２に銀－銅が含まれている場合には、第２膜１２が無い場合と比較して、熱が加わったとしても銅の合金が形成されることによる接合材２の融点が変化するおそれを低減させることができる。
　なお、図６（ａ）は図４に示す実施形態を焼成炉にて８５０℃、およそ２分間焼成した基体の断面写真を示す。なお、基板１３の材料はＫｏｖ、第１層１４の材料はＣｕ、第２膜１２の材料はＮｉ、接合材２の材料はＡｇＣｕである。また、比較対象として図６（ｂ）は従来の実施形態であり、第２膜１２がないものである。この結果より、第２膜１２としてＮｉ層がある図６（ａ）においては、ＡｇＣｕとＣｕが完全に分離された状態であることがわかる。これは第２膜１２の材料であるＮｉが接合材２の材料であるＡｇＣｕと第１層１４の材料であるＣｕとの間に存在することにより、ＡｇＣｕがＣｕに侵食することを防いでいるからである。これに対して、図６（ｂ）においては、ＡｇＣｕがＣｕに侵食し、ＡｇＣｕとＣｕが混じりあってしまっている。この状態になると、ＡｇＣｕの融点が変動してしまい、パッケージとの接合時に接合ムラができ、接合状態が良好に保たれない等の問題が生じるおそれがある。この結果から、Ｎｉ等の第２膜１２がある基体１が、第２膜１２がないものと比較して、接合状態を良好にできることは明らかである。
　　＜パッケージの構成＞
　図１～図３に半導体装置１０を示している。また、図７および図８に、基体１と接着剤２０が別体の場合の基体１の断面図を示している。これらの図において、パッケージ３は、実装基板４、枠体５および基体（蓋体）１を備えている。
　実装基板４は、平面視したときの形状が矩形形の板状の部材であり、上面中央部に半導体素子６を実装するための実装領域を有する。また、図１に示すように、実装基板４は、上面の実装領域に近接した位置に半導体素子６と電気的に接続される。実装領域とは、実装基板４を平面視した場合に矩形形状の枠体５で取り囲まれる領域であって、半導体素子６が実装される領域を意味している。
　実装基板４は、絶縁材料であってもよく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。実装基板４は、これらのセラミック材料からなるものには限定されない。例えば、エポキシ樹脂、ポリイミド樹脂およびポリアミド樹脂等の樹脂材料を含むものでもよく、これらの樹脂材料にガラスクロスまたは無機物フィラー等が加えられた複合材料を含むものでもよい。実装基板４の大きさは、平面視において、たとえば５ｍｍ×５ｍｍ～５０ｍｍ×５０ｍｍであって、厚みは０．３ｍｍ～３ｍｍである。また、実装基板４が金属材料を含むことによって、半導体素子６から生じる熱をパッケージ３の外部に効率よく放熱する構造とすることができる。
　枠体５は、実装基板４の上面に位置している。枠体５は、半導体素子６を収容する空間を確保するための部材である。枠体５は、実装領域を取り囲むように設けられる。枠体５は、平面視したときの内縁および外縁の形状がそれぞれ矩形の枠状である。この矩形枠状の枠体５の各辺が、実装基板４の各辺と平行になるように設けられる。なお、枠体５は、蓋体１に対向する面となる上面に金属層が設けられてもよい。また、枠体５は、実装基板４の上面に一体的に設けられる場合には、セラミック材料からなる枠体５が実装基板４と同時に焼成されて設けられてもよい。また、枠体５は、実装基板４の上面に別の部材として設けられてもよい。この場合には、実装基板４は、セラミック材料からなり、実装基板４の上面には、金属層が位置する。また、枠体５は、セラミック材料からなり、枠体５の下面には金属層が位置する。なお、枠体５と実装基板４とは、金（Ａｕ）－錫（Ｓｎ）からなる低融点ろう材等の接合材を介して、実装基板４の上面に位置した金属層および枠体５の下面に位置した金属層が接合されてもよい。
　また、枠体５として、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。枠体５の大きさは、平面視において、たとえば５ｍｍ×５ｍｍ～５０ｍｍ×５０ｍｍであって、厚みは０．５ｍｍ～２ｍｍである。また、枠体５の高さは、たとえば１ｍｍ～１０ｍｍである。
　基体（蓋体）１は、枠体５の上面に枠体５の内側を塞ぐようにろう材やはんだ等の接合材２により接合される。基体１は、平面視において矩形状であり、枠体５に対向する面となる下面に、基体１に対向する面となる枠体５の上面と接合される接合領域を有している。
　以上に示した本発明の一実施形態に係るパッケージ３は、上記のような構成であることによって、パッケージ３の封止状態を良好に維持することができる。
　　＜パッケージおよび基体の製造方法＞
　以下に、本発明の一実施形態に係るパッケージ３の製造方法について説明する。
　実装基板４は、例えば、酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末と適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。なお、積層体は、必ずしも複数のセラミックグリーンシートが積層される必要はなく、実装基板４としての機械的な強度等の点で支障がなければ、１層のみでも構わない。その後、これらのセラミックグリーンシートが１３００～１６００℃の温度で焼成されることによって実装基板４が作製される。
　枠体５は、例えば、酸化アルミニウム質焼結体からなる場合であれば、上記の実装基板４と同様にして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。そして、積層体は、打ち抜き加工法によって貫通孔が中央部に設けられることによって枠状に成形される。さらに、積層体は、上面にタングステンの粉末と有機溶剤および有機バインダとを混合して作製した、金属層となる金属ペーストがスクリーン印刷法等の方法で印刷されて設けられる。その後、積層体は、１３００～１６００℃の温度で焼成されることによって枠体５となる。なお、枠体５は、必ずしも複数のセラミックグリーンシートが積層されて形成される必要はなく、枠体５としての機械的な強度等の点で支障がなければ、１層のみでも構わない。そして、枠体５は、ガラス接合材や樹脂接合材等の接合材によって実装基板４の上面に接合される。また、枠体５は、実装基板４と同様の酸化アルミニウム質焼結体からなる場合には、枠状のセラミックグリーンシートが実装基板４となるセラミックグリーンシートの上面に積層され、これらのセラミックグリーンシートが同時焼成される方法で、実装基板４と一体的に形成されてもよい。
　基体１は、例えば基板１３が鉄－ニッケル－コバルト合金、第１膜１１および第２膜１２がニッケル、第１層１４が銅、接合材２が銀－銅ろう材からなっている場合、第１膜１１、基板１３、第１層１４、第２膜１２、接合材２の順で重ね合わせ、圧接機で圧接してクラッド材とし、所定の大きさに加工する。この場合は、基体１が所定の厚みとなるよう、あらかじめ各材料の圧縮率を考慮し、準備する各構成の厚みを決定する。または、鉄－ニッケル－コバルト合金と銅を圧接してクラッド材とし、所定の大きさに加工し、その後、このクラッド材の上面および下面にニッケルめっきを施す。さらに、第２膜１２であるニッケルに銀－銅ろう材などの接合材２を配置する場合は、接合材２をニッケルの下方に配置した後、焼成炉等で接合材を溶融させてニッケルに接合してもよい。
　　＜半導体装置の構成＞
　図１～図３は本発明の一実施形態に係る半導体装置１０を示している。これらの図において、半導体装置１０は、本発明の一実施形態に係るパッケージ３に加えて、基体（蓋体）１および半導体素子６を備えている。
　本発明の一実施形態に係る半導体装置１０は、上述のパッケージ３の実装領域に半導体素子６が実装され、パッケージ３の第１電極部と電気的に接続されることによって完成する。半導体素子６は、Ａｕ－Ｓｎからなる低融点ろう材や、Ｓｎ－銀（Ａｇ）－銅（Ｃｕ）からなる鉛フリーはんだ等の接合材を介して実装領域に設けられた金属部に実装される。半導体素子６の例としては、ＩＣやＬＳＩの他、パワーデバイス用の半導体素子等が挙げられる。
　また、半導体装置１０は、半導体素子６を実装領域に実装した状態で、枠体５の上面に蓋体として基体１が接合固定されて半導体素子６が封止される。このとき、枠体５の上面と、蓋体１の接合領域は接着剤２０または接合材２を含む接着剤２０によって接合される。この接着剤２０は、たとえば、上述した銀－銅以外にもＡｕ－Ｓｎからなる低融点ろう材や、Ｓｎ－Ａｇ－Ｃｕからなる鉛フリーはんだ等である。
　接着剤２０が銀および銅を含んでいる場合、第２膜１２がニッケル等の金属である際に第２合金層２２の生成が容易となる。このため、前述したように第１層１４の材料と接着剤２０の材料が接合時の熱により結合するおそれを低減できる。
　接着剤２０がパッケージ３の枠体５と、基体１とを接合する場合には、シーム溶接法等で接合される。この場合には、基体１に局所的に熱が加わり、熱膨張および熱収縮が起こりやすくなる。このとき、第１層１４および第２膜１２が金属材料を含んでいる場合には、基体１において、第１層１４の下方に第２膜１２が配置されているとき、溶接時等の熱により第１層１４と第２膜１２とに第１合金層２１が位置する。図５および図８に示すように第１合金層２１が第１層１４と接合材２接着剤２０）の間に設けられことで、第１層１４の材料と接合材２（接着剤２０）の材料が接合時の熱により結合するおそれを低減できる。これにより、接合材２の融点が変動するおそれを低減できとともに、接合材の融点変動による溶接時の接合ばらつき等を低減させることができる。
　また、第２膜１２および接合材２が金属材料を含んでいる場合には、基体１において、第２膜１２の下方に接合材２が配置されているとき、溶接時等の熱により、第２膜１２と接合材２との間に第２合金層２２が形成される。図５に示すように第２合金層２２が第１層１４と接合材２との間に位置することで、第１層１４の材料と接合材２の材料が接合時の熱により結合するおそれを低減できる。これにより、接合材２の融点が変動するおそれを低減できるとともに、接合材の融点変動による溶接時の接合ばらつき等を抑制することができる。
　接合材２が銀および銅を含んでいる場合、第２膜１２がニッケル等の金属である際に第２合金層２２の生成が容易となるため、前述したように第１層１４の材料と接合材２の材料が接合時の熱により結合するおそれを低減できる。
　また、第２膜１２および接着剤２０が金属材料を含んでいる場合には、半導体装置１０において、第２膜１２の下方に接着剤２０が配置されているとき、溶接時等の熱により、第２膜１２と接着剤２０との間に第３合金層２３が形成される。図８に示すように第３合金層２３が第１層１４と接着剤２０との間に位置することで、第１層１４の材料と接着剤２０の材料が接合時の熱により結合するおそれを低減できる。これにより、接着剤２０の融点が変動するおそれを低減できるとともに、接合材の融点変動による溶接時の接合ばらつき等を抑制することができる。
　接着剤２０が銀および銅を含んでいる場合、第２膜１２がニッケル等の金属である際に第３合金層２３の生成が容易となるため、前述したように第１層１４の材料と接着剤２０の材料が接合時の熱により結合するおそれを低減できる。
　なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
１　基体（蓋体）
１１　第１膜
１２　第２膜
１３　基板
１４　第１層
２１　第１合金層
２２　第２合金層
２３　第３合金層
２０　接着剤
２　接合材
３　パッケージ
４　実装基板
５　枠体
６　半導体素子
１０　半導体装置

Claims (13)

  1. 　第１弾性率を有する基板と、
    前記基板の上面に位置した第１膜と、
    前記基板の下面に位置した、前記第１弾性率よりも低い第２弾性率を有するとともに、第１熱膨張係数を有する第１層と、
    前記第１層の下面に位置し、前記第１膜と同じ材料を含み、前記第１熱膨張係数よりも小さい第２熱膨張係数を有する第２膜と、を備えたことを特徴とする基体。
  2. 　前記基板は、鉄－ニッケル合金を含んでいることを特徴とする請求項１に記載の基体。
  3. 　前記第１層は、銅を含んでいることを特徴とする請求項１または請求項２に記載の基体。
  4. 　前記第１膜および前記第２膜には、ニッケルが含まれていることを特徴とする請求項１～３のいずれか１つに記載の基体。
  5. 　前記第１層および前記第２膜には、金属材料が含まれており、
    前記第１層と前記第２膜とに、前記第１層が含む金属材料と前記第２膜が含む金属材料との合金を含む第１合金層が位置することを特徴とする請求項１～４のいずれか１つに記載の基体。
  6. 　前記第２膜の下面に位置した接合材をさらに備えたことを特徴とする請求項１～５のいずれか１つに記載の基体。
  7. 　前記接合材は、銀および銅を含んでいることを特徴とする請求項６に記載の基体。
  8. 　前記第２膜および前記接合材は、それぞれ金属材料を含んでおり、
    前記第２膜と前記接合材とに、前記第２膜が含む金属材料と前記接合材が含む金属材料との合金を含む第２合金層が位置することを特徴とする請求項６または７に記載の基体。
  9. 　前記接合材は、銀および銅を含んでいることを特徴とする請求項６～８のいずれか１つに記載の基体。
  10. 　内部に半導体素子が実装されるパッケージと、
    前記パッケージの上面に位置した請求項１～５のいずれか１つに記載の基体と、
    前記パッケージと前記基体の間に位置するとともに、前記パッケージと前記基体を接合する接着剤を備えたことを特徴とする半導体装置。
  11. 　内部に半導体素子が実装されるパッケージと、
    前記パッケージの上面に位置した請求項６～９のいずれか１つに記載の基体と、を備えたことを特徴とする半導体装置。
  12. 　前記接着剤は、銀および銅を含んでいることを特徴とする請求項１０に記載の半導体装置。
  13. 　前記パッケージと前記基体との間において、
    前記第２膜および前記接着剤は、それぞれ金属材料を含んでおり、
    前記第２膜と前記接着剤とに、前記第２膜が含む金属材料と前記接着剤が含む金属材料との合金を含む第３合金層が位置することを特徴とする請求項１１または１２に記載の半導体装置。
PCT/JP2019/025657 2018-06-28 2019-06-27 基体および半導体装置 WO2020004566A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020527646A JP7083898B2 (ja) 2018-06-28 2019-06-27 基体および半導体装置
CN201980041802.8A CN112352309B (zh) 2018-06-28 2019-06-27 基体以及半导体装置
US17/253,670 US11417575B2 (en) 2018-06-28 2019-06-27 Board and semiconductor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018123105 2018-06-28
JP2018-123105 2018-06-28

Publications (1)

Publication Number Publication Date
WO2020004566A1 true WO2020004566A1 (ja) 2020-01-02

Family

ID=68986655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/025657 WO2020004566A1 (ja) 2018-06-28 2019-06-27 基体および半導体装置

Country Status (4)

Country Link
US (1) US11417575B2 (ja)
JP (1) JP7083898B2 (ja)
CN (1) CN112352309B (ja)
WO (1) WO2020004566A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4040475A4 (en) * 2019-09-30 2023-11-08 Kyocera Corporation COVER BODY, ELECTRONIC COMPONENT HOUSING AND ELECTRONIC DEVICE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256955A (ja) * 1987-07-03 1990-02-26 Sumitomo Electric Ind Ltd 半導体装置用部品間の接続構造
JP2003158211A (ja) * 2001-11-19 2003-05-30 Daishinku Corp 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス
JP2003209197A (ja) * 2001-11-12 2003-07-25 Sumitomo Special Metals Co Ltd 電子部品用パッケージ、その蓋体、その蓋体用の蓋材およびその蓋材の製造方法
JP2005183830A (ja) * 2003-12-22 2005-07-07 Tanaka Kikinzoku Kogyo Kk パッケージ封止用の蓋体及びクラッド材
JP2016006820A (ja) * 2014-06-20 2016-01-14 大和電機工業株式会社 封止部材、および電子部品用パッケージの製造方法
WO2016104576A1 (ja) * 2014-12-26 2016-06-30 株式会社日立金属ネオマテリアル 気密封止用蓋材、気密封止用蓋材の製造方法および電子部品収納パッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010388A (en) 1987-07-03 1991-04-23 Sumitomo Electric Industries, Ltd. Connection structure between components for semiconductor apparatus
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
WO2009133717A1 (ja) * 2008-05-02 2009-11-05 株式会社Ｎｅｏｍａｘマテリアル 気密封止用キャップ
US9273914B2 (en) * 2010-11-29 2016-03-01 Kyocera Corporation Electronic component mounting package and electronic apparatus using the same
US9947836B2 (en) * 2014-09-19 2018-04-17 Kyocera Corporation Electronic device mounting substrate and electronic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256955A (ja) * 1987-07-03 1990-02-26 Sumitomo Electric Ind Ltd 半導体装置用部品間の接続構造
JP2003209197A (ja) * 2001-11-12 2003-07-25 Sumitomo Special Metals Co Ltd 電子部品用パッケージ、その蓋体、その蓋体用の蓋材およびその蓋材の製造方法
JP2003158211A (ja) * 2001-11-19 2003-05-30 Daishinku Corp 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス
JP2005183830A (ja) * 2003-12-22 2005-07-07 Tanaka Kikinzoku Kogyo Kk パッケージ封止用の蓋体及びクラッド材
JP2016006820A (ja) * 2014-06-20 2016-01-14 大和電機工業株式会社 封止部材、および電子部品用パッケージの製造方法
WO2016104576A1 (ja) * 2014-12-26 2016-06-30 株式会社日立金属ネオマテリアル 気密封止用蓋材、気密封止用蓋材の製造方法および電子部品収納パッケージ

Also Published As

Publication number Publication date
US11417575B2 (en) 2022-08-16
JPWO2020004566A1 (ja) 2021-06-24
CN112352309A (zh) 2021-02-09
CN112352309B (zh) 2023-10-10
JP7083898B2 (ja) 2022-06-13
US20210265226A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5853702B2 (ja) 圧電振動デバイス
WO2019180914A1 (ja) 電子部品実装モジュール
WO2020004566A1 (ja) 基体および半導体装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2021066024A1 (ja) 蓋体、電子部品収容用パッケージ及び電子装置
JP5388601B2 (ja) 電子部品収納用パッケージ
WO2019208577A1 (ja) 放熱基板および電子装置
JP2011228591A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5409066B2 (ja) 電子部品収納用パッケージ
JP2007012706A (ja) 電子部品収納用パッケージおよび電子装置
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2005079424A (ja) 電子部品用パッケージ
JP2019076939A (ja) ろう材、接合構造および半導体パッケージ
JP2003258138A (ja) 半導体装置
JP3780503B2 (ja) 配線基板
JP2008198809A (ja) 電子部品収納用パッケージの製造方法
JP5742618B2 (ja) ろう接用複合材及びその製造方法
JP2006196916A (ja) セラミック回路基板
JP2004179179A (ja) 配線基板
JP2004039811A (ja) 配線基板
JP2018073992A (ja) 半導体素子実装用基板および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19827198

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020527646

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19827198

Country of ref document: EP

Kind code of ref document: A1