JPH05206356A - 集積回路用パッケージ - Google Patents

集積回路用パッケージ

Info

Publication number
JPH05206356A
JPH05206356A JP4258962A JP25896292A JPH05206356A JP H05206356 A JPH05206356 A JP H05206356A JP 4258962 A JP4258962 A JP 4258962A JP 25896292 A JP25896292 A JP 25896292A JP H05206356 A JPH05206356 A JP H05206356A
Authority
JP
Japan
Prior art keywords
integrated circuit
lead
package
glass
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4258962A
Other languages
English (en)
Other versions
JP3009788B2 (ja
Inventor
Naomiki Kato
直幹 加藤
Kazuyuki Maruyama
和之 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP4258962A priority Critical patent/JP3009788B2/ja
Priority to US07/974,894 priority patent/US5293069A/en
Publication of JPH05206356A publication Critical patent/JPH05206356A/ja
Application granted granted Critical
Publication of JP3009788B2 publication Critical patent/JP3009788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】高速演算を行う集積回路を搭載可能な集積回路
用パッケージを安価に提供する。 【構成】集積回路用パッケ−ジ１は、セラミック基板３
と、封着ガラスである第１低融点ガラス４によつてセラ
ミック基板３に固着される外部リ−ド５とからなる。外
部リ−ド５は、信号リードの場合、ボンディングワイヤ
にて直接、電源リード５ａあるいは接地リード５ｂの場
合、ボンディングワイヤ２３，２４、導体柱９及び導電
層７を介してボンディングワイヤ８にて、集積回路２の
各端子と接続される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、セラミック基板の表面
に低融点ガラスなどの封着ガラスによって外部リ−ドを
接続した集積回路用パッケ−ジに関するものである。
【０００２】
【従来の技術】封着ガラスによって外部リ−ドを接続し
た集積回路用パッケ−ジは、プレス成形された単層のセ
ラミック焼結体を使用していた。すなわち、この種の集
積回路用パッケージは、セラミック粉末をプレス成形
し、焼結して得られた単層のセラミック焼結体をベース
基板とし、このベース基板上にガラス粉末のペースト塗
布し、その部分に外部リードを載せて、加熱することに
より前記ガラス粉末を焼き付けて外部リードを固着する
ものであった。
【０００３】そして、集積回路がベース基板の中央部に
搭載されて、外部リードとワイヤーボンディングされた
後、ガラスが塗布された蓋体を、外部リードを挟持する
ようにベース基板と合わせ、加熱によりガラスを軟化さ
せるとともに気密封着していた。このため、集積回路用
パッケ−ジを安価に提供できる。
【０００４】従来、上記のパッケージにおいては、外部
リードの素材として、熱膨張係数がアルミナ等の汎用的
セラミックのそれに近いコバールや４２アロイ等が用い
られていた。また、封着ガラスの素材としては、封着時
に集積回路が異常高温とならないように、少なくとも蓋
体側に塗布されるガラスには、鉛を含有する低融点ガラ
スが用いられている。
【０００５】
【発明が解決しょうとする課題】しかし、前記外部リー
ドの素材としてのコバール、４２アロイ等は、Ｆｅ、Ｎ
ｉ等の強磁性体を主成分とするものであるから、インダ
クタンスＬがＣｕ系リード（非磁性体）の約１５倍も高
い。一方、集積回路素子のオン・オフに伴って電源・接
地リードに電流が流れる際、Ｅ＝−Ｌ／ｄｉ／ｄｔとい
う逆起電力が生じる。従って、従来のように外部リード
の素材として、インダクタンスの高い材料を使用する
と、高速演算時に電源・接地電位の変動が激しくなるた
め、集積回路の高速化が困難であった。
【０００６】また、従来のように集積回路と全ての外部
リードとを直接ボンディングワイヤーで接続するものの
場合、信号リードのみならず、搭載される集積回路の備
える電源端子の数や接地端子の数に応じた電源リ−ド及
び接地リードが必要となり、外部リ−ドの数が多く、結
果的に集積回路用パッケ−ジが大型化してしまう。
【０００７】更に、前記の鉛含有ガラスは、ベース基板
を構成するアルミナ等のセラミックスよりも誘電率が高
い。従って、この封着ガラスに囲まれるリード長が長い
ほど、信号伝搬速度が遅くなり、高速演算に不利であ
る。
【０００８】なお、高速演算を行う集積回路を搭載する
集積回路用パッケ−ジとして、セラミックを積層して内
部に複数の導電層を形成した積層型基板を使用したもの
がある。しかるに、この種の集積回路用パッケ−ジは、
外部リ−ド（ピンやバンプも含む）と内部配線との接続
が、Ａｇろう等のろう付けにて行われることから、コス
トが高く、結果的に集積回路用パッケ−ジのコストが高
くなってしまう。
【０００９】本発明は、上記の事情に鑑みてなされたも
ので、その目的は、高速演算を行う集積回路を搭載可能
な集積回路用パッケ−ジを安価に提供することにある。
【００１０】
【課題を解決するための手段】その第１の手段は、内部
に導電層を備える絶縁性セラミック基板と、このセラミ
ック基板に搭載される集積回路と電気的に接続される外
部リ−ドと、前記セラミック基板と前記リ−ドとを固着
する封着ガラスとを備える集積回路用パッケージにあ
る。
【００１１】望ましい第２の手段は、第１の手段におい
て、前記外部リ−ドのうち、少なくとも一部が前記導電
層を介して集積回路と接続されているものである。更に
望ましい第３の手段は、第２の手段において、前記少な
くとも一部の外部リードが、銀ポリイミドまたは銀ガラ
スによって、前記導電層と電気的に接続されているもの
である。
【００１２】同じく更に望ましい第４の手段は、第２の
手段において、前記少なくとも一部の外部リードが、ボ
ンディングワイヤーによって、前記導電層と電気的に接
続されているものである。望ましい第５の手段は、第１
の手段において、前記導電層を、電源層または接地層と
するものである。
【００１３】
【発明の作用および発明の効果】本発明の集積回路用パ
ッケ−ジは、セラミック基板の内部に導電層を備えてい
るので、その導電層を経由する分だけリード長が短くな
る。従って、インダクタンスが小さくなり、搭載される
集積回路の動作による電位の変動が従来に比較して抑え
られる。この結果、高速演算を行う集積回路を搭載する
ことができる。
【００１４】また、導電層を電源層あるいは接地層とし
て使用することにより、電源層、接地層及びこれらに挟
まれる絶縁層が、結合コンデンサを構成するので、ノイ
ズを抑制することができる。
【００１５】また、搭載される集積回路の電源端子の数
が多くても、電源端子をセラミック基板内に設けた電源
層（電源と接続される導電層）に接続することで、電源
と接続される電源リ−ドの数が１つで済む。同様に、搭
載される集積回路の接地端子の数が多くても、接地端子
を接地層（グランドと接続される導電層）に接続するこ
とで、接地と接続される接地リ−ドの数が１つで済む。
つまり、電源（接地）リ−ドの数を従来に比較して減少
させて、集積回路用パッケ−ジを小型化することができ
る。あるいは、搭載される集積回路の入出力端子の数を
増すことができる。
【００１６】さらに、外部リ−ドを封着ガラスによって
セラミック基板に固着した構造であるため、集積回路用
パッケ−ジの製造コストをＰＧＡやＬＤＣＣなど積層基
板を使用した他の集積回路用パッケ−ジに比較して、低
く抑えることができる。
【００１７】
【実施例】−第１実施例− 次に、本発明の集積回路用パッケ−ジを図に示す一実施
例に基づき説明する。 ［実施例の構成］図１および図２は本発明の第１実施例
を示すもので、図１は集積回路用パッケ−ジの断面図で
ある。
【００１８】本実施例の集積回路用パッケ−ジ１は、中
央の凹部に集積回路２を搭載するセラミック基板３と、
封着ガラスである第１低融点ガラス４によつてセラミッ
ク基板３に固着される外部リ−ド５とからなる。そし
て、集積回路用パッケ−ジ１は、集積回路２を搭載した
後に、集積回路２を封止するための封止板６が固着され
る。外部リード５は、図示しないが、内方から外方へ放
射状に延びる線条体が紙面に対して垂直方向に多数本並
列されてなるもので、前記凹部の近くより端を発する多
数の信号リード（図示省略）のほか、これら信号リード
よりも短い電源リード５ａ及び接地リード５ｂを含み、
最外周部でリードフレームにて連結している。
【００１９】セラミック基板３は、内部に２層の導電層
７を備える３層のラミネ−トセラミックである。一方の
導電層７（図中、上側の層）は、電源リ−ド５ａを介し
て電源と接続される電源層７ａで、搭載される集積回路
２の電源端子とボンディングワイヤ８で電気的に接続さ
れる。他方の導電層７（図中、下側の層）は、接地リ−
ド５ｂを介してグランド接地される接地層７ｂで、集積
回路２の接地端子とボンディングワイヤ８で電気的に接
続される。
【００２０】また、セラミック基板３は、各導電層７と
電源リ−ド５ａまたは接地リード５ｂとを電気的に接続
するための導体柱９を、電源リ−ド５ａ及び接地リード
５ｂの各遊端部付近に備える。この導体柱９は、セラミ
ック基板３に設けられたスル−ホ−ルに、導電性のイン
クを流し込んで形成したものである。なお、導体柱９
は、全ての外部リ−ド５を第１低融点ガラス４でセラミ
ック基板３に固着した後に、ガラス内に銀が混入された
導電性の銀ガラス１０によって電源（接地）リ−ド５ａ
（５ｂ）と電気的に接続され、電源（接地）リ−ド５ａ
（５ｂ）と導電層７とを電気的に接続するものである。
【００２１】外部リ−ド５は、信号リードの場合、ボン
ディングワイヤにて直接、電源リード５ａあるいは接地
リード５ｂの場合、銀ガラス１０、導体柱９及び導電層
７を介してボンディングワイヤ８にて、集積回路２の各
端子と接続されるもので、４２アロイ、コバ−ル等の金
属薄板をプレス加工やエッチング処理によって形成した
ものである。なお、ワイヤボンディングされる部分、お
よび銀ガラス１０によって電気的に接続される部分に
は、蒸着、鍍金等により金、銀又はアルミニウムの層１
１が設けられている。そして、外部リ−ド５が第１低融
点ガラス４によってセラミック基板３に固着された後
に、周囲のリ−ドフレ−ム（図示しない）が切断される
ものである。
【００２２】第１低融点ガラス４は、上述のごとく、外
部リ−ド５をセラミック基板３に固着するための封着ガ
ラスで、セラミック基板３の導体柱９が露出する部分は
導体柱９と電源（接地）リ−ド５ａ（５ｂ）との接続を
行うべく、開口して設けられる。そして、この開口内に
充填された銀ガラス１０によってセラミック基板３の導
体柱９と電源（接地）リ−ド５ａ（５ｂ）とを電気的に
接続している（図２参照）。 ［実施例の製造方法］封止板６を除く集積回路用パッケ
−ジ１の製造方法の一例を簡単に説明する。
【００２３】実施例に示すセラミック基板３は、アルミ
ナの未焼結セラミックであるグリ−ンシ−トを３枚積層
して焼結したもので、１枚目のグリ−ンシ−トは、薄い
板状を呈し、２枚目のグリ−ンシ−トは中央に搭載され
る集積回路２の外形よりやや大きめの開口が形成された
板状を呈し、３枚目のグリ−ンシ−トは中央に２枚目の
開口より更に大きい開口が形成された板状を呈するもの
である。１層目と２層目のグリ−ンシ−トの表面のほぼ
全面には、スクリ−ン印刷によって導電層７が施されて
いる。そして、２層目と３層目のグリ−ンシ−トには、
導体柱９を形成するためのスル−ホ−ルが打抜きによっ
て形成されている。このように形成された３枚のグリ−
ンシ−トを積層し、スル−ホ−ル内に導電性のインクを
流し込み、焼結する。この焼結後に、表面の露出導電層
部分に、ニッケルメッキおよび金メッキを施し、セラミ
ック基板３が完成する。
【００２４】次いで、セラミック基板３の表面に、第１
低融点ガラス４を印刷技術によってプリントする。この
時、導体柱９の露出部分を、第１低融点ガラス４が覆わ
ないように、開口してプリントされる。
【００２５】次に、第１低融点ガラス４の表面に外部リ
−ド５を配置し、第１低融点ガラス４の融点以上に一旦
加熱して、外部リ−ド５をセラミック基板３に固着す
る。続いて、銀ガラス１０を導体柱９の周囲の開口に流
し込んで温度４００〜４３０℃、保持時間１０分程度の
条件で加熱し、導体柱９と電源（接地）リ−ド５ａ（５
ｂ）との接続を行っている。以上の工程によって、集積
回路用パッケ−ジ１が完成する。
【００２６】封止板６は、セラミック基板３とほぼ同じ
熱膨張率を備えるセラミック板で、第１低融点ガラス４
よりも融点の低い第２低融点ガラス１２によって封止板
６をセラミック基板３に固着して、内部に搭載された集
積回路２を気密に保つのである。なお、本実施例の封止
板６は、プレス成形体を焼結したものである。また、第
１低融点ガラス４と第２低融点ガラス１２とは、同質の
ものでも良い。
【００２７】〔実施例の効果〕上記構成よりなる本実施
例の集積回路用パッケ−ジ１は、次の効果を奏する。 ａ）集積回路用パッケ−ジ１は、セラミック基板３の内
部に設けた２層の導電層７を電源層と接地層として使用
することにより、電源経路のインダクタンス、および接
地経路のインダクタンスを低く抑えることができるた
め、搭載される集積回路２の動作による電位の変動が従
来に比較して抑えられる。この結果、高速演算を行う集
積回路２を搭載することが可能となる。
【００２８】ｂ）搭載される集積回路２の電源端子の数
が多くても、電源端子をセラミック基板３内に設けた電
源層（電源と接続される導電層７）に接続することで、
電源と接続される電源リ−ド５ａの数が１つで済む。同
様に、搭載される集積回路２の接地端子の数が多くて
も、接地端子を接地層（グランドと接続される導電層
７）に接続することで、接地と接続される接地リ−ド５
ｂの数が１つで済む。この結果、電源（接地）リ−ド５
ａ（５ｂ）の数を従来に比較して減少させて、集積回路
用パッケ−ジ１を小型化することができる。
【００２９】ｃ）外部リ−ド５を第１低融点ガラス４に
よってセラミック基板３に固着した構造であるため、本
実施例の集積回路用パッケ−ジ１の製造コストを、ＰＧ
ＡやＬＤＣＣなど積層基板を使用した他の集積回路用パ
ッケ−ジに比較して、約半分ほどに抑えることができ
る。
【００３０】ｄ）電源層と接地層との間に、コンデンサ
−の機能を容易に付加することができる。 ｅ）基板の材料にプラスチックを使用したプラスチック
パッケ−ジに比べて熱抵抗を下げることができる。さら
に、サ−マルビアやヒ−トスプレッダ−を設けた構造に
することにより、熱抵抗をさらに下げることができる。
【００３１】ｆ）樹脂モ−ルドパッケ−ジに比較して、
集積回路２の気密性に優れる。 −第２実施例− 図３は第２実施例を示す集積回路用パッケ−ジ１の断面
図である。
【００３２】上述の第１実施例の封止板６は、プレス成
形体を焼結した一体形のものであるが、本実施例は、封
止板６を枠体１３と蓋体１４とに別けて形成し、枠体１
３を第２低融点ガラス１２で集積回路用パッケ−ジ１に
固着し、その後、第２低融点ガラス１２よりも融点の低
い第３低融点ガラスや、Ａｕ−Ｓｎシ−ル材、エポキシ
シ−ル材、半田シ−ル材等の固着材１５を使用して、枠
体１３に蓋体１４を固着したものである。
【００３３】−第３実施例− 図４は第３実施例を示す集積回路用パッケ−ジ１の要部
断面図である。本実施例は、封止板６および第２低融点
ガラス１２に凹部１６を設け、この凹部１６によって、
電源（接地）リ−ド５ａ（５ｂ）と導電層７との接続を
行う銀ガラス１０の頂部を覆うものである。
【００３４】本実施例によって、封止板６の接合時、封
止板６の荷重が銀ガラス１０の周囲に均等に加わるた
め、脆い銀ガラス１０が、封止板６の接合時に加わる荷
重によって割れるのを防ぐものである。
【００３５】−第４実施例− 図５は第４実施例を示す集積回路用パッケ−ジ１の要部
断面図である。上記の第１実施例では、セラミック基板
３内の導電層７と、電源（接地）リ−ド５ａ（５ｂ）と
の接続を、導体柱９と銀ガラス１０とで行った例を示し
たが、本実施例は導体柱９は形成せずにスル−ホ−ルだ
け設けてセラミック基板３を焼結し、外部リ−ド５をセ
ラミック基板３に固着した後に、銀ガラス１０をスル−
ホ−ルに流し込み、銀ガラス１０のみで導電層７と電源
（接地）リ−ド５ａ（５ｂ）との接続を行うものであ
る。本実施例により、導体柱９を形成する工程が省ける
ため、製造コストをさらに低く抑えることができる。
【００３６】−第５実施例− 図６は第５実施例を示す集積回路用パッケ−ジ１の断面
図である。本実施例の集積回路用パッケ−ジ１のセラミ
ック基板３は、集積回路２が搭載される部分を１段さげ
て、その段差部１７内に銀ガラス１０や銀ポリイミドな
どの導電性接合材料よりなる搭載部１８を介して集積回
路２を搭載するものである。
【００３７】本実施例の段差部１７により集積回路２の
搭載部１８と導電層７との絶縁を行うことができる。ま
た、集積回路２の搭載される部分に、金などの高価なメ
ッキを施さないため、製造コストを低く抑えることがで
きる。
【００３８】−第６実施例− 図７は第６実施例を示す電源（接地）リ−ド５ａ（５
ｂ）と導電層７との接合部分の断面図である。本実施例
は、銀ガラス１０と接合される電源（接地）リ−ド５ａ
（５ｂ）の接合部分を曲折して設け、銀ガラス１０と電
源（接地）リ−ド５ａ（５ｂ）との接合性を向上させた
ものである。
【００３９】−第７実施例− 図８は第７実施例を示す電源（接地）リ−ド５ａ（５
ｂ）と導電層７との接合部分の断面図である。本実施例
は、銀ガラス１０と接合される電源（接地）リ−ド５ａ
（５ｂ）の接合部分に、穴１９を設け、この穴１９内に
銀ガラス１０を流し込んで、電源（接地）リ−ド５ａ
（５ｂ）と導体柱９との電気的な接続を行うものであ
る。
【００４０】−第８実施例− 図９は第８実施例を示す集積回路用パッケ−ジ１の断面
図である。本実施例は、上述の第２実施例の蓋体は使用
せず、枠体１３のみを集積回路用パッケ−ジ１に固着
し、搭載された集積回路２をエポキシ樹脂などの樹脂２
０によって埋めて、集積回路２を封止するものである。
この技術によって、集積回路2 を封止した集積回路用パ
ッケ−ジ１の製造コストを低く抑えることができる。
【００４１】−第９実施例− ［実施例の構成］図１０は、本発明の第９実施例を示す
集積回路用パッケ−ジの電源リード及び接地リードに沿
って切断された断面図である。
【００４２】本実施例の集積回路用パッケ−ジ１は、集
積回路２を搭載するセラミック基板３と、封着ガラスで
ある第１低融点ガラス４によつてセラミック基板３に固
着される外部リ−ド５と、外部リード５の上に第２低融
点ガラス１２で固着される枠体１３とからなる。そし
て、集積回路用パッケ−ジ１は、集積回路２を搭載した
後に、第２低融点ガラス１２よりも融点の低い第３低融
点ガラスや、Ａｕ−Ｓｎシ−ル材、エポキシシ−ル材、
半田シ−ル材等の固着材１５を使用して、実施例２と同
様に集積回路２を封止するための蓋体１４が枠体１３に
固着される。但し、枠体１３と蓋体１４とは、必ずしも
このように別体である必要はなく、実施例１の封止板６
ように両者が一体形成されたものであってもよい。
【００４３】尚、外部リード５は、図示しないが、第１
実施例と同様に、内方から外方へ放射状に延びる線条体
が紙面に対して垂直方向に多数本並列されてなるもの
で、前記凹部の近くより端を発する多数の信号リード
（図示省略）のほか、これら信号リードよりも短い電源
リード５ａ及び接地リード５ｂを含み、最外周部でリー
ドフレームにて連結している。
【００４４】セラミック基板３は、内部に２層の導電層
７を備える３層のラミネ−トセラミックである。一方の
導電層７ａ（図中、上側の層）は、電源リ−ド５ａを介
して電源と接続される電源層で、搭載される集積回路２
の電源端子とボンディングワイヤ８で電気的に接続され
る。他方の導電層７ｂ（図中、下側の層）は、接地リ−
ド５ｂを介してグランド接地される接地層で、集積回路
２の接地端子とボンディングワイヤ８で電気的に接続さ
れる。
【００４５】セラミック基板３の外周側面よりやや内側
には、少なくとも２箇所の空洞２１，２２が設けられて
おり、いずれの空洞もその底面の深さが電源層と同じ位
置にあり、しかも底面に導電層が形成されている。一方
の空洞２１の底面に形成された導電層は、電源層７ａの
一部であって、表面にＮｉ鍍金及び金鍍金が施されてい
る。他方の導電層は、同様に表面にＮｉ鍍金及び金鍍金
が施されているが、導体柱９を介して接地層７ｂと接続
している。この導体柱９は、セラミック基板３に設けら
れたスル−ホ−ルに、導電性のインクを流し込んで形成
したものである。
【００４６】そして、空洞２１の底面に形成された導電
層は、ボンディングワイヤ２３を介して電源リード５ａ
と接続している。また、空洞２２の底面に形成された導
電層は、ボンディングワイヤ２４を介して接地リード５
ｂと接続している。
【００４７】第１低融点ガラス４は、上述のごとく、外
部リ−ド５をセラミック基板３に固着するための封着ガ
ラスで、セラミック基板３の空洞２１，２２に対応する
部分には、その底面の導電層と電源（接地）リ−ド５ａ
（５ｂ）との接続を行うべく、開口して設けられる。そ
して、外部リ−ド５をセラミック基板３に固着した後、
金製又はアルミニウム製のボンディングワイヤ２３，２
４にて前記空洞内の導電層と電源（接地）リ−ド５ａ
（５ｂ）との接続を行っている（図２参照）。
【００４８】［実施例の製造方法］本実施例の集積回路
用パッケ−ジ１の製造方法の一例を簡単に説明する。セ
ラミック基板３は、グリーンシートの段階で、空洞２
３，２４が打ち抜きによって設けられるほかは、第１実
施例で示したものとほぼ同様の工程を経て製造される。
【００４９】次いで、セラミック基板３の表面に、第１
低融点ガラス４を印刷技術によってプリントする。この
第１低融点ガラス４の表面に外部リ−ド５を配置し、第
１低融点ガラス４の融点以上に一旦加熱して、外部リ−
ド５をセラミック基板３に固着する。
【００５０】続いて、ボンディングワイヤ２３の一端を
電源層７ａに、他端を電源リード５ａに溶接して架橋
し、電源層７ａと電源リ−ド５ａとを電気的に接続す
る。同様にボンディングワイヤ２４にて接地層７ｂと接
地リード５ｂとを接続する。以上の工程によって、集積
回路用パッケ−ジ１が完成する。
【００５１】枠体１３及び蓋体１４は、セラミック基板
３とほぼ同じ熱膨張率を備えるセラミック板で、第１低
融点ガラス４よりも融点の低い第２低融点ガラス１２に
よって枠体１３をセラミック基板３に固着し、更に融点
の低い第３低融点ガラス１５によって蓋体１４を固着し
て、内部に搭載された集積回路２を気密に保つのであ
る。なお、第２低融点ガラス１２は、固着時に枠体１３
がボンディングワイヤ２３，２４に当接してこれらワイ
ヤを折ることのないように、空洞２１，２２よりも若干
大きめの開口を設けて印刷されている。また、第１低融
点ガラス４と第２低融点ガラス１２とは、同質のもので
も良い。
【００５２】〔実施例の効果〕上記構成よりなる本実施
例の集積回路用パッケ−ジ１は、第１実施例の効果に加
えて次の効果を奏する。すなわち、電源リード５ａまた
は接地リード５ｂと電源層７ａまたは接地層７ｂとの接
続に、銀ガラスよりも更に安価なボンディングワイヤ２
３，２４を用いているので、パッケージ全体の製造コス
トが更に安くなる。また、接続の信頼性においても銀ガ
ラスよりボンディングワイヤのほうが優れている。
【００５３】−変形例−上記の実施例では、電極層と接
地層とを備えるセラミック基板を例に示したが 、一方のみを備えるものでも良い。また、セラミックの
積層数を増し、信号配線をセラミック基板内に設けても
良い。導電層と電源（接地）リ−ドとの接続に銀ガラス
またはボンディングワイヤを使用した例を示したが、他
の導電性の材料によって接続しても良い。
【図面の簡単な説明】
【図１】集積回路用パッケ−ジの断面図である（第１実
施例）。
【図２】電源（接地）リ−ドと導電層との接合部分を、
リードの延びる方向に沿って切断したところを示す断面
図である（第１実施例）。
【図３】集積回路用パッケ−ジの断面図である（第２実
施例）。
【図４】集積回路用パッケ−ジの要部断面図である（第
３実施例）。
【図５】集積回路用パッケ−ジの要部断面図である（第
４実施例）。
【図６】集積回路用パッケ−ジの断面図である（第５実
施例）。
【図７】電源（接地）リ−ドと導電層との接合部分を、
リードの延びる方向に沿って切断したところを示す断面
図である（第６実施例）。
【図８】電源（接地）リ−ドと導電層との接合部分を、
リードの延びる方向に沿って切断したところを示す断面
図である（第７実施例）。
【図９】集積回路用パッケ−ジの断面図である（第８実
施例）。
【図１０】集積回路用パッケ−ジの断面図である（第９
実施例）。
【符号の説明】
１ 集積回路用パッケ−ジ ２ 集積回路 ３ セラミック基板 ４ 第１低融点ガラス（封着ガラス） ５ 外部リ−ド ７ 導電層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/15

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 内部に導電層を備える絶縁性セラミック
    基板と、 このセラミック基板に搭載される集積回路と電気的に接
    続される外部リ−ドと、 前記セラミック基板と前記リ−ドとを固着する封着ガラ
    スとを備える集積回路用パッケ−ジ。
  2. 【請求項２】 前記外部リ−ドのうち、少なくとも一部
    が前記導電層を介して集積回路と接続されている、請求
    項１の集積回路用パッケ−ジ。
  3. 【請求項３】 前記少なくとも一部の外部リードが、銀
    ポリイミドまたは銀ガラスによって、前記導電層と電気
    的に接続されている、請求項２の集積回路用パッケー
    ジ。
  4. 【請求項４】 前記少なくとも一部の外部リードが、ボ
    ンディングワイヤーによって、前記導電層と電気的に接
    続されている、請求項２の集積回路用パッケージ。
  5. 【請求項５】 前記導電層が、電源層または接地層であ
    る、請求項１の集積回路用パッケージ。
JP4258962A 1991-11-15 1992-09-01 集積回路用パッケージ Expired - Fee Related JP3009788B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4258962A JP3009788B2 (ja) 1991-11-15 1992-09-01 集積回路用パッケージ
US07/974,894 US5293069A (en) 1991-11-15 1992-11-12 Ceramic-glass IC package assembly having multiple conductive layers

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30043391 1991-11-15
JP3-300433 1991-11-15
JP4258962A JP3009788B2 (ja) 1991-11-15 1992-09-01 集積回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH05206356A true JPH05206356A (ja) 1993-08-13
JP3009788B2 JP3009788B2 (ja) 2000-02-14

Family

ID=26543906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4258962A Expired - Fee Related JP3009788B2 (ja) 1991-11-15 1992-09-01 集積回路用パッケージ

Country Status (2)

Country Link
US (1) US5293069A (ja)
JP (1) JP3009788B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020007875A (ko) * 2000-07-19 2002-01-29 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임
JP2010153925A (ja) * 2010-04-02 2010-07-08 Toshiba Corp 半導体装置
US11569634B2 (en) 2019-12-05 2023-01-31 Nichia Corporation Light emitting device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296084A (ja) * 1993-02-12 1994-10-21 Ngk Spark Plug Co Ltd 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US5782891A (en) * 1994-06-16 1998-07-21 Medtronic, Inc. Implantable ceramic enclosure for pacing, neurological, and other medical applications in the human body
JP2594762B2 (ja) * 1994-08-16 1997-03-26 九州日本電気株式会社 フラットパッケージ
JPH0870061A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 高周波集積回路、及びその製造方法
US5701032A (en) * 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
US5833824A (en) * 1996-11-15 1998-11-10 Rosemount Analytical Inc. Dorsal substrate guarded ISFET sensor
US6054758A (en) * 1996-12-18 2000-04-25 Texas Instruments Incorporated Differential pair geometry for integrated circuit chip packages
US6516808B2 (en) * 1997-09-12 2003-02-11 Alfred E. Mann Foundation For Scientific Research Hermetic feedthrough for an implantable device
US6228469B1 (en) 1999-09-07 2001-05-08 Corning Incorporated Protective coating on metal
US6590269B1 (en) * 2002-04-01 2003-07-08 Kingpak Technology Inc. Package structure for a photosensitive chip
US7852635B1 (en) * 2004-05-25 2010-12-14 Lineage Power Corporation Multi-connection via
TWI286807B (en) * 2005-04-26 2007-09-11 Phoenix Prec Technology Corp Carrying structure of electronic component
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
DE102008025945A1 (de) * 2008-05-30 2009-12-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines vakuumdichten Verbundes zwischen einer Glasscheibe und einem Metallrahmen sowie Glasscheibenverbund
US9374923B2 (en) * 2013-11-27 2016-06-21 Honeywell Federal Manufacturing & Technologies, Llc Monolithic LTCC seal frame and lid
JP6375584B2 (ja) * 2014-03-31 2018-08-22 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
US9731959B2 (en) * 2014-09-25 2017-08-15 Analog Devices, Inc. Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
US9533878B2 (en) 2014-12-11 2017-01-03 Analog Devices, Inc. Low stress compact device packages
US9929087B2 (en) 2015-11-16 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd Enhancing integrated circuit density with active atomic reservoir
US10950540B2 (en) 2015-11-16 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Enhancing integrated circuit density with active atomic reservoir
US9818694B2 (en) * 2015-11-16 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Active atomic reservoir for enhancing electromigration reliability in integrated circuits
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US11024564B2 (en) * 2019-06-19 2021-06-01 Texas Instruments Incorporated Packaged electronic device with film isolated power stack
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JPS624857A (ja) * 1985-06-28 1987-01-10 Totoku Electric Co Ltd 溶融メツキ方法
JPS6259892A (ja) * 1985-09-10 1987-03-16 Seiko Epson Corp 電子時計
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JPS63258046A (ja) * 1987-04-15 1988-10-25 Toshiba Corp 半導体集積回路装置
JPH0770623B2 (ja) * 1988-07-08 1995-07-31 三菱電機株式会社 スタティックランダムアクセスメモリ装置
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JPH0340950A (ja) * 1989-07-07 1991-02-21 Susumu Sato 雰囲気制御による黒備前の焼成方法
US4992628A (en) * 1990-05-07 1991-02-12 Kyocera America, Inc. Ceramic-glass integrated circuit package with ground plane
US5134246A (en) * 1990-05-07 1992-07-28 Kyocera America, Inc. Ceramic-glass integrated circuit package with integral ground and power planes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020007875A (ko) * 2000-07-19 2002-01-29 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임
JP2010153925A (ja) * 2010-04-02 2010-07-08 Toshiba Corp 半導体装置
US11569634B2 (en) 2019-12-05 2023-01-31 Nichia Corporation Light emitting device
US11837845B2 (en) 2019-12-05 2023-12-05 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
US5293069A (en) 1994-03-08
JP3009788B2 (ja) 2000-02-14

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JP2001196488A (ja) 電子部品装置及びその製造方法
JP2002367862A (ja) 固体電解コンデンサおよびその製造方法
JP3418373B2 (ja) 弾性表面波装置及びその製造方法
JPH11150225A (ja) リードフレームベースの垂直相互接続パッケージ
JP3336982B2 (ja) 半導体装置およびその製造方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
JP6360678B2 (ja) モジュールおよびその製造方法
JP2763446B2 (ja) 半導体素子収納用パッケージ
JP2549478B2 (ja) 半導体用パッケージおよびその製造方法
US20060236533A1 (en) Bonding arrangement and method for LTCC circuitry
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP3051225B2 (ja) 集積回路用パッケージ
JPH07226454A (ja) 半導体装置
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0739235Y2 (ja) プラグイン型半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JPH05121577A (ja) 高電流用密封パツケージ
JP3318452B2 (ja) 電子部品収納用パッケージ
JPS638620B2 (ja)
CN112352309A (zh) 基体以及半导体装置
JPH0745962Y2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees