CN114050130A - Csop型陶瓷外壳、放大滤波器及制作方法 - Google Patents

Csop型陶瓷外壳、放大滤波器及制作方法 Download PDF

Info

Publication number
CN114050130A
CN114050130A CN202111131596.5A CN202111131596A CN114050130A CN 114050130 A CN114050130 A CN 114050130A CN 202111131596 A CN202111131596 A CN 202111131596A CN 114050130 A CN114050130 A CN 114050130A
Authority
CN
China
Prior art keywords
ceramic substrate
ceramic
metal
temperature
csop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111131596.5A
Other languages
English (en)
Inventor
杨振涛
高岭
于斐
刘林杰
张志庆
王东生
任赞
刘旭
程换丽
路聪阁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202111131596.5A priority Critical patent/CN114050130A/zh
Publication of CN114050130A publication Critical patent/CN114050130A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种CSOP型陶瓷外壳、放大滤波器及制作方法，属于陶瓷封装技术领域，包括陶瓷基板、金属墙体、金属底盘以及引线框架，陶瓷基板上设有互连孔，互连孔内设有金属钨柱；金属墙体设置于陶瓷基板的正面，与陶瓷基板构成封装腔体；金属底盘设于陶瓷基板的背面；引线框架连接于陶瓷基板的背面，且与金属钨柱连接；陶瓷基板采用氧化铝高温共烧陶瓷制作。本实施例提供的CSOP型陶瓷外壳，采用高温共烧陶瓷替代低温共烧陶瓷，焊接时先将高温共烧陶瓷基板和引线框架焊接到一起，然后再采用高温焊料将陶瓷基板和金属底盘以及金属墙体焊接到一起，降低了加工成本和加工难度，可以实现高密度布线、批量化、小型化和低成本、组装工艺高可靠等方面的要求。

Description

CSOP型陶瓷外壳、放大滤波器及制作方法
技术领域
本发明属于陶瓷封装技术领域，具体涉及一种CSOP型陶瓷外壳、放大滤波器及放大滤波器的制作方法。
背景技术
放大滤波器模块是高密度电路集成技术的典型代表。它将多个具有不同功能的芯片、电容电阻电感、滤波器以及传感器等其他器件封装在一个壳体内，组装成为可以实现信号放大滤波的单个标准封装件。
随着电子设备和产品朝着小型化、高频化、多功能和高性能方向不断发展，对放大滤波器模块的尺寸和重量提出了更高的要求。传统的加工方案是采用低温共烧陶瓷基板与金属盒体的组合方案，制造成本高，使用时需要将低温共烧陶瓷基板采用低温焊料(锡银铜)焊接到金属盒体中，然后再使用温度更低的焊料(铅锡)在低温共烧陶瓷基板上面组装元器件，后期装配难度大、制造成本高、工艺复杂，无法满足装备小型化、低成本，高可靠的需求。
参见图8，这种采用低温共烧陶瓷基板与金属盒体的组合方案，模块的输入输出信号一般采用在金属盒体上挖孔，然后焊接玻璃绝缘子形式引出，陶瓷封装外壳内部通过焊接或者键合的方式再将低温共烧陶瓷基板与玻璃绝缘子进行连接。这种连接方式由于需要在金属盒体上挖孔焊接玻璃绝缘子，因此输入输出信号的数量会受到限制，信号传输密度较低，不符合大规模、高密度数据传输的发展趋势。
发明内容
本发明实施例提供一种CSOP型陶瓷外壳、放大滤波器及制作方法，旨在实现陶瓷封装器件的高集成化、小型化以及信号传输的可靠性。
第一方面，本发明实施例提供一种CSOP型陶瓷外壳，包括：陶瓷基板、金属墙体、金属底盘以及引线框架，所述陶瓷基板采用氧化铝高温共烧陶瓷制作，陶瓷基板上设有互连孔，所述互连孔内一体烧结有金属钨柱；金属墙体设置于所述陶瓷基板的正面，与所述陶瓷基板构成封装腔体；金属底盘设于所述陶瓷基板的背面；引线框架连接于所述陶瓷基板的背面，且与所述金属钨柱连接。
结合第一方面，在一种可能的实现方式中，所述陶瓷基板为氧化铝材质。
结合第一方面，在一种可能的实现方式中，所述金属墙体和所述金属底盘的材质均为钨铜、钼铜及CPC合金中的任一种。
结合第一方面，在一种可能的实现方式中，所述引线框架为铁镍合金。
结合第一方面，在一种可能的实现方式中，所述金属底盘上设有连接孔。
结合第一方面，在一种可能的实现方式中，所述金属墙体上还设有封口环，所述封口环的材质为铁镍钴合金。
第二方面，本发明实施例还提供了一种放大滤波器，基于所述的CSOP型陶瓷外壳，包括滤波器、芯片和金属盖板；所述陶瓷基板的正面设有安装腔，所述安装腔的底部设有凸起的第一焊盘，所述滤波器固定在所述第一焊盘上；所述芯片设置在所述陶瓷基板的正面，所述滤波器、所述芯片通过键合丝与所述引线框架连接；所述金属盖板封装在所述金属墙体上。
结合第二方面，在一种可能的实现方式中，所述第一焊盘凸起的高度大于等于0.15mm。
第三方面，本发明实施例还提供了一种放大滤波器的制作方法，基于所述的放大滤波器，所述方法包括以下步骤：
利用钨金属化与氧化铝陶瓷高温共烧工艺制作多层陶瓷基板；其中，在所述陶瓷基板上设置互连孔，所述互连孔内填充的钨浆料与陶瓷基板高温烧结为一体；
将引线框架与陶瓷基板焊接在一起；
利用高温焊料，将金属底盘、金属墙体与陶瓷基板焊接在一起；
将滤波器焊接到陶瓷基板的安装腔内的第一焊盘上；
在连接芯片的第二焊盘表面印刷焊膏；
利用回流焊接将芯片焊接在第二焊盘上；
将芯片与金属钨柱通过金丝或硅铝丝键合；
进行电性能测试；
测试合格后，利用平行封焊焊接金属盖板，完成放大滤波器的组装。
结合第三方面，在一种可能的实现方式中，所述高温焊料为银铜焊料，焊接温度大于800℃。
本发明提供的CSOP型陶瓷外壳、放大滤波器及制作方法，与现有技术相比，有益效果在于：(1)采用高温共烧陶瓷替代低温共烧陶瓷，焊接时先将高温共烧陶瓷基板和引线框架焊接到一起，然后再采用高温焊料将陶瓷基板和金属底盘以及金属墙体焊接到一起，实现对低温共烧陶瓷基板与金属盒体的组合方案的替代，降低了加工成本和加工难度，可以实现高密度布线、批量化、小型化和低成本、组装工艺高可靠等方面的要求，同时优化了封装工艺流程；(2)陶瓷外壳结构设计时利用金属钨柱互连孔代替低温共烧的玻璃绝缘子引出形式，钨浆料与陶瓷在高温下烧结为一体，提高了陶瓷外壳的气密性和温度的耐受性；(3)在管壳的封装腔体内部焊接滤波器对应的位置，将滤波器的第一焊盘做凸起设计，使相邻焊盘不在同一平面上，从而避免了焊接时相邻焊盘间短路，实现具有滤波功能的带金属底盘的一体化外壳的加工制备。
附图说明
图1为本发明实施例提供的CSOP型陶瓷外壳的主视结构示意图；
图2为图1提供的CSOP型陶瓷外壳的仰视结构示意图；
图3为图1提供的CSOP型陶瓷外壳的俯视结构示意图；
图4为本发明实施例提供的CSOP型陶瓷外壳的立体结构示意图；
图5为本发明实施例提供的CSOP型陶瓷外壳的内部结构示意图一；
图6为本发明实施例提供的CSOP型陶瓷外壳的内部结构示意图二；
图7为本发明实施例提供的放大滤波器的结构示意图；
图8为现有技术提供的放大滤波器的结构示意图；
附图标记说明：
1、金属底盘；2、引线框架；3、陶瓷基板；4、金属墙体；5、封口环；6、第一焊盘；7、安装腔；8、金属盖板；9、金属钨柱；10、滤波器；11、芯片；12、键合丝；13、玻璃绝缘子。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1至图6，现对本发明提供的CSOP型陶瓷外壳进行说明。所述CSOP型陶瓷外壳，包括：陶瓷基板3、金属墙体4、金属底盘1以及引线框架2，陶瓷基板3上设有互连孔，互连孔内设有金属钨柱9；金属墙体4设置于陶瓷基板3的正面，与陶瓷基板3构成封装腔体；金属底盘1设于陶瓷基板3的背面；引线框架2连接于陶瓷基板3的背面，且与金属钨柱9连接；陶瓷基板3采用氧化铝高温共烧陶瓷制作。
本实施例提供的CSOP型陶瓷外壳，结合陶瓷外壳的制作方法，与现有技术相比，采用高温共烧陶瓷替代低温共烧陶瓷，焊接时先将高温共烧陶瓷基板3和引线框架2焊接到一起，然后再采用高温焊料将陶瓷基板3和金属底盘1以及金属墙体4焊接到一起，实现对低温共烧陶瓷基板3与金属盒体的组合方案的替代，降低了加工成本和加工难度，可以实现高密度布线、批量化、小型化和低成本、组装工艺高可靠等方面的要求，同时优化了封装工艺流程。
参见图8，由于低温共烧陶瓷采用的玻璃绝缘子13是通过焊料与金属底盘1进行焊接，两者尺寸匹配不合适时有漏气的风险，因此对两者尺寸的匹配要求较为严格，加工工艺难度比较大；当环境温度变化幅度较大时，由于金属底盘1和玻璃绝缘子13热膨胀系数有差异，会产生较大的热应力，严重时会导致绝缘子发生开裂风险。而采用本申请的高温共烧陶瓷基板3的结构设计，利用钨金属的互连孔与金属引线代替玻璃绝缘子13引出形式，钨导体浆料与陶瓷在高温下烧结为一体，提高了外壳的气密性和温度的耐受性。其中，金属钨柱9的两端均设有焊盘，以便于芯片11键合及引线框架2的连接。
其中，CSOP型产品由陶瓷基座、金属盖板8、内置转接瓷片3部分组成，其中陶瓷基座又包含密封区(封接环)、芯片粘结区、指形键合区、引线框架4部分。其主要功能是用于电路、信号的连通，为其提供内外部电路连接、机械支撑和气密性的环境保护作用，其中陶瓷基座是外壳的主体，主要起机械支撑的作用，芯片粘接区是芯片11的安装平台，键合区、内置转接瓷片与外引线是芯片11与外部电路的互连通路。其代表产品CSOP-16L-1型、CSOP-4L型陶。
为了便于理解本实施例利用高温共烧陶瓷代替低温共烧陶瓷的效果，下面对两种技术解释说明，在半导体封装技术领域，共烧多层陶瓷基板可分为高温共烧多层陶瓷(HTCC)基板和低温共烧多层陶瓷(LTCC)基板两种。
高温共烧陶瓷，是将未烧结的流延陶瓷材料叠层在一起，通过高温烧结(通常大于1200℃)制成多层电路的集成式陶瓷。具有高印刷分辨力、一次性烧成、介电层厚度可控、表面光滑、叠层数目无限制、与硅半导体热膨胀系数匹配等特点。与低温共烧陶瓷相比具有机械强度高、布线密度高、化学性能稳定、散热系数高和材料成本低等优点，在热稳定性要求更高、高温挥发性气体要求更小、密封性要求更高的发热及封装领域，得到了更为广泛的应用。
低温共烧陶瓷技术是将低温烧结陶瓷粉制成厚度精确而且致密的生瓷带，作为电路基板材料，在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要的电路图形，并将多个无源元件埋入其中，然后叠压在一起，在900℃烧结，制成三维电路网络的无源集成组件，也可制成内置无源元件的三维电路基板，在其表面可以贴装IC和有源器件，制成无源/有源集成的功能模块。
本实施例提供的陶瓷外壳主要包括陶瓷基板3、封口环5(可选)、金属墙体4、引线框架2及金属底盘1组成，陶瓷基板3的材料为90％的氧化铝，采用多层氧化铝陶瓷钨金属化高温共烧工艺制作，封口环5的材料为铁镍钴合金，引线框架2的材料为铁镍合金，金属墙体4及金属底盘1的材料为钨铜、钼铜及CPC(Cu/Mo-30Cu/Cu)等合金，金属底盘1四角带有螺栓孔或者螺栓加固用加强筋，陶瓷基板3与封口环5、引线框架2及热沉(可选)采用银铜焊料高温焊接，从而实现陶瓷外壳与金属密封环(包括金属墙体和封口环)的匹配性密封焊接。使用时，制作好的管壳引脚与PCB板对应的焊盘进行焊接，金属底盘1可以根据使用需要与PCB板进行焊接，或者采用螺栓紧固的方式与PCB板进行连接，金属底盘1起到支撑和加强的作用。
由于该类外壳尺寸较大，陶瓷基板底部需要焊接金属底盘，直接采用封口环与陶瓷基板焊接，焊接应力较大，会导致陶瓷基板开裂，为了减缓陶瓷基板与金属封口环的封接应力，采用在陶瓷基板与封口环之间添加过渡金属墙体的设计方案，在减小焊接应力的同时，实现平行封焊。密封环分为金属墙体4和封口环5，金属墙体4和封口环5的材质不同，从而可以很好地实现陶瓷与金属之间可靠的密封连接。
在一些可能的实施例中，陶瓷外壳可具有多个用于容纳芯片11或无源器件的多边形腔体；陶瓷外壳可具有2层到100层的布线结构。封装腔体深度较深，一般是金属密封环厚度与陶瓷基板厚度比≥2。封装形式及引线引出形式不限，可以采用CSOP的封装形式，也可以采用CQFP(保护环的四侧引脚扁平封装)的封装形式。
基于同一发明构思，参见图7，本申请实施例还提供一种放大滤波器，基于CSOP型陶瓷外壳，包括滤波器10、芯片11和金属盖板8；陶瓷基板3的正面设有安装腔7，安装腔7的底部设有凸起的第一焊盘6，滤波器10固定在第一焊盘6上；芯片11设置在陶瓷基板3的正面，滤波器10、芯片11通过键合丝12与引线框架2连接；金属盖板8封装在金属墙体4上。
由于放大滤波器管壳的封装腔体内部需要采用导电胶粘接或者焊接滤波器10，滤波器10相邻的焊盘间距比较小，在采用胶粘接或者焊料焊接时，由于胶扩散或焊料流散相邻焊盘间容易短路，因此在管壳设计时将封装腔体内部粘接或者焊接滤波器10对应的位置上，将滤波器10的焊盘做凸起设计，使焊盘位置凸起至少0.15mm，从而使相邻焊盘不在同一平面上，避免了粘接或焊接时相邻焊盘间的短路问题，从而实现具有放大滤波功能的带金属底盘1的一体化外壳的组装。
可选地，第一焊盘6的外形尺寸可以相同，也可以不同；制作的陶瓷外壳的外形尺寸同一样可以相同，也可以不同，在本实施例中均不做限制。
可选地，本实施例提供的键合丝12为金丝或硅铝丝。
基于同一发明构思，本发明实施例还提供了一种放大滤波器的制作方法，基于所述的放大滤波器，参见图1至图7，所述方法包括以下步骤：
步骤一，利用钨金属化与氧化铝陶瓷高温共烧工艺制作多层陶瓷基板3；其中，在所述陶瓷基板3上设置互连孔，互连孔内填充的钨浆料与陶瓷基板3高温烧结为一体；
步骤二，将引线框架2与陶瓷基板3焊接在一起；
步骤三，利用高温焊料，将金属底盘1、金属墙体4与陶瓷基板3焊接在一起；
步骤四，将滤波器10焊接到陶瓷基板3的安装腔7内的第一焊盘6上；
步骤五，在连接芯片11和/或阻容的第二焊盘表面印刷焊膏；
步骤六，利用回流焊接将芯片11焊接在第二焊盘上；
步骤七，将芯片11与金属钨柱9通过金丝或硅铝丝键合；
步骤八，进行电性能测试；
步骤九，测试合格后，利用平行封焊焊接金属盖板8，完成放大滤波器10的组装。
本实施例提供的制作方法中，高温焊料为银铜焊料，焊接温度大于800℃。而低温焊料为锡银铜焊料，焊接温度低于300℃。高温焊接的陶瓷基板3和金属底盘1，强度和可靠性要远高于采用低温焊料焊接的低温陶瓷基板3，因此，利用本发明制作的陶瓷外壳，可以有效提升器件的可靠性。
本发明提供的制作方法，提供了一种带金属底盘的CSOP型陶瓷外壳，与常规低温共烧陶瓷基板与金属盒体的组合方案相比，具有以下优势：
(1)高集成度，低温共烧陶瓷的方案由于引线的引出需要在金属底盘上打孔，限制了引出端的数量，导致管壳内部可以集成的元器件数量有限。本实施例提供的高温共烧陶瓷技术制作的陶瓷外壳，引线直接焊接在陶瓷基板的背面，无需在金属墙体上打孔，引出端数量可以根据使用需求定制，数量不受限制，因此内部可安装多个芯片和多种无源元件，满足用户高集成度封装要求。
(2)小型化，本实施例提供的陶瓷外壳将滤波器及其他控制芯片封装在一个气密的壳体内，代替原来很多个的封装体，有效实现了封装小型化。
(3)高密度，本实施例提供的陶瓷外壳采用多层布线的高密度高温共烧陶瓷焊接金属引线的方式实现信号的输入输出，极大地提升了信号的传输密度。
(4)高可靠性，本实施例提供的陶瓷外壳采用高温共烧氧化铝基板，强度要远高于低温共烧陶瓷基板或者有机基板，而且一体化陶瓷外壳的陶瓷基板与金属底盘是采用银铜焊料高温焊接，强度和可靠性要高于采用低温焊料焊接的低温基板。采用本发明后可有效提升器件的可靠性。
(5)低成本，高温共烧氧化铝基板的价格要低于低温陶瓷基板，而且一体化陶瓷外壳使用时的元器件组装难度要低于低温陶瓷基板的，因此总体成本要低于低温基板加盒体方案的。
本发明实施例提供的陶瓷外壳，采用Al2O3、ALN、玻璃瓷等多层共烧技术，具体流程为：外壳经流延、热切后，冲腔和冲孔、孔金属化后，经印刷、定位、层压、热切成单个生瓷件，再通过烧结、钎焊，形成单个的陶瓷组装件，最后镀镍、镀金形成成品。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种CSOP型陶瓷外壳，其特征在于，包括：
陶瓷基板(3)，采用氧化铝高温共烧陶瓷制作，所述陶瓷基板(3)上设有互连孔，所述互连孔内一体烧结有金属钨柱(9)；
金属墙体(4)，设置于所述陶瓷基板(3)的正面，与所述陶瓷基板(3)构成封装腔体；
金属底盘(1)，设于所述陶瓷基板(3)的背面；以及
引线框架(2)，连接于所述陶瓷基板(3)的背面，且与所述金属钨柱(9)连接。
2.如权利要求1所述的CSOP型陶瓷外壳，其特征在于，所述陶瓷基板(3)为氧化铝材质。
3.如权利要求1所述的CSOP型陶瓷外壳，其特征在于，所述金属墙体(4)和所述金属底盘(1)的材质均为钨铜、钼铜及CPC合金中的任一种。
4.如权利要求1所述的CSOP型陶瓷外壳，其特征在于，所述引线框架(2)为铁镍合金。
5.如权利要求1所述的CSOP型陶瓷外壳，其特征在于，所述金属底盘(1)上设有连接孔。
6.如权利要求1-5任一项所述的CSOP型陶瓷外壳，其特征在于，所述金属墙体(4)上还设有封口环，所述封口环的材质为铁镍钴合金。
7.一种放大滤波器，基于1-6任一项所述的CSOP型陶瓷外壳，其特征在于，包括陶瓷外壳、滤波器(10)、芯片(11)和金属盖板(8)；所述陶瓷基板(3)的正面设有安装腔(7)，所述安装腔(7)的底部设有凸起的第一焊盘(6)，所述滤波器(10)固定在所述第一焊盘(6)上；所述芯片(11)设置在所述陶瓷基板(3)的正面，所述滤波器(10)、所述芯片(11)通过键合丝(12)与所述引线框架(2)连接；所述金属盖板(8)封装在所述金属墙体(4)上。
8.如权利要求7所述的放大滤波器，其特征在于，所述第一焊盘(6)凸起的高度大于等于0.15mm。
9.一种放大滤波器的制作方法，基于如权利要求7-8任一项所述的放大滤波器，其特征在于，所述方法包括以下步骤：
利用钨金属化与氧化铝陶瓷高温共烧工艺制作多层陶瓷基板(3)；其中，在所述陶瓷基板(3)上设置互连孔，所述互连孔内填充的钨浆料与陶瓷基板(3)高温烧结为一体；
将引线框架(2)与陶瓷基板(3)焊接在一起；
利用高温焊料，将金属底盘(1)、金属墙体(4)与陶瓷基板(3)焊接在一起；
将滤波器(10)焊接到陶瓷基板(3)的安装腔(7)内的第一焊盘(6)上；
在连接芯片(11)的第二焊盘表面印刷焊膏；
利用回流焊接将芯片(11)焊接在第二焊盘上；
将芯片(11)与金属钨柱(9)通过金丝或硅铝丝键合；
进行电性能测试；
测试合格后，利用平行封焊焊接金属盖板(8)，完成放大滤波器(10)的组装。
10.如权利要求9所述的放大滤波器的制作方法，其特征在于，所述高温焊料为银铜焊料，焊接温度大于800℃。
CN202111131596.5A 2021-09-26 2021-09-26 Csop型陶瓷外壳、放大滤波器及制作方法 Pending CN114050130A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111131596.5A CN114050130A (zh) 2021-09-26 2021-09-26 Csop型陶瓷外壳、放大滤波器及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111131596.5A CN114050130A (zh) 2021-09-26 2021-09-26 Csop型陶瓷外壳、放大滤波器及制作方法

Publications (1)

Publication Number Publication Date
CN114050130A true CN114050130A (zh) 2022-02-15

Family

ID=80204734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111131596.5A Pending CN114050130A (zh) 2021-09-26 2021-09-26 Csop型陶瓷外壳、放大滤波器及制作方法

Country Status (1)

Country Link
CN (1) CN114050130A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547939A (zh) * 2022-12-02 2022-12-30 合肥圣达电子科技实业有限公司 一种小体积大电流功率型陶瓷一体化外壳及制备方法
CN117438390A (zh) * 2023-12-20 2024-01-23 北京七星华创微电子有限责任公司 一种金属陶瓷全密封封装的过压过流保护开关和系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547939A (zh) * 2022-12-02 2022-12-30 合肥圣达电子科技实业有限公司 一种小体积大电流功率型陶瓷一体化外壳及制备方法
CN115547939B (zh) * 2022-12-02 2023-03-17 合肥圣达电子科技实业有限公司 一种小体积大电流功率型陶瓷一体化外壳及制备方法
CN117438390A (zh) * 2023-12-20 2024-01-23 北京七星华创微电子有限责任公司 一种金属陶瓷全密封封装的过压过流保护开关和系统
CN117438390B (zh) * 2023-12-20 2024-03-19 北京七星华创微电子有限责任公司 一种金属陶瓷全密封封装的过压过流保护开关和系统

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US20100270669A1 (en) Surface mount package with ceramic sidewalls
WO2006043474A1 (ja) 複合多層基板及びその製造方法
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
CN105514049A (zh) 一种复合基板一体化封装结构及其制备工艺
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
TWI725426B (zh) 半導體裝置
US8080872B2 (en) Surface mount package with high thermal conductivity
CN104485324A (zh) 无引线球脚表贴式微波薄膜混合集成电路及其集成方法
CN112216655A (zh) 一种LTCC基SiP封装外壳及其制备方法
CN108962846B (zh) 一种厚膜混合集成电路的封装结构及其制作方法
CN103840790A (zh) 冷压焊陶瓷封装外壳及使用该外壳的晶体振荡器
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
CN213026100U (zh) 一种LTCC基SiP封装外壳
CN111599789B (zh) 陶瓷无引线片式封装结构
CN115662965A (zh) 一种新型大功耗芯片封装结构及封装方法
CN115274568A (zh) 一种射频前端三维集成结构
JPH0752759B2 (ja) パツケ−ジ
CN205355030U (zh) 一种复合基板一体化封装结构
CN104465607A (zh) 无引线平面表贴式微波薄膜混合集成电路及其集成方法
CN221304663U (zh) 一种封装式的陶瓷管壳
JPH05144971A (ja) チツプキヤリア構造
CN110544632B (zh) 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination