JP6360678B2 - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
JP6360678B2
JP6360678B2 JP2013254554A JP2013254554A JP6360678B2 JP 6360678 B2 JP6360678 B2 JP 6360678B2 JP 2013254554 A JP2013254554 A JP 2013254554A JP 2013254554 A JP2013254554 A JP 2013254554A JP 6360678 B2 JP6360678 B2 JP 6360678B2
Authority
JP
Japan
Prior art keywords
chip
plate
substrate
chip component
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013254554A
Other languages
English (en)
Other versions
JP2015115671A (ja
Inventor
卓 宮川
卓 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013254554A priority Critical patent/JP6360678B2/ja
Publication of JP2015115671A publication Critical patent/JP2015115671A/ja
Application granted granted Critical
Publication of JP6360678B2 publication Critical patent/JP6360678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明はモジュールおよびその製造方法に関し、例えばデバイスチップを基板にフリップチップ実装するモジュールおよびその製造方法に関する。
近年、高周波部品の小型化、低コスト化、および高機能化の要求に伴い、基板上に高周波デバイスチップだけでなく、チップインダクタ、チップキャパシタおよびチップ抵抗等のいわゆるチップ部品も実装し、高集積化を図った高周波数用モジュールが利用されている。こうしたモジュールに、異物付着や外部からの水分の浸入等があると、デバイスチップの機能が損なわれることがある。特に、デバイスチップがSAW(Surface Acoustic Wave)共振器またはFBAR(Film Bulk Acoustic Resonator)等を含む弾性波デバイスである場合、その特性が悪化しやすい。特性悪化を抑制するために、デバイスチップを封止する技術が用いられている。
特許文献1には、電気絶縁性基板上に回路部品を実装し、回路部品を樹脂により封止する技術が記載されている。特許文献2には、多層基板上に高周波用チップをフリップチップ実装し充填剤により封止する技術が記載されている。特許文献3には、基板上にデバイスチップをフリップチップ実装し、デバイスチップの下面を空隙に露出させ、基板上にチップ部品を実装する。デバイスチップを封止半田で封止し、チップ部品を封止半田で封止しない技術が記載されている。
特開2003−347483号公報 特表2006−513564号公報 特開2011−91165号公報
しかしながら、特許文献1および2のように樹脂による封止では気密性が十分ではない。特許文献3では、デバイスチップを半田で封止するため高い気密性を保つことができる。しかしながら、半田封止する部品としない部品を設けるため小型化が難しい。
本発明は、上記課題に鑑み、デバイスチップの高い気密性を保ちつつ、小型化が可能なモジュールおよびその製造方法を提供することを目的とする。
本発明は、基板と、前記基板上にフリップチップ実装されたデバイスチップと、前記基板上に実装されたチップ部品と、前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、前記基板上に平面視において前記板状部材を囲むように設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、前記板状部材および前記封止金属上に設けられた金属リッドと、を具備することを特徴とするモジュールである。
上記構成において、前記板状部材は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部に接している構成とすることができる。
本発明は、基板と、前記基板上にフリップチップ実装されたデバイスチップと、前記基板上に実装されたチップ部品と、前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、前記基板上に設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、前記基板と前記板状部材との間に設けられたスペーサと、を具備し、前記デバイスチップおよび前記チップ部品と前記板状部材との間には前記空隙が形成されていることを特徴とするモジュールである
上記構成において、前記封止金属および前記スペーサは、前記板状部材に接合されている構成とすることができる。
本発明は、基板上にデバイスチップをフリップチップ実装する工程と、前記基板上にチップ部品を実装する工程と、前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に平面視において前記板状部材を囲むように設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、前記板状部材および前記封止金属上に金属リッドを設ける工程と、を含むことを特徴とするモジュールの製造方法である。
上記構成において、前記板状部材を配置する工程は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部が前記板状部材に接するように前記板状部材を配置する工程を含む構成とすることができる。
本発明は、基板上にデバイスチップをフリップチップ実装する工程と、前記基板上にチップ部品を実装する工程と、前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、前記基板上にスペーサを配置する工程と、を含み、前記板状部材を配置する工程は、前記スペーサの上面に前記板状部材が接することにより、前記デバイスチップおよび前記チップ部品の上面と前記板上部材との間に前記空隙が形成されるように、前記板状部材を配置する工程を含むことを特徴とするモジュールの製造方法である
上記構成において、前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含む構成とすることができる。
本発明は、基板上にデバイスチップをフリップチップ実装する工程と、前記基板上にチップ部品を実装する工程と、前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、を含み、前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含み、前記板状部材を配置する工程は、各板状部材に複数の前記デバイスチップの少なくとも1つと複数の前記チップ部品の少なくとも1つが含まれるように、複数の前記板状部材が連結部で連結された部材を配置する工程であり、前記連結部および前記基板を切断する工程を含むことを特徴とするモジュールの製造方法である
本発明は、基板上にデバイスチップをフリップチップ実装する工程と、前記基板上にチップ部品を実装する工程と、前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、を含み、前記デバイスチップおよび前記チップ部品を封止する工程は、複数の開口のそれぞれ内に複数の前記デバイスチップの少なくとも1つと複数の前記チップ部品の少なくとも1つが含まれるように、前記複数の開口を有し前記封止金属となる金属シートを前記基板上に配置する工程と、前記板状部材を前記金属シートに押圧する工程と、を含み、前記板状部材および前記基板を切断する工程を含むことを特徴とするモジュールの製造方法である
本発明によれば、デバイスチップの高い気密性を保ちつつ、小型化が可能なモジュールおよびその製造方法を提供することができる。
図1(a)および図1(b)は、それぞれ実施例1に係るモジュールの断面図および平面図である。 図2(a)から図2(d)は、実施例1に係るモジュールの製造工程を示す断面図(その1)である。 図3(a)から図3(c)は、実施例1に係るモジュールの製造工程を示す断面図(その2)である。 図4は、実施例2に係るモジュールの断面図である。 図5(a)から図5(c)は、実施例2に係るモジュールの製造工程を示す断面図である。 図6は、実施例2に係るモジュールの製造工程を示す平面図である。 図7は、図6の領域Cの拡大図である。 図8(a)および図8(b)は、それぞれ実施例3に係るモジュールの断面図および平面図である。 図9(a)および図9(b)は、それぞれ実施例4に係るモジュールの断面図および平面図である。 図10(a)から図10(c)は、実施例4に係るモジュールの製造工程を示す断面図である。 図11は、実施例4に係るモジュールの製造工程を示す平面図である。 図12は、図11の領域Cの拡大図である。 図13(a)および図13(b)は、それぞれ実施例5に係るモジュールの断面図および平面図である。 図14は、実施例6に係るモジュールの断面図である。
図面を用いて、本発明の実施例について説明する。
図1(a)および図1(b)は、それぞれ実施例1に係るモジュールの断面図および平面図である。図1(b)は、保護膜、リッドおよび板状部材を透視した図である。図1(a)は、図1(b)のA−A断面に相当する図である。なお、断面図において、断面はハッチングあり、側面はハッチングなしとして図示している。以下の図も同様である。
図1(a)に示すように、基板10の下面に電極14が、基板10内に配線12が、基板10の上面に金属層16が形成されている。基板10は、例えばHTCC(High Temperature Co- fired Ceramic)基板である。基板10は、絶縁体基板であり、LTCC(Low Temperature Co- fired Ceramic)基板等のセラミック基板でもよく、樹脂基板でもよい。基板10は多層基板でもよいし、単層基板でもよい。電極14、配線12および金属層16は、Cu(銅)またはAu(金)等の金属を主に含む。電極14と金属層16とは、配線12と基板10に形成されたビア金属とを介し、電気的に接続されている。
基板10上にデバイスチップ24がバンプ25を介しフリップチップ実装されている。デバイスチップ24の下面には、SAW共振器またはFBAR等の弾性波素子が形成されている。複数のデバイスチップ24が基板10上に実装されていてもよい。バンプ25は、金属層16上に形成されており、Auまたは半田等の金属である。基板10上にチップ部品26が実装されている。チップ部品26の電極部27が金属層16に例えば半田等の接合材料28を用い接合されている。接合材料28はAgペーストまたはCuペースト等の金属ペーストでもよい。チップ部品26は、例えばチップ抵抗、チップコンデンサ、および/またはチップインダクタである。チップ部品26の表面には電極部27が形成されている。基板10の上面からデバイスチップ24およびチップ部品26の上面までの高さは、例えば約0.2mmから0.3mmである。
デバイスチップ24およびチップ部品26上に板状部材40が設けられている。板状部材40は、絶縁体板41と接着層42を備えている。接着層42は絶縁体板41の下面に設けられている。絶縁体板41は、例えば平板状であり、例えばサファイア基板である。絶縁体板41は、セラミック板または樹脂板でもよい。接着層42により、デバイスチップ24およびチップ部品26の上面が板状部材40と接着されている。接着層42は、絶縁性であり、例えば樹脂接着剤である。接着層42により、板状部材40は、デバイスチップ24およびチップ部品26の上面の少なくとも一部に接着される。デバイスチップ24とチップ部品26との高さが異なる場合、板状部材40は、デバイスチップ24とチップ部品26との高い方の上面に接着される。
板状部材40上にはリッド30が設けられている。リッド30は、例えばコバール合金板である。リッド30としては金属板または絶縁体板を用いることができる。リッド30と基板10との間に封止金属20が設けられている。封止金属20は、金属層16上に設けられ、板状部材40の周りに設けられている。封止金属20は、例えばAg(銀)−Sn(錫)等の半田である。封止金属20は、例えば金属層16を介しグランドに接続されている。
封止金属20およびリッド30を覆うように、保護膜32が形成されている。保護膜32は、例えばNi(ニッケル)膜である。保護膜32は、封止金属20が変形することを抑制する膜であり、金属膜または絶縁膜である。
図1(b)に示すように、封止金属20がデバイスチップ24およびチップ部品26を囲っている。これにより、デバイスチップ24は、封止金属20およびリッド30により気密封止される。よって、デバイスチップ24の下面に形成された弾性波素子は空隙22に露出する。
図2(a)から図3(c)は、実施例1に係るモジュールの製造工程を示す断面図である。図2(a)に示すように、基板10上に、デバイスチップ24をバンプ25を介しフリップチップ実装する。基板10上にチップ部品26を実装する。チップ部品26の電極部27を接合材料28を用い金属層16に接合する。図2(b)に示すように、デバイスチップ24およびチップ部品26上に板状部材40を位置合わせし配置する。板状部材40は、後に個片化される領域ごとに配置される。図2(c)に示すように、下面に金属シート21が設けられたリッド30を板状部材40上に配置する。1つのリッド30が複数の板状部材40上を覆う。
図2(d)に示すように、金属シート21が溶融する温度に基板10を加熱し、リッド30を板状部材40に押圧する。金属シート21がAg−Snの場合、溶融温度は270℃である。金属シート21は溶融し、板状部材40の側面を覆い、金属層16と接合する封止金属20となる。金属層16は、デバイスチップ24およびチップ部品26の周辺に形成されており、封止金属20はデバイスチップ24およびチップ部品26の周囲を完全に囲むように形成される。金属層16の表面は濡れ性があるため、封止金属20と金属層16とは接合する。封止金属20の表面張力により、封止金属20は板状部材40と基板10との間には侵入しない。以上により、板状部材40および封止金属20の上面をリッド30が覆うように、デバイスチップ24およびチップ部品26が封止金属20で封止される。
図3(a)に示すように、リッド30および封止金属20をダイシングブレード80を用い切断する。図3(b)に示すように、封止金属20に基板10まで達する溝82が形成される。例えばNi等の金属からなる保護膜32を電解メッキ法を用い形成する。保護膜32は、リッド30の上面および封止金属20の側面を覆うように形成される。図3(c)に示すように、ダイシングブレード84を用い、基板10を切断する。これにより、モジュールが個片化される。
実施例1によれば、図1(a)および図1(b)のように、板状部材40がデバイスチップ24およびチップ部品26上に設けられている。封止金属20および板状部材40は、デバイスチップ24の下面およびチップ部品26の周囲に空隙22が形成されるように、デバイスチップ24およびチップ部品26を封止する。金属により、デバイスチップ24およびチップ部品26を封止するため、特許文献1および2のような樹脂封止に比べ、気密性を高めることができる。また、デバイスチップ24の下面に空隙22が形成されるため、デバイスチップ24の下面に形成された素子を気密封止することができる。また、空隙22により、デバイスチップ24の下面に形成されたSAW共振器またはFBAR等の弾性波素子の振動が規制されない。
チップ部品26の周囲(例えば上から見た周囲)においてに空隙22が形成されるため、チップ部品26の電極部27が封止金属20とのショートを抑制できる。電極部27は空隙22に露出されることが好ましい。さらに、板状部材40は、デバイスチップ24およびチップ部品26側が絶縁体である。これにより、デバイスチップ24およびチップ部品26とリッド30等とのショートを抑制できる。チップ部品26の表面に電極部27が形成されている場合、チップ部品26とリッド30等とがショートしやすい。よって、板状部材40のチップ部品26側が絶縁体であることが好ましい。
また、板状部材40がデバイスチップ24およびチップ部品26の上面の少なくとも一部に接している。これにより、板状部材40の高さを維持できる。
図2(c)のように、デバイスチップ24およびチップ部品26の上面の少なくとも一部に接するように板状部材40を配置する。図2(d)のように、板状部材40上に金属シート21を配置し、金属シート21を板状部材40に押圧する。これにより、板状部材40と基板10との間に空隙22が形成できる。このように、封止金属20を形成することにより、封止金属20は、基板10上に設けられ、板状部材40を囲むように設けられる。また、リッド30を用い金属シート21を押圧することにより、金属シート21を一様に押圧できる。
実施例2は、板状部材が連結部により連結された例である。図4は、実施例2に係るモジュールの断面図である。図4に示すように、板状部材40は、金属板44および絶縁層46を備えている。金属板44の下面に絶縁層46が形成されている。板状部材40には連結部45が接続されている。金属板44および連結部45は、例えばコバール合金または銅であり、一体に形成されている。すなわち、金属板44および連結部45は、同じ膜厚であり同じ材料から形成されている。絶縁層46は、例えば樹脂または無機絶縁体である。その他の構成は実施例1と同じであり、説明を省略する。
図5(a)から図5(c)は、実施例2に係るモジュールの製造工程を示す断面図である。図6は、実施例2に係るモジュールの製造工程を示す平面図である。図6は、基板10、板状部材40および連結部45を示している。図7は、図6の領域Cの拡大図である。図7は、板状部材40および連結部45を破線で示し、板状部材40および45を透視して図示している。
図5(a)に示すように、実施例1と同様に、基板10上にデバイスチップ24およびチップ部品26を実装する。デバイスチップ24およびチップ部品26上に部材58を配置する。図6に示すように、部材58は、複数の板状部材40と板状部材40を連結する連結部45を有している。部材58を基板10上に配置する。図7に示すように、デバイスチップ24およびチップ部品26上に板状部材40が配置されている。デバイスチップ24およびチップ部品26を囲むように、金属層16が設けられている。
図5(b)に示すように、部材58上にリッド30および金属シート21を配置する。実施例1と同様に、金属シート21が溶融するように基板10を加熱する。リッド30を用い、金属シート21を板状部材40に押圧する。実施例1と同様に、封止金属20がデバイスチップ24およびチップ部品26を囲むように形成される。このとき、連結部45の幅は、板状部材40に比べ十分小さい。これにより、連結部45の下に封止金属20が回りこむ。よって、空隙22の気密性は損なわれない。
図5(c)に示すように、ダイシングブレード80を用い、リッド30、連結部45および封止金属20を切断する。その後、実施例1と同様に保護膜の形成および基板10の切断を行なう。その他の構成および製造方法は実施例1と同じであり、説明を省略する。
実施例2によれば、図7のように、基板10上に、複数のデバイスチップ24がフリップチップ実装されており、複数のチップ部品26が形成されている。デバイスチップ24およびチップ部品26上に複数の板状部材40が連結部45で連結された部材を配置する。このとき、1つの板状部材40下には、複数のデバイスチップ24の少なくとも1つと複数のチップ部品26の少なくとも1つが含まれる。図5(c)のように、連結部45および基板10を切断する。
このように、板状部材40が連結部45により接続されているため、実施例1の図2(b)のように、板状部材40を1つずつ配置しなくてもよい。よって、製造工程を簡略化することができる。
連結部45は、板状部材40の金属板44と一体形成することにより、容易に形成することができる。絶縁層46により、金属板44と、デバイスチップ24およびチップ部品26と、が電気的に接続することを抑制できる。
実施例3は、板状部材をスペーサにより固定した例である。図8(a)および図8(b)は、それぞれ実施例3に係るモジュールの断面図および平面図である。図8(b)は、保護膜、リッドおよび板状部材を透視した図である。図8(a)は、図8(b)のA−A断面に相当する図である。
図8(a)に示すように、基板10上にスペーサ52が配置されている。スペーサ52は、例えばCu、半田または樹脂であり、金属部材または絶縁体部材である。スペーサ52の下面と金属層16とは、例えば半田または金属ペーストにより接合されている。スペーサ52上には絶縁基板48が搭載されている。絶縁基板48の下面には金属層50が形成されている。絶縁基板48は、例えばHTCC基板である。絶縁基板48は、LTCC基板または樹脂基板でもよい。金属層50は、例えばCu層またはAu層である。スペーサ52と金属層50とは例えば半田または金属ペーストにより接合されている。スペーサ52の高さはデバイスチップ24およびチップ部品26より高い。よって、絶縁基板48は、スペーサ52に接し、絶縁基板48と、デバイスチップ24およびチップ部品26との間には空隙22が形成される。
図8(b)に示すように、スペーサ52は、空隙22内の四隅に設けられている。封止金属20は、スペーサ52を囲むように形成されている。その他の構成は実施例1と同じであり、説明を省略する。
実施例3によれば、スペーサ52が基板10と板状部材40との間に設けられている。デバイスチップ24およびチップ部品26と板状部材40との間には空隙22が形成されている。このように、スペーサ52により、板状部材40の高さを規定することにより、デバイスチップ24およびチップ部品26のショートをより抑制できる。なお、スペーサ52を設け、かつデバイスチップ24およびチップ部品26の上面の少なくとも一部が板状部材40と接していてもよい。
基板10と絶縁基板48との材料を同じとすることで、線熱膨張係数の差に起因した応力を緩和できる。
実施例4は、封止金属が基板上かつ板状部材下に設けられた例である。図9(a)および図9(b)は、それぞれ実施例4に係るモジュールの断面図および平面図である。図9(b)は、板状部材を透視した図である。図9(a)は、図9(b)のA−A断面に相当する図である。
図9(a)に示すように、板状部材40は、絶縁基板54である。絶縁基板54は、例えばHTCC基板である。絶縁基板54は、LTCC基板または樹脂基板でもよい。絶縁基板54の下面に金属層56が形成されている。金属層56は、例えばCu層またはAu層である。封止金属20は、基板10上であり、かつ絶縁基板54の下に設けられている。封止金属20は金属層56と接合されている。スペーサ52の上面と金属層56とは例えば半田または金属ペーストにより接合されている。封止金属20の側面には保護膜32が形成されている。
図9(b)に示すように、デバイスチップ24、チップ部品26およびスペーサ52を囲むように、封止金属20が設けられている、スペーサ52は、空隙22の四隅に設けられている。
図10(a)から図10(c)は、実施例4に係るモジュールの製造工程を示す断面図である。図11は、実施例4に係るモジュールの製造工程を示す平面図である。図11は、基板10および金属シート23を示している。図12は、図11の領域Cの拡大図である。
図10(a)に示すように、基板10上にデバイスチップ24、チップ部品26およびスペーサ52が搭載されている。金属シート23を基板10上に配置する。金属シート23上に板状部材40を配置する。金属層56が、金属シート23およびスペーサ52上に配置されるように、板上部材40を位置合わせする。
図11に示すように、金属シート23には複数の開口60が形成されている。図12に示すように、開口60内にデバイスチップ24、チップ部品26およびスペーサ52が配置されるように、金属シート23を配置する。
図10(b)に示すように、金属シート23が溶融するように基板10を加熱する。板状部材40を金属シート23に押圧する。金属シート23がデバイスチップ24、チップ部品26およびスペーサ52を囲むように形成される。開口60が空隙22となる。
図10(c)に示すように、ダイシングブレード84を用い、基板10、金属シート23および板状部材40を切断する。保護膜32を、バレルメッキ法を用い形成する。これにより、実施例4に係るモジュールが完成する。その他の構成および製造方法は実施例1および3と同じであり、説明を省略する。
実施例4によれば、図10(a)および図12のように、複数の開口60のそれぞれ内に複数のデバイスチップ24の少なくとも1つと複数のチップ部品26の少なくとも1つが含まれるように、金属シート23を基板10上に配置する。図10(b)のように、板状部材40を金属シート23に押圧する。図10(c)のように、板状部材40および基板10を切断する。このように、板状部材40がリッドを兼ねることにより、製造工程を簡略化できる。
図13(a)および図13(b)は、それぞれ実施例5に係るモジュールの断面図および平面図である。図13(b)は、板状部材を透視した図である。図13(a)は、図13(b)のA−A断面に相当する図である。
図13(a)および図13(b)に示すように、空隙22内にスペーサ52が1つ設けられている。その他の構成は実施例4と同じであり説明を省略する。空隙22内のスペーサ52の数は任意に設定できる。実施例4のように、空隙22の四隅にスペーサ52を配置することで、板状部材40を安定に支持することができる。実施例5のように、スペーサ52を空隙22の中央付近に配置することにより、モジュールを小型化することができる。
図14は、実施例6に係るモジュールの断面図である。図14に示すように、空隙22内にスペーサが設けられていない。板状部材40は、デバイスチップ24およびチップ部品26の上面の少なくとも一部と接している。その他の構成は実施例4と同じであり、説明を省略する。デバイスチップ24およびチップ部品26の上面の少なくとも一部が板状部材40を支持することもできる。これにより、モジュールを小型化することができる。デバイスチップ24およびチップ部品26は、高い部品が板状部材40をバランスよく支持するように配置することが好ましい。
実施例1から6において、板状部材40は、絶縁体板41の下面に接着層42を設けた構造とすることができる。また、板状部材40は、金属板44の下面に絶縁層46を設けた構造とすることができる。さらに、板状部材40は、絶縁基板48または54とすることができる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
基板 10
封止金属 20
金属シート 21、23
空隙 22
デバイスチップ 24
チップ部品 26
板状部材 40
連結部 45
スペーサ 52
開口 60

Claims (11)

  1. 基板と、
    前記基板上にフリップチップ実装されたデバイスチップと、
    前記基板上に実装されたチップ部品と、
    前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、
    前記基板上に平面視において前記板状部材を囲むように設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、
    前記板状部材および前記封止金属上に設けられた金属リッドと、
    を具備することを特徴とするモジュール。
  2. 前記板状部材は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部に接していることを特徴とする請求項1記載のモジュール。
  3. 前記板状部材は、前記絶縁体の前記デバイスチップおよび前記チップ部品と反対側に設けられた金属板を有し、
    前記金属板の一部は前記封止金属と前記金属リッドとの間を内側から外側に延伸していることを特徴とする請求項1または2記載のモジュール。
  4. 基板と、
    前記基板上にフリップチップ実装されたデバイスチップと、
    前記基板上に実装されたチップ部品と、
    前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、
    前記基板上に設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、
    前記基板と前記板状部材との間に設けられたスペーサと、を具備し、
    前記デバイスチップおよび前記チップ部品と前記板状部材との間には前記空隙が形成されていることを特徴とするモジュール
  5. 前記封止金属および前記スペーサは、前記板状部材に接合されていることを特徴とする請求項記載のモジュール。
  6. 基板上にデバイスチップをフリップチップ実装する工程と、
    前記基板上にチップ部品を実装する工程と、
    前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
    前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に平面視において前記板状部材を囲むように設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
    前記板状部材および前記封止金属上に金属リッドを設ける工程と、
    を含むことを特徴とするモジュールの製造方法。
  7. 前記板状部材を配置する工程は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部が前記板状部材に接するように前記板状部材を配置する工程を含むことを特徴とする請求項6記載のモジュールの製造方法。
  8. 基板上にデバイスチップをフリップチップ実装する工程と、
    前記基板上にチップ部品を実装する工程と、
    前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
    前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
    前記基板上にスペーサを配置する工程と、を含み、
    前記板状部材を配置する工程は、前記スペーサの上面に前記板状部材が接することにより、前記デバイスチップおよび前記チップ部品の上面と前記板上部材との間に前記空隙が形成されるように、前記板状部材を配置する工程を含むことを特徴とするモジュールの製造方法
  9. 前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含むことを特徴とする請求項6から8のいずれか一項記載のモジュールの製造方法。
  10. 基板上にデバイスチップをフリップチップ実装する工程と、
    前記基板上にチップ部品を実装する工程と、
    前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
    前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
    を含み、
    前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含み、
    前記板状部材を配置する工程は、各板状部材に複数の前記デバイスチップの少なくとも1つと複数の前記チップ部品の少なくとも1つが含まれるように、複数の前記板状部材が連結部で連結された部材を配置する工程であり、
    前記連結部および前記基板を切断する工程を含むことを特徴とするモジュールの製造方法
  11. 基板上にデバイスチップをフリップチップ実装する工程と、
    前記基板上にチップ部品を実装する工程と、
    前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
    前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
    を含み、
    前記デバイスチップおよび前記チップ部品を封止する工程は、複数の開口のそれぞれ内に複数の前記デバイスチップの少なくとも1つと複数の前記チップ部品の少なくとも1つが含まれるように、前記複数の開口を有し前記封止金属となる金属シートを前記基板上に配置する工程と、前記板状部材を前記金属シートに押圧する工程と、を含み、
    前記板状部材および前記基板を切断する工程を含むことを特徴とするモジュールの製造方法
JP2013254554A 2013-12-09 2013-12-09 モジュールおよびその製造方法 Active JP6360678B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013254554A JP6360678B2 (ja) 2013-12-09 2013-12-09 モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013254554A JP6360678B2 (ja) 2013-12-09 2013-12-09 モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015115671A JP2015115671A (ja) 2015-06-22
JP6360678B2 true JP6360678B2 (ja) 2018-07-18

Family

ID=53529135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254554A Active JP6360678B2 (ja) 2013-12-09 2013-12-09 モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6360678B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449836B2 (ja) * 2016-11-25 2019-01-09 太陽誘電株式会社 電子部品およびその製造方法
JP6949635B2 (ja) * 2017-09-13 2021-10-13 太陽誘電株式会社 マルチプレクサ
JP7397611B2 (ja) 2019-09-26 2023-12-13 太陽誘電株式会社 電子デバイス
WO2022270330A1 (ja) * 2021-06-25 2022-12-29 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Tdk株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法

Also Published As

Publication number Publication date
JP2015115671A (ja) 2015-06-22

Similar Documents

Publication Publication Date Title
US20120181898A1 (en) Acoustic wave device
JPH05206356A (ja) 集積回路用パッケージ
JP2001196488A (ja) 電子部品装置及びその製造方法
JP5318685B2 (ja) 電子部品およびその製造方法
US8363422B2 (en) Electronic component module and method for manufacturing the same
JPWO2019138895A1 (ja) 部品内蔵モジュールおよびその製造方法
JP6360678B2 (ja) モジュールおよびその製造方法
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP2013106054A (ja) 圧電デバイス
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4582352B2 (ja) 表面弾性波素子を含む高周波モジュール部品及びその集合体
JP4893296B2 (ja) 圧電振動デバイス
JP2019192825A (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
US20220416760A1 (en) Piezoelectric vibration device and manufacturing method therefor
JP2017059814A (ja) 電子部品収納用パッケージおよび電子装置
JP4556637B2 (ja) 機能素子体
JP4673670B2 (ja) 圧電デバイスの製造方法
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4493481B2 (ja) 多数個取り配線基板
JP2011097247A (ja) 高周波モジュールおよびその製造方法
US9166553B2 (en) Surface acoustic wave (SAW) device package and method for fabricating same
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP5340884B2 (ja) 高周波モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6360678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250