JP6360678B2 - モジュールおよびその製造方法 - Google Patents
モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP6360678B2 JP6360678B2 JP2013254554A JP2013254554A JP6360678B2 JP 6360678 B2 JP6360678 B2 JP 6360678B2 JP 2013254554 A JP2013254554 A JP 2013254554A JP 2013254554 A JP2013254554 A JP 2013254554A JP 6360678 B2 JP6360678 B2 JP 6360678B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- plate
- substrate
- chip component
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
封止金属 20
金属シート 21、23
空隙 22
デバイスチップ 24
チップ部品 26
板状部材 40
連結部 45
スペーサ 52
開口 60
Claims (11)
- 基板と、
前記基板上にフリップチップ実装されたデバイスチップと、
前記基板上に実装されたチップ部品と、
前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、
前記基板上に平面視において前記板状部材を囲むように設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、
前記板状部材および前記封止金属上に設けられた金属リッドと、
を具備することを特徴とするモジュール。 - 前記板状部材は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部に接していることを特徴とする請求項1記載のモジュール。
- 前記板状部材は、前記絶縁体の前記デバイスチップおよび前記チップ部品と反対側に設けられた金属板を有し、
前記金属板の一部は前記封止金属と前記金属リッドとの間を内側から外側に延伸していることを特徴とする請求項1または2記載のモジュール。 - 基板と、
前記基板上にフリップチップ実装されたデバイスチップと、
前記基板上に実装されたチップ部品と、
前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、
前記基板上に設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、
前記基板と前記板状部材との間に設けられたスペーサと、を具備し、
前記デバイスチップおよび前記チップ部品と前記板状部材との間には前記空隙が形成されていることを特徴とするモジュール。 - 前記封止金属および前記スペーサは、前記板状部材に接合されていることを特徴とする請求項4記載のモジュール。
- 基板上にデバイスチップをフリップチップ実装する工程と、
前記基板上にチップ部品を実装する工程と、
前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に平面視において前記板状部材を囲むように設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
前記板状部材および前記封止金属上に金属リッドを設ける工程と、
を含むことを特徴とするモジュールの製造方法。 - 前記板状部材を配置する工程は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部が前記板状部材に接するように前記板状部材を配置する工程を含むことを特徴とする請求項6記載のモジュールの製造方法。
- 基板上にデバイスチップをフリップチップ実装する工程と、
前記基板上にチップ部品を実装する工程と、
前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
前記基板上にスペーサを配置する工程と、を含み、
前記板状部材を配置する工程は、前記スペーサの上面に前記板状部材が接することにより、前記デバイスチップおよび前記チップ部品の上面と前記板上部材との間に前記空隙が形成されるように、前記板状部材を配置する工程を含むことを特徴とするモジュールの製造方法。 - 前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含むことを特徴とする請求項6から8のいずれか一項記載のモジュールの製造方法。
- 基板上にデバイスチップをフリップチップ実装する工程と、
前記基板上にチップ部品を実装する工程と、
前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
を含み、
前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含み、
前記板状部材を配置する工程は、各板状部材に複数の前記デバイスチップの少なくとも1つと複数の前記チップ部品の少なくとも1つが含まれるように、複数の前記板状部材が連結部で連結された部材を配置する工程であり、
前記連結部および前記基板を切断する工程を含むことを特徴とするモジュールの製造方法。 - 基板上にデバイスチップをフリップチップ実装する工程と、
前記基板上にチップ部品を実装する工程と、
前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
を含み、
前記デバイスチップおよび前記チップ部品を封止する工程は、複数の開口のそれぞれ内に複数の前記デバイスチップの少なくとも1つと複数の前記チップ部品の少なくとも1つが含まれるように、前記複数の開口を有し前記封止金属となる金属シートを前記基板上に配置する工程と、前記板状部材を前記金属シートに押圧する工程と、を含み、
前記板状部材および前記基板を切断する工程を含むことを特徴とするモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013254554A JP6360678B2 (ja) | 2013-12-09 | 2013-12-09 | モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013254554A JP6360678B2 (ja) | 2013-12-09 | 2013-12-09 | モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115671A JP2015115671A (ja) | 2015-06-22 |
JP6360678B2 true JP6360678B2 (ja) | 2018-07-18 |
Family
ID=53529135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013254554A Active JP6360678B2 (ja) | 2013-12-09 | 2013-12-09 | モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6360678B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6449836B2 (ja) * | 2016-11-25 | 2019-01-09 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
JP6949635B2 (ja) * | 2017-09-13 | 2021-10-13 | 太陽誘電株式会社 | マルチプレクサ |
JP7397611B2 (ja) | 2019-09-26 | 2023-12-13 | 太陽誘電株式会社 | 電子デバイス |
WO2022270330A1 (ja) * | 2021-06-25 | 2022-12-29 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4049239B2 (ja) * | 2000-08-30 | 2008-02-20 | Tdk株式会社 | 表面弾性波素子を含む高周波モジュール部品の製造方法 |
JP4555369B2 (ja) * | 2008-08-13 | 2010-09-29 | 富士通メディアデバイス株式会社 | 電子部品モジュール及びその製造方法 |
-
2013
- 2013-12-09 JP JP2013254554A patent/JP6360678B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015115671A (ja) | 2015-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120181898A1 (en) | Acoustic wave device | |
JPH05206356A (ja) | 集積回路用パッケージ | |
JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
JP5318685B2 (ja) | 電子部品およびその製造方法 | |
US8363422B2 (en) | Electronic component module and method for manufacturing the same | |
JPWO2019138895A1 (ja) | 部品内蔵モジュールおよびその製造方法 | |
JP6360678B2 (ja) | モジュールおよびその製造方法 | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP2013106054A (ja) | 圧電デバイス | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4582352B2 (ja) | 表面弾性波素子を含む高周波モジュール部品及びその集合体 | |
JP4893296B2 (ja) | 圧電振動デバイス | |
JP2019192825A (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
US20220416760A1 (en) | Piezoelectric vibration device and manufacturing method therefor | |
JP2017059814A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4556637B2 (ja) | 機能素子体 | |
JP4673670B2 (ja) | 圧電デバイスの製造方法 | |
JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4493481B2 (ja) | 多数個取り配線基板 | |
JP2011097247A (ja) | 高周波モジュールおよびその製造方法 | |
US9166553B2 (en) | Surface acoustic wave (SAW) device package and method for fabricating same | |
JP2013140874A (ja) | 電子デバイス、セラミック基板、製造方法、及び圧電発振器 | |
JP5340884B2 (ja) | 高周波モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6360678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |