JP4555369B2 - 電子部品モジュール及びその製造方法 - Google Patents

電子部品モジュール及びその製造方法 Download PDF

Info

Publication number
JP4555369B2
JP4555369B2 JP2008208373A JP2008208373A JP4555369B2 JP 4555369 B2 JP4555369 B2 JP 4555369B2 JP 2008208373 A JP2008208373 A JP 2008208373A JP 2008208373 A JP2008208373 A JP 2008208373A JP 4555369 B2 JP4555369 B2 JP 4555369B2
Authority
JP
Japan
Prior art keywords
insulating substrate
metal pattern
lid
chip
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008208373A
Other languages
English (en)
Other versions
JP2010045201A (ja
Inventor
薫 先灘
康之 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2008208373A priority Critical patent/JP4555369B2/ja
Priority to US12/540,721 priority patent/US8363422B2/en
Publication of JP2010045201A publication Critical patent/JP2010045201A/ja
Application granted granted Critical
Publication of JP4555369B2 publication Critical patent/JP4555369B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は電子部品モジュール及びその製造方法に関し、特にデバイスチップを基板にフリップチップ実装する電子部品モジュール及びその製造方法に関する。
近年、電子部品の小型化、低コスト化の要求に伴い、デバイスチップと基板とをバンプを用いて接続するフリップチップ実装技術が用いられることがある。また、デバイスチップだけでなく、例えばインダクタンスやコンデンサ等のいわゆるチップ部品も基板と接続し、電子部品をモジュールとして形成し、高集積化することが多くなっている。
こうした電子部品モジュールにおいては、外部から加わる衝撃、異物付着、浸入する水分等により、デバイスチップの機能が損なわれることがある。特に、デバイスチップが弾性表面波デバイス（ＳＡＷデバイス）や薄膜圧電共振器（ＦＢＡＲ）などの場合、特性が変化することがある。これらを抑制するために、デバイスチップを封止し保護する技術が用いられている。
特許文献１及び特許文献２には多層基板上に弾性波素子とその他の表面実装素子とが搭載され、各々が樹脂からなる側壁と蓋とで封止する技術が開示されている。
従来例として特許文献１及び２の技術について説明する。図１（ａ）及び図１（ｂ）の各々は、特許文献１及び２の各々に係る電子部品モジュールの断面図である。
図１（ａ）に示すように、内導体層３を有するセラミック多層基板５の上面に設けられた電極８に、バンプ１２を介してＳＡＷデバイスチップ１０が接続されている。すなわち、ＳＡＷデバイスチップ１０はセラミック多層基板５の上面にフリップチップ実装されている。また、チップ部品１４が電極８に半田７により接続されている。ＳＡＷデバイスチップ１０及びチップ部品１４は、樹脂からなる側壁４及び樹脂からなるリッド６（樹脂蓋）により封止されている。また、図１（ｂ）に示すように、複数のＳＡＷデバイスチップ１０が個別に側壁４とリッド６とにより封止され、チップ部品１４は封止されない構造を採ることもある。
特開２００２−７６８３２号公報 特開２００２−８４１５５号公報
しかしながら、図１（ａ）及び図１（ｂ）に示した電子部品モジュールでは、側壁及びリッドが樹脂により形成されているため、気密性が劣るという課題があった。
本発明は上記課題に鑑み、気密性が高い電子部品モジュール及びその製造方法を提供することを目的とする。
本発明は、絶縁性基板と、前記絶縁性基板の上面にフリップチップ実装されたデバイスチップと、前記絶縁性基板に接続されたチップ部品と、前記絶縁性基板と前記デバイスチップとの上に設けられたリッドと、前記絶縁性基板の上面の周辺部に、前記絶縁性基板の上面を囲むように設けられた第１金属パターンと、前記リッドの前記絶縁性基板と対向する面の周辺部に、前記リッドの前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンと、前記第１金属パターンと前記第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように接合する封止半田とを具備し、前記チップ部品は前記絶縁性基板の上面に実装され、前記第２金属パターンは前記デバイスチップと重なり、かつ前記チップ部品と重ならないように設けられ、前記封止半田は前記デバイスチップの上面を覆うように、前記第１金属パターンと前記第２金属パターンとを接合することを特徴とする電子部品モジュールである。本発明によれば、気密性が高い電子部品モジュールを提供することができる。
上記構成において、前記封止半田は、前記第１金属パターンと前記第２金属パターンとを接合することにより前記デバイスチップを封止し、前記デバイスチップの前記チップ部品側の面は封止されていない構成とすることができる。この構成によれば、デバイスチップとチップ部品とは絶縁されるため、独立に動作することが可能となる。
本発明は、絶縁性基板と、前記絶縁性基板の上面にフリップチップ実装されたデバイスチップと、前記絶縁性基板に接続されたチップ部品と、前記絶縁性基板と前記デバイスチップとの上に設けられたリッドと、前記絶縁性基板の上面の周辺部に、前記絶縁性基板の上面を囲むように設けられた第１金属パターンと、前記リッドの前記絶縁性基板と対向する面の周辺部に、前記リッドの前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンと、前記第１金属パターンと前記第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように接合する封止半田とを具備し、前記チップ部品は前記リッドの前記絶縁性基板と対向する面とは反対の面に実装され、前記チップ部品は前記リッドに設けられたビア及び前記空洞に形成された配線を介して前記絶縁性基板と接続されている構成とすることができる。本発明によれば、電子部品モジュールの小型化が可能となる。また、デバイスチップとチップ部品とは絶縁されるため、独立に動作することが可能となる。
上記構成において、前記リッドにシールドパターンが設けられている構成とすることができる。この構成によれば、外部からの電気的なノイズを遮断することができる。
上記構成において、複数の前記デバイスチップがフリップチップ実装されている構成とすることができる。この構成によれば、電子部品モジュールの集積度を高めることができる。
本発明は、絶縁性基板と、前記絶縁性基板の上面にフリップチップ実装されたデバイスチップと、前記絶縁性基板に接続されたチップ部品と、前記絶縁性基板と前記デバイスチップとの上に設けられたリッドと、前記絶縁性基板の上面の周辺部に、前記絶縁性基板の上面を囲むように設けられた第１金属パターンと、前記リッドの前記絶縁性基板と対向する面の周辺部に、前記リッドの前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンと、前記第１金属パターンと前記第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように接合する封止半田と、前記リッドの前記絶縁性基板と対向する面とは反対の面にフリップチップ実装された別のデバイスチップと、前記別のデバイスチップの上に設けられた別のリッドと、前記リッドの前記絶縁性基板と対向する面とは反対の面の周辺部に、前記絶縁性基板と対向する面とは反対の面を囲むように設けられた第３金属パターンと、前記別のリッドの前記リッドと対向する面の周辺部に、前記リッドと対向する面を囲むように設けられた第４金属パターンと、前記第３金属パターンと前記第４金属パターンとを、前記リッドと前記別のリッドとの間であって前記第３金属パターン及び前記第４金属パターンの設けられていない領域並びに前記リッドと前記別のデバイスチップとの間に空洞が形成されるように接合する別の封止半田とを具備する構成とすることができる。本発明によれば、電子部品モジュールの実装密度を高めることができる。
上記構成において、前記デバイスチップは弾性波デバイスチップである構成とすることができる。
本発明は、絶縁性基板の上面にデバイスチップをフリップチップ実装する工程と、前記絶縁性基板とチップ部品とを接続する工程と、前記絶縁性基板の上面の周辺部に前記上面を囲むように設けられた第１金属パターンと、リッドの前記絶縁性基板と対向する面に前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように封止半田で接合する工程と、を有し、前記チップ部品を接続する工程は、前記絶縁性基板の上面に前記チップ部品を実装する工程であり、前記第２金属パターンは前記デバイスチップと重なり、かつ前記チップ部品と重ならないように設けられ、前記封止半田で接合する工程は、前記デバイスチップの上面を覆うように、前記第１金属パターンと前記第２金属パターンとを接合する工程であることを特徴とする電子部品モジュールの製造方法である。本発明によれば、気密性が高い電子部品モジュールの製造方法を提供することができる。
上記構成において、前記封止半田で接合する工程は、前記デバイスチップを封止するように前記第１金属パターンと前記第２金属パターンとを接合する工程であり、前記デバイスチップの前記チップ部品側の面は封止されない構成とすることができる。この構成によれば、デバイスチップとチップ部品とは絶縁されるため、独立に動作することが可能となる。
本発明は、絶縁性基板の上面にデバイスチップをフリップチップ実装する工程と、前記絶縁性基板とチップ部品とを接続する工程と、前記絶縁性基板の上面の周辺部に前記上面を囲むように設けられた第１金属パターンと、リッドの前記絶縁性基板と対向する面に前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように封止半田で接合する工程と、を有し、前記チップ部品を接続する工程は、前記リッドの前記絶縁性基板と対向する面とは反対の面に前記チップ部品を実装し、前記リッドに設けられたビア及び前記空洞に形成された配線を介して前記基板と接続する工程である構成とすることができる。この構成によれば、電子部品モジュールの小型化が可能となる。また、デバイスチップとチップ部品とは絶縁されるため、独立に動作することが可能となる。
上記構成において、前記封止半田で接合する工程は、前記絶縁性基板と前記リッドとの間に半田シートを配置し、前記半田シートを加熱及び加圧する工程である構成とすることができる。この構成によれば、半田シートが溶融し、第１金属パターン及び第２金属パターンに沿って流動するため、電子部品モジュールを気密性高く封止することができる。また、一度の工程で配線と封止半田とを形成することができる。
本発明によれば、気密性が高い電子部品モジュール及びその製造方法を提供することができる。
図面を用いて、本発明の実施例について説明する。
図２（ａ）は実施例１に係る電子部品モジュールの断面図であり、図２（ｂ）は基板の上面図、図２（ｃ）はリッドの下面図である。図の簡略化のため、縮尺については省略して図示している。
図２（ａ）に示すように、例えばアルミナを主成分とする高温焼成セラミック（ＨＴＣＣ）等の絶縁体からなる、厚さＴ１が例えば０．２ｍｍの絶縁性基板２の上面に、例えばＡｌからなる電極８が設けられている。二つのＳＡＷデバイスチップ１０は、例えばＡｕ等の金属からなるバンプ１２を介して電極８に接続されている。すなわち、ＳＡＷデバイスチップ１０は絶縁性基板２の上面にフリップチップ実装されている。ＳＡＷデバイスチップ１０の高さＨ１は例えば０．２〜０．３ｍｍである。チップ部品１４と電極８とは、例えばＳｎ−Ａｇ等からなる半田７を用いて接続されている。すなわち、チップ部品１４は絶縁性基板２の上面に実装されている。チップ部品の高さＨ２は例えば０．２〜０．３ｍｍである。電極８は絶縁性基板２の下面に設けられた例えばＷ＋Ｎｉ＋Ａｕ等の金属からなる端子１８と導通している。絶縁性基板２、ＳＡＷデバイスチップ１０及びチップ部品１４の上には、例えばアルミナを主成分とする高温焼成セラミック等の絶縁体からなる、厚さＴ２が例えば０．２〜０．４ｍｍのリッド１６が設けられている。
図２（ｂ）及び図２（ａ）に示すように、絶縁性基板２の上面の周辺部には、上面を囲むように、例えばＡｕ等の金属からなる、例えば厚さＴ３が１〜３０μｍの第１金属パターン２２が設けられている。
図２（ｃ）及び図２（ａ）に示すように、リッド１６の絶縁性基板２と対向する面（下面）には、下面を囲み、かつＳＡＷデバイスチップ１０と重なるように例えばＡｕ等の金属からなる、例えば厚さＴ４が１〜３０μｍの第２金属パターン２４が設けられている。また、チップ部品１４と重なる部分には第２金属パターン２４は設けられていない。ＳＡＷデバイスチップ１０の上面と第２金属パターン２４との間の高さＨ３は例えば０．１ｍｍ以下である。
図２（ａ）に示すように、第１金属パターン２２と第２金属パターン２４とは、例えばＳｎ−Ａｇからなる封止半田２０により接合されている。すなわち、ＳＡＷデバイスチップ１０とチップ部品１４とはリッド１６と封止半田２０とにより封止されている。このとき、絶縁性基板２とＳＡＷデバイスチップ１０との間、及び絶縁性基板２とリッド１６との間であって第１金属パターン２２及び第２金属パターン２４が設けられていない領域に空洞２８が形成される。すなわち、チップ部品１４とＳＡＷデバイスチップ１０との間、チップ部品１４と封止半田２０との間に空洞２８が形成される。
次に、実施例１に係る電子部品モジュールの製造方法について説明する。図３（ａ）から図４（ｂ）は実施例１に係る電子部品モジュールの製造方法を示す断面図である。
図３（ａ）に示すように、多面取り構造の絶縁性基板３２の上面に設けられた電極８に半田７を印刷し、チップ部品１４を接続する。すなわち、表面実装技術を用いて、チップ部品１４を絶縁性基板３２の上面に実装する。
図３（ｂ）に示すように、バンプ１２を用いてＳＡＷデバイスチップ１０を絶縁性基板３２の上面にフリップチップ実装する。
図３（ｃ）に示すように、絶縁性基板３２、ＳＡＷデバイスチップ１０及びチップ部品１４の上に半田シート３５及びリッド３４を配置する。このとき、絶縁性基板３２とリッド３４との間に半田シート３５が配置される。
図３（ｄ）に示すように、半田シート３５を加熱及び加圧することで、溶融した半田シート３５は絶縁性基板３２の上面に設けられた第１金属パターン２２及びリッド３４の下面に設けられた第２金属パターン２４に沿って流動する。溶融した半田が固化することで、第１金属パターン２２と第２金属パターン２４とは封止半田２０で接合される。すなわち、ＳＡＷデバイスチップ１０とチップ部品１４とがリッド１６と封止半田２０とにより封止される。このとき、絶縁性基板３２とリッド１６との間であって第１金属パターン２２及び第２金属パターン２４が設けられていない領域、並びに絶縁性基板３２とＳＡＷデバイスチップ１０との間には空洞２８が形成される。
図４（ａ）に示すように、例えばダイシング工程を行うことにより、リッド１６及び封止半田２０を切断する。このとき、絶縁性基板３２は切断されない。
図４（ｂ）に示すように、無電解メッキ法または電解メッキ法により、例えばＮｉ等のからなる金属膜２６を封止半田２０の表面に形成する。この後、絶縁性基板３２を切断することにより図２（ａ）に示した電子部品モジュールが完成する。
実施例１によれば、溶融した半田が第１金属パターン２２と第２金属パターン２４とに沿って流動し、両者を接合するため、樹脂で封止する場合よりも気密性の高い電子部品モジュールを提供することができる。これにより、耐湿性はＭＳＬ１を維持することができた。
図２（ａ）に示すように、チップ部品１４とＳＡＷデバイスチップ１０との間、チップ部品１４と封止半田２０との間に空洞２８が形成される。すなわち、チップ部品１４と封止半田２０とは絶縁される。同様に、ＳＡＷデバイスチップ１０と封止半田２０とは絶縁される。従って、ＳＡＷデバイスチップ１０とチップ部品１４とは、各々が独立に動作することが可能となる。これを用いて、例えばチップ部品１４を整合回路とし、ＳＡＷデバイスチップ１０と組み合わせて実装することで、安価な高温焼成セラミックからなる絶縁性基板２を用いて、低コストかつ気密性の高いデュプレクサを提供することができる。
第２金属パターン２４はリッド１６の下面を囲むように設けられていれば、封止半田２０で封止することができる。しかし、第２金属パターン２４がＳＡＷデバイスチップ１０と重なる位置に設けられているため、封止半田２０はＳＡＷデバイスチップ１０の上面を覆うこととなる。これにより、第２金属パターン２４と封止半田２０とは外部からの電気的なノイズを遮断するシールドとして機能する。また、封止半田２０がＳＡＷデバイスチップ１０を上から押さえつけるため、絶縁性基板２とＳＡＷデバイスチップ１０との接合強度が向上する。従って、第２金属パターン２４はＳＡＷデバイスチップ１０と重なる位置に設けられていることが好ましい。
バンプ１２はＡｕに限定されないが、図３（ｂ）から図３（ｄ）に示すように、ＳＡＷデバイスチップ１０のフリップチップ実装工程の後に半田シート３５を加熱する封止工程を行うため、バンプ１２を形成する金属は、半田シート３５を形成する半田の融点よりも高いことが好ましい。また、第１金属パターン２２及び第２金属パターン２４もＡｕに限定されず、封止半田２０との濡れ性が良好な金属であればよい。
金属膜２６は形成されなくてもよいが、機械的強度を向上させるためには金属膜２６が形成されていることが好ましい。
実施例２は、リッド１６にシールドパターンが設けられている例である。図５（ａ）及び図５（ｂ）は実施例２に係る電子部品モジュールの断面図である。既述した構成と同様の構成については説明を省略する。
図５（ａ）に示すように、リッド１６の上面に例えばＷ＋Ｎｉ＋Ａｕ等の金属からなるシールドパターン３０が設けられており、その上にはメッキにより形成された金属膜２６が設けられている。
また、図５（ｂ）に示すように、リッド１６がいずれも例えば高温焼成セラミックからなる複数の層１６ａ及び１６ｂを有し、その間にシールドパターン３０が設けられていてもよい。
実施例２によれば、シールドパターン３０が設けられているため、電気的なノイズを遮断する効果をより大きくすることができる。
実施例３はリッドの上面にチップ部品が実装されている例である。図６（ａ）は実施例３に係る電子部品モジュールの断面図であり、図６（ｂ）から図６（ｄ）の各々は、絶縁性基板の上面図、リッドの下面図、リッドの上面図である。
図６（ａ）及び図６（ｄ）に示すように、リッド１６の絶縁性基板２と対向する面とは反対の面（上面）に設けられた例えばＷ＋Ｎｉ＋Ａｕ等の金属からなる電極３６ａ及び３６ｂにチップ部品１４が、半田７を用いて接続されている。すなわち、チップ部品１４がリッド１６の上面に実装されている。
図６（ｂ）に示すように、絶縁性基板２の上面には電極９が設けられている。電極３８と電極９とは、例えばＷ＋Ｎｉ＋Ａｕ等の金属からなる。また、図６（ｃ）に示すように、リッド１６の下面には、第２金属パターン２４と絶縁されている電極３８が設けられている。
リッド１６の上面に設けられた電極３６ａと、下面に設けられた電極３８とは、直径Ｒ１が例えば０．３ｍｍで、リッド１６を貫通し、内部に例えばＷやＣｕ等の金属が充填されたビア４０を介して接続されている。また、電極３６ａと電極９とは、空洞２８に形成された、直径Ｒ２がＲ１より大きく、例えばＳｎ−Ａｇ等の半田からなる配線４２により接続されている。すなわち、チップ部品１４と絶縁性基板２とは接続されている。また、電極３６ｂと第２金属パターン２４とはビア４０を介して接続されている。すなわち、電極３６ｂは接地されている。
図７（ａ）から図８（ｂ）は、実施例３に係る電子部品モジュールの製造方法を示す断面図である。
図７（ａ）に示すように、絶縁性基板３２の上面にＳＡＷデバイスチップ１０をフリップチップ実装する。
図７（ｂ）に示すように、絶縁性基板３２及びＳＡＷデバイスチップの上に半田シート３５とリッド３４とを配置する。
図７（ｃ）に示すように、半田シート３５を加熱及び加圧することで、第１金属パターン２２と第２金属パターン２４とが接合される。このとき、図３（ｄ）と同様に、絶縁性基板３２とリッド１６との間であって第１金属パターン２２及び第２金属パターン２４が設けられていない領域、並びに絶縁性基板３２とＳＡＷデバイスチップ１０との間には空洞２８が形成される。また、空洞２８には、電極３８と電極９とを接続する配線４２が形成される。
図７（ｄ）に示すように、例えばダイシング工程を行うことにより、リッド１６及び封止半田２０を切断する。
図８（ａ）に示すように、無電解メッキ法または電解メッキ法により、例えばＮｉ等の金属からなる金属膜２６を封止半田２０の表面に形成する。
図８（ｂ）に示すように、リッド１６の上面に半田７を印刷し、チップ部品１４を電極３６ａ及び３６ｂに接続する。すなわち、表面実装技術を用いて、チップ部品１４をリッド１６の上面に実装する。この後、絶縁性基板３２を切断することにより、実施例３に係る電子部品モジュールが完成する。
実施例３によれば、絶縁性基板２にチップ部品１４を実装するスペースを設けなくてよいため、電子部品モジュールの面積を縮小することが可能となる。また、配線４２は空洞２８に形成されるため、封止半田２０及びＳＡＷデバイスチップ１０と絶縁される。従って、ＳＡＷデバイスチップ１０とチップ部品１４とは絶縁され、各々が独立に動作することが可能となる。これにより、小型化可能で、かつ気密性が高い電子部品モジュールを提供することができる。また、図７（ｄ）に示すように、配線４２と封止半田２０とは、一度の工程で半田シート３５から形成することができる。すなわち、工程を簡略化することができる。
図９は実施例３の変形例に係る電子部品モジュールの断面図である。図９に示すように、チップ部品１４が例えばエポキシ等からなる樹脂４４により封止されている。これにより、リッド１６の上面に実装されたチップ部品１４を保護することができる。
実施例４は、電子部品モジュールの実装密度を高めた例である。図１０（ａ）及び図１０（ｂ）は実施例４に係る電子部品モジュールの断面図である。
図１０（ａ）に示すように、リッド１６の上面に設けられた電極３６に二つのＳＡＷデバイスチップ５０（別のデバイスチップ）がバンプ１２を介して接続されている。すなわちＳＡＷデバイスチップ５０はリッド１６の上面にフリップチップ実装されている。リッド１６の上面の周辺部には、上面を囲むように第３金属パターン５４が設けられている。また、リッド１６の上に設けられたリッド４６（別のリッド）の下面の周辺部には、下面を囲みかつＳＡＷデバイスチップ５０に重なるように第４金属パターン５６が設けられている。第３金属パターン５４と第４金属パターン５６とは、第１金属パターン２２等と同様に、例えばＡｕ等の金属からなる。封止半田２１（別の封止半田）は第３金属パターン５４と第４金属パターン５６を接合している。すなわち、チップ部品１４とＳＡＷデバイスチップ５０とはリッド４６と封止半田２１とにより封止されている。このとき、リッド１６とリッド４６との間であって第３金属パターン５４及び第４金属パターンが設けられていない領域、並びにリッド１６とＳＡＷデバイスチップ５０との間に空洞５８が形成される。第３金属パターン５４と第２金属パターン２４、電極３６ｂと電極３８とは各々ビア４０を介して接続されている。
リッド４６の上面に設けられた、電極５９ａ及び５９ｂに、チップ部品１４が半田７を介して接続されている。すなわち、チップ部品１４はリッド４６の上面に実装されている。電極５９ａとリッド４６の下面に設けられた電極５７とはビア４８を介して接続されている。また、電極５７とリッド１６の上面に設けられた電極５３とは、空洞５８に形成された配線５２を介して接続されている。すなわち、チップ部品１４はリッド１６と接続されている。また、電極５９ｂと第４金属パターン５６とはビア４０を介して接続されている。すなわち、電極５９ｂは接地されている。
また、図１０（ｂ）に示すように、リッド１６の上面にチップ部品１４を実装せず、リッド１６の上面にのみチップ部品１４が実装されている構成としてもよい。
実施例４によれば、リッド１６の上面にチップ部品１４及びＳＡＷデバイスチップ５０を実装し、封止半田２１とリッド４６とで封止することができる。また、配線５２は空洞５８に設けられている。すなわち、二つのチップ部品１４の各々とＳＡＷデバイスチップ５０とは絶縁されるため、各々独立して動作することが可能となる。これにより、実装密度が高く、かつ気密性が高い電子部品モジュールを提供することができる。
実施例においては、二つのＳＡＷデバイスチップを実装する例を示したが、一つ、または三つ以上でもよい。複数のＳＡＷデバイスチップを実装することで、集積度を高めることができる。また、ＳＡＷデバイスチップ以外の弾性波デバイスチップ、または弾性波デバイスチップ以外のデバイスチップ、例えばスイッチやアンプ等でもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）及び図１（ｂ）は従来例に係る電子部品モジュールの断面図である。 図２（ａ）は実施例１に係る電子部品モジュールの断面図であり、図２（ｂ）は絶縁性基板２の上面図、図２（ｃ）はリッド１６の下面図である。 図３（ａ）から図３（ｄ）は実施例１に係る電子部品モジュールの製造方法を示す断面図である。 図４（ａ）から図４（ｂ）は実施例１に係る電子部品モジュールの製造方法を示す断面図である。 図５（ａ）及び図５（ｂ）は実施例２に係る電子部品モジュールの断面図である。 図６（ａ）は実施例３に係る電子部品モジュールの断面図であり、図６（ｂ）は絶縁性基板２の上面図、図６（ｃ）はリッド１６の下面図、図６（ｄ）はリッド１６の上面図である。 図７（ａ）から図７（ｄ）は実施例３に係る電子部品モジュールの製造方法示す断面図である。 図８（ａ）から図８（ｂ）は実施例３に係る電子部品モジュールの製造方法示す断面図である。 図９は実施例３の変形例に係る電子部品モジュールの断面図である。 図１０（ａ）及び図１０（ｂ）は実施例４に係る電子部品モジュールの断面図である。
符号の説明
絶縁性基板 ２、３２
リッド ６、１６、３４、４６
ＳＡＷデバイスチップ １０、５０
チップ部品 １４
封止半田 ２０、２１
第１金属パターン ２２
第２金属パターン ２４
ビア ４０、４８
配線 ４２、５２
第３金属パターン ５４
第４金属パターン ５６

Claims (11)

  1. 絶縁性基板と、
    前記絶縁性基板の上面にフリップチップ実装されたデバイスチップと、
    前記絶縁性基板に接続されたチップ部品と、
    前記絶縁性基板と前記デバイスチップとの上に設けられたリッドと、
    前記絶縁性基板の上面の周辺部に、前記絶縁性基板の上面を囲むように設けられた第１金属パターンと、
    前記リッドの前記絶縁性基板と対向する面の周辺部に、前記リッドの前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンと、
    前記第１金属パターンと前記第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように接合する封止半田とを具備し、
    前記チップ部品は前記絶縁性基板の上面に実装され、
    前記第２金属パターンは前記デバイスチップと重なり、かつ前記チップ部品と重ならないように設けられ、前記封止半田は前記デバイスチップの上面を覆うように、前記第１金属パターンと前記第２金属パターンとを接合することを特徴とする電子部品モジュール。
  2. 前記封止半田は、前記第１金属パターンと前記第２金属パターンとを接合することにより前記デバイスチップを封止し、
    前記デバイスチップの前記チップ部品側の面は封止されていないことを特徴とする請求項１記載の電子部品モジュール。
  3. 絶縁性基板と、
    前記絶縁性基板の上面にフリップチップ実装されたデバイスチップと、
    前記絶縁性基板に接続されたチップ部品と、
    前記絶縁性基板と前記デバイスチップとの上に設けられたリッドと、
    前記絶縁性基板の上面の周辺部に、前記絶縁性基板の上面を囲むように設けられた第１金属パターンと、
    前記リッドの前記絶縁性基板と対向する面の周辺部に、前記リッドの前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンと、
    前記第１金属パターンと前記第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように接合する封止半田とを具備し、
    前記チップ部品は前記リッドの前記絶縁性基板と対向する面とは反対の面に実装され、前記チップ部品は前記リッドに設けられたビア及び前記空洞に形成された配線を介して前記絶縁性基板と接続されていることを特徴とする電子部品モジュール。
  4. 前記リッドにシールドパターンが設けられていることを特徴とする請求項１から３いずれか一項記載の電子部品モジュール。
  5. 複数の前記デバイスチップがフリップチップ実装されていることを特徴とする請求項１から４いずれか一項記載の電子部品モジュール。
  6. 絶縁性基板と、
    前記絶縁性基板の上面にフリップチップ実装されたデバイスチップと、
    前記絶縁性基板に接続されたチップ部品と、
    前記絶縁性基板と前記デバイスチップとの上に設けられたリッドと、
    前記絶縁性基板の上面の周辺部に、前記絶縁性基板の上面を囲むように設けられた第１金属パターンと、
    前記リッドの前記絶縁性基板と対向する面の周辺部に、前記リッドの前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンと、
    前記第１金属パターンと前記第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように接合する封止半田と、
    前記リッドの前記絶縁性基板と対向する面とは反対の面にフリップチップ実装された別のデバイスチップと、
    前記別のデバイスチップの上に設けられた別のリッドと、
    前記リッドの前記絶縁性基板と対向する面とは反対の面の周辺部に、前記絶縁性基板と対向する面とは反対の面を囲むように設けられた第３金属パターンと、
    前記別のリッドの前記リッドと対向する面の周辺部に、前記リッドと対向する面を囲むように設けられた第４金属パターンと、
    前記第３金属パターンと前記第４金属パターンとを、前記リッドと前記別のリッドとの間であって前記第３金属パターン及び前記第４金属パターンの設けられていない領域並びに前記リッドと前記別のデバイスチップとの間に空洞が形成されるように接合する別の封止半田とを具備することを特徴とする電子部品モジュール。
  7. 前記デバイスチップは弾性波デバイスチップであることを特徴とする請求項１から６いずれか一項記載の電子部品モジュール。
  8. 絶縁性基板の上面にデバイスチップをフリップチップ実装する工程と、
    前記絶縁性基板とチップ部品とを接続する工程と、
    前記絶縁性基板の上面の周辺部に前記上面を囲むように設けられた第１金属パターンと、リッドの前記絶縁性基板と対向する面に前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように封止半田で接合する工程と、を有し、
    前記チップ部品を接続する工程は、前記絶縁性基板の上面に前記チップ部品を実装する工程であり、
    前記第２金属パターンは前記デバイスチップと重なり、かつ前記チップ部品と重ならないように設けられ、
    前記封止半田で接合する工程は、前記デバイスチップの上面を覆うように、前記第１金属パターンと前記第２金属パターンとを接合する工程であることを特徴とする電子部品モジュールの製造方法。
  9. 前記封止半田で接合する工程は、前記デバイスチップを封止するように前記第１金属パターンと前記第２金属パターンとを接合する工程であり、
    前記デバイスチップの前記チップ部品側の面は封止されないことを特徴とする請求項８記載の電子部品モジュールの製造方法。
  10. 絶縁性基板の上面にデバイスチップをフリップチップ実装する工程と、
    前記絶縁性基板とチップ部品とを接続する工程と、
    前記絶縁性基板の上面の周辺部に前記上面を囲むように設けられた第１金属パターンと、リッドの前記絶縁性基板と対向する面に前記絶縁性基板と対向する面を囲むように設けられた第２金属パターンとを、前記絶縁性基板と前記リッドとの間であって前記第１金属パターン及び前記第２金属パターンの設けられていない領域並びに前記絶縁性基板と前記デバイスチップとの間に空洞が形成されるように封止半田で接合する工程と、を有し、
    前記チップ部品を接続する工程は、前記リッドの前記絶縁性基板と対向する面とは反対の面に前記チップ部品を実装し、前記リッドに設けられたビア及び前記空洞に形成された配線を介して前記基板と接続する工程であることを特徴とする電子部品モジュールの製造方法。
  11. 前記封止半田で接合する工程は、前記絶縁性基板と前記リッドとの間に半田シートを配置し、前記半田シートを加熱及び加圧する工程であることを特徴とする請求項８から１０いずれか一項記載の電子部品モジュールの製造方法。
JP2008208373A 2008-08-13 2008-08-13 電子部品モジュール及びその製造方法 Expired - Fee Related JP4555369B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008208373A JP4555369B2 (ja) 2008-08-13 2008-08-13 電子部品モジュール及びその製造方法
US12/540,721 US8363422B2 (en) 2008-08-13 2009-08-13 Electronic component module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008208373A JP4555369B2 (ja) 2008-08-13 2008-08-13 電子部品モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010045201A JP2010045201A (ja) 2010-02-25
JP4555369B2 true JP4555369B2 (ja) 2010-09-29

Family

ID=41680490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008208373A Expired - Fee Related JP4555369B2 (ja) 2008-08-13 2008-08-13 電子部品モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US8363422B2 (ja)
JP (1) JP4555369B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5807413B2 (ja) * 2011-07-04 2015-11-10 セイコーエプソン株式会社 電子デバイス用パッケージ、電子デバイスおよび電子機器
CN103249273B (zh) * 2012-02-08 2016-04-13 环旭电子股份有限公司 堆叠式基板结构
WO2014020787A1 (ja) 2012-08-03 2014-02-06 パナソニック株式会社 電子部品モジュールとその実装体
JP6336714B2 (ja) * 2013-05-27 2018-06-06 富士通コンポーネント株式会社 電子装置
US9363892B2 (en) * 2013-07-19 2016-06-07 Google Technology Holdings LLC Circuit assembly and corresponding methods
JP6315650B2 (ja) 2013-07-31 2018-04-25 太陽誘電株式会社 電子デバイス
JP6360678B2 (ja) * 2013-12-09 2018-07-18 太陽誘電株式会社 モジュールおよびその製造方法
JP6284811B2 (ja) * 2014-04-14 2018-02-28 太陽誘電株式会社 電子デバイス及びその製造方法
CN113035788A (zh) * 2019-12-25 2021-06-25 台湾积体电路制造股份有限公司 封装结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382144A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置の封止構造
JPH03142860A (ja) * 1989-10-30 1991-06-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH05206313A (ja) * 1992-01-29 1993-08-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH06291207A (ja) * 1993-03-31 1994-10-18 Toshiba Lighting & Technol Corp ハイブリッドモジュールおよびその製造方法
JPH08141745A (ja) * 1994-11-22 1996-06-04 Nippon Avionics Co Ltd Ｉｃの気密封止方法
JPH09130009A (ja) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp 混成集積回路装置とその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
FR2674078B1 (fr) * 1991-03-12 1994-10-07 Thomson Trt Defense Emetteur-recepteur hyperfrequence utilisant la technique des circuits imprimes multicouches.
JP3042431B2 (ja) * 1996-12-03 2000-05-15 株式会社村田製作所 電子部品の封止構造および封止方法
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling
JP3598874B2 (ja) * 1998-05-27 2004-12-08 株式会社村田製作所 圧電磁器組成物及びこの圧電磁器組成物を用いた圧電素子
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP4049239B2 (ja) 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP4137356B2 (ja) 2000-09-07 2008-08-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
JP3960156B2 (ja) * 2002-07-19 2007-08-15 千住金属工業株式会社 板状基板封止用リッドの製造方法
JP2004364041A (ja) * 2003-06-05 2004-12-24 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
JP4677991B2 (ja) * 2004-12-02 2011-04-27 株式会社村田製作所 電子部品及びその製造方法
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
EP1715518B1 (fr) * 2005-04-21 2009-04-08 St Microelectronics S.A. Dispositif de protection de circuit électronique
US7643311B2 (en) * 2005-04-21 2010-01-05 Stmicroelectronics Sa Electronic circuit protection device
JP5087335B2 (ja) * 2007-07-19 2012-12-05 日本電波工業株式会社 表面実装用の水晶発振器
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
JP2009194725A (ja) * 2008-02-15 2009-08-27 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382144A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置の封止構造
JPH03142860A (ja) * 1989-10-30 1991-06-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH05206313A (ja) * 1992-01-29 1993-08-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH06291207A (ja) * 1993-03-31 1994-10-18 Toshiba Lighting & Technol Corp ハイブリッドモジュールおよびその製造方法
JPH08141745A (ja) * 1994-11-22 1996-06-04 Nippon Avionics Co Ltd Ｉｃの気密封止方法
JPH09130009A (ja) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp 混成集積回路装置とその製造方法

Also Published As

Publication number Publication date
JP2010045201A (ja) 2010-02-25
US20100038122A1 (en) 2010-02-18
US8363422B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
JP4555369B2 (ja) 電子部品モジュール及びその製造方法
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP6496865B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6385648B2 (ja) 弾性波デバイス、及び弾性波デバイスの製造方法
KR20060073453A (ko) 전자 부품 및 그 제조 방법
JP5206377B2 (ja) 電子部品モジュール
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JPWO2008066087A1 (ja) 微小構造体装置およびその製造方法ならびに封止用基板
JP6360678B2 (ja) モジュールおよびその製造方法
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4859811B2 (ja) 電子部品収納用パッケージ
JP2005262382A (ja) 電子装置およびその製造方法
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP2005212017A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP5213663B2 (ja) 電子装置の実装構造
JP2017059814A (ja) 電子部品収納用パッケージおよび電子装置
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP6622583B2 (ja) 配線基板および電子装置
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2010212379A (ja) 電子部品モジュール及びその製造方法
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2019009375A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP4404647B2 (ja) 電子装置および電子部品封止用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees