KR20060073453A

KR20060073453A - 전자 부품 및 그 제조 방법

Info

Publication number: KR20060073453A
Application number: KR1020050120686A
Authority: KR
Inventors: 카오루 사키나다; 타쿠미 쿠리이케; 이치 아이카와; 오사무 카와치; 야스후미 카네다
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤
Priority date: 2004-12-24
Filing date: 2005-12-09
Publication date: 2006-06-28
Also published as: EP1675259A3; US20060138672A1; KR100695255B1; US7816794B2; EP1675259A2; JP4456503B2; JP2006203149A

Abstract

소형, 박형, 염가이며 한편 접합의 신뢰성이 높은 전자 부품 및 그 제조 방법을 제공한다.

절연물질로 이루어지는 패키지 기판(23)과, 패키지 기판(23)에 플립칩 실장된 디바이스 칩(21)과, 디바이스 칩(21)을 봉지하는 봉지부(25)를 가지고, 봉지부(25)는 땜납으로 형성된 측부(25A)를 가지는 전자 부품이다. 봉지부(25)는 측부(25A)를 포함한 전체가 땜납으로 형성되어 있다. 디바이스 칩(21)은 예를 들면 탄성파 디바이스 칩이다.

절연물질, 기판, 플립칩, 칩, 봉지부, 땜납, 탄성파 디바이스

Description

전자 부품 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD OF FABRICATING THE SAME}

도 1은 본 발명의 실시예 1과 관련되는 전자 부품의 단면도이다.

도 2는 발명의 실시예 2와 관련되는 전자 부품의 단면도이다.

도 3은 본 발명의 실시예 3과 관련되는 전자 부품의 단면도이다.

도 4는 본 발명의 실시예 4와 관련되는 전자 부품의 단면도이다.

도 5는 본 발명의 실시예 5와 관련되는 전자 부품의 제조 방법을 나타내는 도이다.

도 6은 본 발명의 실시예 6과 관련되는 전자 부품의 제조 방법을 나타내는 도이다.

도 7은 본 발명의 실시예 7과 관련되는 전자 부품의 제조 방법을 나타내는 도이다.

도 8은 본 발명의 실시예 8과 관련되는 전자 부품의 제조 방법을 나타내는 도이다.

도 9는 본 발명의 실시예 9와 관련되는 전자 부품의 제조 방법을 나타내는 도이다.

도 10은 본 발명의 실시예 10과 관련되는 전자 부품의 제조 방법을 나타내는 도이다.

도 11은 본 발명의 실시예 11과 관련되는 전자 부품의 제조 방법을 나타내는 도이다.

도 12는 종래 기술의 전자 부품의 일례를 나타내는 단면도이다.

도 13은 다른 종래 기술의 전자 부품의 일례를 나타내는 단면도이다.

도 14는 또 다른 종래 기술의 전자 부품의 일례를 나타내는 단면도이다.

도 15는 본 발명의 실시예 12와 관련되는 전자 부품이고, 실시예 1에 나타내는 전자 부품의 변형예를 나타내는 단면도이다.

도 16은 본 발명의 실시예 12와 관련되는 전자 부품이고, 실시예 2에 나타내는 전자 부품의 변형예를 나타내는 단면도이다.

도 17은 본 발명의 실시예 12와 관련되는 전자 부품이고, 실시예 3에 나타내는 전자 부품의 변형예를 나타내는 단면도이다.

도 18은 본 발명의 실시예 12와 관련되는 전자 부품이고, 실시예 4에 나타내는 전자 부품의 변형예를 나타내는 단면도이다.

도 19는 도 17에 나타내는 전자 부품의 제조 방법을 나타내는 도이다.

도 20은 실시예 13과 관련되는 전자 부품의 단면도이다.

도 21은 실시예 13과 관련되는 전자 부품의 변형 예의 단면도이다.

도 22는 도 21에 나타내는 전자 부품의 제조 방법을 나타내는 도이다.

<도면의 주요부분에 대한 부호의 설명>

21　　디바이스 칩

22　　범프(bump)

23　　패키지 기판

24　　배선 패턴

25　　봉지부

25A　　측부

25B　　상부

26　　패키지측 봉지 패턴

27　　칩측 봉지 패턴

28　　캐비티(cavity)

29　　전극 패턴

32　　금속층

33　　수지층

34　　보호막

35　　금속 볼

36　　금속 테두리

37　　관통 구멍

39　　홈(groove)

　　특허문헌 1 :　특개 2001-53577호 공보

　　특허문헌 2 :　특개 2001-110946호 공보

　　특허문헌 3 :　국제 공개 WO97/02596 팜플렛

　　특허문헌 4 :　특개 2004-129193호 공보

본 발명은 전자 부품 및 그 제조 방법에 관한 것으로, 특히 패키지 기판 상에 디바이스 칩을 플립칩 실장하여 패키지화하는 기술에 관한 것이다.

전자 부품에 있어서의 칩과 외위기의 전기·기계적인 접속에는 예로부터 와이어 본딩(wire bonding) 공법이 이용되어 왔다. 와이어 본딩 공법에서는 디바이스 칩과 외위기는 기계적으로는 접착제로 행해지고 전기적인 접속에는 금속 와이어가 이용되어 왔다. 그러나 소형화, 저비용화가 진행되어, 근래에는 칩과 외위기의 접속에 범프를 이용한 플립칩 본딩(flip-chip bonding) 공법이 주류가 되고 있다.

도 12에 특허문헌 1과 2에 기재한 종래 기술을 나타낸다. 플립칩 본딩 공법에서의 전자 부품의 대표적인 구조를 나타내고 있다. 기본 구성으로서는 디바이스 칩(1) 상에 금속 와이어를 이용하여 미리 범프(2)를 형성하고, 이 범프 첨부 칩을 세라믹스제 패키지 기판(3)의 표면에 형성된 배선 패턴(4) 상에 플립칩 본더(flip-chip bonder)를 이용하여 탑재한다. 이 때 범프(2)와 배선 패턴(4)이 접합한다. 이 접합에 의해 디바이스 칩(1)과 패키지 기판(3)의 전기·기계적인 접속이 완성된다. 그 후, 금속뚜껑(10)으로 봉지를 행함으로써 최종적인 전자 부품이 완성된다. 또한 (5)는 봉지 땜납, (6)은 패키지측 봉지 패턴, (8)은 중공부(中空部), (9)는 전극 패턴을 나타낸다.

도 13에 특허문헌 3에 기재한 종래 기술을 나타낸다. 도 12에 나타내는 종래 기술과 같이 디바이스 칩(1)과 패키지 기판(3)의 전기·기계적인 접속을 완성시키고, 그 후 봉지 수지(11)로 봉지 및 외형 형성을 행함으로써 최종적인 전자 부품이 완성된다.

도 14에 특허문헌 4에 기재한 종래 기술을 나타낸다. 이 종래 기술도 도 12에 나타내는 것과 같이 디바이스 칩(1)과 패키지 기판(3)의 전기·기계적인 접속을 완성시키지만, 그 때 패키지 기판(3)의 표면에 봉지 땜납(5)을 사전에 형성해 두고 봉지도 동시에 한다. 그 후, 봉지 수지(11)에서 외형 형성을 행함으로써 최종적인 전자 부품이 완성된다.

어느 종래 기술에 있어서도 플립칩 본딩 공법을 이용하여 디바이스 칩과 패키지 기판을 접속한 구조의 전자 부품, 특히 탄성표면파(SAW) 디바이스나 박막 압전 공진기(FBAR) 등의 탄성파를 이용한 탄성파 필터 등에서는 칩 표면에 형성된 전극 패턴(9)에 이물이 접촉하거나 외부로부터 수분 등이 진입함으로써 디바이스로서 기능하지 않게 될 우려가 있다. 전극 패턴(9)을 외기로부터 지키기 위해서 중공 기밀 봉지는 필수이다.

그렇지만 상기 종래 기술은 모두 다음의 문제점을 가지고 있다.

도 12의 실시예에서는 금속뚜껑(10) 및 봉지는 땜납(5)을 이용함으로써 높은 기밀성과 강고한 외형을 보유하고 있지만, 패키지 기판에 측벽을 형성할 필요가 있 어 소형화 저배화(低背化), 저비용화의 한계가 있다.

도 13의 실시예에서는 봉지 수지(11)를 이용함으로써 소형화, 저비용화는 노릴 수 있지만, 기밀성이 뒤떨어져 전자 부품으로서의 신뢰성이 뒤떨어지는 문제를 가지고 있다. 또, 칩 전체가 금속으로 쉴드(shield)되어 있지 않기 때문에 외부로부터의 전파의 영향 등을 차단하기 어렵고 고주파 부품에서는 성능의 열화로도 이어지는 문제를 가지고 있다.

도 14의 실시예는 도 12 및 도 13에 나타내는 종래 기술의 문제점의 해결을 노리는 것으로, 봉지 땜납(5)으로 봉지를 하고, 그 후 봉지 수지(11)에서 외형을 형성하는 특징을 가진다. 다만, 봉지와 외형 형성에 2종의 재료와 공법을 이용하기 때문에 저비용화의 면에서 문제를 가지고 있다. 또, 패키지 기판측에 사전에 봉지 땜납을 형성하기 때문에 그 형상 격차와 가열 시간 등의 제약이 큰 불편이 있다. 양산성을 높이기 위해서 시트 형상의 복수 칩 취출 기판 상에 개개의 칩을 플립 실장함과 동시에 땜납 봉지를 하면, 시트 전체를 300℃ 이상으로 몇 분 이상 가열할 필요가 생긴다. 이 가열에 의해 디바이스 칩 및 패키지 기판에 설치하였던 땜납에 친숙한 금속층이 땜납에 용해되어 버려 봉지 신뢰성이 열화되어 버리는 것이 확인되어 있다.

본 발명은 이러한 문제점을 해결하고, 소형, 박형, 염가이며 한편 접합의 신뢰성이 높은 전자 부품 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.

본 발명은 절연물질로 이루어지는 패키지 기판과, 상기 패키지 기판에 플립칩 실장된 디바이스 칩과, 상기 디바이스 칩을 봉지하는 봉지부를 가지고, 상기 봉 지부는 땜납으로 형성된 측부를 가지는 전자 부품이다.

상기 봉지부는, 상기 측부를 포함하는 전체가 땜납으로 형성되어 있는 구성으로 할 수가 있다. 또, 상기 전자 부품은, 상기 봉지부 상에 설치된 금속층 또는 수지층을 가지는 구성으로 할 수도 있다. 상기 땜납으로 형성된 측부는, 캐비티를 형성하고, 상기 캐비티 내에 상기 디바이스 칩이 실장되어 있는 구성으로 할 수가 있다. 또, 상기 패키지 기판의 주변부와 상기 디바이스 칩의 주변부에 각각 제1 및 제2 금속 패턴을 가지고, 상기 제2 금속 패턴은 상기 제1 금속 패턴의 일부와 중첩하고 있고, 상기 땜납으로 형성된 측부는 상기 제1 및 제2 금속 패턴에 접하고 있는 구성으로 할 수가 있다. 또, 상기 패키지 기판의 주변부에 금속 패턴을 가지고, 상기 땜납으로 형성된 측부는 상기 금속 패턴에 접하고 있는 구성으로 할 수가 있다.

또, 상기 전자 부품은, 상기 봉지부를 덮는 보호막을 가지는 구성으로 할 수가 있다. 또, 상기 전자 부품은, 상기 봉지부 및 상기 금속층과 수지층의 어느 한쪽을 덮는 보호막을 가지는 구성으로 할 수가 있다. 또, 상기 보호막은, 금속막 또는 수지막의 어느 하나인 것이 바람직하다. 상기 땜납으로 형성된 측부는, 당해 땜납으로 덮혀진 금속 볼을 포함하는 구성으로 할 수가 있다. 상기 땜납으로 형성된 측부는, 당해 땜납으로 덮혀진 금속 틀을 포함하는 구성으로 할 수가 있다.

본 발명은 패키지 기판에 디바이스 칩을 플립칩 실장하는 제1 공정과, 땜납을 상기 패키지 기판과 디바이스 칩의 적어도 한쪽에 공급하고 가열함으로써 땜납을 용해시키고, 측부가 땜납으로 형성되는 봉지부를 형성하는 제2 공정을 포함한 전자 부품의 제조 방법이다.

상기 제2 공정은, 땜납 시트를 상기 디바이스 칩 상에 공급하고, 상기 땜납 시트를 가열 가압하는 구성으로 할 수가 있다. 또, 상기 제2 공정은, 상기 패키지 기판을 미리 가열해 두고, 땜납 시트를 상기 디바이스 칩 상에 공급하여 상기 땜납 시트를 가압하는 것으로 하여도 좋다. 또한 상기 제2 공정은, 땜납 시트를 상기 디바이스 칩 상에 공급한 후에 리플로우 처리하는 것으로도 할 수 있고, 또한 땜납 페이스트를 상기 패키지 기판 상에 도포한 후에 리플로우 처리하는 것으로 하여도 좋다. 또, 상기 제2 공정은, 와셔형의 땜납을 디바이스 칩의 주위에 공급한 후에 리플로우 처리하는 구성이나, 격자형으로 배치된 개구를 가지는 땜납 시트를 상기 디바이스 칩에 위치 맞춤한 후에 리플로우 처리하는 구성이라도 좋다. 또한, 상기 제2 공정은, 땜납 볼을 상기 디바이스 칩의 주위에 공급한 후에 리플로우 처리하는 것이어도 좋다. 상기 제1 공정은, 복수의 디바이스 칩을 상기 패키지 기판에 플립칩 실장하는 공정을 포함하고, 상기 제조 방법은 상기 제2 공정의 전에, 상기 패키지 기판의 절단 예정부에 관통 구멍을 형성하는 제3 공정을 포함하는 구성으로 할 수가 있다. 또, 상기 제1 공정은, 복수의 디바이스 칩을 상기 패키지 기판에 플립칩 실장하는 공정을 포함하고, 상기 제조 방법은 상기 제2 공정의 후에 서로 이웃이 되는 디바이스 칩 사이에 형성되어 있는 땜납에 홈을 형성하고, 그 후 상기 패키지 기판에 보호막을 형성하는 구성으로 할 수가 있다.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세하게 설명한다.

<실시예 1>

도 1은 본 발명의 실시예 1과 관련되는 전자 부품을 나타내는 단면도이다. 소망의 전기적 특성을 가지는 디바이스 칩(21)과, 수지 또는 세라믹스 등의 절연물질로 형성되는 패키지 기판(23)의 양자가 Au 혹은 그 합금으로 형성되는 범프(22)로 전기적 및 기계적으로 접속되어 있다. 패키지 기판(23)의 표면에는 배선 패턴(24)이 형성되고, 디바이스 칩(21)은 범프(22)를 통해 배선 패턴(24)에 페이스다운(face-down) 상태로 플립칩 실장되어 있다. 디바이스 칩(21)은 전극 패턴(29)을 가진다. 전극 패턴(29)은 예를 들면 탄성표면파 디바이스의 인터디지털 트랜스듀서(inter-digital transducer)(꼬치형(skewer shape) 전극)이다. 디바이스 칩(21)은 도시를 생략하는 패드(pad)를 가지고, 범프(22)는 이 패드 상에 설치된다. 디바이스 칩(21)과 패키지 기판(23)은 땜납으로 형성된 봉지부(25)로 봉지되어 있다. 또, 땜납 봉지부(25)는 칩 전체를 덮고 있고, 전자 부품의 외형을 형성하고 있다. 땜납 봉지부(25)는 패키지 기판(23)과 함께 전자 부품의 패키지를 구성하고 있다. 땜납 봉지부(25)는 패키지의 측부(25A)와 상부(25B)를 형성하고 있다. 패키지의 측면 및 상면은 땜납 봉지부(25)의 땜납으로 형성되어 있다. 땜납 봉지부(25)는 패키지 내부에 캐비티(중공부)(28)를 형성하고 있다. 디바이스 칩(21)은 캐비티(28) 내에 기밀 봉지되어 있다. 디바이스 칩(21)의 주변부와 패키지 기판(23)의 주변부에는, 각각 중첩하는 위치에, 금속으로 형성된 칩측 봉지 패턴(27)과 패키지측 봉지 패턴(26)이 각각 형성되어 있다. 칩측 봉지 패턴(27)은 패키지측 봉지 패턴(26)의 일부(내측)에 중첩하고 있다. 이러한 봉지 패턴(26, 27)은 제조시 땜납 봉지부(25)를 형성하는 땜납을 유동시키는 영역으로서 기능한다. 이 결과 땜납 봉지부(25)의 단부는 패키지측 봉지 패턴(26)과 칩측 봉지 패턴(27)과에 접합하고 있고, 캐비티(28) 측에 약간 돌출한 형상으로 되어 있다. 패키지측 봉지 패턴(26)과 칩측 봉지 패턴(27)은 땜납과의 유성(濡性)이 높은 금속으로 형성된다. 또, 봉지 패턴(26과 27)은 금속의 단층 구성 또는 다른 금속의 다층 구성으로 할 수가 있다. 예를 들면, Ni와 Au의 2층 구성을 이용할 수가 있다.

이와 같이 실시예 1에서는 디바이스 칩(21) 전체를 패키지 기판(23)에 접합된 땜납 봉지부(25)로 봉지하기 때문에 기밀성이 높고, 전기적인 쉴드(shield) 효과가 크고, 강고한 접합 및 외형을 갖춘 박형의 전자 부품을 실현하고 있다. 또, 후술하듯이 제조 프로세스가 간소하고 용이하므로 실시예 1의 전자 부품은 염가이다.

또한 땜납 봉지부(25)를 형성하는 땜납은 예를 들면 Sn-Ag는 땜납이지만, 이에 한정하지 않고 임의의 땜납을 사용할 수가 있다.

<실시예 2>

도 2는 본 발명의 실시예 2와 관련되는 전자 부품의 단면도이다. 도 1과 동일한 구성 요소에는 동일한 참조 번호를 붙이고 있다. 땜납 봉지부(25)는 도 1과 같게 디바이스 칩(21) 전체를 봉지하고 있지만, 도 2의 구성에서는 도 1의 칩측 봉지 패턴(27)이 없고, 디바이스 칩(21)의 외촌(外寸)과 패키지측 봉지 패턴(26)의 내촌(內寸)이 대충 같은 형상으로 되어 있다. 이 때문에 유동한 봉지 땜납(25)은 디바이스 칩(21)의 하측에서는 유동할 수가 없고, 도 2의 형상으로 중공 봉지가 완 성된다. 실시예 2에서는 디바이스 칩(21) 전체를 패키지 기판(23)에 접합된 땜납 봉지부(25)로 봉지하기 때문에 기밀성이 높고, 전기적인 쉴드 효과가 크고, 강고한 접합 및 외형을 갖춘 박형 한편 염가의 전자 부품을 실현하고 있다.

<실시예 3>

도 3은 본 발명의 실시예 3과 관련되는 전자 부품의 단면도이다. 도 1과 동일한 구성 요소에는 동일한 참조 번호를 붙이고 있다. 실시예 3은 디바이스 칩(21)의 측부에 설치된 땜납 봉지부(25) 상에 금속층(32)을 설치한 구성이다. 즉, 땜납 봉지부(25)와 금속층(32)으로 패키지 기판(23) 상의 봉지부를 형성하고 있다. 금속층(32)은 예를 들면 코바르(kovar) 합금으로 형성할 수 있다. 금속층(32)은 전자 부품 전체의 보호의 역할과 땜납의 구조 보조재서의 역할을 가진다. 코바르재는 열팽창 계수가 세라믹에 가깝기 때문에 예를 들면 SAW 칩 등의 압전 기판과 세라믹과의 열팽창 계수차를 흡수하는 효과도 있다. 이 때문에 완성품의 SAW 칩에 쓸데없는 응력이 걸리지 않고, 신뢰성·전기특성도 큰 개선이 가능하게 된다. 물론 실시예 3은 전술한 실시예 1의 효과를 가져온다.

<실시예 4>

도 4는 본 발명의 실시예 4와 관련되는 전자 부품의 단면도이다. 도 1과 동일한 구성 요소에는 동일한 참조 번호를 붙이고 있다. 실시예 4는 디바이스 칩(21)의 측부에 설치된 땜납 봉지부(25) 상에 수지층(33)을 설치한 구성이다. 즉, 땜납 봉지부(25)와 수지층(33)으로 패키지 기판(23) 상의 봉지부를 형성하고 있다. 수지층(33)은 예를 들면 시트 형상의 폴리이미드층(polyimide layer)(한쪽 면 Cu배선 있음)을 이용하고 있다. 폴리이미드 한쪽 면 배선 필름 대신에 유리 에폭시계의 필름층을 수지층(33)으로서 사용하여도 좋다.

<실시예 5>

도 5는 본 발명의 실시예 5와 관련되는 전자 부품의 제조 방법을 나타내는 도이다. 실시예 5는 실시예 1 및 실시예 2와 관련되는 전자 부품의 제조 방법이다. 도 5(a)에 있어서 복수 칩 취출용의 패키지 기판(140) 상에 복수의 디바이스 칩(21)을 매트릭스 형상으로 배치하고, 플립칩 본딩을 한 것을 준비하고, Sn-Ag계의 땜납 시트(150)를 디바이스 칩(21) 상에 위치 결정한다. 그리고 땜납 시트(150)의 상측으로부터 땜납 시트(150)를 가열·가압한다. 이 처리에서는 땜납의 용해에 필요한 온도 한편 패키지의 외형을 형성하는데 필요한 압력이 주어진다. 이에 의해 디바이스 칩(21) 사이의 간극에 충전된 땜납은 패키지측 봉지 패턴(26) 및 도시를 생략하는 칩측 봉지 패턴(27)(실시예 1의 경우)을 접합한다. 이 접합은 예를 들면 약 270℃의 질소 분위기에서 행해진다. 이에 의해 도 5(b)에 나타내듯이 디바이스 칩(21)의 측면 및 상면이 땜납에 의해 덮혀진 패키지 기판(140)이 형성된다. 그리고 패키지 기판(140)을 다이서(dicer) 등으로 개개의 조각으로 절단함으써, 도 5(c)에 나타내듯이 실시예 1의 전자 부품이 복수개 얻어진다.

<실시예 6>

도 6은 본 발명의 실시예 6과 관련되는 전자 부품의 제조 방법을 나타내는 도이다. 실시예 6은 실시예 1 및 실시예 2와 관련되는 전자 부품의 제조 방법이며, 실시예 5와는 달리 패키지 기판(140)을 하부부터 미리 가열해 두고, 이 상태에서 땜납 시트(150)를 상방으로부터 압력을 주면서 디바이스 칩(21) 상에 위치 결정한다. 도 6(b) 및 (c)에 나타내는 공정은 도 5(b) 및 (c)에 나타내는 공정과 같다. 또한 실시예 2의 전자 부품도도 마찬가지로 하여 제조할 수가 있다.

<실시예 7>

도 7은 본 발명의 실시예 7과 관련되는 전자 부품의 제조 방법을 나타내는 도이다. 실시예 7은 실시예 1 및 실시예 2와 관련되는 전자 부품의 제조 방법이다. 도 7(a)에 나타내듯이 땜납 페이스트(250)를 디바이스 칩(21) 사이에 도포하고 리플로우 처리한다. 그 후, 도 7(b)에 나타내듯이 땜납 페이스트(250)를 연삭한 후 패키지 기판(140)을 다이서(dicer) 등으로 개개의 조각으로 절단하여 도 7(c)에 나타내듯이 실시예 1의 전자 부품이 복수개 얻어진다.

<실시예 8>

도 8은 본 발명의 실시예 8과 관련되는 전자 부품의 제조 방법을 나타내는 도이다. 실시예 8은 실시예 1 및 실시예 2와 관련되는 전자 부품의 제조 방법이다. 도 8(a)에 나타내듯이 땜납을 틀 모양으로 프리폼(preform)한 와셔(350)를 각 디바이스 칩(21)에 끼워 넣는다. 이 경우 모든 디바이스 칩(21)에 와셔(350)를 끼워 넣는 대신에, X방향, Y방향의 어느 방향에도 하나 띄움 되도록 끼워 넣어도 좋다. 그 후의 도 8(b) 및 (c)에 나타내는 공정은 각각 도 7(b) 및 (c)에 나타내는 공정과 같다. 또한 와셔(350)에 대신하여, 격자형으로 배치된 개구를 가지는 땜납 시트를 상기 디바이스 칩(21)에 위치 맞춤한 후에 리플로우 처리하는 것이어도 좋다.

<실시예 9>

도 9는 본 발명의 실시예 9와 관련되는 전자 부품의 제조 방법을 나타내는 도이다. 실시예 9는 도 9(a)에 나타내듯이 실시예 7의 땜납 페이스트(250)에 대신하여 땜납 볼(450)을 이용하는 제조 방법이다. 땜납 볼(450)을 디바이스 칩(21) 사이에 설치하고 리플로우 처리한다. 리플로우(reflow) 처리 후의 패키지 기판(140)을 도 9(b)에 나타낸다. 이 패키지 기판(140)을 다이서(dicer) 등으로 개개의 조각으로 절단한다. 이에 의해 도 9(c)에 나타내듯이 땜납으로 형성된 측부(45)를 가지는 패키지로 디바이스 칩(21)을 봉지한 전자 부품이 복수개 얻어진다. 이 디바이스 칩(21)의 상면에는 땜납으로 형성된 패키지는 설치되어 있지 않다.

<실시예 10>

도 10은 본 발명의 실시예 10과 관련되는 전자 부품의 제조 방법을 나타내는 도이다. 실시예 10은 실시예 3과 관련되는 전자 부품의 제조 방법이다. 도 10(a)에 있어서 땜납 시트(150) 상에 금속층(132)을 중합하고, 이 적층체를 디바이스 칩(21) 상에 위치 결정한다. 그리고 금속층(132)의 상측으로부터 적층체를 가열·가압한다. 이 처리에서는 땜납의 용해에 필요한 온도 한편 패키지의 외형을 형성하는데 필요한 압력이 주어진다. 이에 의해 디바이스 칩(21) 사이의 간극에 충전된 땜납은 패키지측 봉지 패턴(26) 및 도시를 생략하는 칩측 봉지 패턴(27)(실시예 1의 경우)을 접합한다. 이에 의해 도 10(b)에 나타내듯이 디바이스 칩(21)의 측면 및 상면이 땜납에 의해 덮혀지고, 한편 디바이스 칩(21) 상에는 땜납을 통해 설치된 금속층(132)을 가지는 패키지 기판(140)이 형성된다. 그리고 패키지 기판(140)을 다이서(dicer) 등으로 개개의 조각으로 절단함으로써, 도 10(c)에 나타내듯이 실시 예 3의 전자 부품이 복수개 얻어진다. 또한 도 10(a)에 있어서 도 6(a)에 나타내듯이 패키지 기판(140)을 미리 가열하는 것이어도 좋다.

<실시예 11>

도 11은 본 발명의 실시예 11과 관련되는 전자 부품의 제조 방법을 나타내는 도이다. 실시예 11은 실시예 4와 관련되는 전자 부품의 제조 방법이다. 도 11(a)에 있어서 땜납 시트(150) 상에 폴리이미드 등의 수지층(133)을 중합하고, 이 적층체를 디바이스 칩(21) 상에 위치 결정한다. 그리고 수지층(133)의 상측으로부터 적층체를 가열·가압한다. 이 처리에서는 땜납의 용해에 필요한 온도 한편 패키지의 외형을 형성하는데 필요한 압력이 주어진다. 이에 의해 디바이스 칩(21) 사이의 간극에 충전된 땜납은 패키지측 봉지 패턴(26) 및 도시를 생략하는 칩측 봉지 패턴(27)(실시예 1의 경우)을 접합한다. 이에 의해 도 11(b)에 나타내듯이 디바이스 칩(21)의 측면 및 상면이 땜납에 의해 덮혀지고, 한편 디바이스 칩(21) 상에는 땜납을 통해 설치된 수지층(133)을 가지는 패키지 기판(140)이 형성된다. 그리고 패키지 기판(140)을 다이서(dicer) 등으로 개개의 조각으로 절단함으로써, 도 11(c)에 나타내듯이 실시예 4의 전자 부품이 복수개 얻어진다. 또한 도 11(a)에 있어서 도 6(a)에 나타내듯이 패키지 기판(140)을 미리 가열하는 것이어도 좋다.

<실시예 12>

다음에 실시예 1에서 4와 관련되는 전자 부품에 보호막을 설치한 구성을 실시예 12로서 설명한다.

도 15는 도 1에 나타내는 실시예 1에 보호막(34)을 설치한 전자 부품을 나타 낸다. 보호막(34)은 봉지부(25)의 표면 전체를 덮는 것과 동시에, 패키지측 봉지 패턴(26) 및 패키지 기판(23)의 표면을 덮고 있다. 즉, 보호막(34)은 캐비티(28)를 기밀 봉지하고 있다. 보호막(34)은 금속막이나 수지막(절연막)으로 형성할 수가 있다. 금속막의 경우, 전해 도금에 의해 Ni를 10∼20㎛ 석출시키고 보호막(34)을 형성한다. Ni 이외에 Cu 등의 도금막이나 증착막으로 보호막(34)을 형성하는 것도 할 수 있다. 보호막(34)을 설치함으로써 보호막(34)의 내측에 있는 땜납 봉지부(25)가 외력이나 열에 의해 변형해 버리는 것을 방지할 수가 있어 전자 부품의 내열 온도를 개선할 수가 있다. Ni 도금은 땜납을 완전하게 덮어 가리기 때문에 땜납의 융점 이상의 리플로우 프로파일(profile)에서도 전자 부품의 기능과 외관이 손상을 받는 일이 없다. 보호막(34)을 형성하는 수지로서는 예를 들면 에폭시 수지 등을 이용할 수가 있다. 에폭시 수지를 스프레이 등으로 도포함으로써 보호막(34)을 형성할 수가 있다.

도 16은 도 2에 나타내는 실시예 2로 보호막(34)을 설치한 전자 부품을 나타낸다. 도 16에 나타내는 보호막(34)의 구성 및 작용은 도 15에 나타내는 보호막(34)의 구성 및 작용과 같다.

도 17은 도 3에 나타내는 실시예 3으로 보호막(34)을 설치한 전자 부품을 나타낸다. 보호막(34)은 땜납 봉지부(25), 금속층(32), 패키지측 봉지 패턴(26) 및 패키지 기판(23)을 덮도록 설치되어 있다. 도 17에 나타내는 보호막(34)의 구성 및 작용은 도 15에 나타내는 보호막(34)의 구성 및 작용과 같다.

도 18은 도 4에 나타내는 실시예 4로 보호막(34)을 설치한 전자 부품을 나타 낸다. 보호막(34)은 땜납 봉지부(25), 수지층(33), 패키지측 봉지 패턴(26) 및 패키지 기판(23)을 덮도록 설치되어 있다. 도 18에 나타내는 보호막(34)의 구성 및 작용은 도 15에 나타내는 보호막(34)의 구성 및 작용과 같다.

도 19는 도 17에 나타내는 전자 부품의 제조 방법을 나타내는 도이다. 도 19(a) 및(b)은 각각 전술한 도 5(a) 및(b)에 나타내는 공정과 같다. 다음에 도 19(c)에 나타내듯이 서로 이웃이 되는 디바이스 칩(21) 사이의 땜납에 홈(39)을 형성한다. 다음에 도 19(c)에 나타내듯이 보호막(34)을 형성한다. 그리고, 도 5(c)에 나타내는 공정과 마찬가지로 하여 다이서(dicer) 등으로 패키지 기판(140)을 개개의 조각에 절단한다(도 19(d)). 이와 같이 하여 도 17에 나타내는 전자 부품을 한 번에 복수개 제조할 수가 있는 홈(39)의 형성은, 도 17에 나타내는 전자 부품의 제조 이외 도 15 및 도 16에 나타내는 전자 부품의 제조에 있어서도 도 17에 나타내는 구성과 마찬가지로 이용할 수가 있다.

<실시예 13>

도 20은 실시예 13과 관련되는 전자 부품을 나타내는 도이다. 이 전자 부품은 도 3에 나타내는 전자 부품의 변형예이다. 도 20에 나타내듯이 땜납 봉지부(25)의 내부에 금속 볼(35)을 혼재시키고 있다. 도 20의 구성에서는 땜납 봉지부(25)는 패키지의 측부를 형성 하고 있고 금속 볼(35)은 땜납 봉지부(25)의 땜납으로 덮혀져 있다. 금속 볼(35)은 예를 들면 직경 0.15㎜의 Cu볼이다. Cu의 표면에는 Sn 도금을 실시하고 땜납재는 예를 들면 Sn-Ag이다. 금속 볼(35)의 계면에서는 Sn-Cu계의 화합물이 생성되어 고융점의 층으로 되어 있고, 금속 볼(35)을 사용하지 않는 경우보다 내열성이 향상한다. Cu볼에 대신하여 Ni볼을 이용하는 경우에서도 Cu볼과 같은 작용 효과를 얻을 수 있는 것이 확인되어 있다. 금속 볼(35)의 사용은 땜납의 체적을 줄이는 효과도 있고, Au-Sn 땜납 등의 고가의 땜납 재료를 사용할 때에는 비용 절감의 효과도 크다.

도 21은 금속 볼(35)에 대신하여 금속 테두리(36)를 이용한 구성의 전자 부품을 나타낸다. 금속 테두리(36)는 땜납 봉지부(25)의 땜납으로 덮혀져 있다. 금속 테두리(36)는 패키지측 봉지 패턴(26) 상에 위치 결정되어 있다. 금속 테두리(36)는 디바이스 칩(21)을 둘러싸도록 형성되어 있다. 금속 테두리(36)는 땜납이 친숙하기 쉬운 재료(예를 들면 코바르재)를 사용하는 것이 바람직하다. 땜납이 친숙하기 어려운 재료를 사용하고 표면 처리를 하여도 좋다. 금속 테두리(36)는 금속 볼(35)과 같은 작용 효과를 가져온다.

금속 볼(35)과 금속 테두리(36)는 도 3에 나타내는 구성에 적용하는 경우뿐만 아니라, 도 1, 도 2 및 도 4에 나타내는 전자 부품이나 도 15∼도 18에 나타내는 전자 부품에도 적용할 수가 있다.

도 22는 도 21에 나타내는 전자 부품의 제조 방법을 나타내는 도이다. 도 22(a)에 나타내듯이 복수 칩 취출용의 패키지 기판(140)에는 관통 구멍(37)이 형성되어 있다. 관통 구멍(37)은 서로 이웃이 되는 디바이스 칩(21) 사이에 1개 또는 복수개 형성되어 있다. 관통 구멍(37)은 땜납 시트(150)를 금속층(132)과 함께 디바이스 칩(21) 상으로부터 공급하고 가열·가압할 때 잉여인 기체를 외부에 배출하기 쉽게 하는 작용을 가진다. 그 후 도 22(b)에 나타내듯이 다이서(dicer) 등으로 개개의 조각으로 절단하여 도 22(c)에 나타내는 전자 부품이 복수개 동시에 얻어진다. 관통 구멍(37)을 설치함으로써 외형 사이즈 1.4㎜×1.0㎜의 전자 부품의 수율을 큰 폭으로 개선할 수 있는 것을 확인할 수 있다.

이상, 본 발명의 실시예를 설명하였다. 본 발명은 상기 실시예로 한정되지 않고 그 외의 실시예나 변형예를 포함하는 것이다.

본 발명은 이러한 문제점을 해결하고, 소형, 박형, 염가이며 한편 접합의 신뢰성이 높은 전자 부품 및 그 제조 방법을 제공할 수가 있다.

Claims

절연물질로 이루어지는 패키지 기판과,

상기 패키지 기판에 플립칩(flip-chip) 실장된 디바이스 칩(device chip)과,

상기 디바이스 칩을 봉지하는 봉지부를 가지고,

상기 봉지부는 땜납으로 형성된 측부를 가지는 것을 특징으로 하는 전자 부품.
제1항에 있어서, 상기 봉지부는,

상기 측부를 포함하는 전체가 땜납으로 형성되어 있는 것을 특징으로 하는 전자 부품.
제1항에 있어서, 상기 전자 부품은,

상기 봉지부 상에 설치된 금속층을 가지는 것을 특징으로 하는 전자 부품.
제1항에 있어서, 상기 전자 부품은,

상기 봉지부 상에 설치된 수지층을 가지는 것을 특징으로 하는 전자 부품.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 땜납으로 형성된 측부는,

캐비티(cavity)를 형성하고,

상기 캐비티 내에 상기 디바이스 칩이 실장되어 있는 것을 특징으로 하는 전자 부품.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 패키지 기판의 주변부와 상기 디바이스 칩의 주변부에 각각 제1 및 제2 금속 패턴을 가지고,

상기 제2 금속 패턴은 상기 제1 금속 패턴의 일부와 중첩하고 있고,

상기 땜납으로 형성된 측부는 상기 제1 및 제2 금속 패턴에 접하고 있는 것을 특징으로 하는 부품.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 패키지 기판의 주변부에 금속 패턴을 가지고,

상기 땜납으로 형성된 측부는 상기 금속 패턴에 접하고 있는 것을 특징으로 하는 전자 부품.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 전자 부품은,

상기 봉지부를 덮는 보호막을 가지는 전자 부품.
제3항 또는 제4항에 있어서, 상기 전자 부품은,

상기 봉지부 및 상기 금속층과 수지층의 어느 한쪽을 덮는 보호막을 가지는 전자 부품.
제8항 또는 제9항에 있어서, 상기 보호막은,

금속막 또는 수지막의 어느 하나인 것을 특징으로 하는 전자 부품.
제1항 내지 제10항 중 어느 한 항에 있어서, 상기 땜납으로 형성된 측부는,

당해 땜납으로 덮혀진 금속 볼을 포함하는 것을 특징으로 하는 전자 부품.
제1항 내지 제10항 중 어느 한 항에 있어서, 상기 땜납으로 형성된 측부는,

당해 땜납으로 덮혀진 금속 틀을 포함하는 것을 특징으로 하는 전자 부품.
패키지 기판에 디바이스 칩을 플립칩 실장하는 제1 공정과,

땜납을 상기 패키지 기판과 디바이스 칩의 적어도 한쪽에 공급하고 가열함으로써 땜납을 용해시키고,

측부가 땜납으로 형성되는 봉지부를 형성하는 제2 공정을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항에 있어서, 상기 제2 공정은,

땜납 시트를 상기 디바이스 칩 상에 공급하고,

상기 땜납 시트를 가열하고 가압하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항에 있어서, 상기 제2 공정은,

상기 패키지 기판을 미리 가열해 두고,

땜납 시트를 상기 디바이스 칩 상에 공급하여 상기 땜납 시트를 가압하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항에 있어서, 상기 제2 공정은,

땜납 시트를 상기 디바이스 칩 상에 공급한 후에 리플로우(reflow) 처리하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항에 있어서, 상기 제2 공정은,

땜납 페이스트(paste)를 상기 패키지 기판 상에 도포한 후에 리플로우 처리하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항에 있어서, 상기 제2 공정은,

와셔형(washer type)의 땜납을 디바이스 칩의 주위에 공급한 후에 리플로우 처리하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항에 있어서, 상기 제2 공정은,

격자형으로 배치된 개구를 가지는 땜납 시트를 상기 디바이스 칩에 위치 맞춤한 후에 리플로우 처리하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항에 있어서, 상기 제2 공정은,

땜납 볼을 상기 디바이스 칩의 주위에 공급한 후에 리플로우 처리하는 것을 특징으로 하는 전자 부품의 제조 방법.
제13항 내지 제20항 중 어느 한 항에 있어서, 상기 제1 공정은,

복수의 디바이스 칩을 상기 패키지 기판에 플립칩 실장하는 공정을 포함하고,

상기 제조 방법은 상기 제2 공정의 전에 상기 패키지 기판의 절단 예정부에 관통 구멍을 형성하는 제3 공정을 포함하는 것을 특징으로 전자 부품의 제조 방법.
제13항 내지 제20항 중 어느 한 항에 있어서, 상기 제1 공정은,

복수의 디바이스 칩을 상기 패키지 기판에 플립칩 실장하는 공정을 포함하고,

상기 제조 방법은 상기 제2 공정의 후에 서로 이웃이 되는 디바이스 칩 사이에 형성되어 있는 땜납에 홈을 형성하고,

그 후 상기 패키지 기판에 보호막을 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.