KR101460401B1 - 모듈 및 모듈 제조 방법 - Google Patents

모듈 및 모듈 제조 방법 Download PDF

Info

Publication number
KR101460401B1
KR101460401B1 KR1020120055396A KR20120055396A KR101460401B1 KR 101460401 B1 KR101460401 B1 KR 101460401B1 KR 1020120055396 A KR1020120055396 A KR 1020120055396A KR 20120055396 A KR20120055396 A KR 20120055396A KR 101460401 B1 KR101460401 B1 KR 101460401B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
module
frame
filter
cavity
Prior art date
Application number
KR1020120055396A
Other languages
English (en)
Other versions
KR20120132387A (ko
Inventor
츠 양 힌
다니엘 케럴
울리히 크럼베인
스테판 마텐스
벵 케 시
호스트 테우스
헬무트 비에소르케
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20120132387A publication Critical patent/KR20120132387A/ko
Application granted granted Critical
Publication of KR101460401B1 publication Critical patent/KR101460401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

모듈 및 모듈 제조 방법이 개시된다. 모듈의 실시예는 제 1 반도체 디바이스와, 제 1 반도체 디바이스 상에 배열되고, 캐비티를 포함하는 프레임과, 프레임 상에 배열되고, 캐비티를 밀봉하는 제 2 반도체 디바이스를 포함한다.

Description

모듈 및 모듈 제조 방법{MODULE AND METHOD OF MANUFACTURING A MODULE}
본 발명은 일반적으로 모듈 및 모듈 제조 방법에 관한 것이다.
전자 부품 패키징은 일반적으로 반도체 디바이스 제조의 최종 스테이지이다. 전자 부품은 개별 보호 패키지 내에 합체되고, 하이브리드 또는 다중 부품 모듈 내에 다른 부품과 함께 실장되고 또는 인쇄 회로 기판(PCB) 상에 직접 접속된다.
본 발명의 실시예에 따르면, 모듈은 제 1 반도체 디바이스와, 제 1 반도체 디바이스 상에 배열되고, 캐비티를 포함하는 프레임과, 프레임 상에 배열되고, 캐비티를 밀봉하는 제 2 반도체 디바이스를 포함한다.
본 발명의 실시예에 따르면, 제조 방법은 캐비티를 포함하는 프레임을 무선 주파수(RF) 필터에 부착하는 단계와, 반도체 디바이스를 프레임에 부착함으로써 캐비티를 밀봉하는 단계를 포함한다.
본 발명의 실시예에 따르면, 모듈은 지지 기판에 범프 본딩된 제 1 반도체 디바이스 및 지지 기판에 범프 본딩된 제 2 반도체 디바이스를 포함한다. 모듈은 제 1 반도체 디바이스와 제 2 반도체 디바이스 사이에 배열된 캐비티를 포함하는 프레임을 추가로 포함한다.
본 발명 및 그 장점의 더 완전한 이해를 위해, 이제 첨부 도면과 관련하여 취한 이하의 설명을 참조한다.
도 1a 내지 도 1c는 통상의 무선 주파수(RF) 필터 자립형 디바이스의 단면도 및 평면도.
도 2a 내지 도 2b는 통상의 무선 주파수(RF) 모듈의 평면도.
도 3a 내지 도 3e는 무선 주파수(RF) 모듈의 실시예의 단면도.
본 발명의 실시예의 구성 및 사용이 이하에 설명된다. 그러나, 본 발명은 광범위한 특정 환경에서 실시될 수 있는 다수의 적용 가능한 발명적 개념을 제공한다는 것이 이해되어야 한다. 설명된 특정 실시예는 본 발명을 구성하고 사용하는 특정 방식의 예시일 뿐이고, 본 발명의 범주를 한정하는 것은 아니다.
본 발명은 특정 환경, 즉 무선 주파수 모듈에서 실시예에 대해 설명될 것이다. 그러나, 본 발명은 또한 다른 모듈에 적용될 수 있다.
도 1a 내지 도 1c는 통상의 무선 주파수(RF) 필터 자립형 디바이스(100)를 도시한다. RF 필터(102)는 리드프레임(104) 상에 배열된다. RF 필터(102)는 RF 필터(102) 상에 배열된 캐비티(107)를 갖는 프레임(106)을 포함한다. 캐비티(107)는 덮개(110)로 커버된다. 덮개(110)는 반도체 재료 또는 금속과 같은 기계적으로 강성 재료일 수 있다. RF 필터(102)는 와이어본드(112)를 경유하여 리드프레임(104)에 전기적으로 접속된다.
도 2a 및 도 2b는 통상의 무선 주파수(RF) 모듈(200)의 평면도를 도시한다. RF 모듈(200)은 2개의 SAW 필터(202) 및 덮개(206) 조립 전에(도 2a) 그리고 덮개(206)의 배치 후에(도 2b) 얇은 소형 비-리드 패키지(TSNP) 리드프레임 상의 저노이즈 증폭기(LNA)(204)를 포함한다. RF 필터(202) 및 LNA(204)는 TSNP 리드 프레임 상에 나란히 배열된다. 유기 커버(205)를 포함하는 프레임이 각각의 SAW 필터(202) 상에 배열된다. 덮개(206)가 각각의 유기 커버(205) 상에 배치된다. 무선 주파수(RF) 모듈(200)은 LNA(204) 및 SAW 필터(202)의 그 나란한 배열에 기인하여 큰 리드프레임 영역을 포함한다.
본 발명의 실시예는 RF 필터 상에 배열된 반도체 디바이스를 포함하는 모듈을 제공한다. 다른 실시예는 제 1 반도체 디바이스를 RF 필터에 직접 접속함으로써 반도체 디바이스와 RF 필터 사이에 짧은 전기 접속을 제공할 수 있다.
본 발명의 실시예의 장점은 보드 공간, 모듈 풋프린트 또는 패키지 크기를 절약하는 것이다. 모듈의 크기는 실질적으로 감소되고 반면에 모듈의 높이는 증가되지 않거나 또는 단지 약간 증가된다. 다른 장점은 반도체 디바이스가 프레임/보호 캐비티의 기계적 안정성을 증가시킬 수 있다는 것이다. 반도체 디바이스는 통상의 덮개보다 강성의 재료 특성을 가질 수 있다. 또 다른 장점은 RF 필터와 반도체 디바이스 사이의 짧은 와이어 거리에 의해 제공될 수 있다. 예를 들어, 더 짧은 와이어 길이는 누화에 덜 민감하고, 더 제어 가능한 임피던스를 제공하고, 전자 자기 간섭(EMI)에 덜 민감하고, 적은 EMI를 생성하고, 그리고/또는 전송된 신호 내에 적은 지연을 도입할 수 있다.
표면 탄성파(SAW) 필터, 벌크 탄성파(BAW) 필터 또는 박막 벌크 음향 공진기(FBAR) 필터와 같은 무선 주파수 필터는 공진기 캐비티를 갖는 패키지를 필요로 한다. 이들 공진기 캐비티는 음향적 능동 영역 상에 자유 표면을 허용한다. 동시에, 캐비티를 형성하는 프레임 재료는 반도체 제조 환경과 호환성이 있을 수 있다. 통상적으로, 패키지 내의 캐비티는 금속, 세라믹 또는 실리콘 덮개에 의해 밀봉될 수도 있다.
도 3a는 모듈(300)의 제 1 실시예의 단면도를 도시하고 있다. 모듈(300)은 지지 기판(302), 제 1 반도체 디바이스(304), 캐비티(307)를 포함하는 프레임(306) 및 제 2 반도체 디바이스(308)를 포함한다. 제 1 반도체 디바이스(304) 및 제 2 반도체 디바이스(308)는 와이어(310)로 지지 기판(302)에 전기적으로 접속될 수 있다.
지지 기판(302)은 예를 들어 리드프레임, 글래스 코어 기반 기판 또는 인쇄 회로 기판(PCB)일 수 있다. 지지 기판(302)은 니켈(Ni) 또는 구리(Cu)와 같은 전도성 재료를 포함할 수 있다. 지지 기판(302)은 몇몇 실시예에서 은(Ag) 또는 금(Au)으로 도금될 수 있고, 또는 다른 실시예에서 팔라듐/금(Pd/Au)과 같은 금속층으로 도금될 수 있다. 대안적으로, 지지 기판(302)은 파이버 글래스 및 에폭시 수지를 갖는 프리프레그 코어 기판으로 구성된 글래스 캐리어 또는 PCB 기판일 수 있다. 지지 기판(302)은 전술된 전도성 재료로부터 또는 니켈(Ni) 또는 알루미늄(Al)과 같은 다른 전도성 재료로부터 금속화된 접촉 패드를 포함할 수 있다.
제 1 반도체 디바이스(304)는 표면 탄성파(SAW) 필터, 벌크 탄성파(BAW) 필터 또는 박막 벌크 음향 공진기(FBAR) 필터와 같은 무선 주파수(RF) 필터일 수 있다. 대안적으로, 제 1 반도체 디바이스(304)는 다른 필터, 공진기, 발진기, 변압기, 센서 또는 보호될 필요가 있는 영역을 갖는 디바이스일 수 있다. 제 1 반도체 디바이스(304)는 복수의 필터 및/또는 다른 디바이스를 포함할 수 있다. 예를 들어, 제 1 반도체 디바이스(304)는 2개 이상의 SAW 필터 또는 2개 이상의 BAW 필터를 포함할 수 있다. 대안적으로, 제 1 반도체 디바이스(304)는 BAW 필터 및 SAW 필터 또는 센서 및 필터와 같은 2개 이상의 상이한 유형의 디바이스를 포함할 수 있다.
제 1 반도체 디바이스(304)는 신호를 수신하고, 신호를 필터링하고, 신호를 변환하거나 신호를 제공하도록 구성될 수 있다. 예를 들어, 반도체 디바이스(304)는 특정 범위의 신호의 주파수를 통과시키고, 신호의 고주파수를 통과시키고 또는 신호의 저주파수를 통과시키도록 구성될 수 있다.
SAW 디바이스는 일반적으로 압전 및/또는 초전 기판 상에 제작된다. SAW 디바이스는 예를 들어 석영, 리튬 니오베이트, 리튬 탄탈레이트, 란탄 갈륨 실리케이트와 같은 재료의 압전 효과를 이용함으로써 음파를 전기 신호로 변환하고 전기 신호를 음파로 변환하는데 사용된다. SAW 디바이스는 통상적으로 최대 약 3 GHz의 주파수에서 동작한다.
BAW 디바이스는 일반적으로 실리콘 기판 상에 제작된다. BAW 디바이스는 하프-래더(half-ladder), 풀-래더(full-ladder), 격자 또는 적층형 토폴로지 공진기를 구현할 수 있다. 예를 들어, BAW 디바이스는 공진기의 네트워크로부터 형성될 수 있다. 디바이스는 다른 특정 주파수는 수신되고 전송될 수 있게 하면서 원하지 않는 주파수는 전송되는 것을 방지하도록 설계될 수 있다. BAW 필터는 통상적으로 대략 2 GHz로부터 대략 16 GHz까지의 주파수에서 동작하고, 등가 SAW 필터보다 작거나 얇을 수 있다.
FBAR 디바이스는 일반적으로 2개의 전극 사이에 개재되고 주위 매체로부터 음향적으로 격리된 압전 재료를 포함할 수 있다. FBAR 디바이스는 수 마이크로미터로부터 수십 마이크로미터의 범위의 두께를 갖는 압전 필름으로부터 제조될 수 있다. 디바이스는 약 100 MHz 내지 약 10 GHz의 주파수 범위에서 공진할 수 있다. 알루미늄 니트라이드 및 아연 산화물이 FBAR에 사용된 2개의 통상의 압전 재료이다.
제 1 반도체 디바이스(304)는 보호되어야 하는 표면 상의 영역을 포함한다. 예를 들어, SAW, BAW 또는 FBAR의 공진기 또는 디바이스 회로의 능동 영역과 같은 영역은 이러한 것이 음파를 감소시키거나 필터의 작동 주파수를 변경시킬 수 있기 때문에 접촉되어서는 안된다. 영역 상의 보호 캐비티(307)를 갖는 프레임(306)은 보호를 제공할 수 있다. 예를 들어, 프레임(306)은 영역을 에워쌀 수 있다. 프레임(306)/보호 캐비티(307)는 오염(예를 들어, 입자), 기계적 손상(예를 들어, 스크래칭), 환경적 영향(예를 들어, 습도) 또는 클램핑으로부터 영역을 보호한다. 보호 캐비티(307)는 하나의 대형 캐비티일 수 있고 또는 복수의 소형 캐비티일 수 있다. 예를 들어, 제 1 반도체 디바이스(304)는 2개의 필터를 포함할 수 있고, 하나의 대형 보호 캐비티를 포함할 수 있거나 2개의 더 소형 캐비티를 포함할 수 있다.
프레임(306)은 에폭시 수지, 폴리이미드, 마이크로켐(MicroChem)에 의해 제조된 SU-8™ 또는 다른 폴리머와 같은 유기 재료로부터 제조될 수 있다. 대안적으로, 프레임(306)은 세라믹 또는 금속으로부터 제조될 수 있다. 일 예에서, 프레임(306)은 보호 캐비티(307)를 완전히 캡슐화한다. 다른 예에서, 보호 캐비티(307)의 상부면은 커버되지 않거나 프레임(306)에 의해 단지 부분적으로 커버된다. 보호 캐비티(307)는 예를 들어 직사각형, 타원형 또는 원형일 수 있다.
제 2 반도체 디바이스(308)는 프레임(306)의 상부에 위치될 수 있고, 보호 캐비티(307)를 커버할 수 있다. 일 실시예에서, 보호 캐비티(307)는 밀폐 밀봉될 수 있다. 프레임(306) 및/또는 제 2 반도체 디바이스(308)는 몰딩 유동으로부터 보호 캐비티(307)를 보호하고 밀봉할 수 있다. 제 2 반도체 디바이스(308)가 프레임(306)의 상부에 위치되지 않으면, 보호 캐비티(307)의 프레임(306)이 높은 성형 압력에 기인하여 붕괴될 수도 있다는 것이 주목되어야 한다. 다른 실시예에서, 보호 캐비티(307)는 밀봉되지만 밀폐 밀봉되지는 않는다.
제 2 반도체 디바이스(308)는 다이 부착 포일(312), 에폭시 접착제의 층(312), 절연 폴리이미드(312) 등을 사용하여 프레임에 부착될 수 있다.
제 2 반도체 디바이스(308)는 개별 또는 자립식 디바이스 또는 집적 회로일 수 있다. 예를 들어, 제 2 반도체 디바이스(308)는 전력 증폭기, 저노이즈 증폭기(LNA) 또는 스위치일 수 있다. 대안적으로, 제 2 반도체 디바이스(308)는 이들 디바이스 및/또는 트랜지스터 또는 캐패시터의 조합을 포함할 수 있다.
제 2 반도체 디바이스(308)는 신호를 프로세싱하고, 신호를 증폭하고, 신호를 스위칭하거나 신호를 전송하도록 구성될 수 있다. 예를 들어, 반도체 디바이스(308)는 특정 주파수 범위에서 신호를 증폭하고, 고주파수를 갖는 신호를 증폭하거나 저주파수를 갖는 신호를 증폭하도록 구성될 수 있다.
제 1 반도체 디바이스(304)는 지지 기판(302)에 다이 본딩될 수 있다. 일 실시예에서, 제 1 반도체 디바이스(304)와 지지 기판(302) 사이의 접속은 비전도성 본드일 수 있다. 예를 들어, 비전도성 본드는 에폭시 접착제 또는 절연성 폴리이미드를 사용하여 형성될 수 있다. 대안적으로, 제 1 반도체 디바이스(304)는 다이 부착 포일을 사용하여 지지 기판(302)에 부착된다. 일 실시예에서, 제 1 반도체 디바이스(304)와 지지 기판(302) 사이의 접속은 전도성 본드일 수 있다. 전도성 본드는 금/주석 유텍틱(eutectic), 구리/주석 금속층, 금속 충전 에폭시 또는 전도성 폴리이미드를 사용하여 형성될 수 있다.
제 2 반도체 디바이스(308)는 프레임(306)에 부착될 수 있다. 예를 들어, 제 2 반도체 디바이스(308)는 캐비티(307)가 밀봉되도록 프레임(306)에 다이 본딩될 수 있다. 제 2 반도체 디바이스(308)는 다이 부착 포일, 에폭시 접착제 또는 절연성 폴리이미드와 같은 비전도성 본드를 경유하여 프레임(306)에 접속될 수 있다.
제 1 반도체 디바이스(304) 및 제 2 반도체 디바이스(308)는 이어서 와이어(310)를 사용하여 지지 기판(302)에 와이어 본딩될 수 있다. 와이어(310)는 지지 기판(302)에 직접 또는 지지 기판(302)의 상부면 상에 배열된 본딩 패드에 본딩될 수 있다. 와이어(310)는 제 1 반도체 디바이스(304)의 본딩 패드에 먼저 본딩될 수 있고, 이어서 지지 기판(302)에 걸칠 수 있고 이어서 클립될 수 있다. 대안적으로, 와이어(310)는 와이어의 단부에 볼을 형성함으로써 지지 기판(302) 또는 본딩 패드에 본딩될 수 있다. 와이어(310)의 단부는 지지 기판(302) 또는 본딩 패드에 온도 버짓(temperature budget) 하에서 초음파 가압된다. 이 프로세스는 제 1 반도체 디바이스(304)의 모든 본딩 패드에 대해 그리고 제 2 반도체 디바이스(308)의 모든 본딩 패드에 대해 반복된다. 와이어-본딩을 위한 적합한 재료는 구리(Cu), 금(Au) 또는 알루미늄(Al)일 수 있다.
일 실시예에서, 제 1 반도체 디바이스(304)는 제 2 반도체 디바이스(308)가 제 1 반도체 디바이스(304)의 프레임(306)에 부착되기 전에 지지 기판(302)에 본딩될 수 있다. 이는 도 3b에 도시된다. 제 2 반도체 디바이스(308)는 제 1 반도체 디바이스(304)와 크기가 동일하거나 더 클 수 있다. 제 2 반도체 디바이스(308)는 제 1 반도체 디바이스(304)의 와이어-본딩이 수행된 후에 프레임(306)에 부착된다. 제 2 반도체 디바이스(308)를 부착한 후에, 디바이스(308)는 단지 이어서 지지 기판(302)에만 와이어 본딩된다.
도 3c는 제 2 반도체 디바이스(308)가 제 1 반도체 디바이스(304)에 직접 본딩되는 모듈(300)의 실시예를 도시한다. 예를 들어, 와이어(310)는 제 1 반도체 디바이스(304)의 제 1 본딩 패드로부터 제 2 반도체 디바이스(308)의 제 2 본딩 패드에 본딩된다. 무선 주파수 용례에서, 2개의 반도체 디바이스(304, 308) 사이의 더 짧은 전기 와이어 거리는 모듈의 향상된 또는 우수한 성능을 제공할 수 있다.
더욱이, 도 3c로부터 볼 수 있는 바와 같이, 제 2 반도체 디바이스(308)는 보호 캐비티(307)를 완전히 캡슐화하는 프레임(306) 상에 배치된다. 모든 실시예에서, 프레임(306)은 보호 캐비티(307)를 완전히 캡슐화하거나 캡슐화하지 않을 수도 있다.
모듈(300)은 수지 또는 플라스틱과 같은 성형 화합물을 사용하여 패키징될 수 있다. 예를 들어, 주조 재료가 제 1 반도체 디바이스(304), 제 2 반도체 디바이스(308), 프레임(306) 및 지지 기판(302), 예를 들어 리드프레임, 글래스 코어 기반 기판 또는 인쇄 회로 기판(PCB)의 적어도 일부를 패키징할 수 있다.
도 3d 및 도 3e는 모듈(320)의 다른 실시예를 도시한다. 제 1 반도체 디바이스(324) 및 제 2 반도체 디바이스(328)는 지지 기판(322)에 납땜될 수 있다. 도 3d에서, 더 소형의 제 1 반도체 디바이스(324)는 도 3a에 대해 전술된 바와 같이 자립형 디바이스 또는 집적 회로일 수 있다. 더 대형의 제 2 반도체 디바이스(328)는 필터(SAW, BAW, FBAR), 공진기, 발진기, 변압기, 센서, 보호되어야 하는 영역을 갖는 디바이스 또는 이들의 조합일 수 있다.
대조적으로, 도 3e에서, 더 소형의 제 1 반도체 디바이스(324)는 필터(SAW, BAW, FBAR), 공진기, 발진기, 변압기, 센서, 보호될 필요가 있는 영역을 갖는 디바이스 또는 이들의 조합일 수 있다. 더 대형의 제 2 반도체 디바이스(328)는 자립형 디바이스 또는 집적 회로일 수 있다.
제 1 반도체 디바이스(324)는 플립-칩 기술을 사용하여 지지 기판(322)에 납땜될 수 있다. 땜납 범프 또는 필라 범프(330)는 제 1 반도체 디바이스(324)를 지지 기판(322)에 전기적으로 접속하는데 사용된다. 일 실시예에서, 리플로우 가능한 땜납 범프(330)는 주석(Sn), 납(Pb), 안티몬(Sb), 비스무스(Bi), 은(Bg), 구리(Cu) 또는 이들의 조합과 같은 금속을 포함할 수 있다. 대안적으로, 리플로우 가능한 땜납은 주석(Sn) 또는 은/주석(SnAg)으로 본질적으로 이루어진다. 일 실시예에서, 필라 범프(330)는 리플로우 가능한 땜납 범프의 재료를 포함하는 땜납 상부를 갖는 구리(Cu)를 포함할 수 있다.
땜납 범프 또는 필라 범프(330)가 제 1 반도체 디바이스(324) 상에 배치되거나 형성될 수 있다. 제 1 반도체 디바이스(324)는 이어서 플립되고 범프(330)가 지지 기판(322)의 접촉 패드(332)와 접촉하게 된다. 플럭스가 인가되거나 인가되지 않을 수도 있다. 제 1 반도체 디바이스(324) 및 지지 기판(322)은 리플로우 오븐에 투입되고 여기서 장치는 용융 온도를 초과하여 가열되고 범프 또는 범프의 상부가 용융되어 접점을 형성한다. 대안적으로, 접점은 지지 기판(322)의 가열된 접촉 패드(332) 상에 필라 범프(330)를 가압함으로써 형성될 수 있다. 필라 범프의 땜납 상부는 용융되어 필라 재료 및 지지 기판(322)/접촉 패드(332) 재료와의 합금을 형성한다.
일 실시예에서, 접점의 합금은 접촉 패드(332) 위에 형성된 2원 주석/은(Sn/Ag) 합금층 및 2원 주석/은(Sn/Ag) 합금층 위의 필라 범프의 팁 아래에 또는 주위에 형성된 2원 구리/주석(Cu/Sn) 합금층일 수 있다. 3원 구리/주석/은(Cu/Sn/Ag) 합금층이 2원 주석/은(Sn/Ag) 합금층과 2원 구리/주석(Cu/Sn) 합금층 사이에 형성될 수 있다.
또 다른 실시예에서, 접점의 합금은 접촉 패드(332) 위에 형성된 2원 주석/금(Sn/Au) 합금층 및 2원 주석/금(Sn/Au) 합금층 위의 필라 범프의 팁 아래에 또는 주위에 형성된 2원 구리/주석(Cu/Sn) 합금층일 수 있다. 일 실시예에서, 3원 구리/주석/금(Cu/Sn/Au) 합금층이 2원 주석/금(Sn/Au) 합금층과 2원 구리/주석(Cu/Sn) 합금층 사이에 형성될 수 있다.
또 다른 실시예에서, 접점의 합금은 2개의 2원 구리/주석(Cu/Sn) 합금층일 수 있다.
보호 캐비티(327)를 포함하는 프레임(326)은 제 1 반도체 디바이스(324)가 RF 필터이면 제 1 반도체 디바이스(324) 상에 형성되고, 제 2 반도체 디바이스(328)가 RF 필터이면 제 2 반도체 디바이스(328) 상에 형성된다. 프레임(326)은 보호 캐비티(327)를 완전히 캡슐화하거나 캡슐화하지 않을 수도 있다. 다이 부착 포일이 제 1 반도체 디바이스(324) 또는 제 2 반도체 디바이스(328)를 프레임(326)에 접속하는데 사용될 수 있다.
제 2 반도체 디바이스(328)는 이어서 플립-칩 기술을 사용하여 지지 기판(322)에 납땜될 수 있다. 땜납 범프 또는 필라 범프(334)가 지지 기판(322)의 접촉 패드(336)에 제 2 반도체 디바이스(328)를 전기적으로 접속하는데 사용될 수 있다. 제 2 반도체 디바이스(328)와 접촉 패드(336) 사이에 형성된 접점은 제 1 반도체 디바이스(324)와 접촉 패드(332) 사이에서와 동일할 수 있고 또는 상이할 수도 있다. 예를 들어, 제 1 접점 및 제 2 접점은 모두 땜납 범프, 모두 필라 범프 또는 필라 범프와 땜납 범프의 조합일 수 있다.
제 2 반도체 디바이스(328)는 보호 캐비티(327)를 밀봉할 수 있다. 밀봉은 밀폐 밀봉일 수도 있고 또는 아닐 수도 있다. 일 실시예에서, 액체 땜납의 인력은 제 2 반도체 디바이스(328)를 아래로 잡아당겨 프레임(326) 상에 제 2 반도체 디바이스(328)를 가압하여 보호 캐비티(327)를 밀봉한다.
모듈(320)은 마지막으로 수지 또는 플라스틱과 같은 성형 화합물을 사용하여 패키징될 수 있다. 예를 들어, 주조 재료가 제 1 반도체 디바이스(324), 제 2 반도체 디바이스(328), 프레임(326) 및 지지 기판(322), 예를 들어 리드프레임, 글래스 코어 기반 기판 또는 인쇄 회로 기판(PCB)의 적어도 일부를 패키징할 수 있다. 제 1 반도체 디바이스(324) 및 제 2 반도체 디바이스(328)는 동시에 또는 상이한 시간에 지지 기판(322)에 납땜될 수 있다는 것이 주목된다.
본 발명 및 그 장점이 상세히 설명되었지만, 다양한 변경, 치환 및 수정이 첨부된 청구범위에 의해 규정된 바와 같은 본 발명의 사상 및 범주로부터 벗어나지 않고 여기서 이루어질 수 있다는 것이 이해되어야 한다.
더욱이, 본 출원의 범주는 본 명세서에 설명된 프로세스, 기계, 제조, 물질의 조성, 수단, 방법 및 단계의 특정 실시예에 한정되도록 의도되는 것은 아니다. 당 기술 분야의 숙련자는, 본 명세서에 설명된 대응 실시예와 실질적으로 동일한 기능을 수행하거나 동일한 결과를 성취하는 현존하는 또는 이후에 개발될 프로세스, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계가 본 발명에 따라 이용될 수 있다는 것을 본 발명의 개시 내용으로부터 즉시 이해할 수 있을 것이다. 따라서, 첨부된 청구범위는 이러한 프로세스, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계를 이들의 범주 내에 포함하도록 의도된다.
100: 디바이스 102: RF 필터
104: 리드 프레임 106: 프레임
107: 캐비티 110: 덮개
112: 와이어본드 200: 무선 주파수(RF) 모듈
202: SAW 필터 204: 저노이즈(LNA) 증폭기
206: 덮개 300: 모듈
302: 지지 기판 304: 제 1 반도체 디바이스
306: 프레임 307: 캐비티
308: 제 2 반도체 디바이스 310: 와이어
324: 능동 디바이스 328: RF 필터

Claims (23)

  1. 제 1 반도체 디바이스와,
    상기 제 1 반도체 디바이스 상에 배열되고, 캐비티를 포함하는 프레임과,
    상기 프레임 상에 배열되고, 상기 캐비티를 밀봉하는 제 2 반도체 디바이스와,
    지지 기판을 포함하되,
    상기 제 1 반도체 디바이스는 상기 지지 기판에 부착(attach)되고, 상기 제 2 반도체 디바이스는 상기 지지 기판에 납땜되는
    모듈.
  2. 제 1 항에 있어서,
    상기 제 1 반도체 디바이스는 무선 주파수(RF) 필터인
    모듈.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 반도체 디바이스는 표면 탄성파(SAW) 필터, 벌크 탄성파(BAW) 필터 및 필름 벌크 음향 공진기(FBAR) 필터로 이루어진 그룹으로부터 선택되는
    모듈.
  5. 제 1 항에 있어서,
    상기 제 2 반도체 디바이스는 전력 증폭기, 저노이즈 증폭기(LNA) 또는 스위치를 포함하는
    모듈.
  6. 제 1 항에 있어서,
    상기 제 2 반도체 디바이스는 상기 제 1 반도체 디바이스로부터 무선 주파수(RF) 신호를 수신하도록 구성되는
    모듈.
  7. 제 1 항에 있어서,
    상기 프레임은 유기 재료를 포함하는
    모듈.
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서,
    성형 화합물을 더 포함하되,
    상기 성형 화합물은 상기 제 1 반도체 디바이스, 상기 프레임 및 상기 제2 반도체 디바이스를 캡슐화하는
    모듈.
  11. 모듈 제조 방법에 있어서,
    캐비티를 포함하는 프레임을 필터 소자에 형성하는 단계와,
    상기 프레임에 반도체 디바이스를 부착함으로써 상기 캐비티를 밀봉하는 단계와,
    상기 필터 소자를 지지층에 부착하는 단계와,
    상기 반도체 소자를 상기 지지층에 납땜하는 단계를 포함하는
    모듈 제조 방법.
  12. 제 11 항에 있어서,
    상기 필터 소자는 무선 주파수(RF) 필터인
    모듈 제조 방법.
  13. 제 11 항에 있어서,
    상기 필터 소자는 표면 탄성파(SAW) 필터, 벌크 탄성파(BAW) 필터 또는 필름 벌크 음향 공진기(FBAR) 필터인
    모듈 제조 방법.
  14. 삭제
  15. 삭제
  16. 제 11 항에 있어서,
    상기 필터 소자, 상기 프레임 및 상기 반도체 디바이스를 성형 화합물로 캡슐화하는 단계를 더 포함하는
    모듈 제조 방법.
  17. 삭제
  18. 지지 기판에 납땜되는 제 1 본딩 패드를 포함하는 제 1 반도체 디바이스와,
    상기 지지 기판에 납땜되는 제 2 본딩 패드를 포함하는 제 2 반도체 디바이스와,
    상기 제 1 반도체 디바이스와 상기 제 2 반도체 디바이스 사이에 배열된, 캐비티를 포함하는 프레임을 포함하는
    모듈.
  19. 제 18 항에 있어서,
    상기 제 1 반도체 디바이스는 RF 필터를 포함하고, 상기 제 2 반도체 디바이스는 전력 증폭기를 포함하는
    모듈.
  20. 삭제
  21. 제 18 항에 있어서,
    상기 제 1 반도체 디바이스, 상기 프레임 및 상기 제 2 반도체 디바이스를 캡슐화하는 성형 재료를 더 포함하는
    모듈.
  22. 삭제
  23. 삭제
KR1020120055396A 2011-05-26 2012-05-24 모듈 및 모듈 제조 방법 KR101460401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/116,285 2011-05-26
US13/116,285 US8749056B2 (en) 2011-05-26 2011-05-26 Module and method of manufacturing a module

Publications (2)

Publication Number Publication Date
KR20120132387A KR20120132387A (ko) 2012-12-05
KR101460401B1 true KR101460401B1 (ko) 2014-11-10

Family

ID=47199722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120055396A KR101460401B1 (ko) 2011-05-26 2012-05-24 모듈 및 모듈 제조 방법

Country Status (3)

Country Link
US (2) US8749056B2 (ko)
KR (1) KR101460401B1 (ko)
CN (1) CN102800660A (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
JP5952074B2 (ja) * 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US9136213B2 (en) 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
CN103000608B (zh) * 2012-12-11 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
CN103400819B (zh) * 2013-08-14 2017-07-07 矽力杰半导体技术(杭州)有限公司 一种引线框架及其制备方法和应用其的封装结构
DE102014204722A1 (de) * 2014-03-14 2015-09-17 Robert Bosch Gmbh Elektronisches Modul sowie Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls
CN103913888B (zh) * 2014-03-28 2016-08-17 京东方科技集团股份有限公司 一种彩膜基板、显示装置及彩膜基板的制造方法
CN204732405U (zh) * 2014-06-12 2015-10-28 意法半导体(格勒诺布尔2)公司 集成电路芯片的堆叠和电子装置
US20160240448A1 (en) * 2015-02-12 2016-08-18 Ampleon Netherlands B.V. RF Package
US10626012B2 (en) * 2015-04-13 2020-04-21 Infineon Technologies Ag Semiconductor device including a cavity lid
US9443810B1 (en) * 2015-09-14 2016-09-13 Qualcomm Incorporated Flip-chip employing integrated cavity filter, and related components, systems, and methods
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
EP3260821B1 (en) * 2016-06-21 2019-09-11 ams International AG Sensor package and method of producing the sensor package
US10490472B2 (en) * 2017-08-30 2019-11-26 Qualcomm Incorporated Air cavity mold
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
WO2019075450A1 (en) * 2017-10-15 2019-04-18 Skyworks Solutions, Inc. STACK ASSEMBLY WITH ELECTRO-ACOUSTIC DEVICE
WO2019132926A1 (en) 2017-12-28 2019-07-04 Intel Corporation A front end system having an acoustic wave resonator (awr) on an interposer substrate
EP3608085A1 (en) 2018-08-10 2020-02-12 Concept Laser GmbH Method for operating an apparatus for additively manufacturing three-dimensional objects
CN109103173B (zh) * 2018-08-10 2024-04-16 浙江熔城半导体有限公司 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
CN108831876B (zh) * 2018-08-10 2024-03-08 浙江熔城半导体有限公司 滤波器芯片内嵌且具有孔洞的封装结构及其制作方法
CN108831875B (zh) * 2018-08-10 2024-03-05 浙江熔城半导体有限公司 滤波器芯片内嵌且电极外设的封装结构及其制作方法
CN109192720B (zh) 2018-08-14 2020-10-30 苏州德林泰精工科技有限公司 一种基于树脂垫片的阶梯式堆叠芯片封装结构及加工工艺
DE102018216361B3 (de) * 2018-09-25 2020-01-23 Infineon Technologies Ag Vorrichtung zur unterdrückung von störstrahlung
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
CN109696677A (zh) * 2019-02-26 2019-04-30 赵圣英 六元式超声波传感器
WO2022094206A1 (en) * 2020-10-29 2022-05-05 Qorvo Biotechnologies Llc Assembllies including an acoustic resonator device and methods of forming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698570B1 (ko) * 2005-11-03 2007-03-21 신테크 컴퍼니, 리미티드 전자파 간섭을 감소시키는 패키지 디바이스
US20070080757A1 (en) * 2005-10-11 2007-04-12 Kazuhiro Yahata Composite filter chip
KR100835061B1 (ko) 2007-06-11 2008-06-03 삼성전기주식회사 반도체 칩 패키지
US20110042798A1 (en) * 2009-08-21 2011-02-24 Stats Chippac, Ltd. Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10206919A1 (de) 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
EP1501756B1 (en) 2002-04-11 2007-02-21 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device in a cavity with a cover
TWI233194B (en) * 2002-12-03 2005-05-21 Advanced Semiconductor Eng Semiconductor packaging structure
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
CN1599060A (zh) * 2003-09-18 2005-03-23 立朗科技股份有限公司 具有空腔的封装构造
CN100370695C (zh) * 2004-12-01 2008-02-20 立积电子股份有限公司 整合表面声波滤波组件与收发器的装置及方法
KR100822469B1 (ko) * 2005-12-07 2008-04-16 삼성전자주식회사 복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
WO2010099673A1 (en) * 2009-03-06 2010-09-10 Kaixin Inc. Leadless integrated circuit package having high density contacts
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080757A1 (en) * 2005-10-11 2007-04-12 Kazuhiro Yahata Composite filter chip
KR100698570B1 (ko) * 2005-11-03 2007-03-21 신테크 컴퍼니, 리미티드 전자파 간섭을 감소시키는 패키지 디바이스
KR100835061B1 (ko) 2007-06-11 2008-06-03 삼성전기주식회사 반도체 칩 패키지
US20110042798A1 (en) * 2009-08-21 2011-02-24 Stats Chippac, Ltd. Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars

Also Published As

Publication number Publication date
KR20120132387A (ko) 2012-12-05
US8749056B2 (en) 2014-06-10
US9691687B2 (en) 2017-06-27
CN102800660A (zh) 2012-11-28
US20120299170A1 (en) 2012-11-29
US20140231974A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
KR101460401B1 (ko) 모듈 및 모듈 제조 방법
US7816794B2 (en) Electronic device and method of fabricating the same
US6498422B1 (en) Electronic component such as an saw device and method for producing the same
US7820468B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
US7211934B2 (en) Electronic device and method of manufacturing the same
EP0498198B1 (en) Hermetic device package for microelectronic frequency selection components
US8749114B2 (en) Acoustic wave device
JP6284811B2 (ja) 電子デバイス及びその製造方法
US20060194370A1 (en) Radio frequency module and fabrication method thereof
JP2013131711A (ja) 電子部品
CN207559959U (zh) 声表面波器件气密性晶圆级封装结构
KR20170108377A (ko) 소자 패키지 및 그 제조방법
JP6360678B2 (ja) モジュールおよびその製造方法
JP2001102905A (ja) 弾性表面波装置
KR101349544B1 (ko) 고주파 모듈
US9166553B2 (en) Surface acoustic wave (SAW) device package and method for fabricating same
JP2010212379A (ja) 電子部品モジュール及びその製造方法
WO2022241623A1 (zh) 芯片封装结构及芯片封装方法、电子设备
CN116318008A (zh) 具有密封空气谐振腔的半封装结构、模组及电子设备
JP3924463B2 (ja) 表面実装型電子部品
CN114826201A (zh) 声表面波滤波器及其制造方法
CN111130489A (zh) 芯片封装模块及封装方法及具有该模块的电子装置
KR20090113740A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 5