CN1599060A - 具有空腔的封装构造 - Google Patents

具有空腔的封装构造 Download PDF

Info

Publication number
CN1599060A
CN1599060A CN 03158531 CN03158531A CN1599060A CN 1599060 A CN1599060 A CN 1599060A CN 03158531 CN03158531 CN 03158531 CN 03158531 A CN03158531 A CN 03158531A CN 1599060 A CN1599060 A CN 1599060A
Authority
CN
China
Prior art keywords
several
packaging structure
chip component
connection pad
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 03158531
Other languages
English (en)
Inventor
洪居万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lilang Science & Technology Co Ltd
Original Assignee
Lilang Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lilang Science & Technology Co Ltd filed Critical Lilang Science & Technology Co Ltd
Priority to CN 03158531 priority Critical patent/CN1599060A/zh
Publication of CN1599060A publication Critical patent/CN1599060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明涉及一种具有空腔的封装构造，其包含一芯片元件、一多层陶瓷基板以及一胶层，该芯片元件具有一表面电路以及数个第一接垫位于该表面电路外缘；该多层陶瓷基板具有一凹洞以及数个第二接垫位于该凹洞的外缘，分别相对应于该表面电路与该数个第二接垫；该胶层涂覆于除了该凹洞与该数个第二接垫外的基板表面上，用以紧密接合该芯片元件与该多层陶瓷基板，使得该表面电路对应于该凹洞而形成一空腔。

Description

具有空腔的封装构造
技术领域
本发明涉及一种多层陶瓷(Multi-layer Ceramics；MLC)封装构造，特别是一种具有空腔的低温共烧陶瓷(Low-Temperature Co-firedCeramics；LTCC)封装构造。
背景技术
体积缩小化是目前所有电子产品的趋势。此应用的趋势不仅在未来移动电话上可预见，在所有无线局域网络系统(WLAN)，如蓝芽或以IEEE802.11为基础的系统等，都可以预期。就以整个产品而言，在微波部分(RF&IF)里的主要元件，除了主动的RF IC和RF模块外，还包含了大量的被动元件。而其中最独特的即是表面声波滤波器(SAW Filters)。基于主动元件在整合技术上的贡献，所有元件的总数有下降的趋势。但在另一方面表面声波滤波器的颗数却在增加中。随着移动电话的多功能化，一般而言，每支双频GSM移动电话约需4～5颗RF表面声波滤波器，至于多频多模的CDMA移动电话，对RF表面声波滤波器的需求更超过5颗以上。因此为满足市场上的体积缩小化的要求，表面声波元件亦必须做出相当的贡献，否则整个产品缩小体积的梦想将无法达成。
表面声波芯片(SAW Chip)上的电极，一般皆由铝薄膜的对指型换能器(Interdigital Transducer；IDT)构成。依频率的要求，线宽需随频率的增高而变细。一般而言为达到1.7～1.9GHz的频率，则线宽需在0.5μm左右。此铝薄膜的厚度，一般而言也不超过1μm。这使得表面声波芯片的功能，会因空气中的水分、湿气或尘粒的附着而产生功能的改变。也因此使气密式的封装，对表面声波元件而言，是绝对必要的。目前市面上可取得能达到高可靠度的气密式密封(HermeticSeal)，其结构如图1所示。
如图1所示，为现有技术中表面声波元件的气密式封装构造的剖面示意图。该封装构造10包含了一空腔12，用以保护一表面声波元件13，而该空腔12由一底板14、侧面壁16a、16b、16c以及一顶盖18所形成。一般而言，该底板14以及该侧面壁16a、16b、16c使用陶瓷材料制成，而该顶盖18除了可由陶瓷材料制成外，亦可由金属制成。于该底板14的上表面涂有一粘着剂20，用以接合该表面声波元件13。该表面声波元件13包含了一压电基板13a、对指型换能器13b以及连结接垫13c。该连接接垫13c通过导线22而连接至内部接垫24，且该内部接垫与外部接垫26电性导通，使得该表面声波元件13得以电性连接至一外部电路。然而，由于该封装构造10的体积大且其制造成本高，因此，已不符合未来电子装置的需求。
为了缩小该表面声波元件封装构造的体积，于是，颁给Gotoh等人的美国专利第6,417,026号揭示了一种「以倒贴方式连接至一基板的表面声波元件“Acoustic Wave Device Face-down Mounted on asubstrate”」，其有效地将一表面声波元件的封装构造的体积缩小至一半以上。
如图2a所示，为Gotoh等人所揭示的表面声波元件封装构造安装于一基板的剖面示意图。该封装构造30具有一表面声波元件32，该表面声波元件32包含一压电基板32a、对指型换能器32b以及连结接垫32c。于该连结接垫32c上形成有一绝缘层34，以围绕于对指型换能器32b以及连结接垫32c的周围，而一保护层36接合于该绝缘层34上，以形成一气密式空腔38，用以保护该表面声波元件32的主要活动表面(main active surface)32d以及该对指型换能器32b。请配合参考图2b，该连结接垫32c电性连接一凸块电极40，该凸块电极40贯穿该绝缘层34以及该保护层36，以电性连接至一基板42的电路接线(circuit traces)44上。该表面声波元件32当通过该凸块(bump)电极40连接至该基板42的电路接线44后，被涂上一内层保护层46，用以松弛应力以及隔绝电气，以及一外层保护层48，用以增加元件强度及防止水分入侵。
然而，Gotoh等人所揭示的封装方式虽已大大地减少了整个表面声波元件封装构造的体积，但其所构成的气密式空腔38的制程仍为复杂，如图2b所示。其制程包含了多次曝光显影、金属镀膜及化学蚀刻的工作程序，因而使得制作成本仍无法大幅度降低。
有鉴于此，本发明提供一种具有空腔的封装构造，用以缩小单一表面声波元件封装构造的体积及占用的面积，并降低制造成本。
发明内容
本发明的目的在于克服现有技术的不足与缺陷，提供一种具有空腔的封装构造，用以缩小单一表面声波元件封装构造的体积及占用的面积，并降低制造成本。
为达上述目的，本发明提供一种具有空腔的封装构造，其包含一芯片元件、一多层陶瓷基板以及一胶层，该芯片元件具有一表面电路以及数个第一接垫位于该表面电路外缘；该多层陶瓷基板具有一凹洞以及数个第二接垫位于该凹洞的外缘，分别相对应于该表面电路与该数个第二接垫；该胶层涂覆于除了该凹洞与该数个第二接垫外的基板表面上，用以紧密接合该芯片元件与该多层陶瓷基板，使得该表面电路对应于该凹洞而形成一空腔。
附图说明
图1为现有技术中表面声波元件的气密式封装构造的剖面示意图；
图2a为现有技术中表面声波元件的气密式封装构造安装于一基板的剖面示意图；
图2b为现有技术中表面声波元件的气密式封装构造的剖面示意图；
图3为根据本发明的具有空腔的封装构造分解示图；
图4为一多层陶瓷基板图上胶层时的剖面示图；
图5为根据本发明一实施例的具有空腔的封装构造剖面示图；
图6为根据本发明另一实施例的具有空腔的封装构造剖面示图；
图7为于一多层陶瓷基板的一初胚上打洞的示意图；
图8为第7图的多层陶瓷基板的剖面示意图；
图9为一整片多层陶瓷基板于烧结后，未切割前的示意图。
图中符号说明
10    封装构造            12    空腔
13    表面声波元件        14    底板
16a、16b、16c侧面壁
18    顶盖                20    粘着剂
22    导线                24    内部接垫
26    外部接垫            30    封装构造
32    表面声波元件        32a   压电基板
32b   对指型换能器        32c   连结接垫
34    绝缘层              36    保护层
40    凸块电极            42    基板
44    电路接线            46    内层保护层
48    外层保护层          50    芯片元件
52    多层陶瓷基板        53    基板表面
54    表面电路            56    第一接垫
58    凹洞                60    第二接垫
62    胶层                64    镀通线路
66    外部接垫            68    空腔
70    金层                72    内部保护层
74    外层保护层          76    线路
78    元件                80    初胚
82    洞口                84    多层陶瓷基板
86    凹洞                88    镀通线路
具体实施方式
下面结合附图和实施例详细说明本发明的具体实施方式。
现请参考图3，其为根据本发明的具有空腔的封装构造分解示图。图中显示一芯片元件50以及一多层陶瓷基板52，其中该芯片元件50上具有一表面电路54以及数个第一接垫56；该数个第一接垫56位于该表面电路54的外缘，且与该表面电路电性连接，并用以电性连接至外部电路(未显示)；而该多层陶瓷基板52的表面53上具有一凹洞58与该表面电路54相对，以及数个第二接垫60位于该凹洞58的外缘，而与该芯片元件50的数个第一接垫56相对应。于该多层陶瓷基板52的表面53上，除了该凹洞58、该数个第二接垫60以及该表面53的边缘外，涂有一胶层62，而该胶层62通常为一粘胶树脂，如图4所示，为该多层陶瓷基板52涂覆该胶层62时的平面示图。
于图3中，该多层陶瓷基板52具有数个镀通线路64(viaconductor)与该数个第二接垫60各自电性连接，而该数个镀通线路64贯穿该多层陶瓷基板52而与数个外部接垫66连接，用以与其它外部电路(未显示)连接。
该芯片元件50与该多层陶瓷基板52相对接合时，该数个第一接垫56对齐该数个第二接垫60而加压，使该芯片元件50与该多层陶瓷基板52通过该胶层62而得以紧密接合，并使得该表面电路54对应于该凹洞58而形成一空腔68，如图5所示。
该数个第二接垫60的表面上通常具有一金层70，该金层70用以使其与该数个第一接垫56更容易电性接合，而当该芯片元件50与该多层陶瓷基板52加压接合后，通常通过超声波连结方式将该数个第一接垫56与该数个第二接垫60做一具有足够强度且可靠的电性连接。另外，于该芯片元件50与该多层陶瓷基板52上，可涂覆一内部保护层72，用以松弛应力以及隔绝电气，而该内部保护层72较佳的材料为硅。该内部保护层72上，可涂覆一外层保护层74，用以增加元件强度及防止水分入侵，而该外部保护层74较佳的材料为环氧树脂。
应了解到，本发明的多层陶瓷基板52的数个第二接垫60所电性连接的数个镀通线路64可通过该多层陶瓷基板52内的内部层的线路76而与其它电路连接，例如：与该多层陶瓷基板52表面上的一元件78电性连接，如图6所示。
根据本发明的上述实施例中，其中该芯片元件为一表面声波元件，而该表面电路为一对指型换能器。而应了解到，本发明的空腔的封装构造可应用在其它具有表面电路的晶体元件，如：石英元件、微机电(MEMS)元件、半导体元件以及光学元件上。而根据本发明的该多层陶瓷基板可使用的材料如：氮化铝(ALN)、低温共烧陶瓷(LTCC)、积层共烧陶瓷(MLCC)以及氧化铝(AL2O3)以及高分子材料等，皆可应用于本发明的实施例中。
根据本发明，用以形成具有空腔封装构造的方法步骤如下：(a)提供一芯片元件，其具有一表面电路以及数个第一接垫位于该表面电路的外缘，该表面电路通过该数个第一接垫而与一外部电路电性连接，而该芯片元件如表面声波元件(SAW Devices)，半导体元件以及光学元件等；(b)提供一多层陶瓷基板，具有一凹洞以及数个第二接垫，该数个第二接垫位于该凹洞的外缘，且该凹洞与该数个第二接垫分别对应于该表面电路以及该数个第一接垫；(c)涂覆一胶层于除了该凹洞与该数个第二接垫外的多层陶瓷基板表面上，用以与该芯片元件连接；(d)通过该胶层而将该芯片元件与该多层陶瓷基板紧密接合，使该表面电路对应于该凹洞而形成一空腔，接着通过超声波连结方式而使该数个第一接垫与该数个第二接垫电性连接，其中该数个第一接垫与该数个第二接垫较佳可通过一金(Au)层作为其连接接口。于步骤(b)中，该多层陶瓷基板于烧结前，至少于前一层初胚上打洞，以于烧结后在该多层陶瓷基板上形成该凹洞。较佳地，该多层陶瓷基板可使用的材料如：氮化铝(ALN)、低温共烧陶瓷(LTCC)、积层共烧陶瓷(MLCC)以及氧化铝(AL2O3)以及高分子材料等。
上述的方法另包含步骤：涂覆一内部保护层于该芯片元件与该多层陶瓷基板上，用以松弛应力以及隔绝电气；以及涂覆一外层保护层，用以增加元件强度及防止水分入侵。其中该内层保护层的材料为硅，而该外层保护层的材料为环氧树脂。
如图1及图2a及图2b所示，现有表面声波芯片的复杂结构，基本上不外乎对表面声波芯片上镀有IDT电极及连结电极的表面提供气密式的空间，以保护该表面不受到环境水分及微尘的影响。而事实上，此IDT的镀层厚度皆不超过1μm。本发明应用多层陶瓷材料(MLC)，尤其低温共烧陶瓷(TLCC)作为封装及线路基材的技术。一般而言，目前多层陶瓷初胚(Green Sheet)在技术上可达到的最小厚度都在50μm左右。此厚度在烧结后，以厚度方面收缩最多的LTCC技术而言，也仍有25μm。再另一方面，制成的基板也得有至少300μm的厚度，以达到一般的强度要求。若以有100μm厚度的多层陶瓷初胚而言，则仍须有6层多层陶瓷初胚堆叠在一起，方能达到在烧结后300μm的厚度。根据此一事实，只需在多层陶瓷的最上一层打上配合各种不同设计的表面声IDT图案的空洞(如图7，8及图9)。其它的镀通线路(Via Conductor)或平面导线(Inner Conductor)，则可依个别需要，利用此多层的结构实现之。如图8及图9，本发明则提供最简单的镀通线路设计。此设计将适合把表面声波芯片封装成表面粘着技术(SMT)应用的单一芯片尺寸级封装构造(CSP，Chip-SizeScale Package)。
根据本发明的一特征，其中该多层陶瓷基板上的凹洞其形成方式，在于该多层陶瓷基板于烧结前，至少于第一顶层初胚80或数顶层初胚上打一洞口82，该洞口82的形状可为正方形，长方形，椭圆形，或其它用以容纳芯片元件的形状，如图7所示。之后将具有打洞口82的顶层初胚与数层未打洞的初胚重叠而进行烧结，以形成一多层陶瓷基板84，而该多层陶瓷基板84上形成有一凹洞86，如图8所示。应了解到，该多层陶瓷基板84上形成有数个镀通线路88，用以作为进行封装时的电性连接路径。如图9所示为一整片多层陶瓷基板于烧结后，未切割前的示意图。
本发明是利用多层陶瓷技术(Multi-layer Ceramics；MLC)，尤其是低温共烧陶瓷技术(Low-Temperature Co-fired Ceramics；LTCC)来达成表面声波元件(SAW Devices)及其模块更缩小化的封装。此封装部材，亦同时为此芯片元件(Chip Device)的基材。利用本发明的新技术，不仅可达到芯片尺寸级封装构造(Chip-Size Package)，亦增加元件的应用范围，并可减少生产成本。
虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与修改，因此本发明的保护范围当视所界定者为准。

Claims (10)

1.一种具有空腔的封装构造，其特征在于，包含：
一芯片元件，具有一表面电路以及数个第一接垫，该数个第一接垫位于该表面电路的外缘，其与该表面电路电性连接，并用以电性连接至外部电路；
一多层陶瓷基板，其表面上具有一凹洞以及数个第二接垫，该凹洞的位置与该芯片元件的表面电路相对应，且该数个第二接垫位于该凹洞的外缘，而与该芯片元件的第一接垫相对应；以及
一胶层，大体上涂覆于除了该凹洞与该数个第二接垫外的基板表面上，用以紧密接合该芯片元件与该多层陶瓷基板，使得该表面电路对应于该凹洞而形成一空腔，且该数个第一接垫与该数个第二接垫电性连接；
其中，该数个第二接垫各自连接至该多层陶瓷基板的镀通线路，用以与外部电路连接。
2.如权利要求1所述的封装构造，其中，该芯片元件为一表面声波元件，而该表面电路为一对指型换能器。
3.如权利要求1所述的封装构造，其中，该芯片元件为一半导体元件。
4.如权利要求1所述的封装构造，其中，该芯片元件为一光学元件。
5.如权利要求1所述的封装构造，其中，该芯片元件为一石英元件。
6.如权利要求1所述的封装构造，其中，该芯片元件为一微机电元件。
7.如权利要求1所述的封装构造，其中，该陶瓷基板的材料由氮化铝、低温共烧陶瓷、积层共烧陶瓷以及氧化铝以及高分子材料所构成的群组中选出。
8.如权利要求1所述的封装构造，其中，该数个第一接垫与该数个第二接垫通过一金层而电性连接。
9.如权利要求1所述的封装构造，另包含一内层保护层包覆于该芯片元件与该多层陶瓷基板上，用以松弛应力以及隔绝电气。
10.如权利要求9所述的封装构造，该内层保护层外包覆有一外层保护层，用以增加元件强度及防止水分入侵。
CN 03158531 2003-09-18 2003-09-18 具有空腔的封装构造 Pending CN1599060A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03158531 CN1599060A (zh) 2003-09-18 2003-09-18 具有空腔的封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03158531 CN1599060A (zh) 2003-09-18 2003-09-18 具有空腔的封装构造

Publications (1)

Publication Number Publication Date
CN1599060A true CN1599060A (zh) 2005-03-23

Family

ID=34660490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03158531 Pending CN1599060A (zh) 2003-09-18 2003-09-18 具有空腔的封装构造

Country Status (1)

Country Link
CN (1) CN1599060A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024797B (zh) * 2009-09-23 2012-05-16 虹堡科技股份有限公司 电子元件防护结构
CN102800660A (zh) * 2011-05-26 2012-11-28 英飞凌科技股份有限公司 模块和制造模块的方法
CN105930746A (zh) * 2016-05-03 2016-09-07 中磊电子（苏州）有限公司 具数据防护系统的电子装置
CN106888002A (zh) * 2017-03-08 2017-06-23 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法
CN110943023A (zh) * 2018-09-25 2020-03-31 北京华卓精科科技股份有限公司 静电卡盘功能孔防堵装置
WO2020134666A1 (zh) * 2018-12-26 2020-07-02 中芯集成电路（宁波）有限公司上海分公司 控制电路与表面声波滤波器的集成方法和集成结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024797B (zh) * 2009-09-23 2012-05-16 虹堡科技股份有限公司 电子元件防护结构
CN102800660A (zh) * 2011-05-26 2012-11-28 英飞凌科技股份有限公司 模块和制造模块的方法
US9691687B2 (en) 2011-05-26 2017-06-27 Infineon Technologies Ag Module and method of manufacturing a module
CN105930746A (zh) * 2016-05-03 2016-09-07 中磊电子（苏州）有限公司 具数据防护系统的电子装置
CN105930746B (zh) * 2016-05-03 2019-01-08 中磊电子（苏州）有限公司 包含数据防护系统的电子装置
CN106888002A (zh) * 2017-03-08 2017-06-23 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法
CN110943023A (zh) * 2018-09-25 2020-03-31 北京华卓精科科技股份有限公司 静电卡盘功能孔防堵装置
CN110943023B (zh) * 2018-09-25 2022-04-26 北京华卓精科科技股份有限公司 静电卡盘功能孔防堵装置
WO2020134666A1 (zh) * 2018-12-26 2020-07-02 中芯集成电路（宁波）有限公司上海分公司 控制电路与表面声波滤波器的集成方法和集成结构
CN111371428A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司上海分公司 控制电路与表面声波滤波器的集成方法和集成结构

Similar Documents

Publication Publication Date Title
KR100866433B1 (ko) 탄성파 디바이스 및 그 제조 방법
CN1254914C (zh) 声表面波器件及其生产方法
US6998002B2 (en) Method of manufacturing ceramic package sealing structure and ceramic package having said sealing structure
CN1945968A (zh) 表面声波器件及其制造方法
WO2003063232A1 (en) Module device
TW577161B (en) Package structure having cavity
US20030071538A1 (en) Surface acoustic wave device
JP2013105784A (ja) 光センサ装置およびその製造方法
US7626317B2 (en) Piezoelectric oscillation element and piezoelectric oscillation component using the same
CN1599060A (zh) 具有空腔的封装构造
JP2004147220A (ja) Ｓａｗチップの構造、その製造方法、表面実装型ｓａｗデバイス、及びその製造方法
CN1599061A (zh) 形成具有空腔封装构造的方法
Feiertag et al. Flip chip packaging for MEMS microphones
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP2003163341A (ja) 固体撮像装置
US20040209387A1 (en) Method for making a package structure with a cavity
JP2007096519A (ja) 高周波モジュールおよびその製造方法
JP2019129224A (ja) パッケージおよび電子装置
JPH1126645A (ja) 半導体集積回路装置とその製造方法
JP2007227751A (ja) 電子部品およびその製造方法
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
Feiertag et al. Packaging of MEMS microphones
KR101349544B1 (ko) 고주파 모듈
JP2006311183A (ja) 半導体装置およびその製造方法
JP2002353763A (ja) 圧電素子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication