KR100866433B1

KR100866433B1 - 탄성파 디바이스 및 그 제조 방법

Info

Publication number: KR100866433B1
Application number: KR1020070041530A
Authority: KR
Inventors: 가즈노리 이노우에; 다까시 마쯔다; 쇼고 이노우에; 시아오유 미; 죠우지 기무라
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤; 후지쯔 가부시끼가이샤
Priority date: 2006-07-24
Filing date: 2007-04-27
Publication date: 2008-10-31
Also published as: JP4712632B2; KR20080009626A; JP2008028842A; US7602262B2; CN101114822B; US20080018414A1; CN101114822A

Abstract

복수의 칩을 일체화 후의 칩 간의 기계 강도의 향상과 재배선층의 형성을 동시에 도모할 수 있다. 이에 의해, 듀얼 필터의 한층 더 소형화가 가능하게 된다. 적어도 두개의 탄성 표면파 소자 사이가 수지의 충전에 의해 접속되어 형성된 탄성파 디바이스로서, 상기 탄성 표면파 소자의 각각은, 기판과, 상기 기판의 표면에 구성된 기능 부분과, 상기 기능 부분의 동작에 필요한 공간 부분을 형성하는 오목부를 구비하고, 또한 상기 기판의 표면을 덮는 패키지를 가지며, 상기 적어도 두개의 탄성 표면파 소자 사이의 수지의 충전에 의해 접속되는 부분에 대응하는, 상기 적어도 두개의 탄성 표면파 소자의 각각 패키지의 측면에, 적어도 1개소 이상의 절결을 구비하고, 상기 적어도 두개의 탄성 표면파 소자의 기판 측면, 배면, 및 전면의 일부를 제1 수지로 덮고, 또한 상기 패키지의 측면의 적어도 1개소 이상의 절결에 상기 제1 수지가 충전되어 있다.

듀얼 필터, 탄성 표면파 소자, 에폭시 수지, 폴리이미드 수지, 도금 보호용 레지스트

Description

탄성파 디바이스 및 그 제조 방법{ELASTIC WAVE DEVICE AND MANUFACTURING METHOD OF THE SAME}

도 1a는 2개의 필터 칩 C1, C2를 내장한 듀얼 필터의 전극 단자부측으로부터 본 평면 구성도.

도 1b는 도 1a의 전극 단자부측으로부터 본 평면 구성을 공통으로 하는 듀얼 필터의 제1 예로서, 도 1a의 A-B선을 따라 취한 단면도를 도시하는 도면.

도 1c는 도 1a의 전극 단자부측으로부터 본 평면 구성을 공통으로 하는 듀얼 필터의 제2 예로서, 도 1a의 A-B선을 따라 취한 단면도를 도시하는 도면.

도 2a는 공지예(특허 문헌 1)의 제1 구조를 도시하는 도면.

도 2b는 공지예(특허 문헌 1)의 제2 구조를 도시하는 도면.

도 3은 공지예(특허 문헌 2)의 구조를 도시하는 도면.

도 4는 본 발명에 따른 제1 실시예의 듀얼 필터를 전극 단자측으로부터 본 평면도.

도 5a는 도 4의 점선 A-A를 따라 취한 단면도.

도 5b는 도 4의 점선 B-B를 따라 취한 단면도.

도 6은 제1 실시예에 높이 방향의 계면 위치 A, B, C를 도시하는 도면.

도 7a는 도 6의 계면 위치 A에 대응하는 평단면도.

도 7b는 도 6의 계면 위치 B에 대응하는 평단면도.

도 7c는 도 6의 계면 위치 C에 대응하는 평단면도.

도 8a는 도 7b에 상당하는 계면 1의 평면도에서의 제1 수지층이 충전되는 영역을 도시하는 도면.

도 8b는 도 8a의 X-X 단면에서의 제1 수지층의 충전 영역을 도시하는 도면.

도 8c는 도 8a의 Y-Y 단면에서의 제1 수지층의 충전 영역을 도시하는 도면.

도 8d는 단자측과 반대면의 두개의 필터 칩 C1, C2를 상면으로부터 덮는 영역을 도시하는 도면.

도 9a는 다른 절결 구조의 실시예에서, 하나의 칩 C1을 단자측으로부터 본 평면도.

도 9b는 도 9a의 y-y선을 따라 취한 측단면도.

도 10a는 다른 절결 구조의 실시예에서, 하나의 칩 C1을 단자측으로부터 본 평면도.

도 10b는 도 10a의 y-y선을 따라 취한 측단면도.

도 11은 웨이퍼 레벨에서의 필터 칩의 작성 수순의 단계를 나타내는 플로우차트.

도 12는 도 11의 플로우차트에 이어, 서로 다른 주파수에서 사용하는 필터 칩을 각각 갖는 두개의 웨이퍼 레벨 패키지를 이용하는 본 발명의 SAW 디바이스의 제작 플로우차트.

<도면의 주요 부분에 대한 부호의 설명>

C1, C2 : 필터 칩

2 : 기밀 밀봉층(패키지)

3 : 플립 칩(땜납 볼)

3a : 도금 전극

20 : 제1 수지층

21 : 제2 수지층

22 : 중공 공간

[특허 문헌 1] 일본 특개평 10-215143호 공보

[특허 문헌 2] 일본 특개평 11-16845호 공보

[특허 문헌 3] 일본 특원 2005-290969호

본 발명은, 탄성파 디바이스 및 그 제조 방법에 관한 것이다. 특히, 예를 들면 텔레비전(이하, TV라고 생략함)이나 비디오 테이프 레코더(이하, VTR이라고 생략함)나 DVD(Digital Versatile Disk) 레코더나 휴대 전화기 등의 기능부에 사용되는 필터 소자나 발진자로서 기능시킬 수 있는 탄성 표면파 디바이스나 압전 박막을 이용한 박막 공진자(FBAR: Film Bulk Acoustic Resonator) 등의 탄성파 디바이스 및 그 제조 방법에 관한 것이다.

현재, 탄성파 디바이스로서, 탄성 표면파 디바이스(이하, SAW 디바이스: Surface Acoustic Wave Device라고 함)는, 예를 들면 45㎒∼2㎓대의 주파수 대역에서의 무선 신호를 처리하는 각종 회로로서, 송신용 대역 통과 필터, 수신용 대역 통과 필터, 국부 발신 필터, 안테나 공용기, 중간 주파 필터, FM 변조기 등에 널리 이용되고 있다.

또한, 박막 공진자 등의 탄성파 디바이스도 1㎓∼10㎓의 주파수 대역에서의 필터로서 이용되기 시작하고 있다.

최근, 이들의 신호 처리 기기는 소형화가 진행되어, 사용되는 SAW 디바이스나 박막 공진자 등의 전자 부품도 소형화의 요구가 강해져 오고 있다. 또한, 서로 다른 복수의 주파수 영역에서 사용할 수 있는 멀티 밴드 휴대 전화의 수요가 높아지고 있으며, 휴대 전화에서는, 싱글 밴드 적용 기기 이상으로 디바이스의 소형 집적화가 요구되고 있다.

이러한 휴대 전화에서는, 복수의 필터를 내장한 멀티 필터가 사용되고 있다. 이 중, 두개의 필터를 내장한 듀얼 필터의 종래의 구성예를, 도 1a, 도 1b, 도 1c에 도시하는 도면(그 1, 그 2, 그 3)이다.

도 1a는, 2개의 필터 칩 C1, C2를 내장한 듀얼 필터의 전극 단자부측으로부터 본 평면 구성도이다. 도 1b, 도 1c는, 각각 도 1a의 전극 단자부측으로부터 본 평면 구성을 공통으로 하는 서로 다른 듀얼 필터의 제1, 제2 예로서, 도 1a의 A-B선을 따라 취한 단면도를 도시하는 도면이다.

단자 전극은, 싱글 필터와 마찬가지로, 신호 전극(입력 단자 IN, 출력 OUT) 과 접지 전극 GND로 구성되고, 칩의 수분 신호 전극은 증가한다. 그라운드 전극 GND는, 그라운드를 강화하기 위해, 공통화하는 경우가 많다.

단면도는, 인터포저인 세라믹 기판의 형상에 의해, 도 1b 또는, 도 1c에 도시한 바와 같은 구성으로 되어 있다.

도 1b는, 세라믹 기판(1)이 용기 형상으로 되어 있으며, 이 중에 범프를 형성한 필터 칩 C1, C2를 플립 칩(3)에 의해 고정한다. 그리고, 용기를 기밀 밀봉층(2)에 의해 덮는다. 필터 칩 C1, C2와 세라믹 기판(1)과의 범프(3)로 규정된 공간은 SAW 디바이스 소자로 되는 필터 칩 C1, C2에 형성된 빗살 무늬 전극의 진동 공간(10)으로 된다.

세라믹 기판(1)의 내부에는, 범프(3)로 접속한 배선을 단자 전극 IN, OUT-C1, C2의 형상 위치로 되도록 이동시키기 위해서 재배선층(11)이 형성되어 있다. 이 재배선층(11)은, 각 칩의 접지 배선을 공통화하는 경우에도 사용된다.

도 1c는, 세라믹 기판(1)이 판 형상(1a)으로 되어 있는 경우에서, 도 1b의 용기형과 마찬가지로 범프(3)를 형성한 필터 칩 C1, C2를 플립 칩(3)에 의해 고정한다. 그리고, 필터 칩 C1, C2을 피복하도록 기밀 밀봉층(2)이 형성되어 있다. 판 형상의 세라믹 기판(1a)의 경우에는, 용기형보다도 틀이 없어지는 분만큼 소형화할 수 있다. 단지, 용기형과 마찬가지로 범프(3)로 규정된 진동 공간(10) 및 재배선층(11)이 필요하므로, 도 1b의 용기형 기판(1)에 의한 경우와 수직 방향의 두께는 변하지 않는다.

여기서, 싱글 필터의 경우, 웨이퍼 레벨에서, 앞서 설명한 진동 공간(10) 및 재배선층(11)을 형성하는 패키징에 의해 소형, 박형이 가능하게 되고 있다. 싱글 필터에서의 웨이퍼 레벨 패키징의 예로서는, 본원 발명자들에 의해 앞의 특허 출원에 의해 제안되고 있다(특허 문헌 3).

한편, 듀얼 필터의 경우에는, 각각의 주파수에서 최적인 전극 막두께 등이 서로 다르기 때문에, 복수의 소자를 개개로 칩 단위로 사용할 필요가 있으며, 싱글 필터의 웨이퍼 레벨 패키징과 마찬가지의 방법을 사용할 수 없다.

그러나, 복수의 칩을 칩 레벨에서 소형화하는 방법으로서는, 특허 문헌 1 및 특허 문헌 2에 기재된 기술이 알려져 있다. 즉, 이들 특허 문헌에 기재된 바와 같이, 칩 간의 측면을 직접 접착하는 방법이 있으며, 각각의 사용 주파수에 적합한 전극 막두께로 형성된 칩이 직접 접착된다.

특허 문헌 1에 기재된 발명에서는, 특허 문헌 1에 기재된 도면을 다시 게재해서 도 2a, 도 2b에 도시한 바와 같이, 두개의 칩의 측면만(도 2a, 참조 부호 15), 혹은, 측면의 상하만(도 2b, 참조 부호 16, 17)을 접착하여 일체화하고 있다.

혹은, 특허 문헌 2에 기재된 발명에서는, 특허 문헌 2에 기재된 도면을 다시 게재해서 도 3에 도시한 바와 같이, 기판 X보다도 저탄성의 수지 상 접착제 Y로 측면만을 접착하여 일체화하고 있다.

여기서, 상기 특허 문헌의 어느 하나의 방법도 일체화 후에 다시 용기에 넣는 것을 상정하고 있기 때문에, 용기에 넣는 일 없이 일체화 후 단체로 사용하는 경우에는 강도가 부족하게 된다.

또한, 멀티 필터에서는, 복수의 소자를 접속하기 위한 재배선층(11)(도 1b, 도 1c)이 필요한데, 상기 선원의 방법에서는, 특허 문헌 1, 2의 종래기술과 마찬가지로 용기에 배선층을 형성하고 있기 때문에 두께 방향으로 얇게 할 수 없다.

따라서, 본원 발명의 목적은, 웨이퍼 레벨 패키지한 싱글 필터의 측면을 접착하고 일체화하는 방법으로 듀얼 필터를 구성하고, 소형화를 도모하는 경우에, 일체화 후의 칩 간의 기계 강도의 향상과 재배선층의 형성 방법을 개선하는 것에 있다.

이러한 문제를 해결하기 위해, 본 발명의 제1 측면은, 적어도 두개의 탄성 표면파 소자 사이가 수지의 충전에 의해 접속되어 형성된 탄성파 디바이스로서, 상기 탄성 표면파 소자의 각각은, 기판과, 상기 기판의 표면에 구성된 기능 부분과, 상기 기능 부분의 동작에 필요한 공간 부분을 형성하는 오목부를 구비하고, 또한 상기 기판의 표면을 덮는 패키지를 가지며, 또한 상기 적어도 두개의 탄성 표면파 소자 사이의 수지의 충전에 의해 접속되는 부분에 대응하는, 상기 적어도 두개의 탄성 표면파 소자의 각각 패키지의 측면에, 적어도 1개소 이상의 절결을 구비하고, 상기 적어도 두개의 탄성 표면파 소자의 기판 측면, 배면, 및 전면의 일부를 제1 수지로 덮고, 또한 상기 패키지의 측면의 적어도 1개소 이상의 절결에 상기 제1 수지가 충전되어 있는 것을 특징으로 한다.

상기 제1 측면에서, 상기 적어도 두개의 탄성 표면파 소자가, 각각 서로 다른 주파수 동작 영역을 갖는 듀얼 필터로 하여도 된다.

또한, 상기 제1 수지가 에폭시 수지 또는 폴리이미드 수지 등의 열경화형 수지인 것으로 할 수 있다.

상기 제1 측면에서, 상기 제1 수지가 은, 카본, 금속 미립자 등의 도전성 필러를 함유하여, 도전성을 갖고 있는 것으로 하여도 된다.

또한, 상기 제1 수지가, SiO₂나 질화 알루미늄 등의 무기물의 필러를 함유하고 있어도 된다.

또한, 본 발명의 제2 측면은, 적어도 두개의 탄성 표면파 소자 사이가 수지의 충전에 의해 접속되어 형성된 탄성파 디바이스로서, 상기 탄성 표면파 소자의 각각은, 기판과, 상기 기판의 표면에 구성된 기능 부분과, 상기 기능 부분의 동작에 필요한 공간 부분을 형성하는 오목부를 구비하고, 또한 상기 기판의 표면을 덮는 패키지를 가지며, 또한 상기 패키지의 모든 측면 각각에, 적어도 1개소 이상의 절결을 구비하고, 상기 적어도 두개의 탄성 표면파 소자의 기판 측면, 배면, 및 전면의 일부를 제1 수지로 덮고, 또한 상기 패키지의 모든 측면에 구비한 적어도 1개소 이상의 절결에 상기 제1 수지가 충전되어 있는 것을 특징으로 한다.

상기 제2 측면에서, 상기 패키지의 모든 측면의 각각에 구비한 절결의 수가, 상기 적어도 두개의 탄성 표면파 소자 사이의 수지의 충전에 의해 접속되는 부분에 대응하는 상기 패키지의 측면에 대하여 가장 많은 것을 특징으로 한다.

상기 제1, 또는 제2 측면에서, 상기 패키지의 절결에 의해 노출된 상기 기판의 영역에 그라운드 단자가 형성되어 있도록 구성할 수 있다.

또한 상기 제1, 또는 제2 측면에서, 상기 패키지의 상층에, 상기 적어도 두개의 탄성 표면파 소자의 전극과 전기적으로 접속되는 도체부를 갖고, 또한 감광성을 갖는 제2 수지층이 형성되어 있도록 하여도 된다.

상기 제2 측면에서, 상기 제2 수지층이 감광성 에폭시 수지 혹은 감광성 폴리이미드로 하여도 되며, 상기 제2 측면에서, 상기 도체부와 접속되는 땜납 볼이 상기 제2 수지층 상에 형성되도록 구성하여도 된다.

또한, 본 발명의 제3 측면은, 탄성파 디바이스의 제조 방법으로서, 점착층이 형성된 제1 지지 기판에, 각각 기능부가 형성된 복수의 소자를, 상기 소자의 기능부가 형성된 면을 상기 점착층에 대향하도록 설치하는 공정과, 상기 제1 지지 기판에 설치한 상기 복수의 소자의 표면 및 측면에 제1 수지를 도포하고, 또한 상기 설치된 복수의 소자 사이에 제1 수지를 충전하는 공정과, 상기 제1 수지를 경화시키는 공정과, 상기 제1 지지 기판을 박리하는 공정과, 상기 소자의 상기 제1 지지 기판이 박리된 면측에 감광성을 갖는 제2 수지층을 형성하는 공정과, 상기 제2 수지층을 패터닝하여 배선을 형성하는 개소를 개구하는 공정과, 상기 개구된 개소에 전극층 및 땜납을 충전하는 공정과, 상기 충전된 땜납을 리플로우해서 땜납 볼을 형성하는 공정과, 소자층을 다이싱에 의해 분리하는 공정을 갖고, 상기 점착층이 형성된 제1 지지 기판에 배치되는 소자가, 기판과, 상기 기판의 표면에 구성된 기능 부분과, 상기 기능 부분의 동작에 필요한 공간 부분을 형성하는 오목부를 구비하고, 또한 상기 기판의 표면을 덮는 패키지를 가지며, 또한 상기 적어도 두개의 탄성 표면파 소자 사이의 수지의 충전에 의해 접속되는 부분에 대응하는, 상기 적어 도 두개의 탄성 표면파 소자의 각각 패키지의 측면에, 적어도 1개소 이상의 절결을 구비하고 있는 것을 특징으로 한다.

상기 지지 기판을 글래스 등의 투명 기판으로 하여도 된다.

또한 상기 제1 수지를 도포, 및 충전하는 공정은, 상기 지지 기판을 진공 중에서 제1 수지를 도포하는 공정, 혹은, 상기 제1 수지를 도포 후 진공 중에서 탈포하는 공정에 의해 행하도록 하여도 된다.

또한, 상기 제3 측면에서, 상기 개구된 개소에 전극층 및 땜납을 충전하는 공정은, 제2 지지 기판 표면 전체면에 제1 시드 금속을 성막하는 공정과, 도금 보호용 레지스트를 도포하는 공정과, 상기 도금 보호용 레지스트를 패터닝하고, 상기 배선층 개구부를 개구하는 공정과, 상기 금속을 이용해서 상기 개구부에 도금으로 금속 및 땜납을 충전하는 공정과, 상기 도금 보호용 레지스트를 제거하는 공정과, 상기 도금으로 도전성 물질이 형성된 개소 이외의 상기 시드 금속을 제거하는 공정에 의해 행하도록 하여도 된다.

상기 특징에 의해, 웨이퍼 레벨 패키지한 싱글 필터의 측면을 접착하여 일체화하는 방법으로 듀얼 필터를 구성하고, 소형화를 도모하는 경우에, 일체화 후의 칩 간의 기계 강도의 향상과 재배선층의 형성을 동시에 도모할 수 있다. 이에 의해, 듀얼 필터의 한층 더 소형화가 가능하게 된다.

<실시예>

이하, 본 발명의 실시예에 대해서 도면을 이용해서 상세하게 설명한다. 또한, 실시예에서는, SAW 디바이스의 경우에 대하여 기재하고 있지만, 마찬가지의 방 법으로 박막 공진자(FBAR) 등의 탄성파 디바이스에도 적용할 수 있다.

또한, 본 발명은, 듀얼 필터뿐만 아니라, 마찬가지로 IPD나 필터 등의 복수의 칩으로 구성되는 듀플렉서에도 적용할 수 있다.

본 발명에 따른 듀얼 필터의 실시예 구조를 도 4, 도 5a, 도 5b를 이용해서 설명한다.

도 4는 본 발명에 따르는 제1 실시예의 듀얼 필터를 전극 단자측으로부터 본 평면도이다. 도 5a, 도 5b는, 각각 도 4의 점선 A-A 및 B-B를 따라 취한 단면도이다.

두개의 웨이퍼 레벨 패키지를 행한 필터 칩 C1, C2를 내장하고 있으며, 제1 수지층(20)으로 덮여져, 고정되어 있다. 제1 수지층(20)은, 에폭시 수지 또는 폴리이미드 수지 등의 열경화형 수지로 이루어진다.

또한, 제1 수지층(20)은, 도전성을 갖고 있다. 도전성은, 금속 필러 혹은 카본 미립자 등을 함유해서 얻어진다. 또한, 강도를 높이기 위해서, 혹은 방열성을 높이기 위해서, SiO₂나 질화 알루미늄 등의 필러를 제1 수지층(20)에 함유하고 있어도 된다.

두개의 필터 칩 C1, C2의 덮개 형상의 패키지(2)에는 중공 공간(22)이 형성되고, 탄성 표면파의 전파 공간이 형성되어 있다.

또한, 두개의 필터 칩 C1, C2의 패키지(2) 상에 제2 수지층(21)이 형성되고어, 따라서, 필터 칩 C1, C2는, 제1 수지층(20)과 제2 수지층(21)에 의해 밀봉되어 있다. 제2 수지층(21)은, 감광성을 갖는 수지로 구성되고 있으며, 감광성 에폭시 수지, 감광성 폴리이미드 수지 등으로 이루어진다.

그리고, 이 제2 수지층(21) 내에 필터 칩 C1, C2의 단자부(입력 단자 INC1, INC2, 출력 OUTC1, OUTC2) 및, 접지 단자 GND에 대응해서 도금 전극(3a)이 형성되어 있다. 이 도금 전극(3a)을 통해서, 필터 칩 C1, C2의 단자부가 외부의 땜납 볼(3)과 접속되어 있다.

도 6, 도 7a, 도 7b는, 또한, 상기 제1 실시예의 층 구조를 설명하는 도면이다.

도 6은, 제1 실시예에 높이 방향의 계면 위치 A, B, C를 도시하는 도면이다.

도 7a, 도 7b, 및 도 7c는, 각각 도 6의 계면 위치 A, B, C에 대응하는 평단면도이다.

도 7a는, 칩 필터 C1, C2의 압전 기판(30C1, 30C2)과 패키지(2)와의 계면 위치 A의 평면도로서, 칩 필터 C1, C2의 압전 기판(30C1, 30C2) 상에는 탄성파 필터를 형성하는 빗살 무늬 전극(100)과 배선층이 형성되어 있다. 또한, 배선층 이외에 배선층과 접속하는 입출력 단자 패턴 INC1, OUTC1, INC2, OUTC2가 형성되어 있다.

도면 중, SAW 공진기를 이용한 래더 타입의 필터를 나타내고 있지만, 실제수의 공진기 등은 도시 생략하고 있다. 칩 필터 C1, C2의 압전 기판(30C1, 30C2)의 주위는 도전성을 갖는 제1 수지층(20)으로 덮여져 있다.

도 7b는, 도 6의 계면 위치 B의 평단면을 도시하고, 패키지(2)의 두께의 반 정도의 부분에서 슬라이스한 평면도이다. 패키지(2)에는, 전극(INC1, INC2, OUTC1, OUTC2)용 개구부(31)와, 절결(40)과, 중공 공간(22)이 존재한다.

개구부(31)에는, 신호의 입출력 전극 INC1, INC2, OUTC1, OUTC2가 매립되고, 중공 공간(22)에는 빗살 무늬 전극(100)이 존재한다. 절결(40)에 대응하는 압전 기판(30C1, 30C2) 상에는 그라운드 단자 GND가 형성되어 있으며, 절결(40)에 도전성을 갖는 제1 수지층(20)이 충전되어, 그라운드 단자 GND와 전기적으로 접속하고 있다.

도 7c는, 패키지(2)와 제2 수지층(21)과의 계면에서 슬라이스한 평면도이다. 땜납 볼(3)의 단자부와 패키지(2)의 개구부(31)에 형성된 전극 INC1, INC2, OUTC1, OUTC 및, 도전성의 제1 수지층(20)을 접속하도록 도금 전극(3a)이 형성되어 있다.

상기한 바와 같은 구조에 의해 인터포저(중간 배선층 기판)를 사용하지 않고, 복수의 칩의 재배선을 행할 수 있다.

또한, 도 8a, 도 8b, 도 8c, 도 8d는, 제1 수지층(20)이 충전되는 영역을 도시하는 도면이다.

도 8a는, 도 7b에 상당하는 계면 1의 평면도에서의 제1 수지층(20)이 충전되는 영역을 도시하고, 두개의 필터 칩 C1, C2의 주위와, 절결(40)에 제1 수지층(20)이 충전되어 있다.

도 8b, 도 8c는, 각각, 도 8a의 X-X 단면, Y-Y 단면에서의 제1 수지층(20)의 충전 영역이다. 도 8d는, 단자측과 반대면인 두개의 필터 칩 C1, C2을 상면으로부터 덮는 영역이다.

도 8b는, 도 8a의 X-X선을 따라 취한 단면을, 도 8c는, 도 8a의 X-X선을 따라 취한 단면을 도시한다. 복수의 절결(40)이 패키지(2)에 형성되어 있으므로, 제1 수지층(20)이 충전되고, 두개의 필터 칩 C1, C2에 접하는 면적이 넓어 강고한 접착이 가능하다. 또한, 도 8b의 단면에 보여진 바와 같이, 칩 C1, C2를 상하면으로부터 제1 수지층(20)의 충전에 의해 억제하는 것이 가능하다. 이에 의해, 일체화후의 강도를 보다 높게 할 수 있다.

여기서, 본 발명의 적용에서, 도 7b에 도시한 바와 같이, 패키지(2)의 칩 C1, C2 사이를 접합하는 면에 절결(40)을 다수 형성하는 것이 바람직하고, 그 외의 양태도 가능하다. 도 9a, 도 9b, 도 10a, 도 10b는, 이러한 다른 절결 구조의 실시예를 도시하는 도면이다.

도 9a, 도 9b에 도시하는 예는, 칩 C1, C2 사이를 접합하는 면에 절결(40)을 형성하는 것 외에 측면에 절결(41)을 형성한 예이다. 도 9a는, 하나의 칩 C1을 단자측으로부터 본 평면도를, 도 9b는, y-y선을 따라 취한 측단면도를 나타낸다.

도 10a는, 하나의 칩 C1을 단자측으로부터 본 평면도를, 도 10b는, y-y선을 따라 취한 측단면도를 도시한다. 마찬가지로, 칩 C1, C2 사이를 접합하는 면에 절결(40)을 형성하는 것 외에 측면에 절결(41)을 형성한 예이다. 단, 도 9a, 도 9b에 도시하는 예와 서로 다른 점은, 절결(40, 41)을 패키지(2)의 두께 전체가 아닌, 그 일부에 형성하고, 절결을 오목 형상으로 한 예이다. 이러한 경우에는, 수지층(20)과 패키지(2)의 접촉면의 수가 많아지므로, 보다 강고한 결합을 기대할 수 있다.

다음으로, 상기의 본 발명에 따른 SAW 디바이스의 제작 방법을 도 11, 도 12에 의해 설명한다.

도 11은, 웨이퍼 레벨에서의 필터 칩의 작성 수순의 단계를 나타내는 플로우차트이다. 또한, 처리 공정 P1에서 P11까지, 1칩분에 대해서 도시하고 있다.

웨이퍼 형상의 압전 기판(30) 상에, 복수의 SAW 소자의 각각을 구성하는 IDT와 입출력 단자 및 GND 단자를 형성한다((처리 공정 P1). 이 위에 스핀 코트에 의해 레지스트를 도포한다(처리 공정 P2).

계속해서, 마스크(201)를 이용해서 노광하고(처리 공정 P3), 마스크된 영역의 레지스트를 소성하여 남기고, 기둥을 형성한다(처리 공정 P4).

또한, 투명한 지지 필름(202)에 감광성 재료인 라미네이트 필름(203)을 접착하여, 처리 공정 P4에서 형성된 기둥 위를 따라 라미네이트한다(처리 공정 P5). 마스크(204)를 이용해서 단자 부분 영역을 노광하고, 노광 후에 지지 필름(202)을 박리한다(처리 공정 P6). 계속해서, 현상 및 소성을 행한다(처리 공정 P7). 이에 의해, 단자 부분 영역(개구부(31))이 노출된다.

또한, 본 발명에 따른 특징으로서, 이 단자 부분 영역(개구부(31))을 노광 할 때에, 본원 발명의 탄성파 디바이스의 특징을 얻기 위해서, 마스크(204)의 패턴을 기둥의 측면에 절결(40)이 형성된다.

또한, 노출된 단자 부분 상에 니켈 등의 배리어 메탈의 도금(205)을 실시한다(처리 공정 P8). 도금(205) 상에 땜납 볼(206)을 두고(처리 공정 P9), 리플로우한다(처리 공정 P10). 지금까지의 행정에 의해 웨이퍼 레벨의 패키지가 생성된다.

도 12는, 웨이퍼 레벨의 패키지로부터 더욱 SAW 디바이스를 완성하는 행정 플로우차트를 도시하는 도면이다.

도 12에서, 서로 다른 주파수 대역에서 사용하는 복수의 필터 칩을 공통으로 패키지화하여 하나의 SAW 디바이스를 생성할 때에, 서로 다른 주파수 대역마다에, 앞서 설명한 처리 공정 P1∼P10의 행정을 따라서 웨이퍼 레벨 패키지를 작성한다.

도 12에 도시하는 예에서는 도 11의 구성으로 개별로 작성된 서로 다른 주파수에서 사용하는 필터 칩을 각각 갖는 두개의 웨이퍼 레벨 패키지 I, II를 이용한다.

우선, 도 12, I, II에 도시한 바와 같이, 미리 웨이퍼 레벨 패키지한 두개의 웨이퍼의 각각을 소자 단위로 다이싱으로 잘라 나눈다(처리 공정 P11, P11a).

다음으로, 각 칩을 점착층(206)을 접착한 지지 기판(207) 상에 소자면이 뒤로 되도록 배열한다(처리 공정 P12). 점착층(206)은, 후에 간단히 박리를 할 수 있는 것이 바람직하며, 자외선의 조사 등에 의해 용이하게 점착성을 약하게 할 수 있는 것을 이용한다. 지지 기판(207)은 투명한 것이 바람직하며, 글래스가 바람직하다.

그 후, 표면에 제1 수지층(20)을 도포한다. 이 때, 진공 분위기에서 도포, 혹은, 도포 후 진공 탈포함으로써, 칩 간의 간극 및 전면의 패키지의 절결(40)에도 수지가 침투하도록, 열경화시킨다(처리 공정 P13).

계속해서, 지지 기판(207)의 배면에 걸쳐 자외선을 조사함으로써 지지 기판(207)의 점착층(206)의 점착성을 약하게 하고, 칩 전면에 붙은 지지 기판(207)을 박리한다(처리 공정 P14).

계속해서, 전면에 감광성을 갖는 제2 수지층(21)을 형성하고, 노광, 현상에 의해 전극 단자부에 상당하는 부분에는 개구부를 형성한다(처리 공정 P15).

그리고, 인쇄 혹은 도금 등에 의해 개구부에 전극(도전체)(3a) 및 땜납 볼(3)을 형성한다.

인쇄로 행하는 경우에는, 진공 인쇄 등의 방법으로 은 페이스트 및 땜납 페이스트를 인쇄하고, 그 후 리플로우하여, 땜납 볼(3)을 형성한다(처리 공정 P16).

또한, 도금으로 형성하는 경우에는, 제2 수지층(21)의 표면에 시드 금속을 스퍼터한 후, 도금 보호 레지스트를 도포하고, 제2 수지층(21)에 도금 전극(3a)의 부분에 대응해서 개구하도록 패터닝한다. 그 후, 도금에 의해 전극 및 땜납을 형성한다. 도금 보호 레지스트를 제거한 후, 시드 금속을 제거한 후 리플로우를 행하여 땜납 볼을 형성한다.

전면에 스퍼터 등으로 시드 메탈을 형성한 후, 배선층 패턴 이외를 도금 내성이 있는 레지스트로 보호하고, 전해 도금을 행하여, 배선 패턴을 형성한다. 그 후, 도금 레지스트 및 시드 메탈을 제거한다.

또한, 기판을 다이싱에 의해 개편화함으로써, 본 발명에 따른 SAW 디바이스가 완성된다(처리 공정 P17).

이상 설명한 바와 같이, 본 발명의 탄성파 디바이스의 구조 및 제조 방법에 따르면, 웨이퍼 레벨 패키지한 싱글 필터의 측면을 접착하여 일체화하는 방법으로 듀얼 필터를 구성하고, 소형화를 도모하는 경우에, 일체화 후의 칩 간의 기계 강도 의 향상과 재배선층의 형성을 도모할 수 있다. 이상에 의해 듀얼 필터의 한층 더 소형화가 가능하게 되어 산업 상 기여하는 바가 크다.

본 발명에 따르면, 웨이퍼 레벨 패키지한 싱글 필터의 측면을 접착하고 일체화하는 방법으로 듀얼 필터를 구성하고, 소형화를 도모하는 경우에, 일체화 후의 칩 간의 기계 강도의 향상과 재배선층의 형성 방법을 개선할 수 있다.

Claims

적어도 두개의 탄성 표면파 소자 사이가 수지의 충전에 의해 접속되어 형성된 탄성파 디바이스로서,

상기 탄성 표면파 소자의 각각은,

기판과,

상기 기판의 표면에 구성된 기능 부분과,

상기 기능 부분의 동작에 필요한 공간 부분을 형성하는 오목부를 구비하고, 또한 상기 기판의 표면을 덮는 패키지를 가지며,

상기 적어도 두개의 탄성 표면파 소자 사이의 수지의 충전에 의해 접속되는 부분에 대응하는, 상기 적어도 두개의 탄성 표면파 소자의 각각 패키지의 측면에, 적어도 1개소 이상의 절결(cutout)을 구비하고,

상기 적어도 두개의 탄성 표면파 소자의 기판 측면, 배면, 및 전면의 일부를 제1 수지로 덮고, 또한 상기 패키지의 측면의 적어도 1개소 이상의 절결에 상기 제1 수지가 충전되어 있는 것을 특징으로 하는 탄성파 디바이스.
제1항에 있어서,

상기 적어도 두개의 탄성 표면파 소자가, 각각 서로 다른 주파수 동작 영역을 갖는 듀얼 필터인 것을 특징으로 하는 탄성파 디바이스.
제1항에 있어서,

상기 제1 수지가 에폭시 수지 또는 폴리이미드 수지 등의 열경화형 수지인 것을 특징으로 하는 탄성파 디바이스.
제3항에 있어서,

상기 제1 수지가 은, 카본, 금속 미립자 등의 도전성 필러를 함유하여, 도전성을 갖고 있는 것을 특징으로 하는 탄성파 디바이스.
제4항에 있어서,

상기 제1 수지가, SiO₂나 질화 알루미늄 등의 무기물의 필러를 함유하고 있는 것을 특징으로 하는 탄성파 디바이스.
적어도 두개의 탄성 표면파 소자 사이가 수지의 충전에 의해 접속되어 형성된 탄성파 디바이스로서,

상기 탄성 표면파 소자의 각각은,

기판과,

상기 기판의 표면에 구성된 기능 부분과,

상기 기능 부분의 동작에 필요한 공간 부분을 형성하는 오목부를 구비하고, 또한 상기 기판의 표면을 덮는 패키지를 가지며,

상기 패키지의 모든 측면의 각각에, 적어도 1개소 이상의 절결을 구비하고,

상기 적어도 두개의 탄성 표면파 소자의 기판 측면, 배면, 및 전면의 일부를 제1 수지로 덮고, 또한 상기 패키지의 모든 측면에 구비한 적어도 1개소 이상의 절결에 상기 제1 수지가 충전되어 있는 것을 특징으로 하는 탄성파 디바이스.
제6항에 있어서,

상기 패키지의 모든 측면의 각각에 구비한 절결의 수가, 상기 적어도 두개의 탄성 표면파 소자 사이의 수지의 충전에 의해 접속되는 부분에 대응하는 상기 패키지의 측면에 대하여 가장 많은 것을 특징으로 하는 탄성파 디바이스.
제1항 또는 제6항에 있어서,

상기 패키지의 절결에 의해 노출된 상기 기판의 전면의 일부에 그라운드 단자가 형성되어 있는 것을 특징으로 하는 탄성파 디바이스.
제1항 또는 제6항에 있어서,

상기 패키지의 상층에, 상기 적어도 두개의 탄성 표면파 소자의 전극과 전기적으로 접속되는 도체부를 갖고, 또한 감광성을 갖는 제2 수지층이 형성되어 있는 것을 특징으로 하는 탄성파 디바이스.
제9항에 있어서,

상기 제2 수지층이 감광성 에폭시 수지 혹은 감광성 폴리이미드로 이루어지는 것을 특징으로 하는 탄성파 디바이스.
제9항에 있어서,

상기 도체부와 접속되는 땜납 볼이 상기 제2 수지층 상에 형성되어 있는 것을 특징으로 하는 탄성파 디바이스.
점착층이 형성된 제1 지지 기판에, 각각 기능부가 형성된 복수의 소자를, 상기 소자의 기능부가 형성된 면을 상기 점착층에 대향하도록 설치하는 공정과,

상기 제1 지지 기판에 설치한 상기 복수의 소자의 표면 및 측면에 제1 수지를 도포하고, 또한 상기 설치된 복수의 소자 사이에 제1 수지를 충전하는 공정과,

상기 제1 수지를 경화시키는 공정과,

상기 제1 지지 기판을 박리하는 공정과,

상기 소자의 상기 제1 지지 기판이 박리된 면측에 감광성을 갖는 제2 수지층을 형성하는 공정과,

상기 제2 수지층을 패터닝하여 배선을 형성하는 개소를 개구하는 공정과,

상기 개구된 개소에 전극층 및 땜납을 충전하는 공정과,

상기 충전된 땜납을 리플로우해서 땜납 볼을 형성하는 공정과,

소자층을 다이싱에 의해 분리하는 공정을 갖고,

상기 점착층이 형성된 제1 지지 기판에 배치되는 소자가,

기판과,

상기 기판의 표면에 구성된 기능 부분과,

상기 기능 부분의 동작에 필요한 공간 부분을 형성하는 오목부를 구비하고, 또한 상기 기판의 표면을 덮는 패키지를 가지며,

상기 복수의 소자 중 적어도 두개의 소자 사이의 제1 수지의 충전에 의해 접속되는 부분에 대응하는, 상기 복수의 소자 중 적어도 두개의 소자의 각각 패키지의 측면에, 적어도 1개소 이상의 절결을 구비하고 있는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
제12항에 있어서,

상기 점착층이 자외선에 의해 점착력이 약해지는 접착제로 이루어지는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
제12항에 있어서,

상기 지지 기판이 글래스 등의 투명 기판으로 이루어지는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
제12항에 있어서,

상기 제1 수지를 도포, 및 충전하는 공정은,

상기 지지 기판을 진공 중에서 제1 수지를 도포하는 공정, 혹은,

상기 제1 수지를 도포 후 진공 중에서 탈포하는 공정에 의해 행하는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
제12항에 있어서,

상기 개구된 개소에 전극층 및 땜납을 충전하는 공정은,

제2 지지 기판 표면 전체면에 제1 시드 금속을 성막하는 공정과,

도금 보호용 레지스트를 도포하는 공정과,

상기 도금 보호용 레지스트를 패터닝하고, 상기 배선을 형성하는 개소를 개구하는 공정과,

상기 제1 시드 금속을 이용해서 상기 개구된 개소에 도금으로 금속 및 땜납을 충전하는 공정과,

상기 도금 보호용 레지스트를 제거하는 공정과,

상기 도금으로 도전성 물질이 형성된 개소 이외의 상기 제1 시드 금속을 제거하는 공정에 의해 행하는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.