KR100891418B1 - 탄성파 디바이스 및 그 제조 방법 - Google Patents

탄성파 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR100891418B1
KR100891418B1 KR1020070121710A KR20070121710A KR100891418B1 KR 100891418 B1 KR100891418 B1 KR 100891418B1 KR 1020070121710 A KR1020070121710 A KR 1020070121710A KR 20070121710 A KR20070121710 A KR 20070121710A KR 100891418 B1 KR100891418 B1 KR 100891418B1
Authority
KR
South Korea
Prior art keywords
forming
seal
sealing
electrode
acoustic wave
Prior art date
Application number
KR1020070121710A
Other languages
English (en)
Other versions
KR20080048421A (ko
Inventor
순이찌 아이까와
다꾸미 고오리이께
죠우지 기무라
게이지 쯔다
마사유끼 기따지마
가즈노리 이노우에
다까시 마쯔다
Original Assignee
후지쓰 메디아 데바이스 가부시키가이샤
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 메디아 데바이스 가부시키가이샤, 후지쯔 가부시끼가이샤 filed Critical 후지쓰 메디아 데바이스 가부시키가이샤
Publication of KR20080048421A publication Critical patent/KR20080048421A/ko
Application granted granted Critical
Publication of KR100891418B1 publication Critical patent/KR100891418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49007—Indicating transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/4908—Acoustic transducer

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

제조 공정에서의 절단 영역에의 이물의 부착이나 웨이퍼 휘어짐을 억제하는 것이다. 본 발명은, 탄성파 소자가 형성된 기판(10) 상에, 탄성파 소자의 탄성파가 진동하는 기능 영역(40)이 제1 비피복부(50) 및 개편화하기 위한 절단 영역(42)이 제2 비피복부(52)로 되도록 제1 밀봉부(22)를 형성하는 공정과, 제1 비피복부(50) 및 제2 비피복부(52)에 덮개를 덮도록, 제1 밀봉부(22) 상에 제2 밀봉부(24)를 형성하는 공정과, 제2 비피복부(52)를 분할하도록 기판(10) 및 제2 밀봉부(24)를 절단하는 공정을 갖는 탄성파 디바이스 및 그 제조 방법이다.
기능 영역, 기판, 제1 비피복부, 제1 밀봉부, 제2 비피복부, 제2 밀봉부

Description

탄성파 디바이스 및 그 제조 방법{ACOUSTIC WAVE DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 탄성파 디바이스 및 그 제조 방법에 관한 것으로, 특히 탄성파 소자의 기능 영역 상이 중공인 밀봉부를 갖는 탄성파 디바이스 및 그 제조 방법에 관한 것이다.
탄성파 디바이스는 전자파를 이용하는 전기 전자 기기의 신호 필터로서 다방면에 이용되고 있다. 예를 들면, 휴대 전화 단말기 등의 무선 통신 기기의 송수신 필터나 텔레비전, 비디오 테이프 레코더 등의 영상용 주파수 필터로서 이용된다. 탄성파 디바이스는, 칩인 탄성파 소자가 수지 등의 밀봉부에 밀봉되어 있다. 탄성파 소자의 하나인 탄성 표면파 소자는, LiNbO3이나 LiTaO3 등의 압전 기판 상에, 빗형 전극 등의 탄성 표면파를 여진하는 전극이 형성되어 있다. 탄성 표면파는 압전 기판의 표면을 전파하기 때문에, 탄성파가 진동하는 기능 영역인 압전 기판 표면 및 전극상은 공동으로 할 필요가 있다. 이와 같이, 압전 기판 표면 및 전극 상에는 두꺼운 보호막이 형성되지 않으므로, 신뢰성 확보를 위해서는 탄성파 소자를 기 밀 밀봉하는 것이 요구된다.
특허 문헌 1 내지 특허 문헌 3과 같이, 탄성파 디바이스의 저코스트화를 위해, 탄성파 소자가 형성된 기판 상에 밀봉부를 형성하여 웨이퍼 레벨 패키지(WLP)를 형성하는 방법이 이용되고 있다.
우선, 절단 영역에 제1 밀봉부(22) 및 제2 밀봉부(24)가 형성되지 않은 종래예 1에 따른 탄성파 디바이스의 제조 방법에 대해 설명한다. 도 1의 (a) 내지 도 2의 (i)는 종래예 1에 따른 탄성파 디바이스의 제조 공정을 도시한 도면이다. 도 1의 (a)를 참조로, 기판(10) 상에 빗형 전극(12), 빗형 전극(12)에 접속하는 배선(14) 및 절단 영역(42)(웨이퍼를 개편화하기 위한 영역)의 금속 패턴(18)을 형성한다. 기판(10), 빗형 전극(12) 및 배선(14) 상에 보호막(20)을 형성한다. 보호막(20)의 소정 영역을 제거하고, 관통 영역(44)(관통 전극을 형성할 영역)의 배선(14) 상에 배리어층(16)을 형성한다. 도 1의 (b)를 참조로, 기능 영역(40)(탄성파가 진동하는 영역), 절단 영역(42) 및 관통 영역(44)이 각각 제1 비피복부(50), 제2 비피복부(52) 및 제3 비피복부(54)(밀봉 수지가 피복되어 있지 않은 부분)로 되도록 제1 밀봉부(22)를 형성한다.
도 1의 (c)를 참조로, 제1 밀봉부(22) 상에 예를 들면 광감광성 수지 필름을 접착하여, 제2 밀봉부(24)를 형성한다. 도 1의 (d)를 참조로, 마스크(32)를 통해 제2 밀봉부(24)에 자외선(UV광)을 조사한다. 도 1의 (e)를 참조로, 현상함으로써, UV광이 조사된 영역의 제2 밀봉부(24)는 잔존하고, 제2 비피복부(52), 제3 비피복부(54) 및 중공인 공동(60)이 형성된다.
도 2의 (f)를 참조로, 제3 비피복부(54)에 관통 전극(28)을 형성한다. 도 2의 (g)를 참조로, 관통 전극(28) 상에 땜납 볼(30)을 형성한다. 도 2의 (h)를 참조로, 블레이드(36)를 이용하여, 절단 영역(42)에서 기판(10)을 절단한다. 도 2의 (i)를 참조로, 이에 의해 종래예 1에 따른 탄성파 디바이스가 완성된다.
다음으로, 절단 영역(42)에 제1 밀봉부(22) 및 제2 밀봉부(24)가 형성되어 있는 종래예 2에 따른 탄성파 디바이스의 제조 방법에 대해 설명한다. 도 3의 (a) 내지 도 4의 (h)는 종래예 2에 따른 탄성파 디바이스의 제조 공정을 도시한 도면이다. 도 3의 (a)를 참조로, 기능 영역(40), 관통 영역(44)이 각각 제1 비피복부(50) 및 제3 비피복부(54)로 되도록 제1 밀봉부(22)를 형성한다. 종래예 1의 도 1의 (b)와 달리 절단 영역(42)에는 제1 밀봉부(22)가 잔존하고 있다.
도 3의 (b)를 참조로, 제1 밀봉부(22) 상에 광감광성 수지 필름을 접착하여, 제2 밀봉부(24)를 형성한다. 도 3의 (c)를 참조로, 마스크(32)를 통해 제2 밀봉부(24)에 자외선(UV광)을 조사한다. 도 3의 (d)를 참조로, 현상함으로써, UV광이 조사된 영역의 제2 밀봉부(24)는 잔존하고, 제3 비피복부(54), 공동(60)이 형성된다. 종래예 1의 도 1의 (e)와 달리 절단 영역(42)에는 제2 밀봉부(24)가 잔존하고 있다.
도 4의 (e)를 참조로, 제3 비피복부(54)에 관통 전극(28)을 형성한다. 도 4의 (f)를 참조로, 관통 전극(28) 상에 땜납 볼(30)을 형성한다. 도 4의 (g)를 참조로, 블레이드(36)를 이용하여, 절단 영역(42)에서 기판(10), 제1 밀봉부(22) 및 제2 밀봉부(24)를 절단한다. 도 4의 (h)를 참조로, 이에 의해 종래예 2에 따른 탄 성파 디바이스가 완성된다.
종래예 1 및 종래예 2에 따르면, 제1 밀봉부(22)가 기능 영역(40) 상에 중공을 갖고, 제2 밀봉부(24)에서 덮개를 덮고 있기 때문에, 탄성파 소자를 기밀 밀봉할 수 있다. 또한, 땜납 볼(30)은 관통 전극(28)을 통해 탄성파 소자에 접속하고 있음으로써, 땜납 볼(30)을 이용하여 플립 칩 실장함으로써, 탄성파 소자의 전기 신호를 외부에 입출력할 수 있다.
[특허 문헌 1] 일본 특허 공개 평9-232900호 공보
[특허 문헌 2] 일본 특허 공개 제2002-261582호 공보
[특허 문헌 3] 일본 특허 공개 제2003-37471호 공보
종래예 1에서는, 도 2의 (h)와 같이, 웨이퍼를 개편화하여 칩으로 하는 경우, 절단 영역(42)의 제1 밀봉부(22) 및 제2 밀봉부(24)가 제거되어 있으므로, 절단하기 위한 부하는 작다. 그러나, 절단 영역(42)에 밀봉부가 설치되어 있지 않으면, 도 1의 (e)에서 기판(10)을 밀봉하고 나서 도 2의 (h)에서 기판을 절단하는 공정의 동안의 공정에서 절단 영역(42)에 이물이 부착되게 되는 경우가 있다. 예를 들면, 도 2의 (f)에서 관통 전극(28)에 이용하는 금속이나 도 2의 (g)에서 땜납 볼(30)에 이용하는 땜납이 절단 영역(42)의 제2 비피복부(52)에 빠져들게 된다. 이를 해결하기 위해, 절단 영역(42)과 관통 전극(28)과의 간격을 넓히면 칩 사이즈가 커지게 된다.
한편, 종래예 2에서는, 도 3의 (a) 내지 도 4의 (e)와 같이 절단 영역(42)에 제1 밀봉부(22) 및 제2 밀봉부(24)를 잔존시킨 경우, 도 4의 (e) 및 도 4의 (f)와 같이, 예를 들면 관통 전극(28)이나 땜납 볼(30)을 형성할 때, 금속이나 땜납이 절단 영역(42)에 빠져드는 일은 없다. 그러나, 제1 밀봉부(22)나 제2 밀봉부(24)를 경화시키는 가열 공정이나 땜납의 리플로우 공정에서, 제1 밀봉부(22) 및 제2 밀봉부(24)의 수축 압력에 의해 웨이퍼가 휘게 된다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 제조 공정 도중에서의 절단 영역에의 이물의 부착이나 웨이퍼 휘어짐을 억제하는 것을 목적으로 한다.
본 발명은, 탄성파 소자가 형성된 기판 상에, 상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부 및 개편화하기 위한 절단 영역이 제2 비피복부로 되도록 제1 밀봉부를 형성하는 공정과, 상기 제1 비피복부 및 상기 제2 비피복부에 덮개를 덮도록, 상기 제1 밀봉부 상에 제2 밀봉부를 형성하는 공정과, 상기 제2 비피복부를 분할하도록 상기 기판 및 상기 제2 밀봉부를 절단하는 공정을 갖는 것을 특징으로 하는 탄성파 디바이스의 제조 방법이다. 본 발명에 따르면, 제조 공정 중, 절단 영역이 제2 밀봉부에 의해 덮개가 덮여져 있으므로, 제조 공정에서의 절단 영역에의 이물의 부착을 억제할 수 있다. 또한, 절단 영역의 제2 비피복부가 응력을 완화하므로 웨이퍼 휘어짐을 억제할 수 있다.
상기 구성에서, 상기 제1 밀봉부를 형성하는 공정은, 관통 전극이 형성될 영역이 제3 비피복부로 되도록 상기 제1 밀봉부를 형성하는 공정이며, 상기 제2 밀봉 부를 형성하는 공정은, 상기 관통 전극이 형성될 영역이 상기 제3 비피복부로 되도록 상기 제2 밀봉부를 형성하는 공정이며, 상기 제3 비피복부에 관통 전극을 형성하는 공정을 갖는 구성으로 할 수 있다. 이 구성에 따르면, 관통 전극을 형성할 때의 절단 영역에의 이물의 부착을 억제할 수 있다.
상기 구성에서, 탄성파 소자가 형성된 기판 상에, 상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부로 되도록 제1 밀봉부를 형성하는 공정과, 상기 제1 비피복부에 덮개를 덮도록, 또한 개편화하기 위한 절단 영역의 상기 제1 밀봉부 상이 제2 비피복부로 되도록, 상기 제1 밀봉부 상에 제2 밀봉부를 형성하는 공정과, 상기 제2 비피복부에 덮개를 덮도록, 상기 제2 밀봉부 상에 제3 밀봉부를 형성하는 공정과, 상기 제2 비피복부를 분할하도록 상기 기판, 상기 제1 밀봉부 및 상기 제3 밀봉부를 절단하는 공정을 갖는 것을 특징으로 하는 탄성파 디바이스의 제조 방법이다. 본 발명에 따르면, 제조 공정 중, 절단 영역이 제3 밀봉부에 의해 덮개가 덮여져 있으므로, 제조 공정에서의 절단 영역에의 이물의 부착을 억제할 수 있다. 또한, 절단 영역의 제2 비피복부가 응력을 완화하므로 웨이퍼 휘어짐을 억제할 수 있다.
상기 구성에서, 상기 제1 밀봉부를 형성하는 공정은, 관통 전극이 형성될 영역이 제3 비피복부로 되도록 상기 제1 밀봉부를 형성하는 공정이며, 상기 제2 밀봉부를 형성하는 공정은, 상기 관통 전극이 형성될 영역이 상기 제3 비피복부로 되도록 상기 제2 밀봉부를 형성하는 공정이며, 상기 제3 밀봉부를 형성하는 공정은, 상기 관통 전극이 형성될 영역이 상기 제3 비피복부로 되도록 상기 제3 밀봉부를 형 성하는 공정이며, 상기 제3 비피복부에 관통 전극을 형성하는 공정을 갖는 구성으로 할 수 있다. 이 구성에 따르면, 관통 전극을 형성할 때의 절단 영역에의 이물의 부착을 억제할 수 있다.
상기 구성에서, 상기 제1 밀봉부를 형성하는 공정은, 광감광성 수지를 형성하는 공정과, 노광함으로써 상기 제1 비피복부를 형성하는 공정을 포함하는 구성으로 할 수 있다. 이 구성에 따르면, 제1 밀봉부에 간단히 제1 비피복부를 형성할 수 있다.
상기 구성에서, 상기 광감광성 수지를 형성하는 공정은, 에폭시제 네가티브 레지스트를 도포하는 공정을 포함하는 구성으로 할 수 있다. 이 구성에 따르면, 제1 밀봉부로서 간단히 광감광성 수지를 형성할 수 있다.
상기 구성에서, 상기 제2 밀봉부를 형성하는 공정은, 필름 형상의 광감광성 수지 시트를 상기 제1 밀봉부 상에 형성하는 공정을 포함하는 구성으로 할 수 있다. 이 구성에 따르면, 비피복부 내에 수지가 부착되지 않고 제2 밀봉부로 제1 비피복부에 덮개를 덮어, 중공 구조의 공동을 형성할 수 있다.
상기 구성에서, 상기 관통 전극을 형성하는 공정은, 상기 제3 비피복부에 전기 도금법에 의해 상기 관통 전극을 형성하는 공정을 포함하는 구성으로 할 수 있다.
상기 구성에서, 상기 관통 전극 상에 땜납 볼을 형성하는 공정을 갖는 구성으로 할 수 있다. 이 구성에 따르면, 관통 전극 상에 땜납 볼을 형성할 때, 절단 영역에의 이물의 부착을 억제할 수 있다.
본 발명은, 탄성파 소자가 형성된 기판과, 상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부로 되도록 상기 기판 상에 설치된 제1 밀봉부와, 상기 제1 비피복부가 중공으로 되도록 상기 제1 밀봉부 상에 설치된 제2 밀봉부를 구비하고, 상기 제1 밀봉부의 측면은, 상기 기판 및 상기 제2 밀봉부의 측면보다 내측에 있는 것을 특징으로 하는 탄성파 디바이스이다. 본 발명에 따르면, 탄성파 디바이스의 제조 공정에서, 절단 영역이 제2 밀봉부에 의해 덮개가 덮여져 있으므로, 제조 공정에서의 절단 영역에의 이물의 부착을 억제할 수 있다. 또한, 절단 영역의 비피복부가 응력을 완화하므로 웨이퍼 휘어짐을 억제할 수 있다.
상기 구성에서, 상기 제1 밀봉부 및 상기 제2 밀봉부를 관통하고 상기 탄성파 소자에 접속하는 관통 전극을 구비하는 구성으로 할 수 있다. 이 구성에 따르면, 관통 전극을 형성할 때의 절단 영역에의 이물의 부착을 억제할 수 있다.
본 발명은, 탄성파 소자가 형성된 기판과, 상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부로 되도록 상기 기판 상에 설치된 제1 밀봉부와, 상기 제1 비피복부가 중공으로 되도록 상기 제1 밀봉부 상에 설치된 제2 밀봉부와, 상기 제2 밀봉부 상에 설치된 제3 밀봉부를 구비하고, 상기 제2 밀봉부의 측면은 상기 기판, 상기 제1 밀봉부 및 상기 제3 밀봉부의 측면보다 내측에 있는 것을 특징으로 하는 탄성파 디바이스이다. 본 발명에 따르면, 탄성파 디바이스의 제조 공정에서, 절단 영역이 제3 밀봉부에 의해 덮개가 덮여져 있으므로, 제조 공정에서의 절단 영역에의 이물의 부착을 억제할 수 있다. 또한, 절단 영역의 비피복부가 응력을 완화하므로 웨이퍼 휘어짐을 억제할 수 있다.
상기 구성에서, 상기 제1 밀봉부, 상기 제2 밀봉부 및 상기 제3 밀봉부를 관통하고 상기 탄성파 소자에 접속하는 관통 전극을 구비하는 구성으로 할 수 있다. 이 구성에 따르면, 관통 전극을 형성할 때의 절단 영역에의 이물의 부착을 억제할 수 있다.
상기 구성에서 상기 제1 밀봉부 및 상기 제2 밀봉부는 수지로 이루어지는 구성으로 할 수 있다. 또한, 상기 구성에서, 상기 관통 전극은 Ag, Cu, Ni, SnAg 및 SnAgCu 중 적어도 1 종류 이상의 도체를 갖는 구성으로 할 수 있다.
상기 구성에서, 상기 관통 전극 상에 땜납 볼을 구비하는 구성으로 할 수 있다. 이 구성에 따르면, 관통 전극 상에 땜납 볼을 형성할 때, 절단 영역에의 이물의 부착을 억제할 수 있다.
본 발명에 따르면, 제조 공정에서 절단 영역이 덮개가 덮여져 있으므로, 절단 영역에의 이물의 부착이나 웨이퍼 휘어짐을 억제할 수 있다.
이하, 도면을 참조로 본 발명의 실시예에 대해 설명한다.
<실시예 1>
도 5의 (a) 내지 도 6의 (h)는 실시예 1에 따른 탄성파 디바이스의 제조 공정의 단면도를 도시하는 도면이다. 도 5의 (a)를 참조로, LiTaO3(탄탈산 리튬)으로 이루어지는 압전 기판(10) 상에 빗형 전극(12)과 빗형 전극(12)에 접속하는 배 선(14)과 절단 영역(42)의 금속 패턴(18)을 Al(알루미늄)-Cu(구리)를 이용하여 형성한다. 빗형 전극(12)은 압전 기판(10)의 탄성 표면파를 여진하는 전극이며 탄성파 소자를 구성한다. 기판(10), 빗형 전극(12) 및 배선(14) 상에 SiO2(산화 실리콘)막으로 이루어지는 보호막(20)을 형성한다. 보호막(20)의 소정 영역을 제거하고, 관통 전극을 형성할 관통 영역(44)의 배선(14) 상에 Ti(티탄)/Au(금)로 이루어지는 배리어층(16)을 형성한다. 기판(10) 상에 에폭시제 영구 네가티브 레지스트를 30㎛ 스핀 도포한다. 노광 및 현상을 행함으로써, 기능 영역(40), 절단 영역(42), 관통 영역(44)의 제1 밀봉부(22)를 제거한다. 이에 의해, 수지가 피복하고 있지 않은 제1 비피복부(50), 제2 비피복부(52) 및 제3 비피복부(54)가 형성된다. 이와 같이, 기능 영역(40)이 제1 비피복부(50)에, 절단 영역(42)이 제2 비피복부(52)에, 관통 영역(44)이 제3 비피복부(54)가 형성되도록 제1 밀봉부(22)를 형성한다.
도 5의 (b)를 참조로, 제2 밀봉부(24)로서 30㎛의 막 두께를 갖는 에폭시제 영구 네거티브 필름 레지스트를 제1 밀봉부(22) 상에 텐팅법을 이용하여 접착한다. 도 5의 (c)를 참조로, 마스크(32)를 이용하여 UV광(34)을 제2 밀봉부(24)에 조사한다. 도 5의 (d)를 참조로, 현상함으로써, 관통 영역(44)에 제1 밀봉부(22)와 제2 밀봉부(24)와의 제3 비피복부(54)가 형성되고, 기능 영역(40) 및 절단 영역(42) 상에는 제2 밀봉부(24)로 덮개를 한 공동(60, 62)이 형성된다. 제2 밀봉부(24)를 열경화시키기 위한 포스트 베이크를 250℃에서 1시간 행한다. 포스트 베이크에 의한 4 인치의 웨이퍼의 휘어짐은 약 200㎛이었다.
도 6의 (e)를 참조로, 제3 비피복부(54) 내에 전기 도금법을 이용하여 막 두께가 약 50㎛인 Ni(니켈)를 형성한다. Ni 표면에 Au(금)의 플래시 도금을 실시하여 Ni로 이루어지는 관통 전극(28)이 완성된다. 도 6의 (f)를 참조로, 관통 전극(28) 상에 SnAgCu(주석 은 구리) 땜납 페이스트를 마스크 인쇄 및 리플로우하여 땜납 볼(30)을 형성한다. 땜납 볼(30) 형성 시의 리플로우한 후의 웨이퍼의 휘어짐은 약 200㎛이며, 리플로우 전과 거의 변하지 않았다.
도 6의 (g)를 참조로, 절단 영역(42)에서 제2 밀봉부(24) 및 기판(10)을 다이싱법을 이용하여 블레이드(36)로 절단한다. 이 때 제1 밀봉부(22) 및 제2 밀봉부(24)의 박리는 관찰되지 않았다. 이상에 의해 도 6의 (h)와 같은 탄성파 디바이스가 완성된다. 도 6의 (h)를 참조로, 이와 같이 하여 작성된 탄성파 디바이스는, 제1 밀봉부(22)의 측면 T1이 기판(10) 및 제2 밀봉부(24)의 측면 T2보다 내측에 있다. 실시예 1에서는, 절단 영역(42)의 폭을 약 100㎛로 하고, 측면 T1과 T2와의 거리 W1을 5㎛로부터 10㎛ 정도로 하였다.
실시예 1에 따른 제조 공정은, 도 5의 (a)와 같이, 탄성파 소자가 형성된 기판(10) 상에, 기능 영역(40)이 제1 비피복부(50)로, 절단 영역(42)이 제2 비피복부(52)로 되도록 제1 밀봉부를 형성한다. 도 5의 (d)와 같이, 제1 비피복부(50) 및 제2 비피복부(52)에 덮개를 덮어 중공(공동(60))으로 되도록 제1 밀봉부(22) 상에 제2 밀봉부(24)를 형성한다. 도 6의 (g)와 같이, 제2 비피복부(52)를 분할하도록 기판(10) 및 제2 밀봉부(24)를 절단한다. 이상과 같은 공정에 의해, 도 6의 (e) 및 도 6의 (f)와 같이, 관통 전극(28)이나 땜납 볼(30)을 형성할 때에는 절단 영역(42)은 제2 밀봉부(24)에 의해 덮개를 하고 있다. 이 때문에, 종래예 1과 같이, 절단 영역(42)에 이물 등이 부착되는 것을 억제할 수 있다. 또한, 도 5의 (d)의 포스트 베이크나 도 6의 (f)의 땜납 리플로우 시에 생기는 제1 밀봉부(22) 및 제2 밀봉부(24)의 수축 응력은, 절단 영역(42)의 공동(62)에 의해 완화되므로 웨이퍼의 휘어짐을 작게 할 수 있다.
또한, 도 5의 (a) 내지 도 5의 (g)와 같이, 제1 밀봉부(22)를 형성하는 공정 및 제2 밀봉부(24)를 형성하는 공정에서, 관통 영역(44)이 제3 비피복부(54)로 되도록 제1 밀봉부(22) 및 제2 밀봉부(24)를 형성한다. 그리고, 도 6의 (e)와 같이, 제3 비피복부(54)에 탄성파 소자에 전기적으로 접속하는 관통 전극(28)을 형성한다. 이에 의해, 제1 밀봉부(22)와 제2 밀봉부(24)를 관통하고 탄성파 소자에 배선(14)을 통해 전기적으로 접속하는 관통 전극(28)을 형성할 수 있다. 따라서, 제2 밀봉부(24)의 상면으로부터 전기 신호를 취출할 수 있다. 또한, 관통 전극(28)을 형성할 때의 절단 영역(42)에의 이물의 부착을 억제할 수 있다.
<실시예 2>
도 7의 (a) 내지 도 9의 (j)는 실시예 2에 따른 탄성파 디바이스의 제조 공정의 단면도를 도시하는 도면이다. 도 7의 (a)를 참조로, 기판(10) 상에 막 두께가 약 30㎛인 제1 밀봉부(22)를 형성한다. 실시예 1의 도 5의 (a)에 대해 절단 영역(42)에는 제2 비피복부를 설치하지 않고, 제1 밀봉부(22)를 잔존시킨다. 그 밖의 공정은 실시예 1의 도 5의 (a)와 동일하여 설명을 생략한다.
도 7의 (b)를 참조로, 제1 밀봉부(22) 상에 막 두께가 약 30㎛인 제2 밀봉부(24)를 형성한다. 도 7의 (c)를 참조로, 마스크(32)를 통해 제2 밀봉부(24)에 자외선(UV광)을 조사한다. 도 7의 (d)를 참조로, 제2 밀봉부(24)에 제2 비피복부(52) 및 제3 비피복부(54)가 형성된다. 실시예 1의 도 5의 (d)에 대해, 절단 영역(42)에 제2 비피복부(52)가 형성된다. 그 밖의 공정은 실시예 1의 도 5의 (d)와 동일하다.
도 8의 (e)를 참조로, 제3 밀봉부(26)로서 30㎛의 막 두께를 갖는 에폭시제 영구 네거티브 필름 레지스트를 제2 밀봉부(24) 상에 텐팅법을 이용하여 접착한다. 도 8의 (f)를 참조로, 노광 및 현상을 행함으로써, 관통 영역(44)에 제1 밀봉부(22), 제2 밀봉부(24) 및 제3 밀봉부(26)의 제3 비피복부(54)를 형성한다. 절단 영역(42) 상은 제3 밀봉부(26)로 덮개를 덮어, 공동(62)을 형성한다.
도 8의 (g)를 참조로, 실시예 1의 도 6의 (e)와 동일하도록 제3 비피복부(54) 내에 관통 전극(28)을 형성한다. 도 8의 (h)를 참조로, 실시예 1의 도 6의 (f)와 동일하게 관통 전극(28) 상에 땜납 볼을 형성한다.
도 9의 (i)를 참조로, 실시예 1의 도 6의 (g)와 동일하도록, 절단 영역(42)에서 제3 밀봉부(26), 제1 밀봉부(22) 및 기판(10)을 다이싱법을 이용하여 블레이드(36)로 절단한다. 이 때 제1 밀봉부(22) 및 제2 밀봉부(24)의 박리는 관찰되지 않았다. 도 9의 (j)를 참조로, 이와 같이 하여 작성된 탄성파 디바이스는, 제2 밀봉부(24)의 측면 T1이 기판(10), 제1 밀봉부(22) 및 제2 밀봉부(24)의 측면 T2보다 내측에 있다.
실시예 2의 제조 공정은, 도 7의 (a)와 같이, 기판(10) 상에, 기능 영역(40)이 제1 비피복부(50)로 되도록 제1 밀봉부(22)를 형성한다. 도 7의 (d)와 같이, 제1 비피복부(50)에 덮개를 덮어 제1 비피복부(50)가 중공으로 되도록, 또한 절단 영역(42)의 제1 밀봉부(22) 상이 제2 비피복부(52)로 되도록, 제1 밀봉부(22) 상에 제2 밀봉부(24)를 형성한다. 도 8의 (f)와 같이, 제2 비피복부(52)에 덮개를 덮도록 제2 밀봉부(24) 상에 제3 밀봉부(26)를 형성한다. 도 9의 (i)와 같이, 제2 비피복부(52)를 분할하도록 기판(10), 제1 밀봉부(22) 및 제3 밀봉부(26)를 절단한다. 이상과 같은 공정에 의해, 도 9의 (g) 및 도 9의 (h)와 같이, 관통 전극(28)이나 땜납 볼(30)을 형성할 때에는 절단 영역(42)은 제3 밀봉부(26)에 의해 덮개가 덮여져 있다. 이 때문에, 실시예 1과 마찬가지로, 절단 영역(42)에 이물 등이 부착되는 것을 억제할 수 있다. 또한, 도 7의 (d) 및 도 8의 (f)의 포스트 베이크나 도 8의 (h)의 땜납 리플로우 시에 생기는 제1 밀봉부(22), 제2 밀봉부(24) 및 제3 밀봉부(26)의 수축 응력은, 절단 영역(42)의 공동(62)에 의해 완화되므로 웨이퍼의 휘어짐을 작게 할 수 있다.
또한, 도 8의 (f)와 같이, 실시예 1의 제1 밀봉부(22) 및 제2 밀봉부(24)를 형성하는 공정 외에, 실시예 2에서는, 제3 밀봉부(26)를 형성하는 공정에서, 관통 전극이 형성될 관통 영역(44)이 제3 비피복부(54)로 되도록 제3 밀봉부(26)를 형성한다. 그리고, 도 8의 (g)와 같이, 제3 비피복부(54)에 탄성파 소자에 전기적으로 접속하는 관통 전극(28)을 형성한다. 이에 의해, 제1 밀봉부(22)로부터 제3 밀봉부(26)를 관통하고 탄성파 소자에 배선(14)을 통해 전기적으로 접속하는 관통 전 극(28)을 형성할 수 있다. 따라서, 제3 밀봉부(26)의 상면으로부터 전기 신호를 취출할 수 있다. 또한, 관통 전극(28)을 형성할 때의 절단 영역(42)에의 이물의 부착을 억제할 수 있다.
실시예 1 및 실시예 2에서는, 제1 밀봉부(22)를 형성할 때에, 도 5의 (b) 및 도 7의 (b)와 같이, 광감광성 수지를 형성한다. 도 5의 (c) 및 도 7의 (c)와 같이 노광함으로써 제1 비피복부(50)를 형성한다. 이와 같은 공정에 의해, 제1 밀봉부(22)에 간단히 제1 비피복부(50)를 형성할 수 있다.
또한, 광감광성 수지의 형성은, 도 5의 (b) 및 도 7의 (b)와 같이, 에폭시제 네가티브 레지스트를 도포함으로써 형성할 수 있다. 이에 의해, 제1 밀봉부(22)로서 간단히 광감광성 수지를 형성할 수 있다.
또한, 제2 밀봉부를 형성할 때에, 도 5의 (b) 및 도 7의 (b)와 같이, 필름 형상의 광감광성 수지 시트를 제1 밀봉부(22) 상에 형성할 수 있다. 이에 의해, 제1 비피복부(50) 내에 수지가 부착되지 않고 제2 밀봉부(24)로 제1 비피복부(50)를 덮개를 덮어, 중공 구조의 공동(60)을 형성할 수 있다.
또한, 도 6의 (e) 및 도 8의 (g)에서, 관통 전극(28)을 형성하는 공정으로서, 제3 비피복부(54)에 전기 도금법에 의해 Ni를 형성하는 공정에 대해 설명하였다. 관통 전극(28)은 예를 들면 Ag(은), Cu(구리), SnAg(주석 은) 또는 SnAgCu(주석 은 구리) 중 적어도 1 종류 이상의 도체를 가질 수 있다. 또한, 전기 도금법 이외의 방법으로, 예를 들면 인쇄법 등에 의해 관통 전극(28)을 형성할 수도 있다.
또한, 실시예 1 및 실시예 2에 따르면, 도 6의 (f) 및 도 8의 (h)와 같이, 관통 전극(28) 상에 땜납 볼(30)을 형성할 때, 절단 영역(42)에의 이물의 부착을 억제할 수 있다. 땜납 볼(30)로서는 예를 들면 SnAg 땜납이나 SnAgCu(주석 은 구리) 땜납을 이용할 수 있다.
실시예 1 및 실시예 2에서는，LiTaO3(탄탈산 리튬) 기판(10)을 이용한 탄성 표면파 소자를 예로 설명하였지만, LiNbO3(니오븀산 리튬) 기판(10) 등의 압전 기판을 이용한 탄성 표면파 소자이어도 된다. 또한, 탄성파 소자는 탄성 표면파 소자에 한정되지 않는다. 예를 들면, FBAR(Film bulk acoustic resonator)은, 탄성파가 진동하는 기능 영역 상을 공동으로 하는 것이 요구된다. 따라서, 탄성파 소자는 FBAR이어도 된다.
이상, 본 발명의 실시예에 대해 상술하였지만, 본 발명은 이러한 특정의 실시예에 한정되는 것이 아니라, 특허 청구의 범위에 기재된 본 발명의 요지의 범위 내에서, 여러 가지의 변형ㆍ변경이 가능하다.
도 1의 (a) 내지 도 1의 (e)는 종래예 1에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 1).
도 2의 (f) 내지 도 2의 (i)는 종래예 1에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 2).
도 3의 (a) 내지 도 3의 (d)는 종래예 2에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 1).
도 4의 (e) 내지 도 4의 (h)는 종래예 2에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 2).
도 5의 (a) 내지 도 5의 (d)는 실시예 1에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 1).
도 6의 (e) 내지 도 6의 (h)는 실시예 1에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 2).
도 7의 (a) 내지 도 7의 (d)는 실시예 2에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 1).
도 8의 (e) 내지 도 8의 (h)는 실시예 2에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 2).
도 9의 (i) 및 도 9의 (j)는 실시예 2에 따른 탄성 표면파 디바이스의 제조 공정을 도시하는 단면도(그 3).
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판
12 : 빗형 전극
14 : 배선
16 : 배리어층
18 : 금속 패턴
20 : 보호막
22 : 제1 밀봉부
24 : 제2 밀봉부
26 : 제3 밀봉부
28 : 관통 전극
30 : 땜납 볼
32 : 마스크
34 : UV광
36 : 블레이드
40 : 기능 영역
42 : 절단 영역
44 : 관통 영역
50 : 제1 비피복부
52 : 제2 비피복부
54 : 제3 비피복부
60 : 공동
62 : 공동
64 : 공동

Claims (16)

  1. 탄성파 소자가 형성된 기판 상에, 상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부 및 개편화(個片化)하기 위한 절단 영역이 제2 비피복부로 되도록 제1 밀봉부를 형성하는 공정과,
    상기 제1 비피복부 및 상기 제2 비피복부에 덮개를 덮도록, 상기 제1 밀봉부 상에 제2 밀봉부를 형성하는 공정과,
    상기 제2 비피복부를 분할하도록 상기 기판 및 상기 제2 밀봉부를 절단하는 공정
    을 갖는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 밀봉부를 형성하는 공정은, 관통 전극이 형성될 영역이 제3 비피복부로 되도록 상기 제1 밀봉부를 형성하는 공정이며,
    상기 제2 밀봉부를 형성하는 공정은, 상기 관통 전극이 형성될 영역이 상기 제3 비피복부로 되도록 상기 제2 밀봉부를 형성하는 공정이며,
    상기 제3 비피복부에 관통 전극을 형성하는 공정을 갖는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  3. 탄성파 소자가 형성된 기판 상에, 상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부로 되도록 제1 밀봉부를 형성하는 공정과,
    상기 제1 비피복부에 덮개를 덮도록, 또한 개편화하기 위한 절단 영역의 상기 제1 밀봉부가 제2 밀봉부로 피복되지 않는 제2 비피복부로 되도록, 상기 제1 밀봉부 상에 제2 밀봉부를 형성하는 공정과,
    상기 제2 비피복부로 덮개를 덮도록, 상기 제2 밀봉부 상에 제3 밀봉부를 형성하는 공정과,
    상기 제2 비피복부를 분할하도록 상기 기판, 상기 제1 밀봉부 및 상기 제3 밀봉부를 절단하는 공정
    을 갖는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  4. 제3항에 있어서,
    상기 제1 밀봉부를 형성하는 공정은, 관통 전극이 형성될 영역이 제3 비피복부로 되도록 상기 제1 밀봉부를 형성하는 공정이며,
    상기 제2 밀봉부를 형성하는 공정은, 상기 관통 전극이 형성될 영역이 상기 제3 비피복부로 되도록 상기 제2 밀봉부를 형성하는 공정이며,
    상기 제3 밀봉부를 형성하는 공정은, 상기 관통 전극이 형성될 영역이 상기 제3 비피복부로 되도록 상기 제3 밀봉부를 형성하는 공정이며,
    상기 제3 비피복부에 관통 전극을 형성하는 공정을 갖는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 밀봉부를 형성하는 공정은,
    광감광성 수지를 형성하는 공정과, 노광함으로써 상기 제1 비피복부를 형성하는 공정을 포함하는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  6. 제5항에 있어서,
    상기 광감광성 수지를 형성하는 공정은, 에폭시제 네가티브 레지스트를 도포하는 공정을 포함하는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 밀봉부를 형성하는 공정은, 필름 형상의 광감광성 수지 시트를 상기 제1 밀봉부 상에 형성하는 공정을 포함하는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  8. 제2항 또는 제4항에 있어서,
    상기 관통 전극을 형성하는 공정은, 상기 제3 비피복부에 전기 도금법에 의해 상기 관통 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  9. 제2항 또는 제4항에 있어서,
    상기 관통 전극 상에 땜납 볼을 형성하는 공정을 갖는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
  10. 탄성파 소자가 형성된 기판과,
    상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부로 되도록 상기 기판 상에 설치된 제1 밀봉부와,
    상기 제1 비피복부가 중공(中空)으로 되도록 상기 제1 밀봉부 상에 설치된 제2 밀봉부
    를 구비하고,
    상기 제1 밀봉부의 측면은, 상기 기판 및 상기 제2 밀봉부의 측면보다 내측에 있는 것을 특징으로 하는 탄성파 디바이스.
  11. 제10항에 있어서,
    상기 제1 밀봉부 및 상기 제2 밀봉부를 관통하고 상기 탄성파 소자에 접속하는 관통 전극을 구비하는 것을 특징으로 하는 탄성파 디바이스.
  12. 탄성파 소자가 형성된 기판과,
    상기 탄성파 소자의 탄성파가 진동하는 기능 영역이 제1 비피복부로 되도록 상기 기판 상에 설치된 제1 밀봉부와,
    상기 제1 비피복부가 중공으로 되도록 상기 제1 밀봉부 상에 설치된 제2 밀 봉부와,
    상기 제2 밀봉부 상에 설치된 제3 밀봉부
    를 구비하고,
    상기 제2 밀봉부의 측면은, 상기 기판, 상기 제1 밀봉부 및 상기 제3 밀봉부의 측면보다 내측에 있는 것을 특징으로 하는 탄성파 디바이스.
  13. 제12항에 있어서,
    상기 제1 밀봉부, 상기 제2 밀봉부 및 상기 제3 밀봉부를 관통하고 상기 탄성파 소자에 접속하는 관통 전극을 구비하는 것을 특징으로 하는 탄성파 디바이스.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 밀봉부 및 상기 제2 밀봉부는 수지로 이루어지는 것을 특징으로 하는 탄성파 디바이스.
  15. 제11항 또는 제13항에 있어서,
    상기 관통 전극은, Ag, Cu, Ni, SnAg 및 SnAgCu 중 적어도 1 종류 이상의 도체를 갖는 것을 특징으로 하는 탄성파 디바이스.
  16. 제11항 또는 제13항에 있어서,
    상기 관통 전극 상에 땜납 볼을 구비하는 것을 특징으로 하는 탄성파 디바이 스.
KR1020070121710A 2006-11-28 2007-11-27 탄성파 디바이스 및 그 제조 방법 KR100891418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006320891A JP4886485B2 (ja) 2006-11-28 2006-11-28 弾性波デバイスおよびその製造方法
JPJP-P-2006-00320891 2006-11-28

Publications (2)

Publication Number Publication Date
KR20080048421A KR20080048421A (ko) 2008-06-02
KR100891418B1 true KR100891418B1 (ko) 2009-04-02

Family

ID=39146652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121710A KR100891418B1 (ko) 2006-11-28 2007-11-27 탄성파 디바이스 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7841064B2 (ko)
EP (1) EP1928088A3 (ko)
JP (1) JP4886485B2 (ko)
KR (1) KR100891418B1 (ko)
CN (1) CN101192815B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436514B2 (en) * 2007-10-30 2013-05-07 Kyocera Corporation Acoustic wave device comprising an inter-digital transducer electrode
CN101868917B (zh) * 2007-12-14 2014-02-19 株式会社村田制作所 表面波装置及其制造方法
JP5588836B2 (ja) * 2010-11-12 2014-09-10 太陽誘電株式会社 弾性波デバイス
JP5141852B2 (ja) 2011-03-28 2013-02-13 株式会社村田製作所 電子部品及びその製造方法
JP5873311B2 (ja) 2011-11-29 2016-03-01 太陽誘電株式会社 弾性波デバイス及び多層基板
JP6261867B2 (ja) 2013-01-25 2018-01-17 太陽誘電株式会社 弾性波デバイスの製造方法
JP6646089B2 (ja) * 2018-02-22 2020-02-14 京セラ株式会社 弾性波装置および回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046940A (ko) * 2001-12-07 2003-06-18 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
KR20050019612A (ko) * 2003-08-20 2005-03-03 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
JP2006217225A (ja) 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波デバイスの製造方法
KR20060115791A (ko) * 2005-05-06 2006-11-10 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634055B2 (ja) 1996-02-26 2005-03-30 株式会社日立国際電気 弾性表面波装置及びその製造方法
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
JP2001053178A (ja) * 1999-06-02 2001-02-23 Japan Radio Co Ltd 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung
US6703768B2 (en) * 2000-09-27 2004-03-09 Citizen Watch Co., Ltd. Piezoelectric generator and mounting structure therefor
JP2002261582A (ja) 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP3772702B2 (ja) 2001-07-23 2006-05-10 松下電器産業株式会社 弾性表面波装置の製造方法
JP4179038B2 (ja) * 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置
KR100680511B1 (ko) * 2004-07-14 2007-02-08 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046940A (ko) * 2001-12-07 2003-06-18 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
KR20050019612A (ko) * 2003-08-20 2005-03-03 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
JP2006217225A (ja) 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波デバイスの製造方法
KR20060115791A (ko) * 2005-05-06 2006-11-10 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP4886485B2 (ja) 2012-02-29
JP2008135998A (ja) 2008-06-12
EP1928088A3 (en) 2008-08-06
US7841064B2 (en) 2010-11-30
EP1928088A2 (en) 2008-06-04
KR20080048421A (ko) 2008-06-02
CN101192815B (zh) 2010-04-07
US20080125662A1 (en) 2008-05-29
CN101192815A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
KR100910425B1 (ko) 탄성파 디바이스
KR100642932B1 (ko) 압전 부품
US8018120B2 (en) Surface acoustic wave device and method of fabricating the same
EP1768256B1 (en) Piezoelectric device
KR100891418B1 (ko) 탄성파 디바이스 및 그 제조 방법
EP2267895B1 (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
US8004160B2 (en) Acoustic wave device with adhesive layer and method of manufacturing the same
KR100866433B1 (ko) 탄성파 디바이스 및 그 제조 방법
JP2006211612A (ja) Ｓａｗデバイス、通信モジュール及びｓａｗデバイスの製造方法
KR100891419B1 (ko) 탄성파 디바이스의 제조 방법
KR20080048432A (ko) 탄성파 디바이스
KR20010081032A (ko) 탄성 표면파 디바이스 및 그 제조방법
EP1443643A1 (en) Piezoelectric component and method for manufacturing the same
EP1387488A2 (en) Surface acoustic wave element and its manufacturing method
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP5521016B2 (ja) 弾性波デバイス
JP2002324864A (ja) 電子部品装置
KR20060038749A (ko) 필터 패키지 및 그 제조방법
JP2005027229A (ja) 弾性表面波デバイスとその製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee