JP2012182395A - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP2012182395A
JP2012182395A JP2011045727A JP2011045727A JP2012182395A JP 2012182395 A JP2012182395 A JP 2012182395A JP 2011045727 A JP2011045727 A JP 2011045727A JP 2011045727 A JP2011045727 A JP 2011045727A JP 2012182395 A JP2012182395 A JP 2012182395A
Authority
JP
Japan
Prior art keywords
electronic device
power amplifier
electrode
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011045727A
Other languages
English (en)
Inventor
Motoi Yamauchi
基 山内
Toru Takezaki
徹 竹崎
Kaoru Sakinada
薫 先灘
Taku Miyagawa
卓 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2011045727A priority Critical patent/JP2012182395A/ja
Publication of JP2012182395A publication Critical patent/JP2012182395A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】良好な放熱性を有し、かつ小型化・薄型化可能な電子デバイスを提供すること。
【解決手段】本発明は、絶縁性基板10と、絶縁性基板10の上面にフリップチップ実装されたパワーアンプ20と、絶縁性基板10上に設けられ、パワーアンプ20を封止し、パワーアンプ20より高い熱伝導率を有する封止部材22と、絶縁性基板10を貫通し、封止部材22と接触し、絶縁性基板10より高い熱伝導率を有するビア配線16cと、を具備する電子デバイスである。
【選択図】図3

Description

本発明は電子デバイスに関する。
電子機器の小型化・高機能化に伴い、かかる電子機器に搭載される電子デバイスにもより小型化が要求されている。このため、特に携帯電話等の移動体通信機器においては、機能部品の高密度実装が進められている。このような電子機器の内部にあっては、その動作状態において機能部品が発熱源となり得るため、温度が上昇してしまう。特に、半導体素子からなる能動素子は発熱源となり、能動素子自体、及び能動素子周辺の回路、及び/或いは他の機能部品等に悪影響を及ぼすことがある。従って、電子デバイスには、良好な放熱性が要求されている。
特許文献1には、基板上に、基板に近い方から順に断熱体、電子部品、放熱体を設ける発明が記載されている。特許文献2には、半導体チップを基板のキャビティ内に実装し、半導体チップの基板への実装面とは反対側の面に放熱部材を設ける発明が記載されている。
特開2008−235576号公報 特開2001−44243号公報
しかしながら、特許文献1記載の発明では、電子デバイスの小型化が困難であり、かつ放熱性が不十分になる可能性がある。特許文献2記載の発明では、電子デバイスの薄型化が困難となる可能性がある。本発明は上記課題に鑑み、良好な放熱性を有し、かつ小型化・薄型化可能な電子デバイスを提供することを目的とする。
本発明は、基板と、前記基板の上面にフリップチップ実装された能動素子と、前記基板上に設けられ、前記能動素子を封止し、前記能動素子より高い熱伝導率を有する封止部と、前記基板を貫通し、前記封止部と接触し、前記基板より高い熱伝導率を有する放熱部と、を具備する電子デバイスである。本発明によれば、良好な放熱性を有し、かつ小型化・薄型化可能な電子デバイスを提供することができる。
上記構成において、前記封止部は金属からなる構成とすることができる。この構成によれば、良好な放熱性及び特性を得ることができる。
上記構成において、前記放熱部は、ビア配線である構成とすることができる。
上記構成において、前記放熱部の電位は接地電位である構成とすることができる。この構成によれば、能動素子の電気的な安定性が向上する。
上記構成において、前記基板内に設けられ、前記放熱部と接触する内部放熱パターンを具備する構成とすることができる。この構成によれば、より良好な放熱性を得ることができる。
上記構成において、前記基板の上面に実装された弾性波デバイスを具備し、前記封止部は、前記能動素子と前記弾性波デバイスチップとを封止する構成とすることができる。この構成によれば、より良好な放熱性を得ることができる。
上記構成において、複数の前記内部放熱パターンのうち、前記能動素子の中心から見て前記弾性波デバイスチップに遠い第1内部放熱パターンは、前記能動素子の中心から見て前記弾性波デバイスチップに近い第2内部放熱パターンより大きい構成とすることができる。この構成によれば、能動素子の特性が安定する。
上記構成において、前記基板の上面に実装されたチップ部品を具備する構成とすることができる。
上記構成において、前記封止部の上に設けられ、前記封止部より高い融点を有する金属層を具備する構成とすることができる。この構成によれば、特性及び信頼性が向上する。
上記構成において、前記封止部を覆う保護膜を具備する構成とすることができる。この構成によれば、信頼性が向上する。
本発明によれば、良好な放熱性を有し、かつ小型化・薄型化可能な電子デバイスを提供することができる。
図1(a)は、比較例1に係る電子デバイスを例示する断面図であり、図1(b)は、比較例2に係る電子デバイスを例示する断面図である。 図2(a)は、本発明の実施例1に係る電子デバイスを例示する断面図であり、図2(b)は、実施例1に係る電子デバイスの基板を例示する平面図である。 図3は、実施例1に係る電子デバイスにおける熱伝導経路を例示する断面図である。 図4(a)は、本発明の実施例2に係る電子デバイスを例示する断面図であり、図4(b)は、実施例2に係る電子デバイスの基板を例示する平面図である。 図5は、実施例2に係る電子デバイスにおける熱伝導経路を例示する断面図である。 図6は、放熱性に関するシミュレーションの結果を示す図である。 図7(a)は、本発明の実施例3に係る電子デバイスを例示する断面図であり、図7(b)は、実施例3に係る電子デバイスの基板を例示する平面図である。 図8は、実施例3に係る電子デバイスにおける熱伝導経路を例示する断面図である。 図9(a)は、本発明の実施例4に係る電子デバイスを例示する断面図であり、図9(b)は、実施例4に係る電子デバイスを例示する平面図である。 図10は実施例4に係る電子デバイスの基板を例示する平面図である。 図11は、本発明の実施例5に係る電子デバイスを例示する断面図である。 図12(a)及び図12(b)は、実施例5に係る電子デバイスの製造方法を例示する工程断面図である。 図13(a)及び図13(b)は、実施例5に係る電子デバイスの製造方法を例示する工程断面図である。 図14は、本発明の実施例6に係る電子デバイスを例示する断面図である。 図15(a)及び図15(b)は、実施例6に係る電子デバイスの製造方法を例示する工程断面図である。 図16(a)及び図16(b)は、実施例6に係る電子デバイスの製造方法を例示する工程断面図である。 図17は、本発明の実施例7に係る電子デバイスを例示する断面図である。 図18(a)は、金属層と半田シートとの積層体を例示する平面図であり、図18(b)及び図18(c)は、金属層と半田シートとの積層体を例示する断面図である。 図19(a)及び図19(b)は、実施例7に係る電子デバイスの製造方法を例示する工程断面図である。 図20(a)及び図20(b)は、実施例7に係る電子デバイスの製造方法を例示する工程断面図である。 図21は、本発明の実施例8に係る電子デバイスを例示する断面図である。 図22(a)及び図22(b)は、実施例8に係る電子デバイスの製造方法を例示する工程断面図である。 図23(a)は、実施例2に係る電子デバイスにおけるパワーアンプの温度分布を例示する図である。図23(b)は、実施例3に係る電子デバイスにおけるパワーアンプの温度分布を例示する図である。 図24(a)は、本発明の実施例9に係る電子デバイスを例示する断面図であり、図24(b)は、実施例9に係る電子デバイスの基板を例示する平面図である。
実施例の説明の前に、比較例としてパワーアンプを含む電子デバイスの例について説明する。図1(a)は、比較例1に係る電子デバイスを例示する断面図である。図中の矢印は熱が伝導する経路を示す。また、図の簡略化のため、ハッチングの一部を省略した。
図1(a)に示すように、比較例1に係る電子デバイス100Rは、絶縁性基板110、パワーアンプ120、及び封止部材122を備える。電子デバイス100Rは、マザーボード130に実装されている。尚、前記放熱経路を示す矢印の表示を明確にする為に、ここでは絶縁性基板110並びにマザーボード130に対するハッチングを省略している。(後述する図1(b)、図3、図5並びに図8に於いても同様である。)
絶縁性基板110には、外部接続電極112a及び外部接続電極112b、電極114a及び電極114b、並びにビア配線116a及びビア配線116bが設けられている。外部接続電極112a及び外部接続電極112bは、絶縁性基板110の下面に露出して配設されている。一方、電極114a及び電極114bは、絶縁性基板110の上面に露出して配設されている。ビア配線116aは絶縁性基板110を貫通して、外部接続電極112aと電極114aとに接触し、かつ外部接続電極112aと電極114aとを熱的並びに電気的に接続している。一方、ビア配線116bは絶縁性基板110を貫通し、外部接続電極112bと電極114bとに接触し、外部接続電極112bと電極114bとを電気的に接続している。そして、外部接続電極112a及び外部接続電極112bは、電子デバイス100Rを、外部のマザーボード130に於ける電極端子に電気的に接続する。
絶縁性基板110の上面には、導電性接着剤113により、パワーアンプ120が固定されている。パワーアンプ120と電極114aとは、導電性接着剤113により、電気的及び熱的に接続されている。また、パワーアンプ120と電極114bとは、ボンディングワイヤ111により電気的に接続されている。樹脂からなる封止部材122は、絶縁性基板110上に於いて、パワーアンプ120及びボンディングワイヤ111などを被覆して、これらを封止する。
絶縁性基板110は、例えばLTCC(Low Temperature Co-fired Ceramics:低温同時焼成セラミックス)又はHTCC(High Temperature Co-fired Ceramics:高温同時焼成セラミックス)等のセラミックからなる絶縁性基板である。ボンディングワイヤ111は、例えば金(Au)等の金属からなる。導電性接着剤113は、例えば銀(Ag)ペースト等からなる。外部接続電極112a及び外部接続電極112b、電極114a及び電極114b、並びにビア配線116a並びにビア配線116bは、銅(Cu)などの金属からなる。封止部材122は、例えばエポキシ樹脂等の樹脂からなる。
パワーアンプ120は、例えばガリウム砒素(GaAs)系半導体素子であり、動作の際に発熱する。パワーアンプ120において発生した熱は、導電性接着剤113、電極114a、ビア配線116a、及び外部接続電極112aを伝導して、マザーボード130に放熱される。熱はマザーボード130から更に外部に伝導して放出される。しかしながら、封止部材122は樹脂からなり、熱伝導率が低いため、放熱経路として機能しにくい。特に、封止部材122の熱伝導率が、パワーアンプ120の熱伝導率よりも低い場合、封止部材122は放熱経路として非常に機能しにくい。また、ボンディングワイヤ111は細いため、放熱経路として有効に機能しにくい。このように、比較例1に係る電子デバイス100Rでは良好な放熱性を確保することが難しい。また、パワーアンプ120の電極がワイヤボンディング法により導出される場合、電子デバイス100Rには、ボンディングワイヤ111を導出するための空間(スペース)を確保することが必要とされる。このため、電子デバイス100Rは小型化・薄型化が困難である。
次に比較例2について説明する。図1(b)は、比較例2に係る電子デバイスの構成を例示する断面図である。前記図1(a)に示した構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。尚、図中の矢印は、熱が伝導する経路を示している。
図1(b)に示すように、比較例2に係る電子デバイス200Rでは、パワーアンプ120は、例えば金(Au)等の金属からなるバンプ124を介して絶縁性基板110上にフリップチップ実装され、電極114a及び電極114bに電気的及び熱的に接続されている。このように、比較例2では、ボンディングワイヤ111を用いないため、電子デバイス200Rの小型化・薄型化が可能である。パワーアンプ120において発生した熱は、バンプ124、電極114a及び電極114b、ビア配線116a及びビア配線116b、並びに外部接続電極112a及び外部接続電極112bを伝導して放熱される。しかし、比較例1と同様、比較例2に係る電子デバイス200Rにおいても、良好な放熱性の確保は困難である。すなわち、バンプ124は、前記図1(a)に示した導電性接着剤113に比べて、パワーアンプ120及び/或いは電極114aに接する面積が小さく、十分な放熱経路断面積を確保することが困難である。また、封止部材122は樹脂からなり、熱伝導率が低いことから、放熱経路として機能しにくい。
上記比較例1並びに比較例2に示されるように、放熱性が不十分な場合、電子デバイスの温度が上昇する可能性がある。温度上昇により、電子デバイス自体、又は電子デバイス周辺の部品等に悪影響が生じる恐れがある。特に、携帯電話等の小型電子機器内部では、空気が停滞する可能性があることから、温度上昇を招来する可能性がより大きい。
次に、本発明について、実施例を用いて説明する。
図2(a)は、本発明の実施例1に係る電子デバイスを例示する断面図であり、図2(b)は、実施例1に係る電子デバイスにおける絶縁性基板10の、上面におけるパワーアンプ、電極並びにビア配線の配置構成を示す平面図である。
図2(a)及び図2(b)に示すように、実施例1に係る電子デバイス100は、絶縁性基板10、パワーアンプ20(能動素子)、封止部材22を備える。尚、図2(b)においては、パワーアンプ20、電極14c、並びにビア配線16cを表示し、パワーアンプ20の直下に位置する電極14a、電極14b、ビア配線16a、ビア配線16b並びにパワーアンプ20を被覆する封止部材22の表示を省略している。
絶縁性基板10には、外部接続電極12a、外部接続電極12b及び外部接続電極12c、電極14a、電極14b及び電極14c、並びにビア配線16a、ビア配線16b及びビア配線16cが設けられている。外部接続電極12b、電極14a及び電極14b、ビア配線16a〜16cは、それぞれ一つ、又は複数個配設される。外部接続電極12a〜12cは、絶縁性基板10の下面に於いて露出している。電極14a〜14cは、絶縁性基板10の上面に於いて露出している。ビア配線16aは絶縁性基板10を貫通し、外部接続電極12aと電極14aとに接触し、外部接続電極12aと電極14aとの間を電気的及び熱的に接続している。同様に、ビア配線16bは絶縁性基板10を貫通して、外部接続電極12b及び電極14bに接触し、外部接続電極12bと電極14bとの間を電気的及び熱的に接続している。更に、ビア配線16cは絶縁性基板10を貫通し、外部接続電極12c、及び電極14cに接触し、外部接続電極12cと電極14cとの間を電気的及び熱的に接続している。そして、外部接続電極12a〜12cは、電子デバイス100と電子デバイス100の外部、例えば電子機器に於けるマザーボードとを電気的及び熱的に接続する。前記外部接続電極12b及び電極14bは、例えばパワーアンプ20と信号の入出力を行うための信号用電極として機能する。一方、外部接続電極12a及び外部接続電極12c、並びに電極14a及び電極14cは例えば接地用電極として機能する。また、電極14cは、後述する如く、パワーアンプ20を封止する工程において、溶解した封止材料が流動する流路パターンとして機能する。
パワーアンプ20は、所謂フリップチップ実装法により、金属例えば金(Au)等からなるバンプ24を介して、絶縁性基板10の上面に配設された電極14a〜14bと電気的及び熱的に接続されている。そして、封止部材22は、絶縁性基板10上に設けられ、前記パワーアンプ20の背面並びに側面を被覆して、パワーアンプ20を封止する封止部である。かかる封止部材22は、後述するように、比較的低い融点を有する金属、例えば半田からなり、電極14cと接合し、電気的及び熱的に接続される。
図2(b)に示すように、電極14cは、絶縁性基板10の上面に於いて、その外周縁部に沿って配設され、上方より平面視すると、かかる絶縁性基板10上に実装されるパワーアンプ20を囲繞する如く、環状に配設されている。尚、かかる電極14cは、平面視した場合、パワーアンプ20を囲繞する一つの環状のパターンとして配設されず、例えばその幅方向に横切る単数或いは複数のスリットが設けられて、一部が開放された環状とされるか、或いは分割された形態をなすこともある。この時、かかるスリットの幅(環状の長さ方向に沿う寸法)は、封止部材22の連続性を妨げない値とされる。また、ビア配線16cは、前記電極14cのパターンに沿って、前記パワーアンプ20を囲む如く、かつ所定の相互間隔をもって複数配設されている。更に、外部接続電極12cは、絶縁性基板10の下面に於いて、前記電極14cのパターンに対応する如く、絶縁性基板10の外周縁部近傍に、複数個配設されている。
前記絶縁性基板10は、例えばLTCC(Low Temperature Co-fired Ceramics:低温同時焼成セラミックス)又はHTCC(High Temperature Co-fired Ceramics:高温同時焼成セラミックス)等のセラミックからなる絶縁性基板である。かかる絶縁性基板10は、必要とされる電子回路、配線構造に対応して、単層構造或いは多層構造のいずれを適用することも可能である。また、前記外部接続電極12a〜12c、電極14a〜14c、及びビア配線16a〜16cは、例えば銅(Cu)、タングステン(W)、ニッケル(Ni)、金(Au)、又は銀(Ag)等の金属から形成される。そして、パワーアンプ20は、例えばガリウム砒素(GaAs)などの化合物半導体を用いて形成された半導体素子から構成される。封止部材22は、例えば錫(Sn)、錫銀(SnAg)合金、錫銀銅(SnAgCu)合金、或いは金錫(AuSn)合金等の、比較的低温において溶融可能な金属を持って形成されている。かかる封止部材22は、比較的低温に於いて溶融が可能であれば、半田以外の金属材料或いは樹脂材料から形成されてもよい。ここで、比較的低温とは、パワーアンプ20など搭載される機能素子に於ける所望の機能、能力を破壊或いは低下させない温度に相当する。
次に実施例1に係る電子デバイス100における熱伝導の形態について説明する。図3は、実施例1に係る電子デバイスにおける熱伝導経路を例示する断面図である。図中の矢印は、熱の伝導する方向を示すものである。
図3に示すように、電子デバイス100の絶縁性基板10は、外部接続電極12a〜12cによりマザーボード30に実装された状態にある。パワーアンプ20において発生した熱は、一つにバンプ24、電極14a、ビア配線16aを介して外部接続電極12aに伝導され、またバンプ24、電極14b、ビア配線16b及び外部接続電極12bに伝導される。そして、これらの外部接続電極12a及び12bが接続されたマザーボード30に放熱される。かかるパワーアンプ20において発生した熱は、更に、パワーアンプ20の背面(バンプ24が配設される面とは反対面)並びに側面を被覆して配設された封止部材22、電極14c、ビア配線16c及び外部接続電極12cを介して伝導され、マザーボード30に放熱される。即ち、バンプ24、電極14a〜14c、ビア配線16a〜16c、外部接続電極12a〜12c並びに封止部材22が、熱伝導経路、即ち放熱経路として機能し、パワーアンプ20の動作により発生した熱は、マザーボード30へ有効に伝導される。尚、前記封止部材22が大気中に表出されていれば、当該封止部材22の表面に接する大気中などへの放熱も行われる。
このように、実施例1係る電子デバイス100に於いては、パワーアンプ20は絶縁性基板10にフリップチップ実装されているため、例えば前記比較例1に係る電子デバイス100Rのように、ワイヤボンディング法を用いた場合よりも、電子デバイスの小型化・薄型化が可能となる。また、パワーアンプ20に対する封止部は、高い熱伝導性を有する封止部材22をもって構成されることから、かかる封止部材22、電極14c、ビア配線16c及び外部接続電極12cを介して、マザーボード30への放熱経路が形成されると共に、かかる封止部材22自体の外表面(上面、側面)が放熱面となり得る。前述の如く、バンプ24は、パワーアンプ20及び/或いは電極14aに接する面積が小さく、十分な放熱経路断面積を確保することが困難な場合があるが、実施例1に於いては、かかるパワーアンプ20の背面と側面に接する高熱伝導性封止部材22の存在により、大きな放熱経路断面積が得られる。従って、実施例1によれば、良好な放熱性を有し、かつ小型化・薄型化が可能な電子デバイス100を実現することができる。
尚、前記実施例1に於いては、封止部材22は、半田などの金属・導電性材料から形成され、且つ電極14c、ビア配線16c及び外部接続電極12cを介して接地電位に接続可能であることから、かかる封止部材22はパワーアンプ20に対する外来雑音の進入を遮断する遮蔽(シールド)層としても機能させることができる。かかる封止部材22が接地電位とされることにより、パワーアンプ20の電気的な安定性も向上する。尚、封止部材22を構成する封止部材としては、前述の如く、半田材以外の金属を適用することができ、また、高い放熱性を必要としない場合には、樹脂等の絶縁体を用いることもできる。即ち、機能素子からの発熱量が少ない場合には、封止部材22を構成する封止部材として樹脂材を用いることもできるが、かかる場合であっても、封止用樹脂中にフィラーを添加して、熱伝導性を高めるなどの処置をすることが望ましい。
更に、封止部材22からマザーボード30方向へ熱電導を行う経路を構成する部材としてのビア配線16cは、前述の如く、パワーアンプ20の周囲に於いて、対向する辺の間ではほぼ対称的に、またそれぞれほぼ均等な間隔をもって配設されている。従って、かかるパワーアンプ20に於ける温度上昇部位の偏在の発生を抑制・防止することができる。尚、封止部材22からマザーボード30方向へ熱電導を行う経路を構成する部材としては、ビア配線16cに代えて、熱伝導性が付与された樹脂材を適用することもできる。ビア配線16cまた樹脂材は、絶縁性基板10より高い熱伝導率を有していればよい。封止部材22は、パワーアンプ20より高い熱伝導率を有していればよい。
前記パワーアンプ20は、ガリウム砒素(GaAs)系半導体素子であるとしたが、かかるパワーアンプがシリコン(Si)系半導体素子からなるパワーアンプであっても勿論適用することができる。また、能動素子として、前記パワーアンプ20の他に、大規模半導体集積回路素子(Large Scale Integration)を使用する場合にも適用することができる。もちろん、半導体素子だけでなく、動作時に発熱を伴う機能素子を使用する場合にも適用することができる。
尚、前記実施例1に於いては、外部接続電極12a〜12c並びに電極14a〜14cは、絶縁性基板10内に埋め込まれ、かかる絶縁性基板10の表面とほぼ同一平面を形成しているとした。しかしながら、かかる外部接続電極12及び/或いは電極14を、絶縁性基板10の表面から突出した形態、或いは絶縁性基板10の表面に沿って延在させた形態とすることもできる。
実施例2に係る電子デバイス200の構成について説明する。図4(a)は、実施例2に係る電子デバイスを例示する断面図であり、図4(b)は、実施例2における絶縁性基板の構成を示す平面図である。ここで、図4(a)は、図4(b)に示される線A−Aに沿う電子デバイス200の断面を、模式的に示している。尚、ここでは前記図2に示した実施例1に於ける構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。実施例2においては、絶縁性基板10として、中間配線層を含む所謂多層配線基板が適用されている。図4(b)は、かかる中間配線層のパターンを表示している。
実施例2に於いては、絶縁性基板10の内部に、内部放熱パターンを追加している。即ち、図4(a)及び図4(b)に示すように、実施例2に係る電子デバイス200は、多層配線層構造を有する絶縁性基板10内に、中間配線層をもって形成された内部配線層18a〜18c(内部電極パターン)を備える。パワーアンプ20の中央部直下に位置する内部配線層18aは、パワーアンプ20の平面形状に対応する比較的大きな面積を有して、複数のビア配線16aと接触し、かかるビア配線16aと電気的及び熱的に接続されている。またパワーアンプ20の周縁部の下に位置する内部配線層18bは、前記内部配線層18aの周囲に分散して配設され、ビア配線16bと接触し、かかるビア配線16bと電気的及び熱的に接続されている。一方、電極14cの下に位置する内部配線層18cは、かかる電極14cに対応して例えば環状に配設され、ビア配線16cと接触し、かかるビア配線16cと電気的及び熱的に接続されている。かかる内部配線層18a〜18cは、例えば銅(Cu)、タングステン(W)、ニッケル(Ni)、金(Au)、又は銀(Ag)等の金属からなる。
次に実施例2に係る電子デバイス200における熱伝導について説明する。図5は、実施例2に係る電子デバイスにおける熱伝導を例示する断面図である。
図5に示すように、パワーアンプ20に於いて発生した熱は、バンプ24並びに封止部材22を介して伝導し、更に、電極14a〜14c、ビア配線16a〜16cを介して外部接続電極12a〜12cに伝導される。かかる構成に於いて、パワーアンプ20の直下にあっては、ビア配線16aの延在する方向(絶縁性基板10の厚さ方向)の途中に、パワーアンプ20の平面形状に対応する比較的大きな面積を有して内部配線層18aが配設され、且つかかる内部配線層18aに対して複数のビア配線16aが接続されている。これにより、パワーアンプ20の中央部に於ける発熱は、偏在することなくほぼ均等に外部接続電極12aへ伝達される。また、ビア配線16bの延在する方向(絶縁性基板10の厚さ方向)の途中に、パワーアンプ20の周縁部に対応して内部配線層18bが配設され、且つかかる内部配線層18bに対してビア配線16bが接続されている。これにより、パワーアンプ20の周縁部に於ける発熱も外部接続電極12bへ有効に伝達される。更に、ビア配線16cの延在する方向(絶縁性基板10の厚さ方向)の途中には、電極14cに対応して内部配線層18cが配設され、且つかかる内部配線層18cに対してビア配線16cが接続されている。これにより、パワーアンプ20の背面並びに側面に於ける発熱も外部接続電極12cへ有効に伝達される。尚、前記内部配線層18a〜18cは、多層配線基板中に於ける一つの配線層をもって形成されているが、かかる配線層を複数層に設けることは、必要に応じて選択することができる。
次に、比較例1及び比較例2、並びに実施例1及び実施例2における、放熱性を比較したシミュレーションについて説明する。シミュレーションでは、8個のサンプルをマザーボードに実装し、パワーアンプを駆動した場合の最高温度を比較した。
サンプルについて説明する。シミュレーションに用いたサンプルは、以下の8個である。
サンプルA:比較例1において絶縁性基板110をHTCC基板としたサンプル
サンプルB:比較例2において絶縁性基板110をHTCC基板としたサンプル
サンプルC:実施例1において絶縁性基板10をHTCC基板としたサンプル
サンプルD:実施例2において絶縁性基板10をHTCC基板としたサンプル
サンプルE:比較例1において絶縁性基板110をLTCC基板としたサンプル
サンプルF:比較例2において絶縁性基板110をLTCC基板としたサンプル
サンプルG:実施例1において絶縁性基板10をLTCC基板としたサンプル
サンプルH:実施例2において絶縁性基板10をLTCC基板としたサンプル
前記8個のサンプルに於ける構成材料は以下の通りである。尚、サンプルB〜Hに於いて、サンプルAと共通する材料については記載を省略する。尚、パワーアンプ120並びにハワーアンプ20は、ガリウム砒素半導体素子が適用されている。
サンプルA
ボンディングワイヤ111:金(Au)
導電性接着剤113:銀(Ag)ペースト
封止部材122:エポキシ樹脂
外部接続電極112a〜112b、電極114a〜114b、ビア配線116
a〜116b:タングステン(W)
サンプルB
バンプ124:金(Au)
サンプルC
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c:
タングステン(W)
サンプルD
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c、
内部配線層18a〜18c:タングステン(W)
サンプルE、サンプルF
外部接続電極112a〜112b、電極114a〜114b、ビア配線116
a〜116b:銅(Cu)
サンプルG
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c:
銅(Cu)
サンプルH
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c、内部配線層18a〜18c:銅(Cu)
また、熱伝導率として以下の値を用いた。
マザーボード30及びマザーボード130:0.45W/(m・K)
HTCC基板:1.6W/(m・K)
LTCC基板:3.5W/(m・K)
エポキシ樹脂:0.5〜1.5W/(m・K)
銀(Ag)ペースト:1.5〜2W/(m・K)
タングステン(W):180W/(m・K)
銅(Cu):380W/(m・K)
また、寸法は以下のものとした。
絶縁性基板10及び絶縁性基板110の厚さ:0.25mm
ビア配線16a〜16cの太さ:0.075mm
マザーボード30及びマザーボード130の厚さ:0.25mm
そしてパワーアンプ120及びパワーアンプ20発熱量は5.9×10W/mとし、マザーボード130の下面及びマザーボード30の下面を25℃とした場合の、パワーアンプ120及びパワーアンプ20の温度を検証した。
シミュレーションの結果を図6に示す。縦軸はパワーアンプ内の最高温度を示す。横軸は、サンプルが、比較例1、比較例2、実施例1及び実施例2のいずれに対応するか示す。サンプルAは黒丸、サンプルBは黒い四角、サンプルCは黒い三角、サンプルDは黒いひし形、サンプルEは白丸、サンプルFは白い四角、サンプルGは白い三角、サンプルHは白いひし形で、それぞれの結果を示す。図中の実線L1はHTCC基板を採用したサンプルA〜Dの結果を示し、破線L2はLTCC基板を採用したサンプルE〜Hの結果を示している。
図6に示すように、サンプルAの最高温度は約85℃であり、サンプルBの最高温度は約110℃であった。これに対し、サンプルCの最高温度は約85℃であり、サンプルDの最高温度は約80℃であった。
次に、LTCC基板を用いたサンプルE〜Hの結果について説明する。サンプルEの最高温度は約75℃であり、サンプルFの最高温度は約100℃であった。これに対し、サンプルGの最高温度は約75℃であり、サンプルHの最高温度は約70℃であった。
かかるシミュレーション結果より明らかな如く、比較例1(サンプルA及びサンプルE)と実施例1(サンプルC及びサンプルG)とでは、同程度の最高温度を示した。しかしながら、ワイヤボンディング法を用いる比較例1では、薄型化・小型化が困難である。一方、比較例2(サンプルB及びサンプルF)では、封止材料が樹脂であることから放熱性が不十分であるため、最高温度はより高い値である。フリップチップ実装を用い、且つ封止材料として金属を適用した実施例1では、薄型化・小型化と放熱性とを両立することができる。さらに、絶縁性基板中に金属層を配設した実施例2(サンプルD及びサンプルG)では、最高温度がさらに低下した。
また、サンプルA〜DとサンプルE〜Hとを比較すると、サンプルE〜Hの方が最高温度は低かった。これは、熱伝導率に起因するものである。具体的には、LTCC基板の方が、HTCC基板よりも熱伝導率が高い。また、HTCC基板では導電材料(電極、外部接続電極、ビア配線、及び内部配線等の材料)としてタングステン(W)を用いた。LTCC基板では導電材料として、タングステン(W)より熱伝導率の高い銅(Cu)を用いた。またLTCC基板では、導電材料として、例えば銀(Ag)を用いることもある。銀(Ag)は、熱伝導率が420W/(m・K)と、より高い。このように、HTCC基板よりも、LTCC基板を用いた方が、良好な放熱性を得ることができる。
実施例3は、電子デバイスをモジュール化した例である。図7(a)は、実施例3に係る電子デバイス300を例示する断面図であり、図7(b)は、実施例3に係る電子デバイスの絶縁性基板10を例示する平面図である。尚、図7(b)においては、電極14a、電極14b及び電極14d、並びにビア配線16a、ビア配線16b及びビア配線16dは省略して図示した。尚、ここでは前記実施例に於ける構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。
図7(a)に示すように、実施例3に係る電子デバイス300は、絶縁性基板10上にパワーアンプ20と共にSAW(Surface Acoustic Wave:表面弾性波)デバイスチップ32を備える。このように、電子デバイス300は複数の部品を備えたモジュールである。SAWデバイスチップ32は、絶縁性基板10上にフリップチップ実装され、絶縁性基板10との間に空隙33を有する。SAWデバイスチップ32は、絶縁性基板10との対向面に、IDT(Inter Digital Transducer)、及び反射器等を含み、弾性波を励振する振動部(不図示)を配置されている。かかる振動部が空隙33に露出している。このため、振動部の振動は妨げられず、SAWデバイスチップ32の特性は良好となる。
絶縁性基板10には、外部接続電極12a〜12d、電極14a〜14d、及びビア配線16a〜16d、及び内部配線層18a〜18cが設けられている。電極14cは、絶縁性基板10の上面に於いて、パワーアンプ20とSAWデバイスチップ32との間、並びにかかる絶縁性基板10の外周縁部に沿って、パワーアンプ20及びSAWデバイスチップ32を囲むように配設されている。一方、封止部材22は、電極14cと接合し、かつパワーアンプ20及びSAWデバイスチップ32それぞれの上面及び側面を覆う。封止部材22は、パワーアンプ20及びSAWデバイスチップ32を封止する。
SAWデバイスチップ32と、絶縁性基板10に設けられた電極14dとは、バンプ24により電気的に接続されている。また、絶縁性基板10下面に設けられた外部接続電極12dと、電極14dとは、絶縁性基板10内部に設けられ絶縁性基板10を貫通するビア配線16dにより、電気的に接続されている。外部接続電極12d及び電極14dは、SAWデバイスチップ32の信号用電極として機能する。
図7(b)に示すように、絶縁性基板10の上面には、電極14cが設けられていない2つの領域11a及び領域11bがある。電極14cが設けられていない領域のうち、図7(b)中の左側の領域11aにはパワーアンプ20が実装され、右側の領域11bにはSAWデバイスチップ32が実装される。即ち、電極14cは、パワーアンプ20及びSAWデバイスチップ32の各々を囲んで配設されている。尚、かかる電極14cは、平面視した場合、パワーアンプ20或いはSAWデバイスチップ32を囲繞する一つの環状のパターンとして配設されず、例えばその幅方向に横切る単数或いは複数のスリットが設けられて、一部が開放された環状とされるか、或いは分割された形態をなすこともある。
次に実施例3に係る電子デバイス300における熱伝導について説明する。図8は、実施例3に係る電子デバイスにおける熱伝導を例示する断面図である。
図8に示すように、パワーアンプ20及びSAWデバイスチップ32を封止する封止部材22、パワーアンプ20及びSAWデバイスチップ32各々の周辺に設けられた外部接続電極12c、電極14c及びビア配線16cが放熱経路として機能する。このため、パワーアンプ20から発生する熱は、図8中の電子デバイス300の右端、左端、及びパワーアンプ20とSAWデバイスチップ32との間から放熱される。また、SAWデバイスチップ32から発生する熱は、バンプ24、電極14d、ビア配線16d及び外部接続電極12dを介して伝導され、放熱される。また熱は、封止部材22、電極14c、ビア配線16c、内部配線層18c及び外部接続電極12cを介して伝導され、放熱される。
実施例3によれば、封止部材22は、パワーアンプ20及びSAWデバイスチップ32を封止する。このため、放熱経路が増え、より良好な放熱性を得ることができる。また、パワーアンプ20及びSAWデバイスチップ32は絶縁性基板10にフリップチップ実装されている。このため、電子デバイス300の小型化・薄型化が可能である。
また、封止部材22により、パワーアンプ20及びSAWデバイスチップ32が気密封止されるため、SAWデバイスチップ32の振動部に異物が付着すること、及び振動部が水分により腐食すること等が抑制される。このため、SAWデバイスチップ32の特性は良好に維持される。また、封止部材22はパワーアンプ20及びSAWデバイスチップ32の両方を外部のノイズから遮断する遮蔽層(シールド層)として機能する。尚、実施例3においては、弾性波デバイスチップとしてSAWデバイスチップ32を用いたが、例えば弾性境界波デバイスチップ、或いはFBAR(Film Bulk Acoustic Resonator:圧電薄膜共振子)を用いたデバイスチップ等、他の弾性波デバイスチップを用いることもできる。
実施例4は、電子デバイスをモジュール化した別の例である。図9(a)は、実施例4に係る電子デバイス400を例示する断面図であり、図9(b)は、実施例4に係る電子デバイス400を例示する平面図である。図9(a)は、図9(b)に示される線B−Bに沿う電子デバイス400の断面を、模式的に示している。一方、図10は、実施例4に係る電子デバイス400の基板を例示する平面図である。尚、図10においては、電極14a、電極14b、電極14d及び電極14e、並びにビア配線16a、ビア配線16b、及びビア配線16dは省略して図示した。尚、ここでは前記実施例に於ける構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。
図9(a)及び図9(b)に示すように、実施例4に係る電子デバイス400は、パワーアンプ20と共に、SAWデバイスチップ32及びチップ部品34を備える。図9(a)に示すように、絶縁性基板10は、電極14a〜14dに加えて、電極14eを備える。チップ部品34は、半田36により、絶縁性基板10に設けられた電極14eと電気的に接続されている。チップ部品34は、例えばチップコンデンサ又はチップインダクタ等である。また、電極14cは、パワーアンプ20、SAWデバイスチップ32及びチップ部品34を完全に囲むように設けられている。
図10に示すように、絶縁性基板10の上面には、電極14cが設けられていない3つの領域11a、領域11b及び領域11cがある。領域11aにはパワーアンプ20が実装される。領域11bにはSAWデバイスチップ32が実装される。領域11cにはチップ部品34が実装される。このように、電極14cは、パワーアンプ20、SAWデバイスチップ32及びチップ部品34の各々を囲んで配設されている。尚、かかる電極14cは、平面視した場合、パワーアンプ20、SAWデバイスチップ32或いはチップ部品34を囲繞する一つの環状のパターンとして配設されず、例えばその幅方向に横切る単数或いは複数のスリットが設けられて、一部が開放された環状とされるか、或いは分割された形態をなすこともある。
図9(a)及び図9(b)に示すように、封止部材22は、パワーアンプ20及びSAWデバイスチップ32各々の上面及び側面を覆い、封止する。その一方で、封止部材22は、チップ部品34の側面には接触せず、離間して、かかるチップ部品34を壁状に囲む。また、かかる封止部材22は、チップ部品34の上に設けられていない。
実施例4によれば、電子デバイス400がパワーアンプ20と共に、SAWデバイスチップ32並びにチップ部品34を備えたモジュールである場合にも、良好な放熱性を得ることができ、かつ小型化・薄型が可能となる。また、封止部材22は、チップ部品34の端子に配設された半田36とは離間している。このため、封止部材22とチップ部品34とがショートすることは抑制され、電子デバイス400の特性は維持される。尚、電子デバイス400が備えるチップ部品34は2個としたが、その数はかかる電子デバイスの機能などに応じて選択・決定される。実施例3及び実施例4に示したように、本発明に於ける電子デバイスは、パワーアンプ20のような能動素子と、SAWデバイスチップ32又はチップ部品34のような受動素子とを実装したモジュールとすることができる。
図11は、実施例5に係る電子デバイス500を例示する断面図である。尚、ここでは前記実施例に於ける構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。
図11に示すように、実施例5に係る電子デバイス500は、封止部材22の上面に金属層38を備え、更に、かかる金属層38の上面から封止部材22の側面を覆う保護膜40を備える。そして、保護膜40は、封止部材22と共に電極14cと接触している。金属層38は、例えばコバール(KOVAR)合金等の金属からなる。保護膜40は、例えばニッケル(Ni)、又は銅(Cu)等の金属からなる。
次に実施例5に係る電子デバイス500の製造方法について説明する。図12(a)から図13(b)は、実施例5に係る電子デバイスの製造方法を例示する工程断面図である。
まず多面取り構造の絶縁性基板10の上面に、複数のパワーアンプ20をフリップチップ実装する(図12(a)参照)。尚、多面取り構造の絶縁性基板10とは、例えば図2(b)に示したような構成がマトリクス状に配列された基板である。パワーアンプ20のフリップチップ実装の後、かかるパワーアンプ20上に、錫銀(SnAg)等からなる半田シート42と、コバール合金等からなる金属層38との積層体を配置し、例えば窒素雰囲気中で、加熱及び加圧する。このとき、例えば半田の融点である約270℃まで加熱する。加圧は、金属層38の上方から行われる。かかる加熱並びに加圧により、半田シート42は溶融し、金属層38を介して上から加圧されるため、電極14c上を流動する。これにより、半田が複数のパワーアンプ20間に充填される。しかる後、半田の融点以下の温度とされることにより、半田は固化し、かかる半田は封止部材22を形成する(図12(b)参照)。
次いで、前記パワーアンプ20の間に於ける金属層38並びに封止部材22、即ち半田材に対して所謂ダイシング処理を行い、パワーアンプ20間において、封止部材22及び金属層38の積層構造体を、各パワーアンプ20に対応して切断・分離する。図12(b)に於いて、矢印は、かかるダイシング処理の対象部を示している。尚、かかるダイシング処理を第1のダイシング処理とする。この結果、パワーアンプ20の間には溝が形成される。(図示せず)このとき、絶縁性基板10は切断されず、その表面に在る電極14cの一部が表出される。かかるダイシング処理の後、各パワーアンプ20に於ける金属層38の露出表面、封止部材22の側面、並びに表出されている絶縁性基板10、電極14cを被覆して、保護膜40を形成する(図13(a)参照)。かかる保護膜40としては、例えばニッケル(Ni)が適用され、無電解メッキ法、電解メッキ法、或いは蒸着法などにより、厚さ10〜20μm程に被着される。しかる後、前記第1のダイシング処理に於いて形成された溝部に対して再度ダイシング処理を行い、前記保護膜40、電極14c並びに絶縁性基板10をその厚さ方向に切断・分離する。かかるダイシング処理を第2のダイシング処理とする。第2のダイシング処理により、複数の電子デバイス500が形成される(図13(b)参照)。
実施例5によれば、実施例1〜4と同様に、良好な放熱性を有し、かつ小型化・薄型化が可能な電子デバイスを得ることができる。また金属層38と絶縁性基板10との間の熱膨張係数の差が小さい場合、絶縁性基板10とパワーアンプ20との熱膨張係数の差に起因する応力を抑制することができる。放熱性及び応力抑制の観点から、金属層38はコバール合金で形成することが好ましい。これにより、電子デバイス500の特性及び信頼性が向上する。また、図13(a)に示したように、金属層38を絶縁性基板10に押し付けることにより、溶融した半田をもって封止部材22を形成することができ、工程が簡単になる。
金属層38及び保護膜40により、封止部材22を保護しているため、封止部材22が例えば外力、熱等により変形することが抑制される。特に、保護膜40は、封止部材22の側面から絶縁性基板10上を覆うため、封止の気密性を高めることができる。封止部材22の保護のためには、かかる金属層38並びに保護膜40は、封止部材22よりも高い融点を有することが好ましい。尚、保護膜40は、ニッケル(Ni)、銅(Cu)等の金属以外に、例えばエポキシ樹脂等の樹脂により形成してもよい。
図14は、実施例6に係る電子デバイスを例示する断面図である。尚、ここでは前記実施例に於ける構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。
図14に示すように、実施例6は、前記図7、図8に示したところのモジュール化した電子デバイス300に対して、前記金属層及び保護膜を設けた例である。すなわち、本実施例にあっては、パワーアンプ20及びSAWデバイスチップ32を封止する封止部材22の上に於いて、パワーアンプ20上及びSAWデバイスチップ32上に跨って(連続して)金属層38が配設されている。そして、かかる金属層38の露出表面並びに封止部材22の側面を被覆して、保護膜40が配設されている。このように、実施例6に係る電子デバイス600は、実施例3に係る電子デバイス300に金属層38及び保護膜40を追加したものである。
次に実施例6に係る電子デバイス600の製造方法について説明する。図15(a)から図16(b)は、実施例6に係る電子デバイス600の製造方法を例示する工程断面図である。図12(a)から図13(b)において既述した構成については、説明を省略する。
まず、多面取り構造の絶縁性基板10の上面に、複数のパワーアンプ20及び複数のSAWデバイスチップ32をフリップチップ実装する(図15(a)参照)。その後、かかるパワーアンプ20並びにSAWデバイスチップ32上に、半田シート42と金属層38との積層体を配置し、加熱及び加圧する。加熱並びに加圧により、半田シート42は溶解し、且つパワーアンプ20とSAWデバイスチップ32との間に半田が充填される。しかる後、半田の融点以下の温度とされることにより、半田は固化し、かかる半田は封止部材22を構成する(図15(b)参照)。次いで、前記パワーアンプ20の間に於ける金属層38並びに封止部材22、即ち半田材に対して所謂ダイシング処理を行い、パワーアンプ20及びSAWデバイスチップ32を含むモジュール間において、封止部材22及び金属層38の積層構造体を、各モジュールに対応して切断・分離する。図15(b)に於いて、矢印は、かかるダイシング処理の対象部を示している。尚、かかるダイシング処理を第1のダイシング処理とする。この結果、各モジュール相互間には溝が形成される(図示せず)。このとき、絶縁性基板10は切断されず、その表面に在る電極14cの一部が表出される。かかるダイシング処理の後、各モジュールに於ける金属層38の露出表面、封止部材22の側面、並びに表出されている絶縁性基板10、電極14cを被覆して、保護膜40を形成する(図16(a)参照)。かかる保護膜40としては、例えばニッケル(Ni)が適用され、無電解メッキ法、電解メッキ法、或いは蒸着法などにより、厚さ10〜20μm程に被着される。しかる後、前記第1のダイシング処理に於いて形成された溝部に対して、再度ダイシング処理を行い、前記保護膜40、電極14c並びに絶縁性基板10をその厚さ方向に切断・分離する。かかるダイシング処理を第2のダイシング処理とする。かかる第2のダイシング処理により、パワーアンプ20及びSAWデバイスチップ32を含むモジュール毎に分割され、複数の電子デバイス600が形成される(図16(b)参照)。
実施例6によれば、実施例1〜5と同様に、良好な放熱性を有し、かつ小型化・薄型化可能な電子デバイスを得ることができる。また、実施例5と同様に、応力の抑制、及び封止部材22の保護が可能となる。既述したように、SAWデバイスチップ32は、異物の付着、水分の浸入等により特性が変動するので、金属層38及び保護膜40により保護することにより、効果的に特性及び信頼性を向上させることができる。
図17は、実施例7に係る電子デバイスを例示する断面図である。尚、ここでは前記実施例に於ける構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。
実施例7は、モジュール化した電子デバイス700において前記金属層及び保護膜を形成した別の例である。図17に示すように、実施例7に係る電子デバイス700にあっては、金属層38はパワーアンプ20を被覆している封止部材22の上に設けられ、一方チップ部品34の上には設けられていない。同様に、保護膜40は、封止部材22及び金属層38を覆うように設けられ、チップ部品34には接触していない。このように、実施例7に係る電子デバイス700は、実施例4に係る電子デバイス400に、金属層38及び保護膜40を追加したものである。
次に実施例7に係る電子デバイス700の製造方法について説明する。まず、製造工程において用いる、金属層と半田シートとの積層体について説明する。図18(a)は、金属層と半田シートとの積層体シートを例示する平面図であり、図18(b)及び図18(c)は、金属層と半田シートとの積層体シートを例示する断面図である。尚、図18(b)は図18(a)のC1−C1断面を示し、図18(c)は図18(a)のC2−C2断面を示している。
かかる積層体シートにあっては、図18(a)に示すように、1つの電子デバイスに対応する領域Sがマトリックス状に配置されている。1つの電子デバイスに対応する領域Sにあっては、チップ部品34の搭載箇所(搭載領域)に対応する部位に開口(貫通孔)37が設けられており、図18(c)に示すように、かかる開口37内には金属層と半田シートとの積層体構造は存在していない。図18(a)において点線で示したダイシングライン35に沿って、後述するダイシング処理が行われる。
図19(a)から図20(b)は、実施例7に係る電子デバイス700の製造方法を例示する工程断面図である。図12(a)から図13(b)において既述した構成については、説明を省略する。
まず、多面取り構造の絶縁性基板10の上面に、電子デバイスに対応する複数の領域のそれぞれに、パワーアンプ20、チップ部品34、並びにSAWデバイスチップ32(不図示)を実装する。その後、かかるパワーアンプ20、チップ部品34、並びにSAWデバイスチップ32上に、半田シート42と金属層38との積層体を配置し、加熱及び加圧する。この時、半田シート42と金属層38との積層体に於ける前記開口(貫通孔)37はチップ部品34上に位置している(図19(a)参照)。加熱並びに加圧により、半田シート42は溶解し、且つパワーアンプ20とSAWデバイスチップ32との間に半田が充填される。半田シート42がチップ部品34の上には配置されていないため、溶融した半田によりチップ部品34が短絡することはない。短絡を確実に防止するために、より好ましくは、パワーアンプ20又はSAWデバイスチップ32とチップ部品34との間に金属配線などが無いことが望ましい。半田が濡れて、チップ部品34まで到達するおそれがあるためである。しかる後、半田の融点以下の温度とされることにより、半田は固化し、かかる半田は封止部材22を構成する(図19(b)参照)。
次いで、前記パワーアンプ20の間に於ける金属層38並びに封止部材22、即ち半田材に対して所謂ダイシング処理を行い、パワーアンプ20、SAWデバイスチップ32並びにチップ部品34を含むモジュール間において、封止部材22及び金属層38の積層構造体を、各モジュールに対応して切断・分離する。図19(b)に於いて、矢印は、かかるダイシング処理の対象部を示している。尚、かかるダイシング処理を第1のダイシング処理とする。この結果、各モジュール相互間には溝が形成される(図示せず)。このとき、絶縁性基板10は切断されず、その表面に在る電極14cの一部が表出される。かかるダイシング処理の後、各モジュールに於ける金属層38の露出表面、封止部材22の側面、並びに表出されている絶縁性基板10、電極14cを被覆して、保護膜40を形成する(図20(a)参照)。かかる保護膜40としては、例えばニッケル(Ni)が適用され、無電解メッキ法、電解メッキ法、或いは蒸着法などにより、厚さ10〜20μm程に被着される。尚、このとき、チップ部品34には電流が流れず、保護膜40が形成されることはなく、チップ部品34が短絡することはない。しかる後、前記第1のダイシング処理に於いて形成された溝部に対して、再度ダイシング処理を行い、前記保護膜40、電極14c並びに絶縁性基板10をその厚さ方向に切断・分離する。かかるダイシング処理を第2のダイシング処理とする。かかる第2のダイシング処理により、パワーアンプ20、SAWデバイスチップ32並びにチップ部品34を含むモジュール毎に分割され、複数の電子デバイス700が形成される。(図20(b)参照)
実施例7によれば、実施例1〜6と同様に、良好な放熱性を有し、かつ小型化・薄型化可能な電子デバイスを実現することができる。また、封止部材22及び保護膜40は、チップ部品34に接触しない。このため、ショートを抑制することができる。
図21は、実施例8に係る電子デバイスを例示する断面図である。
実施例8は、実施例7において形成される電子デバイスに対し、金属材料からなる保護膜に代えて、絶縁物材料からなる保護膜を配設してなる電子デバイス800を示している。図21に示すように、保護膜45は、金属層38、封止部材22の露出表面並びにチップ部品34を被覆して配設されている。そして、かかる保護膜45は、封止部材22とチップ部品34との間、更にチップ部品34相互間に充填されている。保護膜45としては、例えばエポキシ樹脂等の絶縁性樹脂体が適用される。
次に実施例8に係る電子デバイス800の製造方法について説明する。図22(a)及び図22(b)は、実施例8に係る電子デバイスの製造方法を例示する工程断面図である。
前記図19(b)に示した第1のダイシング処理工程の後、各モジュールに於ける金属層38の露出表面、封止部材22の側面、並びに表出されている絶縁性基板10、電極14cを被覆して、前述の如きエポキシ樹脂等の絶縁性樹脂を充填・被覆して、保護膜45を形成する(図22(a)参照)。しかる後、前記第1のダイシング処理に於いて形成された溝部に対して、再度ダイシング処理を行い、前記絶縁物からなる保護膜45、電極14c並びに絶縁性基板10をその厚さ方向に切断・分離する。かかるダイシング処理を第2のダイシング処理とする。かかる第2のダイシング処理により、パワーアンプ20、SAWデバイスチップ32並びにチップ部品34を含むモジュール毎に分割され、複数の電子デバイス800が形成される(図22(b)参照)。図22(b)に於いて、矢印は、かかる第2のダイシング処理の対象部を示している。
実施例8によれば、実施例1〜7と同様に、良好な放熱性を有し、かつ小型化・薄型化可能な電子デバイスを実現することができる。また、保護膜45は絶縁膜であるため、チップ部品34と接触してもショートを抑制することができる。従って、保護膜45によりチップ部品34を覆うことにより、より効果的に電子デバイスを保護することができる。
実施例9は、内部配線の構成を変更した例である。まず始めに、電子デバイスにおける温度分布について説明する。図23(a)は、実施例2に係る電子デバイスにおけるパワーアンプ内の温度分布を例示する図である。図23(b)は、実施例3に係る電子デバイスにおけるパワーアンプ内の温度分布を例示する図である。図示した温度分布は、パワーアンプ20を上から見た際のものである。図中の実線は、同じ温度の領域を示す等値線である。点線Dは、パワーアンプ20の中心を示す。
図23(a)に示すように、実施例2に係る電子デバイス200においては、パワーアンプ20の中心において、パワーアンプ20内の温度は最高温度T0となる。T0は例えば80℃である。パワーアンプ20の中心から離れるにつれて、温度は低下する。温度を表す等値線は、パワーアンプ20の中心から同心円を描く。言い換えれば、パワーアンプ20内の温度分布は、パワーアンプ20の中心に対して対称的となっている。これは、図4(a)及び図4(b)に示したように、外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c、及び内部配線層18a〜18cの配置が対称的であるため、放熱性も対称的となることによる。
図23(b)に示すように、実施例3に係る電子デバイス300においては、最高温度T0は75℃である。これは図8において既述したように、放熱経路が多くなり、放熱性がより良好になることによる。しかしながら、最高温度を示す領域は、パワーアンプ20の中心よりも図23(b)中の左側に位置している。言い換えれば、図7(a)においてパワーアンプ20の中心から見て、SAWデバイスチップ32から遠い位置において、温度は最高となる。パワーアンプ20及びSAWデバイスチップ32各々の周辺に電極14c及びビア配線16cが設けられる。このため、パワーアンプ20とSAWデバイスチップ32との間、及び図7(a)におけるSAWデバイスチップ32の右側にも放熱経路が形成され、放熱性がパワーアンプ20の中心に対して対称的にならない。従って、パワーアンプ20の右側の方が、左側よりも良好な放熱性を有することになる。この結果、温度はパワーアンプ20の中心から左側にずれた位置において最高となり、温度分布はパワーアンプ20の中心に対して対称的とならない。
図24(a)は、実施例9に係る電子デバイスを例示する断面図であり、図24(b)は、実施例9に係る電子デバイスの基板の構成を示す平面図である。ここで、図24(a)は、図24(b)に示される線F−Fに沿うパワーアンプ20の搭載部並びにこれに連続するSAWデバイスチップの搭載部の断面を模式的に示しており、一方、図24(b)は、図24(a)における線Eの左側に位置する部位、即ちパワーアンプ20の搭載部について表示している。かかる図24(b)に於いては、多層配線構造を有する絶縁性基板10に於ける、パワーアンプ20の搭載部直下並びにその周囲の、内部配線層の構成を示しており、また線Dは、前記図23に於ける線Dに対応している。尚、ここでは前記実施例に於ける構成に対応する構成・部位には同じ参照番号を付して、その説明を省略する。
図24(a)及び図24(b)に示すように、実施例9に係る電子デバイス900においては、パワーアンプ20の搭載部直下に配設されている内部配線層18aとパワーアンプ20の搭載部周辺に配設されている内部配線層18cとの間が、内部配線層(内部金属層)18fにより接続されて、連続・一体化されている。即ち、内部配線層18aは、内部配線層18cに対して、内部配線層18fを介して、電気的のみならず、熱的にも接続されている。かかる内部配線層18fは、SAWデバイスチップ32の搭載部から遠い側に設けられており、またビア配線16fを介して、電極14f並びに外部接続電極12fに接続されている。かかる構成によれば、パワーアンプ20の動作に伴いその搭載領域直下に伝達された熱は、内部配線層18a並びに内部配線層18fを介して、SAWデバイスから遠ざかる方向に伝達され内部配線層18cに至る。外部接続電極12a、外部接続電極12c及び外部接続電極12f、並びに電極14a、電極14c及び電極14fは、接地電極として機能する。
一方、内部配線層18aとSAWデバイスチップ32側に配設された内部配線層18cとの間には、内部配線層18g(第2内部放熱パターン)が選択的に設けられている。内部配線層18gは、絶縁性基板10のパワーアンプ20の中心に対応する位置から見て、SAWデバイスチップ32に近い側に位置している。内部配線層18gは、内部配線層18a及び内部配線層18cからは離間して配設されている。そして、外部接続電極12g、電極14g、ビア配線16g及び内部配線層18gは、互いに、熱的及び電気的に接続している。外部接続電極12g及び電極14gは、パワーアンプ20と信号の入出力を行うための信号用電極として機能する。
実施例9に於ける電子デバイス900にあっては、パワーアンプ20の中心から見てSAWデバイスチップ32に遠い側に位置する内部配線層18h(第1内部放熱パターン)は、SAWデバイスチップ32に近い側に位置する内部配線層18g(第2内部放熱パターン)よりも大きな面積を有する。このため、SAWデバイスチップ32に遠い側の放熱性が良好となる。従って、パワーアンプ20の中心に対して対称的となる。この結果、温度分布は、図23(a)に示すようにパワーアンプ20の中心に対して対称的となる。また、パワーアンプ20の両側の放熱性がより良好になる。この結果、最高温度T0は例えば70℃となる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
絶縁性基板 10
外部接続電極 12a、12b、12c、12d、12f、12g
電極 14a、14b、14c、14d、14e、14f、14g
ビア配線 16a、16b、16c、16d、16f、16g
内部配線層 18a、18b、18c、18f、18g
パワーアンプ 20
封止部材 22
バンプ 24
マザーボード 30
SAWデバイスチップ 32
チップ部品 34
金属層 38
保護膜 40、45
電子デバイス 100、200、300、400、500、600、700、800、900

Claims (10)

  1. 基板と、
    前記基板の上面にフリップチップ実装された能動素子と、
    前記基板上に設けられ、前記能動素子を封止し、前記能動素子より高い熱伝導率を有する封止部と、
    前記基板を貫通し、前記封止部と接触し、前記基板より高い熱伝導率を有する放熱部と、を具備することを特徴とする電子デバイス。
  2. 前記封止部は金属からなることを特徴とする請求項1記載の電子デバイス。
  3. 前記放熱部は、ビア配線であることを特徴とする請求項1又は2記載の電子デバイス。
  4. 前記放熱部の電位は接地電位であることを特徴とする請求項3記載の電子デバイス。
  5. 前記基板内に設けられ、前記放熱部と接触する内部放熱パターンを具備することを特徴とする請求項1から4いずれか一項記載の電子デバイス。
  6. 前記基板の上面に実装された弾性波デバイスを具備し、
    前記封止部は、前記能動素子と前記弾性波デバイスチップとを封止することを特徴とする請求項1から5いずれか一項記載の電子デバイス。
  7. 複数の前記内部放熱パターンのうち、前記能動素子の中心から見て前記弾性波デバイスチップに遠い第1内部放熱パターンは、前記能動素子の中心から見て前記弾性波デバイスチップに近い第2内部放熱パターンより大きいことを特徴とする請求項6記載の電子デバイス。
  8. 前記基板の上面に実装されたチップ部品を具備することを特徴とする請求項1から7いずれか一項記載の電子デバイス。
  9. 前記封止部の上に設けられ、前記封止部より高い融点を有する金属層を具備することを特徴とする請求項1から8いずれか一項記載の電子デバイス。
  10. 前記封止部を覆う保護膜を具備することを特徴とする請求項1から9いずれか一項記載の電子デバイス。

JP2011045727A 2011-03-02 2011-03-02 電子デバイス Pending JP2012182395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045727A JP2012182395A (ja) 2011-03-02 2011-03-02 電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045727A JP2012182395A (ja) 2011-03-02 2011-03-02 電子デバイス

Publications (1)

Publication Number Publication Date
JP2012182395A true JP2012182395A (ja) 2012-09-20

Family

ID=47013325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045727A Pending JP2012182395A (ja) 2011-03-02 2011-03-02 電子デバイス

Country Status (1)

Country Link
JP (1) JP2012182395A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014049965A1 (ja) * 2012-09-27 2014-04-03 三洋電機株式会社 実装基板を用いた回路モジュール
WO2014136735A1 (ja) * 2013-03-04 2014-09-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR20140121180A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
JP2015032634A (ja) * 2013-07-31 2015-02-16 太陽誘電株式会社 電子デバイス
JP2015092524A (ja) * 2013-11-08 2015-05-14 日立金属株式会社 電子部品の放熱構造
JP2015220645A (ja) * 2014-05-19 2015-12-07 太陽誘電株式会社 弾性波デバイス
WO2015190388A1 (ja) * 2014-06-12 2015-12-17 日東電工株式会社 封止用樹脂シート
WO2016117196A1 (ja) * 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール
CN108807290A (zh) * 2018-06-15 2018-11-13 南通沃特光电科技有限公司 一种半导体功率器件封装模块及其制造方法
WO2021010173A1 (ja) * 2019-07-12 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 配線モジュール及び撮像装置
US11004837B2 (en) 2018-09-14 2021-05-11 Toshiba Memory Corporation Semiconductor device with improved heat dissipation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432251A (ja) * 1990-05-29 1992-02-04 Hitachi Ltd 半導体パッケージ及びその製造方法
JPH08279576A (ja) * 1995-04-07 1996-10-22 Shinko Electric Ind Co Ltd 半導体素子の実装構造体及び半導体素子の実装方法
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
JPH10284654A (ja) * 1997-04-11 1998-10-23 Nec Corp 半導体装置の冷却構造
JP2005026373A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱構造を備えた電子部品
JP2005243787A (ja) * 2004-02-25 2005-09-08 Kyocera Corp 高周波モジュール
JP2006203149A (ja) * 2004-12-24 2006-08-03 Fujitsu Media Device Kk 電子部品及びその製造方法
JP2007535230A (ja) * 2004-01-30 2007-11-29 ノキア コーポレイション 封入された電子部品内における熱放散を改善する方法
JP2010200221A (ja) * 2009-02-27 2010-09-09 Taiyo Yuden Co Ltd 電子部品、デュープレクサ、通信モジュール、通信装置、および電子部品の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432251A (ja) * 1990-05-29 1992-02-04 Hitachi Ltd 半導体パッケージ及びその製造方法
JPH08279576A (ja) * 1995-04-07 1996-10-22 Shinko Electric Ind Co Ltd 半導体素子の実装構造体及び半導体素子の実装方法
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
JPH10284654A (ja) * 1997-04-11 1998-10-23 Nec Corp 半導体装置の冷却構造
JP2005026373A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱構造を備えた電子部品
JP2007535230A (ja) * 2004-01-30 2007-11-29 ノキア コーポレイション 封入された電子部品内における熱放散を改善する方法
JP2005243787A (ja) * 2004-02-25 2005-09-08 Kyocera Corp 高周波モジュール
JP2006203149A (ja) * 2004-12-24 2006-08-03 Fujitsu Media Device Kk 電子部品及びその製造方法
JP2010200221A (ja) * 2009-02-27 2010-09-09 Taiyo Yuden Co Ltd 電子部品、デュープレクサ、通信モジュール、通信装置、および電子部品の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014049965A1 (ja) * 2012-09-27 2014-04-03 三洋電機株式会社 実装基板を用いた回路モジュール
WO2014136735A1 (ja) * 2013-03-04 2014-09-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US9907175B2 (en) 2013-03-04 2018-02-27 Longitude Semiconductors S.A.R.L. Semiconductor device
KR102178826B1 (ko) * 2013-04-05 2020-11-13 삼성전자 주식회사 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
KR20140121180A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
JP2015032634A (ja) * 2013-07-31 2015-02-16 太陽誘電株式会社 電子デバイス
JP2015092524A (ja) * 2013-11-08 2015-05-14 日立金属株式会社 電子部品の放熱構造
JP2015220645A (ja) * 2014-05-19 2015-12-07 太陽誘電株式会社 弾性波デバイス
WO2015190388A1 (ja) * 2014-06-12 2015-12-17 日東電工株式会社 封止用樹脂シート
JP2016000784A (ja) * 2014-06-12 2016-01-07 日東電工株式会社 封止用樹脂シート
CN106459445A (zh) * 2014-06-12 2017-02-22 日东电工株式会社 密封用树脂片
WO2016117196A1 (ja) * 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール
US10404226B2 (en) 2015-01-21 2019-09-03 Murata Manufacturing Co., Ltd. Power amplifier module
CN108807290A (zh) * 2018-06-15 2018-11-13 南通沃特光电科技有限公司 一种半导体功率器件封装模块及其制造方法
US11004837B2 (en) 2018-09-14 2021-05-11 Toshiba Memory Corporation Semiconductor device with improved heat dissipation
WO2021010173A1 (ja) * 2019-07-12 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 配線モジュール及び撮像装置
US11882646B2 (en) 2019-07-12 2024-01-23 Sony Semiconductor Solutions Corporation Wiring module and imaging apparatus

Similar Documents

Publication Publication Date Title
JP2012182395A (ja) 電子デバイス
US10404226B2 (en) Power amplifier module
US7211934B2 (en) Electronic device and method of manufacturing the same
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
JP3982876B2 (ja) 弾性表面波装置
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US11277114B2 (en) Elastic wave device and manufacturing method therefor
JPH11214578A (ja) Mmicパッケージ
US10862450B2 (en) Elastic wave device
KR20120132387A (ko) 모듈 및 모듈 제조 방법
JP2012151698A (ja) 弾性波デバイス
US8363422B2 (en) Electronic component module and method for manufacturing the same
JP2013131711A (ja) 電子部品
CN110140205B (zh) 半导体装置
KR20060095092A (ko) 고주파 모듈 부품 및 그 제조 방법
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN111342797A (zh) 压电滤波器及具有其的电子设备
JP4858985B2 (ja) 弾性表面波フィルタパッケージ
JP2015023194A (ja) 半導体装置
JP7320923B2 (ja) モジュール
JP2003179181A (ja) 樹脂製配線基板
KR20040063784A (ko) 반도체장치
US20180240738A1 (en) Electronic package and fabrication method thereof
KR20130112353A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105