JP2005026373A - 放熱構造を備えた電子部品 - Google Patents

放熱構造を備えた電子部品 Download PDF

Info

Publication number
JP2005026373A
JP2005026373A JP2003188736A JP2003188736A JP2005026373A JP 2005026373 A JP2005026373 A JP 2005026373A JP 2003188736 A JP2003188736 A JP 2003188736A JP 2003188736 A JP2003188736 A JP 2003188736A JP 2005026373 A JP2005026373 A JP 2005026373A
Authority
JP
Japan
Prior art keywords
heat dissipation
substrate
via hole
bare chip
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003188736A
Other languages
English (en)
Inventor
Takuya Daiko
拓矢 大胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003188736A priority Critical patent/JP2005026373A/ja
Publication of JP2005026373A publication Critical patent/JP2005026373A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】基板内部の回路設計の自由度を損なうことなく、低背化が可能でかつ表面実装部品のシールド形式に左右されない放熱構造を提供する。
【解決手段】基板の一方の面に半導体ベアチップ2をフリップチップ実装し、該基板の他方の面にマザーボードに接続されるグランド電極15を設けた電子部品11であって、熱伝導性材料により形成されかつ半導体ベアチップを覆う放熱キャップ12と、基板1を貫通するビアホール14とを備え、放熱キャップとビアホール並びにビアホールとグランド電極とを熱伝導可能に接続する。ビアホール内を熱伝導性材料により充填する。半導体ベアチップを放熱キャップと共に樹脂モールドすることがある。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、放熱構造を備えた電子部品に係り、特に携帯電話機などの小型通信機器の電力増幅器に好適な放熱構造に関する。
【0002】
【従来の技術】
携帯電話機などのデジタル移動体通信機器の普及により、マイクロ波帯の送信部に用いられる電力増幅器(パワーアンプモジュール)に対する需要が近年増大している。パワーアンプモジュールは、このような通信機器の一構成部品であり、通信機器(特に携帯電話)の小型化に伴う小型軽量化の要請から、この種のモジュールでは、ベアチップをフリップチップ実装する構造が主流になりつつある。
【0003】
一方、パワーアンプモジュールは、小型化されればされるほど放熱に関して不利になるという側面があるため、小型化と併せて大電力出力時の発熱に対応できる良好な放熱構造が求められる。特に、フリップチップ実装形式は、実装密度の点では優れた実装形式であるものの、放熱性ではワイヤボンディング等の他の実装構造に劣り、このため従来からフリップチップ実装に関連して種々の放熱構造が提案されている。
【0004】
例えば、図4はベアチップ2を基板1の表面にフリップチップ実装したものであるが、このような実装構造では従来、ベアチップ2の上面に金属製の放熱器5を設け、放熱器5とシールドのために設けられる金属ケース6とを接触させてベアチップ2で発生する熱を放熱器5を介して金属ケース6に逃していた。尚、図中符号9は基板表面に実装したチップ部品である。
【0005】
また、図5は基板1の下面にキャビティ8を形成し、このキャビティ8の中にベアチップ2をフリップチップ実装する構造である。このような構造の場合、ベアチップ2から発生する熱は、下面のマザーボード(図示せず)に直接放散させていた。
【0006】
さらに、電子部品の放熱構造を開示するものとして、下記特許文献がある。
【0007】
【特許文献1】
特開2001−44341号公報
【0008】
【特許文献2】
特開2002−184931号公報
【0009】
【発明が解決しようとする課題】
ところで、ベアチップを基板表面に実装する従来の構造(図4)では、ベアチップの上に放熱器を設け、さらにその上に金属ケースを被せる必要があるから、その分基板上部の高さが大きくならざるを得ず、このため近時の低背化の要請に応えることが難しい。この点、前記特許文献1(特開2001−44341)に記載の構造も、チップ上面に放熱器(肉厚の天板)を設けてさらにその上に放熱キャップを設ける必要があり、同様の問題を孕んでいる。また、この種の実装構造は、放熱を金属ケースに依存しているから、金属ケースを有しない構造(例えば樹脂モールドパッケージ)には当然ではあるが対応することが出来ない。
【0010】
一方、基板下面のキャビティ内に実装する構造(図5)では、放熱面で金属ケースに依存することはない。しかしながら、この構造では、ベアチップを収容するのに十分な大きさのキャビティを基板内に形成しなければならず、このため基板内部の配線密度を高める上で不利である。また、基板形状が小さければ、キャビティを形成することは困難となり、たとえ基板形状を小型化し、キャビティを形成することが出来たとしても、さらにキャビティの存在が基板内の回路設計の自由度を低下させる難もある。前記特許文献2の構造も、基本的にキャビティ内にベアチップを収容する構造であり、同様の問題を含んでいる。
【0011】
そこで本発明の目的は、基板内部の回路設計の自由度を損なうことなく、低背化が可能でかつ表面実装部品のシールド形式に左右されない新たな放熱構造を得ることにある。
【0012】
【課題を解決するための手段】
前記目的を達成して課題を解決するため、本発明に係る電子部品は、基板の一方の面に半導体ベアチップをフリップチップ実装し、該基板の他方の面にマザーボードに接続されるグランド電極を設けた電子部品であって、熱伝導性材料により形成されかつ前記半導体ベアチップを覆う放熱キャップと、前記基板を貫通するビアホールとを備え、前記放熱キャップと前記ビアホールとを熱伝導可能に接続するとともに、前記ビアホールと前記グランド電極とを熱伝導可能に接続したものである。
【0013】
このような本発明の電子部品では、ベアチップから発生する熱は、熱伝導性材料により形成した放熱キャップに伝導された後、基板を貫通するビアホールを通じて基板他面のグランド電極に伝導される。グランド電極はマザーボードに接続されるから、グランド電極に伝導されたベアチップの熱は、最終的に熱容量の大きなマザーボードに放散されることとなる。
【0014】
放熱キャップを形成する熱伝導性材料は、必ずしもその種類を限定されるものではないが、放熱効率の点から熱伝導率が高い材料を使用することが望ましい。具体的には、例えばアルミニウム、銅、銀、リン青銅等の金属を使用することが出来る。また、放熱キャップとビアホール、並びにビアホールとグランド電極を接続する方法としては、これらの方法に限られないが、例えば半田により、あるいは樹脂に錫、銀、銅または金などを混ぜてペースト状にした導電性樹脂によって行うことが出来る。
【0015】
本発明のこのような構造によれば、ベアチップに放熱器を設けてさらに金属ケースを被せる必要がないから、基板上部の高さを低く抑えて電子部品(モジュール)の低背化を図ることが可能となる。また、キャビティを設ける必要がないから、キャビティ内にベアチップを実装する従来の構造に較べ、基板内部の回路設計の自由度を向上させることが出来る。さらに、ベアチップに被せた放熱キャップから基板内を貫通するビアホールを通じてマザーボードに放熱を行う構造であるから、基板表面の封止形式に左右されることがなく、例えば樹脂モールドパッケージとする場合にも本発明の放熱構造は適用可能である。したがって、本発明では、半導体ベアチップを放熱キャップとともに樹脂モールドすることがある(請求項5)。
【0016】
また、かかる本発明の電子部品では、半導体ベアチップを実装した基板の一方の面に前記ビアホールと接続する接合パッドを設け、該接合パッドに前記放熱キャップを接続することがある。このような構造によれば、接合パッドを介して放熱キャップからビアホールへ熱伝導を行うことが出来る。
【0017】
また、半導体ベアチップを実装した基板の一方の面に前記ビアホールと接続するグランド電極を設け、該グランド電極に前記放熱キャップを接続しても良い。この構造によれば、基板の一方の面に配したグランド電極を介して放熱キャップからビアホールへと熱伝導を行うことが可能となる。
【0018】
さらに、前記ビアホール内に熱伝導性材料が充填されたものとする場合がある。放熱キャップに伝導されたベアチップからの熱を基板他面のグランド電極およびマザーボードに、より効率よく伝導するためである。かかるビアホールを形成するには、例えばスルーホール内に熱伝導性の良好な導電性樹脂ペーストを充填することにより行うことが出来る。また、さらに熱伝導効率を高めるには、ビア内を埋めるようにめっき金属を析出させ柱状にめっき金属をビア内に充填するフィルドビアによって本発明の放熱用ビアホールを形成することが好ましい。
【0019】
本発明の他の目的、特徴および利点は、以下の本発明の実施の形態の説明により明らかにする。
【0020】
【発明の実施の形態】
以下、添付図面を参照しつつ本発明の実施の形態を説明する。
【0021】
〔第一の実施形態〕 図1および図2は、本発明の第一の実施の形態に係る電子部品を示すものである。図中、同一の符号は、同一又は相当部分を示す。
【0022】
図に示すようにこの電子部品11は、多層基板1の上面に半導体ベアチップ2をフリップチップ実装したもので、半導体ベアチップ2から発生する熱を逃がすために該ベアチップ2には放熱キャップ12を被せてある。この放熱キャップ12は、ベアチップ2の天面(バンプ3の形成面と反対側の面)および周囲側面を覆い、かつこれらベアチップ天面および周囲側面と接するようにベアチップ2に被せられている。
【0023】
放熱キャップ12は、熱伝導率の高い材料、例えばアルミニウムや銅、銀、リン青銅等の金属により形成する。尚、放熱キャップ12をベアチップ2に装着するときに、ベアチップ2の外面と放熱キャップ12の内面との間に熱伝導材料(例えば樹脂に錫、銀、銅または金などを混ぜてペースト状にした導電性樹脂)を介在させても良い。ベアチップ2と放熱キャップ12との間に隙間が生じることを防ぎ、ベアチップ2と放熱キャップ12を確実に接触させて熱伝導を行わせるためである。
【0024】
また、放熱キャップ12は、ベアチップ実装部周囲の基板上に設けた接合パッド13に熱伝導可能に接続する。この接合パッド13は、放熱キャップ12と同様に熱伝導率が高い金属(例えば銅箔)により形成する。接合パッド13を銅箔により形成する場合には、基板表面の他の配線パターン16を形成するときに同時にエッチングによって接合パッド13のパターニングを行い、これを形成することが可能である。接合パッド13の形状は、放熱キャップ12および後に説明するビアホール14と接続可能なものであれば特にその形状を問わない。尚、基板上面にグランド電極を設ける場合には、前記放熱用の接合パッド13を設ける代わりに、このグランド電極に放熱キャップ12を接続するようにしても良い。放熱キャップ12と接合パッド13との接続は、例えば半田により、あるいは樹脂に錫、銀、銅または金などを混ぜてペースト状にした導電性樹脂によって行うことが出来る。
【0025】
接合パッド13は、放熱用のビアホール14に接続してある。この放熱用ビアホール14は、接合パッド13と基板下面に設けたグランド電極15とを熱伝導可能に接続するもので、例えば基板1を貫通するように穿設した穴にめっき(無電解めっき或いはこれに加えて電解めっき)を施しためっきスルーホールにより形成することが出来る。
【0026】
放熱用のビアホール14は、穴内部が熱伝導率の高い材料によって充填されたビアホールとすることが望ましい。放熱キャップ12から基板下面のグランド電極15への放熱効率を高めるためである。また、かかる充填型のビアホールによれば、中心部が空洞の貫通スルーホールに較べ、より小さな穴径であっても同等量のあるいはそれ以上の熱伝導(放熱)を行うことが可能となるから、その分、基板1内の配線密度を高めることが出来る。
【0027】
かかる充填型のビアホールを形成するには、例えばスルーホール内に熱伝導性の良好な導電性樹脂ペーストを充填することにより行うことが出来る。さらに熱伝導効率を高めるためには、ビア内を埋めるようにめっき金属(例えば銅)を析出させたフィルドビアを形成することが好ましい。放熱用ビアホール14の径および配設本数(1本あるいは2本以上とすることが出来る)は、ベアチップ2の発熱量に対応して適宜設定すれば良い。
【0028】
基板下面のグランド電極15は、電子部品11をマザーボード(図示せず)に実装したときに、該マザーボードに電気的に接続されるものである。尚、基板上面には他のチップ部品9も実装されている。
【0029】
このような放熱構造を有する本実施形態の電子部品11では、ベアチップ2から発生された熱は、放熱キャップ12に吸収され、接合パッド13およびビアホール14を経て基板下面のグランド電極15に伝導されて熱容量の大きなマザーボードに放散される。
【0030】
〔第二の実施形態〕 図3は、本発明の第二の実施の形態に係る電子部品を示すものである。同図に示すようにこの電子部品21は、前記第一の実施形態と同様に基板表面にフリップチップ実装した半導体ベアチップ2と基板下面のグランド電極15を備え、同様の放熱構造(放熱キャップ12、接合パッド13および放熱用ビアホール14)を有するものであるが、基板表面の半導体ベアチップ2を放熱キャップ12ごと、他の表面実装部品9とともに樹脂22によってモールドしたものである。
【0031】
このように発明の放熱構造によれば、樹脂モールド構造にも対応することが可能で、基板上面を樹脂22で完全に覆って半導体ベアチップ2を封止してもビアホール14を通じて放熱を行うことが出来る。さらに、このような樹脂モールドパッケージによれば、金属ケースを備えた従来の電子部品より基板上部の高さhを低く抑えることができ、電子部品を低背化することが出来る。また、基板表面上にフリップチップ実装した半導体ベアチップ2や、チップ部品9などの保護や、防湿にも効果がある。ただし、本発明は、基板表面をシールドする金属ケースの使用を禁止するものではなく、例えば本実施形態の樹脂モールドに代え、基板表面に金属ケースを被せた電子部品を構成しても構わない。
【0032】
以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者にとって明らかである。例えば、放熱キャップの形状およびサイズは、図示の例に限定されるものではなく、例えばベアチップの形状・サイズに合わせて様々に変更することが可能である。また前記実施形態では、放熱キャップに1個のベアチップを収容したが、2個以上のベアチップを一つの放熱キャップ内に収容することも可能である。
【0033】
【発明の効果】
以上説明したように本発明によれば、基板内部の回路設計の自由度を損なうことなく、低背化が可能でかつ表面実装部品のシールド形式に左右されない放熱構造を提供することが出来る。
【図面の簡単な説明】
【図1】本発明の第一の実施形態に係る電子部品を模式的に示す断面図である。
【図2】前記第一の実施形態に係る電子部品を模式的に示す斜視図である。
【図3】本発明の第二の実施形態に係る電子部品を模式的に示す断面図である。
【図4】従来の放熱構造を備えた電子部品を模式的に示す断面図である。
【図5】従来の別の放熱構造を備えた電子部品を模式的に示す断面図である。
【符号の説明】
1 基板
2 半導体ベアチップ
3 バンプ
11,21 電子部品
12 放熱キャップ
13 接合パッド
14 放熱用ビアホール
15 グランド電極
22 モールド樹脂

Claims (5)

  1. 基板の一方の面に半導体ベアチップをフリップチップ実装し、該基板の他方の面にマザーボードに接続されるグランド電極を設けた電子部品であって、
    熱伝導性材料により形成されかつ前記半導体ベアチップを覆う放熱キャップと、
    前記基板を貫通するビアホールとを備え、
    前記放熱キャップと前記ビアホールとを熱伝導可能に接続するとともに、
    前記ビアホールと前記グランド電極とを熱伝導可能に接続したことを特徴とする電子部品。
  2. 前記半導体ベアチップを実装した基板の一方の面に前記ビアホールと接続する接合パッドを設け、
    該接合パッドに前記放熱キャップを接続することにより、該接合パッドを介して前記放熱キャップと前記ビアホールとを熱伝導可能としたことを特徴とする請求項1に記載の電子部品。
  3. 前記半導体ベアチップを実装した基板の一方の面に前記ビアホールと接続するグランド電極を備え、
    該グランド電極に前記放熱キャップを接続することにより、該グランド電極を介して前記放熱キャップと前記ビアホールとを熱伝導可能としたことを特徴とする請求項1に記載の電子部品。
  4. 前記ビアホール内に熱伝導性材料が充填されている請求項1から3のいずれか一項に記載の電子部品。
  5. 前記半導体ベアチップを前記放熱キャップとともに樹脂モールドしたことを特徴とする請求項1から4のいずれか一項に記載の電子部品。
JP2003188736A 2003-06-30 2003-06-30 放熱構造を備えた電子部品 Withdrawn JP2005026373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003188736A JP2005026373A (ja) 2003-06-30 2003-06-30 放熱構造を備えた電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003188736A JP2005026373A (ja) 2003-06-30 2003-06-30 放熱構造を備えた電子部品

Publications (1)

Publication Number Publication Date
JP2005026373A true JP2005026373A (ja) 2005-01-27

Family

ID=34187162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003188736A Withdrawn JP2005026373A (ja) 2003-06-30 2003-06-30 放熱構造を備えた電子部品

Country Status (1)

Country Link
JP (1) JP2005026373A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047482B1 (ko) 2009-09-14 2011-07-08 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라모듈
JP2012182395A (ja) * 2011-03-02 2012-09-20 Taiyo Yuden Co Ltd 電子デバイス
US8853851B2 (en) 2011-03-25 2014-10-07 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2015092524A (ja) * 2013-11-08 2015-05-14 日立金属株式会社 電子部品の放熱構造
KR20160001223U (ko) * 2016-03-03 2016-04-14 주식회사 케이엠더블유 인쇄 회로 기판을 구비하는 전기, 전자 장비
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
US10192827B2 (en) 2016-12-14 2019-01-29 Murata Manufacturing Co., Ltd. Transmit-and-receive module

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047482B1 (ko) 2009-09-14 2011-07-08 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라모듈
JP2012182395A (ja) * 2011-03-02 2012-09-20 Taiyo Yuden Co Ltd 電子デバイス
US8853851B2 (en) 2011-03-25 2014-10-07 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US8962394B2 (en) 2011-03-25 2015-02-24 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2015092524A (ja) * 2013-11-08 2015-05-14 日立金属株式会社 電子部品の放熱構造
KR20160001223U (ko) * 2016-03-03 2016-04-14 주식회사 케이엠더블유 인쇄 회로 기판을 구비하는 전기, 전자 장비
KR200484049Y1 (ko) * 2016-03-03 2017-07-26 주식회사 케이엠더블유 인쇄 회로 기판을 구비하는 전기, 전자 장비
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
US10512153B2 (en) 2016-04-27 2019-12-17 Mitsubishi Electric Corporation High frequency circuit
US10192827B2 (en) 2016-12-14 2019-01-29 Murata Manufacturing Co., Ltd. Transmit-and-receive module

Similar Documents

Publication Publication Date Title
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US10734335B2 (en) Electronic component package
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
JP4910439B2 (ja) 半導体装置
US9922902B2 (en) Semiconductor device and semiconductor package
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
JPH0964099A (ja) 半導体装置及びその実装構造
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JPH0917919A (ja) 半導体装置
JP2000294723A (ja) 積層型半導体装置およびその製造方法
KR102656394B1 (ko) 반도체 패키지 및 이를 이용한 전자소자 모듈
CN217214695U (zh) 芯片封装结构
US8031484B2 (en) IC packages with internal heat dissipation structures
JP2005026373A (ja) 放熱構造を備えた電子部品
KR102041666B1 (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
CN210575901U (zh) 具有高散热性的板级扇出封装结构
JP3931696B2 (ja) 電子装置
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2016219535A (ja) 電子回路装置
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JP2004031897A (ja) 放熱板を備える半導体パッケージ
US20240120289A1 (en) Electronic package and a method for making the same
JP2006013439A (ja) 半導体素子実装構造体

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905