JP2004031897A - 放熱板を備える半導体パッケージ - Google Patents
放熱板を備える半導体パッケージ Download PDFInfo
- Publication number
- JP2004031897A JP2004031897A JP2003020373A JP2003020373A JP2004031897A JP 2004031897 A JP2004031897 A JP 2004031897A JP 2003020373 A JP2003020373 A JP 2003020373A JP 2003020373 A JP2003020373 A JP 2003020373A JP 2004031897 A JP2004031897 A JP 2004031897A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- adhesive
- package according
- heat sink
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】貫通穴が開設される基板11と、第一表面120とそれの裏側に位置する第二表面121を有し、前記第一表面120上に金属粒子を含む接着剤13を塗布することにより前記基板11上に貼り付けると共に、貫通穴113の一方の開口を封止状態にさせる放熱板12と、前記基板11の貫通穴113内に収納され、前記接着剤13によって前記放熱板12の第一表面120上に接着させるチップと、前記半導体チップ14と前記基板11の間に電気的な接続関係を形成するための複数の第一導電素子15と、基板11の放熱板12側と同じ側に取り付けられ、これによって前記基板11の電気的な特性を外部装置に提供する複数の第二導電素子17と、前記半導体チップ14と前記第一導電素子15を被覆するための封止樹脂層16と、を備える。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は半導体パッケージに関し、特に放熱効率を向上させるために放熱板を備える半導体パッケージに関する。
【0002】
【従来の技術】
半導体チップの動作により生ずる熱を有効に放熱させ、かつ、半導体チップを被覆した半導体パッケージの使用寿命と品質を確保することは、半導体パッケージ業界において大きな課題になっている。
【0003】
一般に半導体チップを被覆するための封止樹脂層(Encapsulant)は、例えばエポキシ樹脂のような熱伝導性の悪い封止組成物(Molding Compound)によって形成されてきているため、チップに生ずる熱は封止樹脂層を介して有効に放熱することができない。この問題点を改善する一つの手段として、半導体パッケージに、放熱機構として熱伝導性に優れる金属材料からなる放熱板(Heat Sink)や放熱ブロック(Heat Block)を設けて放熱効率を高める方法がある。しかし、放熱板が完全に封止樹脂層に被覆されると、チップに生ずる熱は封止樹脂層を介して放熱することができるが、放熱効率を高めることは限界があり、さらにチップの放熱の要求を満足させることは難しい。したがって、より好ましいのは、放熱機構の表面を封止樹脂層から露出させ、チップに生ずる熱を放熱板を介して、直接外気に接触させて放熱させる方法である。チップと放熱板の間に封止樹脂が充填され、チップが直接放熱板に接触しないと、チップに生ずる熱を直接放熱板に伝導させることができないため、依然として熱伝導性の悪い封止樹脂層を介して放熱しなければならない。この場合、封止製品の放熱効率が大きく制限される。
【0004】
そこで、放熱板を直接半導体チップに貼り付ける方法が提案された(例えば、特許文献1参照)。特許文献1には図3に示すような半導体パッケージが開示されている。このような従来の半導体パッケージ2は、半導体チップ24上に直接放熱板22が貼り付けられ、放熱板22の頂面220をそのチップ24を囲むための封止樹脂層26から露出させる。チップ24が直接放熱板22に貼り付けられ、放熱板22の頂面220が封止樹脂層26から露出して直接外気に接触するため、チップ24の動作によって発生する熱を直接放熱板22に伝導して外気に放熱させることが可能となる。その熱の伝導が封止樹脂層26を介する必要がないため、放熱効率が優れている。
【0005】
しかし、このような半導体パッケージ2は、製造において若干の欠点が存在している。まず、その放熱板22とチップ24を貼り付けた後、封止金型のキャビティ(いずれも未図示)内に入れ込んで、その封止樹脂層26を形成させるためのモールド作業を行う場合、その放熱板をキャビティの頂壁(未図示)にちょうど当接して始めて良い封止品質を確保することができる。ところが、実際に放熱板22とキャビティ頂壁(未図示)を適切に当接する作業は極めて困難である。キャビティ頂壁(未図示)が放熱板22の頂面220によく当接できなくて、その間に隙間が生ずると、封止樹脂層26を形成する封止樹脂は放熱板22の頂面220上に溢れてしまい、封止製品の外観を悪くさせるばかりか、放熱板22の放熱効率にも妨げる。しかも、キャビティの頂壁が放熱板22に下圧力をかけ過ぎると、質的に脆い半導体チップ24は機械的に耐えられず、クラックが発生することがしばしば起る。
【0006】
また、図4に示すように、チップの動作による熱は放射状に周りに放熱するため、一部の熱はチップ24上に設置した放熱板によって排出できるが、多くの熱は半導体チップ24の底面と、そのチップ24を固設するための接着層23を経由して基板21の表面の導電トレースライン214(Conductive Traces)、ついで基板21の内部における多数のビア(Vias)212及び基板21の下表面211のソルダーボール27に沿って、再びプリント基板28上に伝導される。この放熱ルートは接着層23を介しなければならない。しかも、接着層23は樹脂材料から成り、吸湿性を持つため、基板21の上下表面に貫通するビア212内に水分が浸入すると、接着層23に吸収される。吸湿した接着層23は後続の高温工程において層間隆起(Interlayer Swelling)やポップコーンという爆発現象(Popcorn Phenomenon)が起きやすいようになる。特に基板21のビア上側に直接チップ24を貼り付ける封止方式またはフィリップチップ、チップ拡大など高電子密度型で製造される半導体パッケージは前記の問題がより発生しやすい。
【0007】
【特許文献1】
米国特許第5726079号明細書
【0008】
【発明が解決しようとする課題】
この発明の主な目的は、封止製品の全体高さを増やすことなく、その放熱板を直接封止樹脂層から完全に露出させ、最大の放熱面積を確保でき、且つ製造工程において封止樹脂が放熱板表面に溢れる恐れがなく、放熱効率を最大限に発揮できる放熱板を備える半導体パッケージを提供する。
【0009】
この発明のもうひとつの目的は、放熱効率を高めるように放熱板とチップを直接貼り付けさせ、且つモールド工程において半導体チップにクラックが発生することなく、歩留まりを高めることができる放熱板を備える半導体パッケージを提供する。
【0010】
この発明のさらにひとつの目的は、基板内部における水分が接着剤に吸収されることを防止し、水分を吸収した接着剤の高温工程における爆発現象や層間隆起などの問題をなくし、これによってチップ接合の信頼性を維持できる放熱板を備える半導体パッケージを提供する。
【0011】
この発明のさらにひとつの目的は、チップと外部プリント基板の間を放熱板によって遮蔽させることで、電磁遮蔽効果を向上させ、且つ電磁干渉を低減でき、封止した半導体チップの電気的機能を明らかに向上させる放熱板を備える半導体パッケージを提供する。
【0012】
【課題を解決するための手段】
前記の目的を達成するために、この発明に係わる放熱板を備える半導体パッケージは、少なくとも1つの貫通穴が開設される基板と、第一表面とその裏側に位置する第二表面とを有し、第一表面上に金属粒子を含む接着剤を塗布し、これによって前記基板上に貼り付けると共に、前記貫通穴の一方の開口を封止する放熱板(例えば銅板)と、前記基板の貫通穴内に収納され、前記接着剤によってその半導体チップを前記放熱板の第一表面上に接着させる半導体チップと、前記半導体チップと前記基板の間に電気的な接続関係を形成するための複数の第一導電素子(例えばリードワイヤ)と、基板の放熱板側と同じ側のに取り付けられ、これによって前記基板の電気的特性を外部装置に提供する複数の第二導電素子(例えばソルダーボール)と、及び前記半導体チップを被覆するための封止樹脂層と備える。
【0013】
【発明の実施の形態】
以下、好ましい実施例として図面に基づいてこの発明の特徴と効果をより詳しく説明する。
【0014】
図1に示すように、この発明に係る半導体パッケージ1は、少なくとも1つの貫通穴113が開設されている基板11と、前記貫通穴113の一方の開口113aを封止するための放熱板12と、前記放熱板12に塗布され、放熱板12を基板11の表面に強固に貼り付けさせるための接着剤13と、前記接着剤13によって放熱板12上に接着される半導体チップ14と、半導体チップ14と基板11の間に電性的な接続関係を形成するための複数のリードワイヤ(第一導電素子)15と、前記放熱板12と同じ側にある基板11に取り付けられ、外部装置(例えばプリント基板18)へ基板11を電気的に接続するための複数のソルダーボール(第二導電素子)17と、半導体チップ14とリードワイヤ15を被覆するための封止樹脂層16とを備える。なお、実際製品では応用領域に応じて、前記半導体パッケージはバッチ(Batch)式製作や逐次実装など方式によって製造することが出来る。
【0015】
前記基板11の材質は、FR−4樹脂、FR−5樹脂、BT(Bismaleimide Triazine)樹脂など、またはテープ(Tape)、ポリイミド(Polyimide)などから選ばれる有機材料のいずれかによって製造される。また、前記基板11は、一つの上表面110と前記上表面110の裏側の一つの下表面111とを連通する複数のビア112(Vias)と有する。さらに、基板11に少なくとも一つの貫通穴113が開設され、半導体チップを収納させるためにその貫通穴113のサイズは半導体チップ(未図示)の面積より大きく設定されている。また、基板11の上表面110、下表面111には多数の導電トレースライン114(Conductive Traces)が形成され、半導体チップ信号を基板11の上表面110の導電トレースライン114から、ビア112を介して、基板11の下表面111に伝送させることができる。
【0016】
前記放熱板12は、銅・銅合金、銀・銀合金またはその他熱伝導性に優れる金属材質からなる薄板構造であって、第一表面120とその第一表面の裏側の第二表面121とを有する。放熱板は後続のソルダーボール植付け作業を妨げないように、前記放熱板12の厚さtはソルダーボール(図面おいて基板下表面の仮想線に示すように)をリフローした後の垂直高さhより小さく限定される。その放熱板に黒化(Black Oxidation)、褐化(Brown Oxidation)や水平褐化など従来の工程を施し、放熱板12の第一表面120を不動態化(Passivated)させて、前記第一表面120の絶縁性及び接着剤13の接合効果を上げる。
【0017】
前記接着剤13は、少なくとも一種の有機媒体(Organic Vehicle)及び溶媒に銅・銅合金、銀・銀合金などから選ばれる一種の金属粉末を均一的に混合した接着樹脂材である。したがって、前記放熱板の第一表面に接着剤13を塗布すると、銅、銀など熱伝導性の良い金属粒子が熱を伝導できるため、接着剤13も熱伝導性に優れている。これによって、半導体チップ14の動作によって発生した熱を速やかに接着剤13を介して、放熱板12上に放熱させることができる。接着剤13を塗布した放熱板12を基板11の下表面111上に貼りつけ、貫通穴113の一方の開口113aを封止した後、前記放熱板12を半導体チップ14のキャリア部材とすることができる。
【0018】
前記半導体チップ14は、作用表面140(即ち、多数の電子回路と電子素子が配置されている表面)と、裏側の非作用表面141と備え、半導体チップ14は基板13の貫通穴113に収納され、接着剤13で前記半導体チップ14の非作用表面141を放熱板12の第一表面120に貼り付けた後、複数のリードワイヤ(第一導電素子)15によって前記半導体チップ14を基板11の上表面110へ電気的に接続し、封止樹脂層16で半導体チップ14とそれらのリードワイヤ15を被覆し、信号伝送のための半導体チップの作用表面140及びリードワイヤ(第一導電素子)15レイアウト領域を気密させ、外部と離間させる。
【0019】
前記放熱板12、封止樹脂層16に被覆されるチップ14及びリードワイヤ(第一導電素子)15領域がそれぞれ前記基板11の表裏両側に位置するため、封止樹脂層16を形成するための金型(図示せず)は、放熱板12の高さに応じて設置される必要がなく、半導体チップに過大な圧力が加わらないためクラックが発生することもなく、樹脂が溢れて放熱板表面を被ってしまうこともなくなる。基板11の下表面111に設置した放熱板12は、基板11の上表面110上に形成される封止樹脂層16から完全に避けることができ、放熱板は完全に外気に露出しているため、著しく放熱効率が向上する。
【0020】
前記ソルダーボール(第二導電素子)17の植付けは、半導体チップ信号を外部プリント基板18上に伝送するためのものである。図2に示すように、放熱板12とソルダーボール17は基板18側に設置され、ソルダーボール17(第二導電素子)はプリント基板18にリフローされる。前記放熱板12は半導体チップ14とプリント基板18の間におけるソルダーボール(第二導電素子)17を植付けるための空間内に隠れるようになるので、放熱板の増設は封止製品の全体厚さの増大をきたすことはない。さらに半導体チップ14とプリント基板18の間にある金属材の放熱板により電磁シールド(Electromagnetic Shield)効果を有するため、チップに対する電磁干渉を減少することができ、パッケージ製品により良い電気機能を持たせることができる。
【0021】
しかし、以上はこの発明の具体的な実施例に過ぎず、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る変更、若しくは修正など、この発明の精神の範囲内にあれば、この発明に対し均等な効果を有するものはいずれもこの発明の特許請求の範囲に属するものとする。
【0022】
【発明の効果】
この発明に係わる半導体パッケージは、半導体チップに接着したキャリア(Carrier)として放熱板を採用するため、半導体チップ接着用の接着剤を放熱板上に塗布すれば良く、基板を半導体チップの表面に直接貼り付ける必要がなく、基板内における多数のビアに外部から水分が浸入しても、放熱板上の接着剤に影響を与えない。また、チップ接着用の接着剤(Copper Paste)は多数の熱伝導性の良い金属粒子を含むため、放熱板上に直接接着剤を塗布して半導体チップを貼り付けることによって、直接前記接着剤を介し半導体チップに生ずる熱を放熱板に伝送して放熱させ、放熱ルートを最小限に短縮させる。
【0023】
さらに、前記放熱板は第二導電素子と同じ側にあって、基板表面に取り付けられ、即ち、放熱板と半導体チップの作用表面とリードワイヤ(第一導電素子)レイアウト領域などを封止樹脂層に被覆される必要がある部分とは、それぞれ基板の表裏両側に属するため、封止製品のモルード工程を行う際に、金型のキャビティの頂壁と放熱板の高さが合うかどうかを考慮する必要がなく、半導体チップにクラックの発生や、封止樹脂が放熱器表面に溢れ表面を被ってしまう恐れがない。また、封止を完成した半導体装置がプリント基板にリフロー(Reflow)されると、放熱板は半導体チップ底部とプリント基板との間における第二導電素子を取り付けるための隙間内に隠れるようになるので、放熱板の増設は封止製品の全体厚さを増やすことが全くない。さらに、半導体チップ底部とプリント基板との間に金属薄板である放熱板が配置されることにより半導体チップの電磁遮蔽効果がさらに高めるため、不当な電磁干渉を低減でき、製品の電気的機能が向上する。
【図面の簡単な説明】
【図1】この発明の実施例における半導体パッケージの断面図である。
【図2】この発明に係る半導体パッケージと外部装置を電気的に接続した状態の断面図である。
【図3】従来の半導体パッケージの断面図である。
【図4】従来の半導体パッケージにおいて、高温及びモルード工程で発生した欠点を示す部分的な拡大図である。
【符号の説明】
1,2 半導体パッケッジ、11,21 基板、110,210 基板の上表面、111 基板の下表面、112,212 ビア、113 貫通穴、114,214 導電トレースライン、12,22 放熱板、120,220 第一表面、121 第二表面、13,23 接着剤、14,24 半導体チップ、140作用表面、141 非作用表面、15 リードワイヤ(第一導電素子)、16,26 封止樹脂層、17,27 ソルダーボール(第二導電素子)、18,28 外部プリント基板、h ソルダーボールがリフローされた垂直高さ、t 放熱板の高さ。
Claims (15)
- 貫通穴が開設される基板と、
第一表面とそれの裏側に位置する第二表面を有し、前記第一表面上に金属粒子を含む接着剤を塗布することにより前記基板上に貼り付けると共に、貫通穴の一方の開口を封止状態にさせる放熱板と、
前記基板の貫通穴内に収納され、前記接着剤によって前記放熱板の第一表面上に接着させる半導体チップと、
前記半導体チップと前記基板の間に電気的な接続関係を形成するための複数の第一導電素子と、
基板の放熱板側と同じ側に取り付けられ、これによって前記基板の電気的な特性を外部装置に提供する複数の第二導電素子と、
前記半導体チップと前記第一導電素子を被覆するための封止樹脂層と、
備えることを特徴とする放熱板を備える半導体パッケージ。 - 前記半導体パッケージが、ボールグリッド配列式(Ball Grid Array,BGA)であることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記放熱板が、金属薄板であることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記放熱板の材質が、銅・銅合金、銀・銀合金またはその他熱伝導性に優れる金属材から選ばれるものであることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記放熱板の第一表面が、接着剤を塗布する前に予め黒化処理(Black Oxidation)を施されることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記放熱板の第一表面が、接着剤を塗布する前に予め褐化処理(Brown Oxidation)を施されることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記放熱板の第一表面が、接着剤を塗布する前に予め水平褐化処理を施されることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記金属粒子が、銅・銅合金、銀・銀合金などの金属粉末であることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記接着剤が、少なくとも有機媒体(Organic Vehicle)及び溶媒に金属粉末を均一的に混合して成るものであることを特徴とする請求項1または請求項8に記載の放熱板を備える半導体パッケージ。
- 前記接着剤が、熱伝導性の接着剤(Thermal Conductive Paste)であることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記第一導電素子が、リードワイヤであることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記放熱板の厚さが、リフローされた前記第二導電素子の垂直高さより小さく設定されることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記第二導電素子が、ソルダーボールであることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記外部装置が、プリント基板(Print Circuit Board)であることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
- 前記封止樹脂層と前記放熱板が、それぞれ基板の表裏両側に設けられることを特徴とする請求項1に記載の放熱板を備える半導体パッケージ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91102330A TW526600B (en) | 2002-02-08 | 2002-02-08 | Semiconductor device including a heat spreader |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031897A true JP2004031897A (ja) | 2004-01-29 |
Family
ID=28451332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003020373A Pending JP2004031897A (ja) | 2002-02-08 | 2003-01-29 | 放熱板を備える半導体パッケージ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004031897A (ja) |
TW (1) | TW526600B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101584044A (zh) * | 2006-12-12 | 2009-11-18 | 艾格瑞系统有限公司 | 集成电路封装体和用于在集成电路封装体中散热的方法 |
CN110663109A (zh) * | 2017-05-26 | 2020-01-07 | 三菱电机株式会社 | 半导体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102745639B (zh) * | 2011-04-22 | 2015-09-09 | 欣兴电子股份有限公司 | 微机电的承载件及其制法 |
CN115734557A (zh) * | 2021-08-26 | 2023-03-03 | 华为技术有限公司 | 复合导热材料和电子设备 |
-
2002
- 2002-02-08 TW TW91102330A patent/TW526600B/zh not_active IP Right Cessation
-
2003
- 2003-01-29 JP JP2003020373A patent/JP2004031897A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101584044A (zh) * | 2006-12-12 | 2009-11-18 | 艾格瑞系统有限公司 | 集成电路封装体和用于在集成电路封装体中散热的方法 |
JP2010512658A (ja) * | 2006-12-12 | 2010-04-22 | アギア システムズ インコーポレーテッド | 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法 |
KR101398533B1 (ko) * | 2006-12-12 | 2014-05-27 | 에이저 시스템즈 엘엘시 | 집적 회로 패키지 및 집적 회로 패키지에서 방열시키는 방법 |
CN110663109A (zh) * | 2017-05-26 | 2020-01-07 | 三菱电机株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW526600B (en) | 2003-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI419243B (zh) | 一種積體電路封裝體及其製造方法 | |
US6956741B2 (en) | Semiconductor package with heat sink | |
US8022532B2 (en) | Interposer and semiconductor device | |
US7791189B2 (en) | Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same | |
US6215180B1 (en) | Dual-sided heat dissipating structure for integrated circuit package | |
EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
US20070096335A1 (en) | Chip stack structure having shielding capability and system-in-package module using the same | |
US20070273023A1 (en) | Integrated circuit package having exposed thermally conducting body | |
US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
TW565918B (en) | Semiconductor package with heat sink | |
JPH0917919A (ja) | 半導体装置 | |
US6130477A (en) | Thin enhanced TAB BGA package having improved heat dissipation | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
CN111384031B (zh) | 封装元件及其制备方法 | |
JP2004031897A (ja) | 放熱板を備える半導体パッケージ | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
CN210575901U (zh) | 具有高散热性的板级扇出封装结构 | |
JP2005026373A (ja) | 放熱構造を備えた電子部品 | |
JPH0897336A (ja) | 半導体装置 | |
JPH07273462A (ja) | 電子部品搭載用基板 | |
JPH0358455A (ja) | 半導体パッケージ | |
KR20210024362A (ko) | 반도체 패키지 | |
JPH11233681A (ja) | メタルキャリア型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A02 | Decision of refusal |
Effective date: 20050607 Free format text: JAPANESE INTERMEDIATE CODE: A02 |