WO2017187559A1 - 高周波回路 - Google Patents

高周波回路 Download PDF

Info

Publication number
WO2017187559A1
WO2017187559A1 PCT/JP2016/063211 JP2016063211W WO2017187559A1 WO 2017187559 A1 WO2017187559 A1 WO 2017187559A1 JP 2016063211 W JP2016063211 W JP 2016063211W WO 2017187559 A1 WO2017187559 A1 WO 2017187559A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
frequency
frequency device
conductor layer
conductor
Prior art date
Application number
PCT/JP2016/063211
Other languages
English (en)
French (fr)
Inventor
石橋　秀則
石田　清
英悟 桑田
幸宣 垂井
秀浩 吉岡
裕之 青山
津留　正臣
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2016/063211 priority Critical patent/WO2017187559A1/ja
Priority to EP16900431.4A priority patent/EP3432353B1/en
Priority to JP2016555844A priority patent/JP6173611B1/ja
Priority to US16/091,467 priority patent/US10512153B2/en
Publication of WO2017187559A1 publication Critical patent/WO2017187559A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • the present invention relates to a high frequency circuit equipped with a high frequency device used for communication equipment, for example.
  • a transmission / reception unit of a high-frequency circuit used for communication equipment or the like is generally configured to include a high-power amplifier, a low-noise amplifier, a mixer, and an oscillator. Since the high-power amplifier used as the transmission / reception unit is a device that generates a large amount of heat, measures for heat dissipation are required. For example, in the semiconductor device described in Patent Document 1, a plate-like lead is disposed on a device that generates a large amount of heat, and the device radiates heat through the plate-like lead.
  • the wiring is shortened by arranging a high-frequency device on the inner layer of the multilayer substrate and connecting the wirings up and down.
  • the multilayer circuit module described in Patent Document 2 is small in size and has a structure that can reduce the loss of input / output signals, but does not consider heat dissipation of the devices that constitute the multilayer circuit module. For this reason, there is a concern about performance deterioration due to heat generation of a plurality of devices.
  • the present invention solves the above problems, and an object of the present invention is to obtain a high-frequency circuit that is small in size, reduces input / output signal loss, and can realize high heat dissipation characteristics.
  • the high frequency circuit includes a substrate and a first high frequency device.
  • the substrate includes a first dielectric layer having an opening penetrating in the layer thickness direction, a second dielectric layer laminated on one surface and the other surface of the first dielectric layer, and a first dielectric layer A plurality of conductor layers provided on the dielectric layer and the second dielectric layer;
  • the first high-frequency device is accommodated in the opening, and the device back surface opposite to the terminal surface is opposed to the opening from one surface side of the first dielectric layer among the plurality of conductor layers.
  • the terminal of the terminal surface is electrically connected to the conductor layer for the terminal provided on the other surface side of the first dielectric layer among the plurality of conductor layers. It is connected to the.
  • the terminal of the first high-frequency device incorporated in the substrate is connected to the conductor layer with a short wiring distance, a circuit with a small size can be realized and the loss of input / output signals can be reduced. be able to. Furthermore, since the device back surface of the first high-frequency device is thermally connected to the conductive layer for heat dissipation, high heat dissipation characteristics can be realized.
  • FIG. 10 is a cross-sectional view showing a modification of the high-frequency circuit according to the second embodiment. It is sectional drawing which shows the structure of the high frequency circuit which concerns on Embodiment 3 of this invention.
  • FIG. 10 is a cross-sectional view showing a modification of the high frequency circuit according to the third embodiment.
  • FIG. 10 is a cross-sectional view illustrating another modification of the high-frequency circuit according to Embodiment 3. It is sectional drawing which shows the structure of the high frequency circuit which concerns on Embodiment 4 of this invention.
  • FIG. 10 is a top view showing a high frequency circuit according to a sixth embodiment.
  • FIG. 10 is a cross-sectional view showing a modification of the high frequency circuit according to the sixth embodiment. It is a top view which shows terminal arrangement
  • FIG. 10 is a top view showing the structure of the high frequency circuit which concerns on Embodiment 7 of this invention. It is sectional drawing which shows the structure of the high frequency circuit based on Embodiment 8 of this invention.
  • FIG. 10 is a top view showing a high frequency circuit according to an eighth embodiment.
  • FIG. 1 is a cross-sectional view showing a configuration of a high-frequency circuit 1 according to Embodiment 1 of the present invention.
  • the high frequency circuit 1 includes a printed wiring board 2 and a high frequency device 3 as shown in FIG.
  • the printed wiring board 2 is a board constituting the high-frequency circuit 1, and includes conductor layers 4a to 4h, a core layer 5, and a buildup layer 6.
  • the conductor layers 4 a to 4 h are conductor layers formed on the core layer 5 and the buildup layer 6.
  • the high-frequency device 3 embodies the first high-frequency device of the present invention, and is realized, for example, by a semiconductor chip having one surface as the terminal surface 3a and the other surface as the mirror surface 3b.
  • the terminal surface 3a is a surface on which the terminals of the high-frequency device 3 are arranged
  • the mirror surface 3b is a device back surface on the opposite side to the terminal surface 3a and on which no terminals are arranged.
  • the conductor layer 4g embodies the conductor layer for heat dissipation in the present invention.
  • the conductor layer 4g is provided on one surface 2-1 of the printed wiring board 2 and has an opening 5b from the lower surface side of the core layer 5.
  • a conductor layer having a ground potential is appropriately described as a ground conductor or a ground conductor layer
  • a conductor layer through which a signal is propagated is appropriately described as a signal conductor or a signal conductor layer.
  • the conductor layer for heat dissipation is preferably a conductor layer 4g having one surface facing the outside of the printed wiring board 2, but the ground conductor layer provided in the inner layer of the buildup layer 6 is It may be used. However, in this case, the conductor layer for heat dissipation is connected to the ground conductor layer facing the outside of the printed wiring board 2 through the via hole serving as the heat dissipation path and the ground conductor layer inside the buildup layer 6. It has a multi-layer structure.
  • the conductor layers 4a, 4b, and 4h embody the conductor layer for terminals in the present invention, and are provided on the other surface 2-2 of the printed wiring board 2 so as to be electrically connected to the terminals of the high-frequency device 3.
  • the conductor layer 4 h is a ground conductor layer provided on the other surface 2-2 of the printed wiring board 2.
  • the conductor layers 4a and 4b are signal conductor layers disposed on the other surface 2-2 of the printed wiring board 2, and signals are propagated to the conductor layers 4a and 4b.
  • the conductor layers 4c to 4f are ground conductor layers disposed on the core layer 5.
  • the core layer 5 embodies the first dielectric layer according to the present invention, and is laminated so that the insulating layer 5a is sandwiched between the conductor layers 4c to 4f, and has an opening 5b penetrating in the layer thickness direction. .
  • the conductor layer 4c and the conductor layer 4d are electrically connected by a via hole 7 provided in the core layer 5, and the conductor layer 4d and the conductor layer 4g are electrically connected by a via hole 8 provided in the buildup layer 6.
  • the conductor layer 4 e and the conductor layer 4 f are electrically connected by the via hole 7, and the conductor layer 4 f and the conductor layer 4 g are electrically connected by the via hole 8.
  • the build-up layer 6 embodies the second dielectric layer in the present invention, and one surface (lower surface) orthogonal to the layer thickness direction of the core layer 5 and orthogonal to the layer thickness direction of the core layer 5. Are stacked on the other surface (upper surface).
  • the build-up layer 6 and the via hole 8 are laminated using, for example, a build-up method.
  • the high frequency device 3 is accommodated inside the opening 5b of the core layer 5 with the terminal surface 3a facing upward.
  • the mirror surface 3 b of the high-frequency device 3 is bonded to the conductor layer 4 g using the adhesive 10.
  • the adhesive 10 is desirably an adhesive having high thermal conductivity.
  • the high-frequency device 3 is resin-molded in a state where the mirror surface 3b and the conductor layer 4g are in contact with each other. Also good.
  • the signal terminal 9 a on the terminal surface 3 a is electrically connected to the conductor layer 4 a through the via hole 8 in the buildup layer 6, and the signal terminal 9 b on the terminal surface 3 a is electrically connected to the conductor layer 4 b through the via hole 8. .
  • the conductor layers 4a and 4b are signal conductor layers as described above.
  • the ground terminal 9c on the terminal surface 3a is electrically connected to the conductor layer 4h by the via hole 8.
  • the conductor layer 4h is a ground conductor layer as described above.
  • a signal input to the conductor layer 4a is input to the high-frequency device 3 through the via hole 8 and the signal terminal 9a. Thereby, the high frequency device 3 processes the signal.
  • the signal processed by the high frequency device 3 is output from the conductor layer 4b through the signal terminal 9b and the via hole 8. At this time, the heat generated in the high-frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g.
  • the high-frequency circuit 1 includes the printed wiring board 2 and the high-frequency device 3.
  • the printed wiring board 2 includes conductor layers 4a to 4h, a core layer 5 having an opening 5b penetrating in the layer thickness direction, and a buildup layer 6 laminated on both upper and lower surfaces of the core layer 5.
  • the mirror surface 3b of the high-frequency device 3 accommodated in the opening 5b of the core layer 5 is a conductive layer 4g for heat dissipation that faces the opening 5b from the lower surface side of the core layer 5 among the conductor layers 4a to 4h. Thermally connected.
  • the terminals 9a to 9b on the terminal surface 3a are electrically connected to terminal conductor layers 4a, 4b, and 4h provided on the upper surface side of the core layer 5.
  • the high-frequency circuit 1 can be reduced in height and a circuit having a small size can be realized.
  • the terminals are connected with a short wiring distance by the via hole 8 provided in the buildup layer 6, the loss of the input / output signal can be reduced.
  • the mirror surface 3b of the high frequency device 3 is thermally connected to the conductor layer 4g, the distance through which the material having low thermal conductivity is interposed is shortened, and high heat dissipation characteristics can be realized.
  • FIG. FIG. 2 is a cross-sectional view showing a configuration of a high-frequency circuit 1A according to Embodiment 2 of the present invention.
  • the high frequency circuit 1A includes a printed wiring board 2A, a high frequency device 3, and a high frequency device 11 as shown in FIG.
  • the printed wiring board 2A is a board constituting the high-frequency circuit 1A, and includes conductor layers 4a to 4k, a core layer 5, and a buildup layer 6A.
  • the conductor layers 4a to 4k are conductor layers provided on the core layer 5 and the buildup layer 6A.
  • the high-frequency device 11 embodies the second high-frequency device of the present invention, and is realized by, for example, a semiconductor chip in which one surface is a terminal surface 11a and the other surface is a mirror surface 11b.
  • the terminal surface 11a is a surface on which the terminals of the high-frequency device 11 are disposed
  • the mirror surface 11b is a surface on the opposite side of the device surface 11a from which no terminals are disposed.
  • the conductor layer 4g is a heat-dissipating conductor layer provided on one surface 2-1 of the printed wiring board 2A and facing the opening 5b from the lower surface side of the core layer 5. is there.
  • the conductor layers 4h, 4j, 4k are ground conductor layers provided on the other surface 2-2 of the printed wiring board 2A.
  • the conductor layers 4a, 4b, and 4i are terminal conductor layers.
  • the build-up layer 6A embodies the second dielectric layer in the present invention, and includes an upper surface orthogonal to the layer thickness direction of the core layer 5 and a lower surface orthogonal to the layer thickness direction of the core layer 5. Each is laminated.
  • the buildup layer 6A and the via hole 8 are laminated by using, for example, a buildup method.
  • the high frequency device 11 is mounted with the terminal surface 11a facing the other surface 2-2 of the printed wiring board 2A.
  • the signal terminal 12 a on the terminal surface 11 a is electrically connected to the conductor layer 4 a by the solder 13
  • the signal terminal 12 d on the terminal surface 11 a is electrically connected to the conductor layer 4 i by the solder 13.
  • the conductor layers 4a and 4i are signal conductor layers.
  • the ground terminal 12 b of the terminal surface 11 a is electrically connected to the conductor layer 4 k by the solder 13, and the ground terminal 12 c is electrically connected to the conductor layer 4 j by the solder 13.
  • the ground terminal 12e on the terminal surface 11a is electrically connected to the conductor layer 4h by the solder 13.
  • the conductor layers 4k, 4j, 4h are ground conductor layers.
  • the conductor layer 4j and the conductor layer 4k are electrically connected to the conductor layer 4c of the core layer 5 through the via hole 8 of the buildup layer 6A.
  • the conductor layer 4 h is electrically connected to the ground terminal 9 c of the high frequency device 3 through the via hole 8.
  • the conductor layer 4 i is electrically connected to the signal terminal 9 a by the via hole 8.
  • a signal input to the conductor layer 4a is input to the high-frequency device 11 through the solder 13 and the signal terminal 12a.
  • the high frequency device 11 processes the signal.
  • the signal processed by the high frequency device 11 is input to the high frequency device 3 through the signal terminal 12d, the solder 13, the conductor layer 4i, the via hole 8, and the signal terminal 9a.
  • the high frequency device 3 processes the signal.
  • the signal processed by the high frequency device 3 is output from the conductor layer 4b through the signal terminal 9b and the via hole 8. At this time, the heat generated in the high-frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g.
  • the high-frequency device 11 is connected to the printed wiring board 2A only by the solder 13, but underfill 14 is filled below the high-frequency device 11 as in the high-frequency circuit 1B shown in FIG. May be fixed. Further, instead of the solder 13, the high-frequency device 11 may be connected to the printed wiring board 2 ⁇ / b> A with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14.
  • the high-frequency circuits 1A and 1B according to the second embodiment include the high-frequency device 11 mounted with the terminal surface 11a facing the other surface 2-2 of the printed wiring board 2A.
  • the high-frequency device 11 is disposed above the high-frequency device 3, the wiring distance between the high-frequency device 3 and the high-frequency device 11 is shortened, and the loss of input / output signals can be reduced.
  • the high-frequency device 3 is built in the printed wiring board 2A, a small circuit can be realized even if a plurality of high-frequency devices are used.
  • the mirror surface 3b of the high-frequency device 3 is thermally connected to the conductive layer 4g for heat dissipation, so that the distance through which the low thermal conductivity material is interposed becomes short and high heat dissipation characteristics are obtained. realizable.
  • FIG. 4 is a cross-sectional view showing a configuration of a high-frequency circuit 1C according to Embodiment 3 of the present invention. 4, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.
  • the high-frequency circuit 1C includes a printed wiring board 2B, a high-frequency device 3, and a high-frequency device 11A, and a surface 2-2 of the printed wiring board 2B including the high-frequency device 11A is molded with a resin 15 as shown in FIG.
  • the printed wiring board 2B includes the conductor layers 4a-1, 4b-1, 4b-2, 4c-1 to 4c-4, 4d-1 to 4d-4, 4e-1, 4e-2, 4f-1. , 4f-2, 4g, 4g-1 to 4g-5, 4h to 4k, a core layer 5A, and a buildup layer 6B.
  • Conductor layers 4a-1, 4b-1, 4b-2, 4c-1 to 4c-4, 4d-1 to 4d-4, 4e-1, 4e-2, 4f-1, 4f-2, 4g, 4g- 1 to 4g-5 and 4h to 4k are conductor layers provided on the core layer 5A and the buildup layer 6B.
  • the conductor layer 4g is a heat-dissipating conductor layer provided on the surface 2-1 of the printed wiring board 2B.
  • the conductor layers 4a-1, 4b-2, 4c-1, 4c-2, 4c-4, 4d-1, 4d-2, 4d-4, 4e-2, 4f-2, 4g, 4g-1, 4g-2, 4g-5, 4h and 4j are ground conductor layers.
  • the conductor layers 4c-3, 4d-3, 4g-3, 4g-4, 4i, 4b-1, 4e-1, 4f-1, and 4k are signal conductor layers.
  • the conductor layers 4c-1 to 4c-4 and the conductor layers 4d-1 to 4d-4 are electrically connected by the via holes 7 provided in the core layer 5A.
  • the conductor layers 4d-4 and 4g are The via holes 8 provided in the build-up layer 6B are electrically connected.
  • the conductor layers 4e-1, 4e-2 and the conductor layers 4f-1, 4f-2 are electrically connected by the via holes 7, and the conductor layers 4f-1, 4f-2 and the conductor layers 4g-4, 4g-5 is electrically connected to the via hole 8.
  • the core layer 5A embodies the first dielectric layer according to the present invention, and the conductor layers 4c-1 to 4c-4, 4d-1 to 4d-4, 4e-1, 4e-2, 4f- 1, 4f-2 are stacked so as to sandwich the insulating layer 5a, and have an opening 5b penetrating in the layer thickness direction.
  • the buildup layer 6B embodies the second dielectric layer according to the present invention, and includes an upper surface orthogonal to the layer thickness direction of the core layer 5A and a lower surface orthogonal to the layer thickness direction of the core layer 5A. Each is laminated.
  • the build-up layer 6B and the via hole 8 are stacked using, for example, a build-up method.
  • the high-frequency device 11A embodies the second high-frequency device of the present invention, and is mounted with the terminal surface 11a facing the surface 2-2 of the printed wiring board 2B.
  • the signal terminal 12 f of the terminal surface 11 a is electrically connected to the signal conductor conductor layer 4 k by the solder 13
  • the signal terminal 12 d of the terminal surface 11 a is electrically connected to the signal conductor conductor layer 4 i by the solder 13. Yes.
  • the ground terminal 12 g of the terminal surface 11 a is electrically connected to the ground conductor layer 4 a-1 by the solder 13, and the ground terminal 12 c is electrically connected to the ground conductor layer 4 j by the solder 13. Further, the ground terminal 12 e on the terminal surface 11 a is electrically connected to the ground conductor layer 4 h by solder 13.
  • the signal input to the conductor layer 4g-3 is input to the core layer 5A through the via hole 8 and the conductor layer 4d-3, and the via hole 7, the conductor layer 4c-3, the via hole 8, the conductor layer 4k, the solder 13, and the signal
  • the signal is input to the high-frequency device 11A through the terminal 12f.
  • the high frequency device 11A processes the signal.
  • the signal processed by the high frequency device 11A is input to the high frequency device 3 through the signal terminal 12d, the solder 13, the conductor layer 4i, the via hole 8, and the signal terminal 9a. Thereby, the high frequency device 3 processes the signal.
  • the signal processed by the high-frequency device 3 is input to the core layer 5A through the signal terminal 9b, the via hole 8, the conductor layer 4b-1, the via hole 8, and the conductor layer 4e-1, and the via hole 7, the conductor layer 4f-1,
  • the light is output from the conductor layer 4g-4 through the via hole 8.
  • the heat generated in the high-frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g.
  • the underfill 14 may be filled and fixed below the high-frequency device 11A and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> B with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14.
  • the high-frequency circuit 1 ⁇ / b> C may be mounted on the mother board 16.
  • conductor layers 17 a and 17 b provided on the mother board 16 are signal conductor layers and are connected to the high-frequency circuit 1 ⁇ / b> C by via holes 18.
  • the conductor layers 17c, 17d, and 17e provided on the mother board 16 are ground conductor layers and are connected to each other by a plurality of via holes 18 that penetrate the mother board 16 in the layer thickness direction. These via holes 18 serve as heat dissipation paths.
  • Heat generated in the high-frequency device 3 is transmitted to the conductor layer 17c of the mother board 16 through the conductor layer 4g and the solder 13, and further from the conductor layer 17e through the conductor layer 17d and the upper and lower via holes 18 of the conductor layer 17d. Heat is dissipated. That is, in the high frequency circuit 1C shown in FIG. 5, the conductor layer 4g, the solder 13, the conductor layers 17c to 17e, and the via hole 18 constitute a heat radiating conductor layer.
  • a metal block 19 may be disposed between the conductor layer 17 c and the conductor layer 17 e in the mother board 16.
  • the metal block 19 is in contact with the conductor layer 17 c and the conductor layer 17 e, and heat generated in the high-frequency device 3 is radiated from the conductor layer 17 e through the conductor layer 17 c and the metal block 19. That is, in the high-frequency circuit 1C shown in FIG. 6, the conductor layer 4g, the solder 13, the conductor layer 17c, the metal block 19, and the conductor layer 17e constitute a heat radiation conductor layer.
  • Embodiment 3 may be applied to the structure shown in Embodiment 2. That is, the high frequency device 11 may be molded with the resin 15 in the high frequency circuits 1A and 1B according to the second embodiment. Even if it does in this way, the effect similar to the above is acquired.
  • the high-frequency device 11 ⁇ / b> A is molded with the resin 15.
  • the mounting reliability is improved by molding with the resin 15.
  • the high-frequency circuit 1C has a structure for passing a signal to the surface 2-1 side of the printed wiring board 2B, so that it can be used as a surface mounting package.
  • FIG. 7 is a cross-sectional view showing a configuration of a high-frequency circuit 1D according to Embodiment 4 of the present invention.
  • the high-frequency circuit 1D includes a printed wiring board 2B, a high-frequency device 3, and a high-frequency device 11A.
  • a surface 2-2 of the printed wiring board 2B including the high-frequency device 11A is molded with a resin 15.
  • the mirror surface 11b is exposed from the resin 15 as shown in FIG. That is, in the high frequency circuit 1D, the resin 15 is provided to the same height as the mirror surface 11b in the thickness direction of the high frequency device 11A or a height lower than that. Thereby, the high frequency circuit 1D is a circuit thinner than the high frequency circuit 1C shown in FIG.
  • the high frequency circuit 1D operates in the same manner as the high frequency circuit 1C shown in the third embodiment. In this operation, heat generated in the high-frequency device 3 is radiated to the outside from the conductor layer 4g through the mirror surface 3b and the adhesive 10. The heat generated in the high frequency device 11A is radiated to the outside from the mirror surface 11b.
  • the underfill 14 may be filled and fixed below the high frequency device 11A and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> B with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14. Further, the high-frequency circuit 1D may be mounted on the mother board 16 shown in FIGS.
  • the fourth embodiment may be applied to the configuration shown in the second embodiment. That is, in the high-frequency circuits 1A and 1B according to the second embodiment, the resin 15 may be molded so that the mirror surface 11b of the high-frequency device 11 is exposed.
  • the mirror surface 11b of the high-frequency device 11A is exposed from the resin 15.
  • a thin circuit can be realized in addition to the effects shown in the third embodiment.
  • heat generated in the high-frequency device 11A is radiated from the mirror surface 11b exposed to the outside, heat dissipation is improved.
  • FIG. FIG. 8 is a sectional view showing a configuration of a high-frequency circuit 1E according to Embodiment 5 of the present invention.
  • the high-frequency circuit 1E includes a printed wiring board 2B, a high-frequency device 3, and a high-frequency device 11A.
  • a surface 2-2 of the printed wiring board 2B including the high-frequency device 11A is molded with a resin 15.
  • a metal plate 20 is connected to the mirror surface 11b using an adhesive 10a.
  • the adhesive 10 a is desirably an adhesive having high thermal conductivity, like the adhesive 10.
  • the metal plate 20 is exposed from the resin 15 to the outside. That is, in the high frequency circuit 1E, the resin 15 is provided up to the same height as the surface of the metal plate 20 or a lower height in the thickness direction of the high frequency device 11A. As a result, the high frequency circuit 1E has substantially the same thickness as the high frequency circuit 1D, and is thinner than the high frequency circuit 1C shown in FIG.
  • the high frequency circuit 1E operates in the same manner as the high frequency circuit 1C shown in the third embodiment. In this operation, heat generated in the high frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g. Further, the heat generated in the high frequency device 11A is radiated to the outside through the adhesive 10a and the metal plate 20 from the mirror surface 11b.
  • the underfill 14 may be filled and fixed below the high frequency device 11A and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> B with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14. Further, as shown in FIGS. 5 and 6, the high-frequency circuit 1 ⁇ / b> E may be mounted on the mother board 16.
  • Embodiment 5 may be applied to the structure shown in Embodiment 2. That is, in the high-frequency circuits 1A and 1B according to the second embodiment, the metal plate 20 may be connected to the mirror surface 11b of the high-frequency device 11 and molded with the resin 15 so that the metal plate 20 is exposed. Even if it does in this way, the effect similar to the above is acquired.
  • the high-frequency circuit 1E according to the fifth embodiment includes the metal plate 20 connected to the mirror surface 11b of the high-frequency device 11A, and the metal plate 20 is exposed from the resin 15.
  • a thin circuit can be realized in addition to the effects shown in the third embodiment.
  • heat generated in the high-frequency device 11A is dissipated from the metal plate 20, heat dissipation is improved.
  • FIG. 9 is a cross-sectional view showing a configuration of a high-frequency circuit 1F according to Embodiment 6 of the present invention.
  • the high frequency circuit 1F includes a printed wiring board 2B, a high frequency device 3, and a high frequency device 11A.
  • a surface 2-2 of the printed wiring board 2B including the high frequency device 11A is molded with a resin 15.
  • a shield portion 21 is provided on the mirror surface 11b side of the high frequency device 11A in the high frequency circuit 1F as shown in FIG.
  • the shield part 21 embodies the first shield part in the present invention, and covers the mirror surface 11b of the high-frequency device 11A and the surface of the resin 15 provided therearound.
  • the shield part 21 is formed by metal plating the mirror surface 11 b and the surface of the resin 15.
  • a conductive thin film obtained by printing, spraying, or sealing a conductive material on the mirror surface 11b and the surface of the resin 15 may be used as the shield portion 21.
  • the shield part 21 is electrically connected to the ground conductor layer of the printed wiring board 2B.
  • the shield portion 21 covers the surface 2-2 side of the printed wiring board 2B while being in contact with the ground conductor layers 4a-1 and 4b-2.
  • FIG. 10 is a top view showing the high-frequency circuit 1F, and the high-frequency device 11A covered with the resin 15 and the conductor layer 4b-1 are indicated by broken lines.
  • the shield part 21 is formed by performing metal plating or the like on the surface 2-2 of the printed wiring board 2B. Thereby, the shield part 21 is also formed on the conductor layers 4a-1 and 4b-2, and the shield part 21 and the conductor layers 4a-1 and 4b-2 are electrically connected.
  • the high frequency circuit 1F operates in the same manner as the high frequency circuit 1C shown in the third embodiment. In this operation, heat generated in the high frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g. The heat generated in the high frequency device 11A is radiated from the mirror surface 11b through the shield part 21. When a signal propagates inside the high-frequency circuit 1F, since one surface of the high-frequency circuit 1F is covered with the shield portion 21 having the ground potential, unnecessary electromagnetic waves are not easily radiated to the outside of the high-frequency circuit 1F.
  • the underfill 14 may be filled and fixed below the high frequency device 11A and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> B with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14.
  • the high-frequency circuit 1 ⁇ / b> F may be mounted on the mother board 16.
  • Conductive layers 17a and 17b provided on mother board 16 are connected to high-frequency circuit 1F by via holes 18.
  • the conductor layer 4g of the high-frequency circuit 1F is connected to the conductor layer 17c of the mother board 16 by solder 13, and the conductor layer 17c is connected to the conductor layers 17d and 17e by a plurality of via holes 18.
  • Heat generated in the high-frequency device 3 is transmitted to the conductor layer 17c of the mother board 16 through the conductor layer 4g and the solder 13, and further from the conductor layer 17e through the conductor layer 17d and the upper and lower via holes 18 of the conductor layer 17d. Heat is dissipated.
  • the conductor layer 4g, the solder 13, the conductor layers 17c to 17e, and the via holes 18 constitute a heat radiation conductor layer. Further, the high frequency circuit 1F may be mounted on the mother board 16 having the metal block 19 shown in FIG.
  • the high-frequency device 11A has been molded with the resin 15 so far, but the sixth embodiment may be applied to the configuration shown in the second embodiment. That is, in the high-frequency circuits 1A and 1B according to the second embodiment, a surface 15 including the mirror surface 11b and the surface of the resin 15 surrounding it is molded with the resin 15 so that the mirror surface 11b of the high-frequency device 11 is exposed. 2 is covered with a shield part 21. Even if it does in this way, the effect similar to the above is acquired.
  • FIG. 12 is a top view showing the terminal arrangement of the high-frequency devices 3 and 11A.
  • the outline of the high-frequency device 11A and other than the terminals are shown through.
  • the circle with the letter S indicates the signal terminal
  • the circle with the letter G indicates the ground terminal.
  • a ground terminal is disposed around the signal terminal on the terminal surface 3a of the high-frequency device 3 and the terminal surface 11a of the high-frequency device 11A.
  • the ground terminals are arranged at intervals at which leakage of high-frequency signals in the operating frequency band of the high-frequency circuit 1F is reduced. For example, they are arranged at intervals at which the cutoff frequency is higher than the used frequency band. With this configuration, it is possible to reduce leakage of unnecessary high-frequency signals other than the signal path passing through the signal terminals.
  • FIG. 12 the configuration in which the ground terminals are arranged around the signal terminals on both the terminal surface 3a of the high-frequency device 3 and the terminal surface 11a of the high-frequency device 11A is shown, but either the terminal surface 3a or the terminal surface 11a is shown.
  • a ground terminal may be arranged around the signal terminal.
  • the terminal arrangement in which the ground terminal is arranged around the signal terminal may be applied to the high frequency device 3 provided in the high frequency circuit 1 according to the first embodiment. Even if it does in this way, the effect similar to the above is acquired.
  • the high-frequency circuit 1F covers the mirror surface 11b of the high-frequency device 11A and the resin 15 and is electrically connected to the ground conductor layers 4a-1 and 4b-2.
  • the shield part 21 is provided.
  • At least one of the terminal surface 3a of the high-frequency device 3 and the terminal surface 11a of the high-frequency device 11A leaks a high-frequency signal in the use frequency band around the signal terminal.
  • Ground terminals are arranged at reduced intervals. With this configuration, it is possible to reduce leakage of unnecessary high-frequency signals other than the signal path passing through the signal terminals.
  • FIG. 13 is a cross-sectional view showing a configuration of a high-frequency circuit 1G according to Embodiment 7 of the present invention.
  • the high-frequency circuit 1G includes a printed wiring board 2B, a high-frequency device 3, and a high-frequency device 11A.
  • a surface 2-2 of the printed wiring board 2B including the high-frequency device 11A is molded with a resin 15.
  • the metal plate 20 is bonded to the mirror surface 11b using an adhesive 10a.
  • the adhesive 10 a is desirably an adhesive having high thermal conductivity, like the adhesive 10.
  • the metal plate 20 is exposed from the resin 15 covering the high-frequency device 11A, and the entire surface 2-2 including the exposed metal plate 20 and the surrounding resin 15 is covered by the shield portion 21A. That is, in the high frequency circuit 1G, the resin 15 is provided up to the same height as the surface of the metal plate 20 or a lower height in the thickness direction of the high frequency device 11A. As a result, the high frequency circuit 1G has substantially the same thickness as the high frequency circuit 1E shown in FIG. 8, and is slightly thinner than the high frequency circuit 1C shown in FIG.
  • the shield portion 21A embodies the second shield portion in the present invention, and covers the surface 2-2 side of the printed wiring board 2B while being in contact with the conductor layers 4a-1 and 4b-2.
  • the shield part 21A is formed by metal plating the mirror surface 11b of the high-frequency device 11A and the surface of the resin 15.
  • a conductive thin film obtained by printing, spraying, or sealing a conductive material on the mirror surface 11b of the high-frequency device 11A and the surface of the resin 15 may be used as the shield portion 21A.
  • the high frequency circuit 1G operates in the same manner as the high frequency circuit 1C shown in the third embodiment.
  • heat generated in the high frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g.
  • the heat generated in the high frequency device 11A is radiated to the outside from the mirror surface 11b through the adhesive 10a, the metal plate 20, and the shield part 21.
  • unnecessary electromagnetic waves are not easily radiated to the outside of the high-frequency circuit 1G. .
  • the underfill 14 may be filled and fixed below the high-frequency device 11A and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> B with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14. Further, the high-frequency circuit 1G may be mounted on the mother board 16 shown in FIGS.
  • Embodiment 7 may be applied to the structure shown in Embodiment 2. That is, in the high-frequency circuits 1A and 1B according to the second embodiment, the metal plate 20 is connected to the mirror surface 11b of the high-frequency device 11, molded with the resin 15 so that the metal plate 20 is exposed, and on the surface thereof. A shield part 21 may be provided. Even if it does in this way, the same effect as the above is acquired.
  • ground terminals are arranged around the signal terminal at intervals that do not leak high-frequency signals in the use frequency band of the high-frequency circuit 1G. May be. Thereby, it is possible to reduce leakage of unnecessary high-frequency signals to other than the signal path passing through the signal terminals.
  • the high-frequency circuit 1G covers the metal plate 20 and the resin 15 and is electrically connected to the ground potential conductor layers 4a-1 and 4b-2. Is provided.
  • a member having a low thermal resistance called the metal plate 20 is disposed near the high-frequency device 11A, so that heat dissipation is improved.
  • FIG. 14 is a cross-sectional view showing the configuration of the high-frequency circuit 1H according to the eighth embodiment of the present invention.
  • the high-frequency circuit 1H includes a printed wiring board 2B, a high-frequency device 3, and a high-frequency device 11B.
  • a surface 2-2 of the printed wiring board 2B including the high-frequency device 11B is molded with a resin 15.
  • the high-frequency device 11B embodies the second high-frequency device of the present invention, and a ground potential conductor layer 22 is provided on the mirror surface 11b, which is the back surface of the device, as shown in FIG.
  • the ground terminal on the terminal surface 11a is electrically connected to the conductor layer 22 through a via hole 23 that penetrates the high-frequency device 11B in the thickness direction.
  • the shield portion 21B covers the conductor layer 22 on the mirror surface 11b and the surface of the resin 15 provided therearound while being in contact with the conductor layers 4a-1 and 4b-2 at the ground potential.
  • the shield part 21B is formed by metal plating the conductor layer 22 of the high-frequency device 11B and the surface of the resin 15.
  • a conductive thin film obtained by printing, spraying, or sealing a conductive material on the surface of the conductor layer 22 and the resin 15 of the high-frequency device 11B may be used as the shield portion 21B.
  • the high frequency circuit 1H operates in the same manner as the high frequency circuit 1C shown in the third embodiment.
  • heat generated in the high frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g.
  • the heat generated in the high frequency device 11B is radiated to the outside from the mirror surface 11b through the conductor layer 22 and the shield part 21B.
  • the entire surface of the high frequency circuit 1H is covered with the shield portion 21B having the ground potential, so that unnecessary electromagnetic waves are not easily radiated to the outside of the high frequency circuit 1H. Yes.
  • FIG. 15 is a top view showing the high-frequency circuit 1H, and the high-frequency device 11B and the conductor layer 4b-1 covered with the resin 15 are indicated by broken lines.
  • the ground terminal of the terminal surface 11a and the conductor layer 22 are electrically connected by a plurality of via holes 23 arranged in a plane perpendicular to the thickness direction.
  • the ground potential space formed by the shield portion 21 ⁇ / b> B covering the high-frequency device 11 ⁇ / b> B is electromagnetically divided into a plurality of small spaces by these via holes 23. In each small space, the resonance frequency is shifted to a higher frequency and oscillation of the high-frequency device 11B is suppressed.
  • a ground conductor layer may be provided on the mirror surface 11b of the high-frequency device 11. In this case, the ground terminal of the terminal surface 11a of the high-frequency device 11 is electrically connected to the conductor layer through a via hole that penetrates the high-frequency device 11 in the thickness direction. Even if comprised in this way, the effect similar to the above is acquired.
  • the underfill 14 may be filled and fixed below the high frequency device 11B, and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> B may be connected to the printed wiring board 2 ⁇ / b> B with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14. Further, the high frequency circuit 1H may be mounted on the mother board 16 shown in FIGS.
  • Embodiment 8 may be applied to the structure shown in Embodiment 2. That is, in the high-frequency circuits 1A and 1B according to the second embodiment, the conductor layer 22 is formed on the mirror surface 11b of the high-frequency device 11 and molded with the resin 15 so that the conductor layer 22 is exposed. A shield part 21 ⁇ / b> B may be provided on the resin 15. Even if it does in this way, the same effect as the above is acquired.
  • ground terminals are arranged around the signal terminal at intervals that reduce leakage of high-frequency signals in the use frequency band. May be. Thereby, it is possible to reduce leakage of unnecessary high-frequency signals to other than the signal path passing through the signal terminals.
  • the ground conductor layer 22 is formed on the mirror surface 11b of the high-frequency device 11B.
  • the ground terminal of the terminal surface 11a is electrically connected to the conductor layer 22 by a via hole 23 that penetrates the high-frequency device 11B in the thickness direction.
  • the ground potential space formed by the shield portion 21B covering the high-frequency device 11B is electromagnetically divided into small spaces by the via holes 23. Since the resonance frequency shifts to a higher frequency in the small space, the oscillation of the high-frequency device 11B can be suppressed.
  • FIG. 16 is a cross-sectional view showing a configuration of a high-frequency circuit 1I according to Embodiment 9 of the present invention.
  • the high-frequency circuit 1I includes a printed wiring board 2B, a high-frequency device 3, and a high-frequency device 11A.
  • a surface 2-2 of the printed wiring board 2B including the high-frequency device 11A is covered with a metal cap 24.
  • the metal cap 24 is a hollow metal member that is partially opened, and is disposed so that the opened portion faces the surface 2-2 of the printed wiring board 2B. Further, the metal cap 24 is in contact with the ground conductor layers 4a-1 and 4b-2 in a state of being disposed on the printed wiring board 2B.
  • the high frequency circuit 1I operates in the same manner as the high frequency circuit 1C shown in the third embodiment. In this operation, heat generated in the high frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g. Further, the heat generated in the high frequency device 11A is radiated from the mirror surface 11b to the hollow portion covered with the metal cap 24. Further, when a signal propagates inside the high-frequency circuit 1I, the entire surface of the high-frequency circuit 1I is covered with the metal cap 24 having the ground potential, so that unnecessary electromagnetic waves are not easily radiated to the outside of the high-frequency circuit 1I. Yes.
  • the underfill 14 may be filled and fixed below the high frequency device 11A and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> B with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14. Further, the high-frequency circuit 1I may be mounted on the mother board 16 shown in FIGS.
  • Embodiment 9 may be applied to the structure shown in Embodiment 2. That is, the metal cap 24 may be attached to the high-frequency circuits 1A and 1B according to the second embodiment. Even if it does in this way, the effect similar to the above is acquired.
  • ground terminals are arranged around the signal terminals at intervals at which leakage of high-frequency signals in the use frequency band is reduced on at least one of the terminal surface 3a of the high-frequency device 3 and the terminal surface 11a of the high-frequency device 11A. Also good. Thereby, it is possible to reduce leakage of unnecessary high-frequency signals to other than the signal path passing through the signal terminals.
  • the high-frequency circuit 1I covers the surface 2-2 side of the printed wiring board 2B and is electrically connected to the ground conductor layers 4a-1 and 4b-2.
  • a metal cap 24 is provided.
  • FIG. 17 is a sectional view showing the structure of a high-frequency circuit 1J according to Embodiment 10 of the present invention.
  • the high-frequency circuit 1J includes a printed wiring board 2C, a high-frequency device 3, and a high-frequency device 11A.
  • a surface 2-2 of the printed wiring board 2B including the high-frequency device 11A is molded with a resin 15. Further, the mirror surface 11 b exposed from the resin 15 and the surface of the resin 15 around the mirror surface 11 b are covered with a shield portion 21.
  • the printed wiring board 2C is a board constituting the high-frequency circuit 1J according to the tenth embodiment, and includes a core layer 5A and a buildup layer 6C.
  • the core layer 5A and the buildup layer 6C include conductor layers 4a-1, 4b-1, 4b-2, 4c-1 to 4c-4, 4d-1 to 4d-4, 4e-1, 4e-2, 4f. -1, 4f-2, 4g, 4g-1 to 4g-5, 4h to 4k, and 4l-1 to 4l-5.
  • the core layer 5A embodies the first dielectric layer according to the present invention, and the conductor layers 4c-1 to 4c-4, 4d-1 to 4d-4, 4e-1, 4e-2, 4f- 1, 4f-2 are stacked so as to sandwich the insulating layer 5a, and have an opening 5b penetrating in the layer thickness direction.
  • the build-up layer 6C embodies the second dielectric layer in the present invention, and is laminated on the upper surface orthogonal to the layer thickness direction of the core layer 5A, and orthogonal to the layer thickness direction of the core layer 5A. One layer is laminated on the lower surface.
  • the build-up layer 6C and the via hole 8 are stacked using, for example, a build-up method.
  • the conductor layers 4c-1 to 4c-4, 4e-1, and 4e-2 are conductor layers provided on the upper surface side of the core layer 5A.
  • the conductor layers 4d-1 to 4d-4, 4f-1, and 4f- 2 is a conductor layer provided on the lower surface side of the core layer 5A.
  • the conductor layers 4g, 4g-1 to 4g-5 are conductor layers provided on the buildup layer 6C on the lower surface side of the core layer 5A.
  • the first buildup layer 6C from the top surface of the core layer 5A is provided with conductor layers 4a-1, 4b-1, 4b-2, 4h to 4k, and the second buildup layer from the top surface of the core layer 5A.
  • the layer 6C is provided with conductor layers 4l-1 to 4l-5.
  • Conductive layers 4c-1 to 4c-4 and conductive layers 4d-1 to 4d-4 are electrically connected by via holes 7 provided in core layer 5A.
  • the conductor layers 4d-1 to 4d-4 and the conductor layers 4g-1 to 4g to 3 and 4g are electrically connected by via holes 8 provided in the buildup layer 6C.
  • the conductor layers 4e-1, 4e-2 and the conductor layers 4f-1, 4f-2 are electrically connected by the via holes 7, and the conductor layers 4f-1, 4f-2 and the conductor layers 4g-4, 4g-5 is electrically connected to the via hole 8.
  • the conductor layers 4c-1 and 4c-2 and the conductor layer 4a-1 are electrically connected by a via hole 8 provided in the first buildup layer 6C from the upper surface of the core layer 5A.
  • the conductor layers 4c-3, 4c-4 and the conductor layers 4k, 4j are electrically connected by the first via hole 8, and the conductor layers 4e-1, 4e-2 and the conductor layers 4b-1, 4b- 2 are electrically connected.
  • the conductor layer 4a-1 and the conductor layer 4l-1 are electrically connected by a via hole 8 provided in the second buildup layer 6C from the upper surface of the core layer 5A.
  • the conductor layer 4b-2 and the conductor layer 4l-5 are electrically connected by the second via hole 8
  • the conductor layer 4h and the conductor layer 4l-5 are electrically connected
  • the conductor layer 4i and the conductor layer 4l-5 are electrically connected.
  • 4l-4 is electrically connected.
  • the conductor layer 4j and the conductor layer 41-3 are electrically connected by the second via hole 8
  • the conductor layer 4k and the conductor layer 41-2 are electrically connected.
  • the high-frequency device 3 is accommodated in the opening 5b of the core layer 5A with the terminal surface 3a facing upward.
  • the mirror surface 3 b of the high-frequency device 3 is bonded to the conductor layer 4 g using the adhesive 10.
  • the adhesive 10 is desirably an adhesive having high thermal conductivity.
  • the signal terminal 9a on the terminal surface 3a is electrically connected to the signal conductor conductor layer 4i by the first-layer via hole 8
  • the signal terminal 9b on the terminal surface 3a is electrically connected to the signal conductor conductor layer by the first-layer via hole 8.
  • 4b-1 is electrically connected.
  • the ground terminal 9c on the terminal surface 3a is electrically connected to the ground conductor layer 4h through the first via hole 8.
  • the ground conductor layers 4h and 4j are disposed around the signal conductor layer 4i, and the signal conductor layer 4b-1 Are provided with ground conductor layers 4h and 4b-2.
  • the ground conductor conductor layers 4l-3 and 4l-5 are arranged around the signal conductor conductor layers 4l-4.
  • the conductor layers 4g and 4g-5 of the ground conductor are arranged around the conductor layer 4g-4 of the signal conductor.
  • a signal input to the conductor layer 4g-3 is input to the core layer 5A through the via hole 8 and the conductor layer 4d-3, and passes through the via hole 7, the conductor layer 4c-3, and the via hole 8 to enter the core layer 5A.
  • the signal is input to the conductor layer 41-2 in the second buildup layer 6C from the upper surface of the core layer 5A through the via hole 8, and input to the high-frequency device 11A through the solder 13 and the signal terminal 12f.
  • the high frequency device 11A processes the signal.
  • the heat generated in the high-frequency device 11A is radiated to the outside through the shield part 21 from the mirror surface 11b.
  • the signal processed by the high frequency device 11A is input to the conductor layer 4i through the signal terminal 12d, the solder 13, the conductor layer 4l-4, and the via hole 8. Next, the signal is input to the high frequency device 3 through the via hole 8 and the signal terminal 9a. Thereby, the high frequency device 3 processes the signal.
  • the signal processed by the high frequency device 3 is input to the core layer 5A through the signal terminal 9b, the via hole 8, the conductor layer 4b-1, and the via hole 8.
  • the signal is output from the core layer 5A through the conductor layer 4e-1, the via hole 7 and the conductor layer 4f-1, and is output from the conductor layer 4g-4 through the via hole 8.
  • the heat generated in the high-frequency device 3 is radiated to the outside from the mirror surface 3b through the adhesive 10 and the conductor layer 4g.
  • unnecessary electromagnetic waves are hardly radiated to the outside of the high-frequency circuit 1J.
  • the signal conductor conductor layer 4b-1 is surrounded by the ground conductor layers 4h, 4l-5, 4b-2, and 4e-2, and the signal conductor conductor layer 4g-4 is surrounded by the ground conductor layer 4g. , 4g-5.
  • the underfill 14 may be filled and fixed below the high frequency device 11A, and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> C with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14. Further, the high-frequency circuit 1J may be mounted on the mother board 16 shown in FIGS.
  • ground terminals are arranged around the signal terminals at intervals at which leakage of high-frequency signals in the use frequency band is reduced on at least one of the terminal surface 3a of the high-frequency device 3 and the terminal surface 11a of the high-frequency device 11A. Also good. Thereby, it is possible to reduce leakage of unnecessary high-frequency signals to other than the signal path passing through the signal terminals.
  • the buildup layer 6c is laminated on the upper surface side of the core layer 5A, and the signal terminals 9a and 9b of the high-frequency device 3 are connected to the conductor layers 4i and 4b ⁇ . 1 and 4l-4 are electrically connected.
  • ground conductor layers 4j, 4h, and 4b-2 are arranged around the signal conductor conductor layers 4i and 4b-1, and around the signal conductor conductor layers 4l-4.
  • Conductor layers 4l-3 and 4l-5 are disposed.
  • FIG. FIG. 18 is a sectional view showing the structure of a high-frequency circuit 1K according to Embodiment 11 of the present invention.
  • the high frequency circuit 1K includes a printed wiring board 2D, a high frequency device 3, and a high frequency device 11A.
  • a surface 2-2 of the printed wiring board 2D including the high frequency device 11A is molded with a resin 15. Further, the mirror surface 11 b exposed from the resin 15 and the surface of the resin 15 around it are covered with a shield portion 21.
  • the printed wiring board 2D is a board constituting the high-frequency circuit 1K according to the eleventh embodiment, and includes a core layer 5A and a buildup layer 6D. Further, the printed wiring board 2D includes conductor layers 4a-1, 4b-1, 4b-2, 4c-1 to 4c-4, 4d-1 to 4d-4, 4e-1, 4e-2, 4f-1, 4f-2, 4g, 4g-1 to 4g-5, 4h to 4k, 4l-1 to 4l-5, and 4m-1 to 4m-6.
  • the build-up layer 6D embodies the second dielectric layer in the present invention, and is laminated on the upper surface orthogonal to the layer thickness direction of the core layer 5A, and orthogonal to the layer thickness direction of the core layer 5A. Two layers are laminated on the lower surface.
  • the build-up layer 6C and the via hole 8 are stacked using, for example, a build-up method.
  • the build-up layer 6D is laminated with the same number of layers on the upper surface and the lower surface of the core layer 5A, the warp of the printed wiring board 2D can be reduced with a vertically symmetrical layer configuration.
  • the conductor layers 4m-1 to 4m-6 are conductor layers provided on the lowermost buildup layer 6D laminated on the lower surface side of the core layer 5A.
  • the conductor layers 4d-1 to 4d-3 and the conductor layers 4m-1 to 4m-3 are electrically connected via the via holes 8 with the conductor layers 4g-1 to 4g-3 interposed therebetween.
  • the conductor layer 4m-4 is electrically connected by a plurality of via holes 8.
  • the conductor layers 4g-4, 4g-5 and the conductor layers 4m-5, 4m-6 are electrically connected by a via hole 8.
  • the conductor layer 4m-4 is a ground conductor layer having one surface facing the outside of the printed wiring board 2D and the other surface facing the conductor layer 4g. As described above, a plurality of via holes 8 are arranged between the conductor layer 4m-4 and the conductor layer 4g, and these via holes 8 serve as a heat dissipation path. That is, in the high-frequency circuit 1K according to the eleventh embodiment, the conductor layer 4g and the conductor layer 4m-4 connected by the via hole 8 constitute a heat radiation conductor layer.
  • the conductor layer 4m-5 is a signal conductor layer. As shown in FIG. 18, ground conductor layers 4m-4 and 4m-6 are arranged around the conductor layer 4m-5.
  • a signal input to the conductor layer 4m-3 is input to the core layer 5A through the via hole 8, the conductor layer 4g-3, the via hole 8, and the conductor layer 4d-3, and is input to the via hole 7, the conductor layer 4c-3.
  • the signal is input to the conductor layer 4k in the buildup layer 6D through the via hole 8.
  • the signal is input to the conductor layer 41-2 through the via hole 8, and input to the high-frequency device 11A through the solder 13 and the signal terminal 12f.
  • the high frequency device 11A processes the signal. At this time, the heat generated in the high-frequency device 11A is radiated to the outside through the shield part 21 from the mirror surface 11b.
  • the signal processed by the high frequency device 11A is input to the conductor layer 4i through the signal terminal 12d, the solder 13, the conductor layer 4l-4, and the via hole 8. Next, the signal is input to the high frequency device 3 through the via hole 8 and the signal terminal 9a. Thereby, the high frequency device 3 processes the signal.
  • the signal processed by the high-frequency device 3 is input to the conductor layer 4b-1 through the signal terminal 9b and the via hole 8, and is input to the core layer 5A through the via hole 8.
  • the signal passes through the conductor layer 4e-1, the via hole 7 and the conductor layer 4f-1, and is output from the core layer 5A.
  • the conductor layer 4g-4 and the via hole 8 the conductor layer 4m Output from -5.
  • the heat generated in the high-frequency device 3 at this time is radiated from the mirror surface 3b to the outside through the adhesive 10, the conductor layer 4g, the via hole 8, and the conductor layer 4m-4.
  • the entire surface of the high-frequency circuit 1K is covered with the shield portion 21 having the ground potential, so that unnecessary electromagnetic waves are not easily radiated to the outside of the high-frequency circuit 1K. .
  • the signal conductor conductor layer 4b-1 is surrounded by ground conductor conductor layers 4h, 4l-5, 4b-2, and 4e-2.
  • the signal conductor conductor layer 4g-4 is surrounded by the ground conductor layers 4g and 4g-5, and the signal conductor conductor layer 4m-5 is connected to the ground conductor layers 4m-4 and 4m-6. Surrounded by Thereby, the electromagnetic interference between the high frequency devices in the high frequency circuit 1K and between other circuits can be reduced, and the oscillation of the high frequency circuit 1K can be suppressed.
  • the underfill 14 may be filled and fixed below the high frequency device 11A, and then molded with the resin 15. Further, instead of the solder 13, the high-frequency device 11 ⁇ / b> A may be connected to the printed wiring board 2 ⁇ / b> D with an anisotropic conductive adhesive, and an insulating adhesive may be used for the underfill 14. Furthermore, the high frequency circuit 1K may be mounted on the mother board 16 shown in FIGS.
  • ground terminals are arranged around the signal terminal at intervals that reduce leakage of high-frequency signals in the use frequency band. May be. Thereby, it is possible to reduce leakage of unnecessary high-frequency signals to other than the signal path passing through the signal terminals.
  • the buildup layer 6D may be stacked with the same number of layers on the upper surface and the lower surface of the core layer 5A. Further, in this configuration, by arranging the ground conductor layer around the conductor layer electrically connected to the signal terminals 9a and 9b of the high-frequency device 3, the same effect as described above can be obtained.
  • the buildup layer 6D is laminated with the same number of layers on the upper surface and the lower surface of the core layer 5A. By comprising in this way, it becomes a vertically symmetrical layer structure, and the curvature of printed wiring board 2D can be reduced.
  • the high-frequency circuit according to the present invention is suitable for a high-frequency circuit used in a transmission / reception unit of a communication device, for example, because it is small in size, reduces loss of input / output signals, and can realize high heat dissipation characteristics.

Abstract

　プリント配線基板（２）は、導体層（４ａ～４ｈ）、開口部（５ｂ）を有するコア層（５）およびビルドアップ層（６）を有する。高周波デバイス（３）は、開口部（５ｂ）の内部に収容されて、ミラー面（３ｂ）がコア層（５）の下面側から開口部（５ｂ）に対向した放熱用の導体層（４ｇ）に熱的に接続され、端子面（３ａ）の端子が、コア層（５）の上面側に設けられた導体層に電気的に接続されている。

Description

高周波回路
　この発明は、例えば、通信機器に使用される高周波デバイスが搭載された高周波回路に関する。
　通信機器などに使用される高周波回路の送受信部は、一般的に、高出力増幅器、低雑音増幅器、ミキサ、発振器を備えて構成される。送受信部として使用される高出力増幅器は発熱量が大きなデバイスであるため、放熱対策が必要となる。
　例えば、特許文献１に記載される半導体装置では、発熱量が大きいデバイスの上に板状リードを配置して、この板状リードを介してデバイスを放熱している。
　また、従来から、高周波回路の送受信部として小型で入出力信号の損失が低い送受信部を実現するため、デバイス間の配線を短くすることが要求されている。
　例えば、特許文献２に記載される多層回路モジュールでは、多層基板の内部層に高周波デバイスを配置して上下に配線を接続することで配線を短くしている。
特開２０１１－１８１９７０号公報 特開２０１２－２３８７９７号公報
　しかしながら、特許文献１に記載された半導体装置では、複数のデバイスが基板の平面方向に配置されている。このため、デバイス間の接続部が長くなってサイズも大きくなるという課題があった。また、接続部を構成する配線が長くなるに連れて入出力信号の損失も増加する。
　一方、特許文献２に記載された多層回路モジュールは、小型で入出力信号の損失を低減できる構造を有しているが、多層回路モジュールを構成するデバイスの放熱が考慮されていない。このため、複数のデバイスの発熱による性能の劣化が懸念される。
　この発明は上記課題を解決するもので、サイズが小型で入出力信号の損失が低減され、高い放熱特性を実現することができる高周波回路を得ることを目的とする。
　この発明に係る高周波回路は、基板と、第１の高周波デバイスとを備える。
　基板は、層厚方向に貫通された開口部を有する第１の誘電体層、第１の誘電体層の一方の面と他方の面に積層された第２の誘電体層、および第１の誘電体層と第２の誘電体層に設けられた複数の導体層を有する。
　第１の高周波デバイスは、開口部の内部に収容され、端子面とは反対側のデバイス裏面が、複数の導体層のうち、第１の誘電体層の一方の面側から開口部に対向している放熱用の導体層に熱的に接続され、端子面の端子が、複数の導体層のうち、第１の誘電体層の他方の面側に設けられた端子用の導体層に電気的に接続されている。
　この発明によれば、基板に内蔵された第１の高周波デバイスの端子が、短い配線距離で導体層に接続されているので、サイズが小型な回路を実現でき、入出力信号の損失を低減することができる。さらに、第１の高周波デバイスのデバイス裏面が、放熱用の導体層に熱的に接続されているので、高い放熱特性を実現することができる。
この発明の実施の形態１に係る高周波回路の構成を示す断面図である。 この発明の実施の形態２に係る高周波回路の構成を示す断面図である。 実施の形態２に係る高周波回路の変形例を示す断面図である。 この発明の実施の形態３に係る高周波回路の構成を示す断面図である。 実施の形態３に係る高周波回路の変形例を示す断面図である。 実施の形態３に係る高周波回路の別の変形例を示す断面図である。 この発明の実施の形態４に係る高周波回路の構成を示す断面図である。 この発明の実施の形態５に係る高周波回路の構成を示す断面図である。 この発明の実施の形態６に係る高周波回路の構成を示す断面図である。 実施の形態６に係る高周波回路を示す上面図である。 実施の形態６に係る高周波回路の変形例を示す断面図である。 高周波デバイスの端子配置を示す上面図である。 この発明の実施の形態７に係る高周波回路の構成を示す断面図である。 この発明の実施の形態８に係る高周波回路の構成を示す断面図である。 実施の形態８に係る高周波回路を示す上面図である。 この発明の実施の形態９に係る高周波回路の構成を示す断面図である。 この発明の実施の形態１０に係る高周波回路の構成を示す断面図である。 この発明の実施の形態１１に係る高周波回路の構成を示す断面図である。
　以下、この発明をより詳細に説明するため、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１はこの発明の実施の形態１に係る高周波回路１の構成を示す断面図である。高周波回路１は、図１に示すように、プリント配線基板２と高周波デバイス３を備えている。
　プリント配線基板２は、高周波回路１を構成する基板であり、導体層４ａ～４ｈ、コア層５、ビルドアップ層６を備える。導体層４ａ～４ｈは、コア層５とビルドアップ層６に形成された導体層である。
　また、高周波デバイス３は、この発明における第１の高周波デバイスを具体化したものであり、例えば、一方の面が端子面３ａ、他方の面がミラー面３ｂである半導体チップにより実現される。ここで、端子面３ａは高周波デバイス３の端子が配置された面であり、ミラー面３ｂは、端子面３ａとは反対側のデバイス裏面であって端子が配置されていない面である。
　導体層４ｇは、この発明における放熱用の導体層を具体化したものであって、例えば、プリント配線基板２の一方の面２－１に設けられて、コア層５の下面側から開口部５ｂに対向する、接地電位の導体層である。
　すなわち、導体層４ｇは、プリント配線基板２の最下層となるビルドアップ層６に設けられて、一方の面が外部に面し、他方の面が開口部５ｂに対向した導体層である。
　以下、接地電位の導体層を地導体または地導体層と適宜記載し、信号が伝搬される導体層を信号導体または信号導体層と適宜記載する。
　なお、放熱用の導体層は、図１に示すように、一方の面がプリント配線基板２の外部に面した導体層４ｇが好ましいが、ビルドアップ層６の内層に設けられた地導体層を用いてもよい。ただし、この場合、放熱用の導体層は、放熱経路となるビアホールを介してプリント配線基板２の外部に面した地導体層と、ビルドアップ層６の内層の上記地導体層とが接続された複数層の構成となる。
　また、導体層４ａ，４ｂ，４ｈは、この発明における端子用の導体層を具体化したものであり、プリント配線基板２の他方の面２－２に設けられて、高周波デバイス３の端子と電気的に接続される導体層により実現される。
　ここで、導体層４ｈは、プリント配線基板２の他方の面２－２に設けられた地導体層である。導体層４ａ，４ｂは、図１に示すように、プリント配線基板２の他方の面２－２に配置された信号導体層であり、導体層４ａ，４ｂに信号が伝搬される。
　なお、導体層４ｃ～４ｆは、コア層５に配置された地導体層である。
　コア層５は、この発明における第１の誘電体層を具体化したものであり、導体層４ｃ～４ｆで絶縁層５ａを挟むように積層され、層厚方向に貫通された開口部５ｂを有する。
　導体層４ｃと導体層４ｄは、コア層５に設けられたビアホール７によって電気的に接続され、導体層４ｄと導体層４ｇは、ビルドアップ層６に設けられたビアホール８によって電気的に接続される。同様に、導体層４ｅと導体層４ｆとが、ビアホール７によって電気的に接続され、導体層４ｆと導体層４ｇとが、ビアホール８によって電気的に接続されている。
　ビルドアップ層６は、この発明における第２の誘電体層を具体化したものであり、コア層５の層厚方向に直交する一方の面（下面）と、コア層５の層厚方向に直交する他方の面（上面）とにそれぞれ積層されている。なお、ビルドアップ層６およびビアホール８は、例えば、ビルドアップ工法を用いて積層される。
　また、高周波デバイス３は、コア層５の開口部５ｂの内部に、端子面３ａを上側にして収容される。このとき、高周波デバイス３のミラー面３ｂは、接着剤１０を用いて導体層４ｇに接着される。このようにミラー面３ｂと導体層４ｇの表面とを密着させて固定することで、ミラー面３ｂと導体層４ｇとが熱的に接続される。なお、接着剤１０は、高熱伝導性を有した接着剤であることが望ましい。
　ミラー面３ｂと導体層４ｇとを熱的に接続する方法としては、接着剤１０を用いる方法以外に、例えば、ミラー面３ｂと導体層４ｇを接触させた状態で高周波デバイス３を樹脂モールドしてもよい。
　端子面３ａの信号端子９ａは、ビルドアップ層６のビアホール８によって導体層４ａに電気的に接続され、端子面３ａの信号端子９ｂは、ビアホール８によって導体層４ｂに電気的に接続されている。導体層４ａ，４ｂは、前述したように信号導体層である。
　端子面３ａのグランド端子９ｃは、ビアホール８によって導体層４ｈに電気的に接続されている。導体層４ｈは、前述したように地導体層である。
　次に動作について説明する。
　導体層４ａに入力された信号は、ビアホール８と信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
　高周波デバイス３によって処理された信号は、信号端子９ｂとビアホール８とを通って導体層４ｂから出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
　以上のように、実施の形態１に係る高周波回路１は、プリント配線基板２および高周波デバイス３を備える。
　プリント配線基板２は、導体層４ａ～４ｈ、層厚方向に貫通された開口部５ｂを有するコア層５およびコア層５の上下両面に積層されたビルドアップ層６を有する。
　コア層５の開口部５ｂの内部に収容された高周波デバイス３のミラー面３ｂは、導体層４ａ～４ｈのうち、コア層５の下面側から開口部５ｂに対向した放熱用の導体層４ｇに熱的に接続される。端子面３ａの端子９ａ～９ｂは、コア層５の上面側に設けられた端子用の導体層４ａ，４ｂ，４ｈに電気的に接続される。
　このように高周波デバイス３がプリント配線基板２に内蔵されるので、高周波回路１が低背化されてサイズが小型な回路を実現することができる。
　また、ビルドアップ層６に設けられたビアホール８によって短い配線距離で端子が接続されるので、入出力信号の損失を低減することができる。
　さらに、高周波デバイス３のミラー面３ｂが導体層４ｇに熱的に接続されるので、熱伝導性の低い材料が介在する距離が短くなって高い放熱特性を実現することができる。
実施の形態２．
　図２は、この発明の実施の形態２に係る高周波回路１Ａの構成を示す断面図である。図２において、図１と同一の構成要素には同一の符号を付して説明を省略する。
　高周波回路１Ａは、図２に示すようにプリント配線基板２Ａ、高周波デバイス３および高周波デバイス１１を備えて構成される。プリント配線基板２Ａは、高周波回路１Ａを構成する基板であり、導体層４ａ～４ｋ、コア層５、ビルドアップ層６Ａを備える。また、導体層４ａ～４ｋは、コア層５とビルドアップ層６Ａに設けられた導体層である。
　高周波デバイス１１は、この発明における第２の高周波デバイスを具体化したものであって、例えば、一方の面が端子面１１ａ、他方の面がミラー面１１ｂである半導体チップにより実現される。端子面１１ａは、高周波デバイス１１の端子が配置された面であり、ミラー面１１ｂは、端子面１１ａとは反対側のデバイス裏面であって端子が配置されていない面である。
　導体層４ｇは、実施の形態１で示したように、プリント配線基板２Ａの一方の面２－１に設けられて、コア層５の下面側から開口部５ｂに対向する放熱用の導体層である。
　導体層４ｈ，４ｊ，４ｋは、プリント配線基板２Ａの他方の面２－２に設けられた地導体層である。また、高周波回路１Ａでは、導体層４ａ，４ｂ，４ｉが端子用の導体層となる。
　ビルドアップ層６Ａは、この発明における第２の誘電体層を具体化したものであって、コア層５の層厚方向に直交する上面と、コア層５の層厚方向に直交する下面とにそれぞれ積層されている。なお、ビルドアップ層６Ａとビアホール８とは、例えば、ビルドアップ工法を用いて積層される。
　また、高周波デバイス１１は、プリント配線基板２Ａの他方の面２－２に端子面１１ａを向けて実装される。端子面１１ａの信号端子１２ａは、はんだ１３によって導体層４ａに電気的に接続され、端子面１１ａの信号端子１２ｄは、はんだ１３によって導体層４ｉに電気的に接続されている。なお、導体層４ａ，４ｉは、信号導体層である。
　端子面１１ａのグランド端子１２ｂは、はんだ１３によって導体層４ｋに電気的に接続され、グランド端子１２ｃは、はんだ１３によって導体層４ｊに電気的に接続される。
　端子面１１ａのグランド端子１２ｅは、はんだ１３によって導体層４ｈに電気的に接続されている。なお、導体層４ｋ，４ｊ，４ｈは、地導体層である。
　導体層４ｊおよび導体層４ｋは、ビルドアップ層６Ａのビアホール８によってコア層５の導体層４ｃに電気的に接続される。導体層４ｈは、ビアホール８によって高周波デバイス３のグランド端子９ｃに電気的に接続されている。また、導体層４ｉは、ビアホール８によって信号端子９ａに電気的に接続されている。
　次に動作について説明する。
　導体層４ａに入力された信号は、はんだ１３と信号端子１２ａを通って高周波デバイス１１に入力される。これにより、高周波デバイス１１は、上記信号を処理する。
　高周波デバイス１１によって処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｉ、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
　高周波デバイス３によって処理された信号は、信号端子９ｂとビアホール８とを通って導体層４ｂから出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
　なお、図２では、高周波デバイス１１をはんだ１３のみでプリント配線基板２Ａに接続した構成を示したが、図３に示す高周波回路１Ｂのように、高周波デバイス１１の下方にアンダーフィル１４を充填して固定してもよい。
　また、はんだ１３の代わりに、高周波デバイス１１を異方導電性接着剤でプリント配線基板２Ａに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　以上のように、実施の形態２に係る高周波回路１Ａ，１Ｂは、プリント配線基板２Ａの他方の面２－２に端子面１１ａを向けて実装された高周波デバイス１１を備える。
　図２に示すように、高周波デバイス１１は高周波デバイス３の上方に配置されるため、高周波デバイス３と高周波デバイス１１との間の配線距離が短くなり、入出力信号の損失を低減することができる。
　また、高周波デバイス３がプリント配線基板２Ａに内蔵されるので、複数の高周波デバイスを用いても小型な回路を実現できる。
　さらに実施の形態１と同様に、高周波デバイス３のミラー面３ｂが放熱用の導体層４ｇに熱的に接続されるので、熱伝導性の低い材料が介在する距離が短くなって高い放熱特性を実現できる。
実施の形態３．
　図４は、この発明の実施の形態３に係る高周波回路１Ｃの構成を示す断面図である。
　図４において、図１および図２と同一の構成要素には、同一の符号を付して説明を省略する。高周波回路１Ｃは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備え、図４に示すように、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２－２が樹脂１５でモールドされている。
　ここで、プリント配線基板２Ｂは、導体層４ａ－１，４ｂ－１，４ｂ－２，４ｃ－１～４ｃ－４，４ｄ－１～４ｄ－４，４ｅ－１，４ｅ－２，４ｆ－１，４ｆ－２，４ｇ，４ｇ－１～４ｇ－５，４ｈ～４ｋ、コア層５Ａ、ビルドアップ層６Ｂを備えている。
　導体層４ａ－１，４ｂ－１，４ｂ－２，４ｃ－１～４ｃ－４，４ｄ－１～４ｄ－４，４ｅ－１，４ｅ－２，４ｆ－１，４ｆ－２，４ｇ，４ｇ－１～４ｇ－５，４ｈ～４ｋは、コア層５Ａとビルドアップ層６Ｂに設けられた導体層である。
　導体層４ｇは、実施の形態１で示したように、プリント配線基板２Ｂの面２－１に設けられた放熱用の導体層である。また、導体層４ａ－１，４ｂ－２，４ｃ－１，４ｃ－２，４ｃ－４，４ｄ－１，４ｄ－２，４ｄ－４，４ｅ－２，４ｆ－２，４ｇ，４ｇ－１，４ｇ－２，４ｇ－５，４ｈ，４ｊは地導体層である。導体層４ｃ－３，４ｄ－３，４ｇ－３，４ｇ－４，４ｉ，４ｂ－１，４ｅ－１，４ｆ－１，４ｋは信号導体層である。
　導体層４ｃ－１～４ｃ－４と導体層４ｄ－１～４ｄ－４とは、コア層５Ａに設けられたビアホール７によって電気的に接続されており、導体層４ｄ－４と導体層４ｇは、ビルドアップ層６Ｂに設けられたビアホール８によって電気的に接続されている。
　同様に、導体層４ｅ－１，４ｅ－２と導体層４ｆ－１，４ｆ－２とが、ビアホール７によって電気的に接続され、導体層４ｆ－１，４ｆ－２と導体層４ｇ－４，４ｇ－５とが、ビアホール８によって電気的に接続されている。
　コア層５Ａは、この発明における第１の誘電体層を具体化したものであり、導体層４ｃ－１～４ｃ－４，４ｄ－１～４ｄ－４，４ｅ－１，４ｅ－２，４ｆ－１，４ｆ－２で絶縁層５ａを挟むように積層され、層厚方向に貫通された開口部５ｂを有する。
　ビルドアップ層６Ｂは、この発明における第２の誘電体層を具体化したものであって、コア層５Ａの層厚方向に直交する上面と、コア層５Ａの層厚方向に直交する下面とにそれぞれ積層されている。
　なお、ビルドアップ層６Ｂおよびビアホール８は、例えば、ビルドアップ工法を用いて積層される。
　高周波デバイス１１Ａは、この発明における第２の高周波デバイスを具体化したものであり、プリント配線基板２Ｂの面２－２に端子面１１ａを向けて実装される。
　端子面１１ａの信号端子１２ｆは、はんだ１３によって信号導体の導体層４ｋに電気的に接続され、端子面１１ａの信号端子１２ｄは、はんだ１３によって信号導体の導体層４ｉに電気的に接続されている。
　端子面１１ａのグランド端子１２ｇは、はんだ１３によって地導体の導体層４ａ－１に電気的に接続され、グランド端子１２ｃは、はんだ１３によって地導体の導体層４ｊに電気的に接続されている。さらに、端子面１１ａのグランド端子１２ｅは、はんだ１３によって地導体の導体層４ｈに電気的に接続されている。
　次に動作について説明する。
　導体層４ｇ－３に入力された信号は、ビアホール８と導体層４ｄ－３を通ってコア層５Ａに入力され、ビアホール７、導体層４ｃ－３、ビアホール８、導体層４ｋ、はんだ１３および信号端子１２ｆを通って高周波デバイス１１Ａに入力される。これにより、高周波デバイス１１Ａは、上記信号を処理する。
　高周波デバイス１１Ａによって処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｉ、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
　高周波デバイス３により処理された信号は、信号端子９ｂ、ビアホール８、導体層４ｂ－１、ビアホール８、導体層４ｅ－１を通ってコア層５Ａに入力され、ビアホール７、導体層４ｆ－１、ビアホール８を通って導体層４ｇ－４から出力される。
　このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
　なお、高周波回路１Ｃにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５に示すように、高周波回路１Ｃは母基板１６に搭載してもよい。
　図５において、母基板１６に設けられた導体層１７ａ，１７ｂは、信号導体層であり、ビアホール１８によって高周波回路１Ｃに接続される。
　また、母基板１６に設けられた導体層１７ｃ，１７ｄ，１７ｅは、地導体層であり、母基板１６を層厚方向に貫通する複数のビアホール１８によって互いに接続されている。
　これらのビアホール１８が放熱経路となる。
　高周波デバイス３で発生した熱は、導体層４ｇとはんだ１３を通って母基板１６の導体層１７ｃに伝わり、さらに、導体層１７ｄとこの導体層１７ｄの上下のビアホール１８を通って導体層１７ｅから放熱される。すなわち、図５に示す高周波回路１Ｃでは、導体層４ｇ、はんだ１３、導体層１７ｃ～１７ｅおよびビアホール１８によって放熱用の導体層が構成される。
　また、図６に示すように、母基板１６における、導体層１７ｃと導体層１７ｅとの間に金属ブロック１９を配置してもよい。この構成では、金属ブロック１９が導体層１７ｃと導体層１７ｅとに接触しており、高周波デバイス３で発生した熱は、導体層１７ｃと金属ブロック１９を通って導体層１７ｅから放熱される。
　すなわち、図６に示す高周波回路１Ｃでは、導体層４ｇ、はんだ１３、導体層１７ｃ、金属ブロック１９および導体層１７ｅによって放熱用の導体層が構成される。
　なお、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態３は、実施の形態２で示した構成に適用してもよい。
　すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１を樹脂１５でモールドしてもよい。このようにしても、上記と同様の効果が得られる。
　以上のように、実施の形態３に係る高周波回路１Ｃにおいて、高周波デバイス１１Ａが樹脂１５でモールドされている。このように構成することで、実施の形態２で示した効果に加え、樹脂１５によるモールドで実装の信頼性が向上する。
　また、高周波回路１Ｃは、プリント配線基板２Ｂの面２－１側に信号を通す構造であるので、表面実装用のパッケージとして使用することが可能である。
実施の形態４．
　図７は、この発明の実施の形態４に係る高周波回路１Ｄの構成を示す断面図である。
　図７において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｄは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２－２が樹脂１５でモールドされている。
　また、高周波回路１Ｄにおける高周波デバイス１１Ａでは、図７に示すように樹脂１５からミラー面１１ｂが露出している。すなわち、高周波回路１Ｄにおいて、樹脂１５は、高周波デバイス１１Ａの厚み方向におけるミラー面１１ｂと同じ高さまたはそれより低い高さまで設けられる。これにより、高周波回路１Ｄは、図５に示した高周波回路１Ｃよりも薄型な回路となっている。
　高周波回路１Ｄは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂと接着剤１０を通って導体層４ｇから外部に放熱される。高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから外部に放熱される。
　なお、高周波回路１Ｄにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５、図６に示した母基板１６に高周波回路１Ｄを搭載してもよい。
　また、高周波デバイス１１Ａを樹脂１５でモールドした構成を示したが、実施の形態４は、実施の形態２で示した構成に適用してもよい。すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂが露出するように樹脂１５でモールドしてもよい。
　以上のように、実施の形態４に係る高周波回路１Ｄにおいて、高周波デバイス１１Ａのミラー面１１ｂが樹脂１５から露出している。
　このように構成することで、実施の形態３で示した効果に加え、薄型の回路を実現することできる。また、高周波デバイス１１Ａで発生した熱が外部に露出したミラー面１１ｂから放熱されるため、放熱性が向上する。
実施の形態５．
　図８は、この発明の実施の形態５に係る高周波回路１Ｅの構成を示す断面図である。
　図８において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｅは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２－２が樹脂１５でモールドされている。
　また、高周波回路１Ｅにおける高周波デバイス１１Ａでは、図８に示すように、接着剤１０ａを用いてミラー面１１ｂに金属プレート２０が接続されている。接着剤１０ａは、接着剤１０と同様に、高熱伝導性を有した接着剤であることが望ましい。
　金属プレート２０は、樹脂１５から外部に露出している。すなわち、高周波回路１Ｅにおいて、樹脂１５は、高周波デバイス１１Ａの厚み方向における、金属プレート２０の面と同じ高さまたはそれより低い高さまで設けられる。これによって、高周波回路１Ｅは、高周波回路１Ｄとほぼ同じ厚さになり、図５に示した高周波回路１Ｃよりも薄型な回路となる。
　高周波回路１Ｅは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから接着剤１０ａおよび金属プレート２０を通って外部に放熱される。
　なお、高周波回路１Ｅにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５、図６に示したように、高周波回路１Ｅを母基板１６に搭載してもよい。
　また、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態５は、実施の形態２で示した構成に適用してもよい。
　すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに金属プレート２０を接続して、この金属プレート２０が露出するように樹脂１５でモールドしてもよい。このようにしても、上記と同様の効果が得られる。
　以上のように、実施の形態５に係る高周波回路１Ｅは、高周波デバイス１１Ａのミラー面１１ｂに接続された金属プレート２０を備え、金属プレート２０は、樹脂１５から露出している。このように構成することで、実施の形態３で示した効果に加え、薄型の回路を実現することできる。また、高周波デバイス１１Ａで発生した熱が金属プレート２０から放熱されるため、放熱性が向上する。
実施の形態６．
　図９は、この発明の実施の形態６に係る高周波回路１Ｆの構成を示す断面図である。
　図９において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｆは、プリント配線基板２Ｂ、高周波デバイス３、高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２－２が樹脂１５でモールドされている。ただし、高周波回路１Ｆにおける高周波デバイス１１Ａのミラー面１１ｂ側には、図９に示すようにシールド部２１が設けられている。
　シールド部２１は、この発明における第１のシールド部を具体化したものであり、高周波デバイス１１Ａのミラー面１１ｂとその周囲に設けられた樹脂１５の表面とを被覆している。例えば、シールド部２１は、ミラー面１１ｂと樹脂１５の表面とを金属メッキして形成される。また、導電性の材料を、ミラー面１１ｂおよび樹脂１５の表面に印刷、噴霧あるいはシーリングして得られる導電性の薄膜を、シールド部２１としてもよい。
　また、シールド部２１はプリント配線基板２Ｂの地導体層に電気的に接続されている。
　例えば、図９に示すように、シールド部２１は、地導体の導体層４ａ－１，４ｂ－２に接触しながらプリント配線基板２Ｂの面２－２側を被覆している。
　地導体層に電気的に接続した状態でシールド部２１を形成する方法について説明する。
　図１０は、高周波回路１Ｆを示す上面図であり、樹脂１５に被覆された高周波デバイス１１Ａと導体層４ｂ－１とを破線で示している。
　まず、図１０に示すようにプリント配線基板２Ｂの面２－２において、高周波デバイス１１Ａと導体層４ｂ－１とを含み、周囲に導体層４ａ－１，４ｂ－２がある領域を、樹脂１５でモールドする。このように樹脂１５でモールドしてからプリント配線基板２Ｂの面２－２に金属メッキなどを施してシールド部２１を形成する。これによって、シールド部２１が導体層４ａ－１，４ｂ－２上にも形成されて、シールド部２１と導体層４ａ－１，４ｂ－２とが電気的に接続される。
　高周波回路１Ｆは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂからシールド部２１を通って放熱される。高周波回路１Ｆの内部を信号が伝搬する際に、高周波回路１Ｆの一面が接地電位のシールド部２１に覆われているため、不要な電磁波が、高周波回路１Ｆの外部へ放射されにくくなっている。
　なお、高周波回路１Ｆにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図１１に示すように、高周波回路１Ｆを母基板１６に搭載してもよい。
　母基板１６に設けられた導体層１７ａ，１７ｂは、ビアホール１８によって高周波回路１Ｆに接続される。高周波回路１Ｆの導体層４ｇは、はんだ１３によって母基板１６の導体層１７ｃに接続され、導体層１７ｃは、複数のビアホール１８によって導体層１７ｄ、導体層１７ｅに接続されている。
　高周波デバイス３で発生した熱は、導体層４ｇとはんだ１３を通って母基板１６の導体層１７ｃに伝わり、さらに、導体層１７ｄとこの導体層１７ｄの上下のビアホール１８を通って導体層１７ｅから放熱される。
　すなわち、図１１に示す高周波回路１Ｆでは、導体層４ｇ、はんだ１３、導体層１７ｃ～１７ｅおよびビアホール１８によって放熱用の導体層が構成される。
　また、高周波回路１Ｆは、図６に示した金属ブロック１９を内蔵した母基板１６に搭載してもよい。
　これまで高周波デバイス１１Ａを樹脂１５でモールドしたが、実施の形態６は、実施の形態２で示した構成に適用してもよい。
　すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂが露出するように樹脂１５でモールドして、ミラー面１１ｂとその周囲の樹脂１５の表面を含む面２－２をシールド部２１で被覆する。このようにしても、上記と同様の効果が得られる。
　また、図１２は、高周波デバイス３，１１Ａの端子配置を示す上面図であり、端子配置を視認するために高周波デバイス１１Ａの外形および端子以外を透かして記載している。ここで、文字Ｓが記載された円は信号端子を示しており、文字Ｇが記載された円はグランド端子を示している。
　図１２に示すように、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａにおいて、信号端子の周囲には、グランド端子が配置される。
　グランド端子は、高周波回路１Ｆの使用周波数帯域における高周波信号の漏洩が低減される間隔で配置されている。例えば、使用周波数帯域よりもカットオフ周波数が高くなる間隔で配置される。このように構成することで、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
　なお、図１２では、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａの両方で信号端子の周囲にグランド端子を配置した構成を示したが、端子面３ａおよび端子面１１ａのいずれか一方で信号端子の周囲にグランド端子を配置してもよい。
　また、信号端子の周囲にグランド端子を配置する端子配置を、実施の形態１に係る高周波回路１が備える高周波デバイス３に適用してもよい。このようにしても、上記と同様の効果が得られる。
　以上のように、実施の形態６に係る高周波回路１Ｆは、高周波デバイス１１Ａのミラー面１１ｂと樹脂１５とを被覆して、地導体の導体層４ａ－１，４ｂ－２に電気的に接続されたシールド部２１を備える。
　このように構成することで、実施の形態４で示した効果に加え、シールド部２１により不要な電磁波が高周波回路１Ｆの外部へ放射されにくくなる。
　また、実施の形態６に係る高周波回路１Ｆにおいて、高周波デバイス３の端子面３ａと高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方は、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔で、グランド端子が配置されている。
　このように構成することで、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
実施の形態７．
　図１３は、この発明の実施の形態７に係る高周波回路１Ｇの構成を示す断面図である。図１３において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｇは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２－２が樹脂１５でモールドされている。
　また、高周波回路１Ｇにおける高周波デバイス１１Ａでは、図１３に示すように、接着剤１０ａを用いてミラー面１１ｂに金属プレート２０が接着されている。
　このようにミラー面１１ｂと金属プレート２０とを密着させて固定することで、ミラー面１１ｂと金属プレート２０とが熱的に接続される。
　なお、接着剤１０ａとしては、接着剤１０と同様に、高熱伝導性を有した接着剤であることが望ましい。
　金属プレート２０は、高周波デバイス１１Ａを被覆する樹脂１５から露出し、露出した金属プレート２０およびその周囲の樹脂１５を含む面２－２全体が、シールド部２１Ａによって被覆される。
　すなわち、高周波回路１Ｇにおいて、樹脂１５は、高周波デバイス１１Ａの厚み方向における、金属プレート２０の面と同じ高さまたはそれより低い高さまで設けられる。
　これにより、高周波回路１Ｇは、図８に示した高周波回路１Ｅとほぼ同じ厚さになり、図５に示した高周波回路１Ｃよりも若干薄型な回路となる。
　シールド部２１Ａは、この発明における第２のシールド部を具体化したものであって、導体層４ａ－１，４ｂ－２に接触しながらプリント配線基板２Ｂの面２－２側を被覆している。例えば、シールド部２１Ａは、シールド部２１と同様に、高周波デバイス１１Ａのミラー面１１ｂおよび樹脂１５の表面を金属メッキして形成される。また、導電性の材料を、高周波デバイス１１Ａのミラー面１１ｂと樹脂１５の表面に対して、印刷、噴霧あるいはシーリングして得られる導電性の薄膜を、シールド部２１Ａとしてもよい。
　高周波回路１Ｇは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
　また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから接着剤１０ａ、金属プレート２０およびシールド部２１を通って外部に放熱される。
　さらに、高周波回路１Ｇの内部を信号が伝搬する際、高周波回路１Ｇの一面が接地電位のシールド部２１Ａに覆われているため、不要な電磁波が、高周波回路１Ｇの外部へ放射されにくくなっている。
　なお、高周波回路１Ｇにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５、図６に示した母基板１６に高周波回路１Ｇを搭載してもよい。
　また、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態７は、実施の形態２で示した構成に適用してもよい。
　すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに金属プレート２０を接続して、この金属プレート２０が露出するように樹脂１５でモールドし、その表面上にシールド部２１を設けてもよい。このようにしても上記と同様の効果が得られる。
　さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、高周波回路１Ｇの使用周波数帯域における高周波信号が漏洩しない間隔でグランド端子を配置してもよい。これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
　以上のように、実施の形態７に係る高周波回路１Ｇは、金属プレート２０と樹脂１５とを被覆して、接地電位の導体層４ａ－１，４ｂ－２に電気的に接続されたシールド部２１Ａを備える。この構成を有することで、実施の形態６で示した効果に加え、金属プレート２０という熱抵抗の低い部材が高周波デバイス１１Ａの近くに配置されるため、放熱性が向上する。
実施の形態８．
　図１４は、この発明の実施の形態８に係る高周波回路１Ｈの構成を示す断面図である。図１４において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｈは、プリント配線基板２Ｂ、高周波デバイス３、および高周波デバイス１１Ｂを備えており、高周波デバイス１１Ｂを含むプリント配線基板２Ｂの面２－２が樹脂１５でモールドされている。
　高周波デバイス１１Ｂは、この発明における第２の高周波デバイスを具体化したものであり、デバイス裏面であるミラー面１１ｂには、図１４に示すように、接地電位の導体層２２が設けられている。また、端子面１１ａのグランド端子は、高周波デバイス１１Ｂを厚み方向に貫通するビアホール２３によって導体層２２に電気的に接続されている。
　シールド部２１Ｂは、接地電位の導体層４ａ－１，４ｂ－２に接触しながら、ミラー面１１ｂ上の導体層２２とその周囲に設けられた樹脂１５の表面とを被覆している。
　例えば、シールド部２１Ｂは、高周波デバイス１１Ｂの導体層２２と樹脂１５の表面とを金属メッキして形成される。また、導電性の材料を、高周波デバイス１１Ｂの導体層２２と樹脂１５の表面に印刷、噴霧あるいはシーリングして得られる導電性の薄膜を、シールド部２１Ｂとしてもよい。
　高周波回路１Ｈは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
　また、高周波デバイス１１Ｂで発生した熱は、ミラー面１１ｂから導体層２２およびシールド部２１Ｂを通って外部に放熱される。
　さらに、高周波回路１Ｈの内部を信号が伝搬する際、高周波回路１Ｈの一面全体が接地電位のシールド部２１Ｂに覆われているため、不要な電磁波が、高周波回路１Ｈの外部へ放射されにくくなっている。
　図１５は、高周波回路１Ｈを示す上面図であり、樹脂１５に被覆された高周波デバイス１１Ｂおよび導体層４ｂ－１を破線で示している。
　高周波デバイス１１Ｂでは、図１５に示すように、厚み方向に垂直な平面内に配置された複数のビアホール２３によって端子面１１ａのグランド端子と導体層２２とが電気的に接続されている。
　高周波デバイス１１Ｂを覆うシールド部２１Ｂによって形成された接地電位の空間は、これらのビアホール２３によって電磁的に複数の小空間に分割されている。各小空間内では、共振周波数が高い周波数にシフトして高周波デバイス１１Ｂの発振が抑制される。
　また、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに地導体層を設けてもよい。
　この場合、高周波デバイス１１の端子面１１ａのグランド端子は、高周波デバイス１１を厚み方向に貫通するビアホールによって上記導体層に電気的に接続される。
　このように構成しても、上記と同様の効果が得られる。
　なお、高周波回路１Ｈにおいて、高周波デバイス１１Ｂの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ｂを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５、図６に示した母基板１６に高周波回路１Ｈを搭載してもよい。
　また、高周波デバイス１１Ｂを樹脂１５でモールドする構成を示したが、実施の形態８は、実施の形態２で示した構成に適用してもよい。
　すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに導体層２２を形成し、導体層２２が露出するように樹脂１５でモールドしてから、導体層２２と樹脂１５にシールド部２１Ｂを設けてもよい。このようにしても上記と同様の効果が得られる。
　さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ｂの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔で、グランド端子を配置してもよい。これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
　以上のように、実施の形態８に係る高周波回路１Ｈにおいて、高周波デバイス１１Ｂのミラー面１１ｂには、地導体層の導体層２２が形成される。端子面１１ａのグランド端子は、高周波デバイス１１Ｂを厚み方向に貫通するビアホール２３によって導体層２２に電気的に接続されている。
　このように構成することで、高周波デバイス１１Ｂを被覆するシールド部２１Ｂにより形成された接地電位の空間が、ビアホール２３によって電磁的に小空間に分割される。
　小空間内では共振周波数が高い周波数にシフトすることから、高周波デバイス１１Ｂの発振を抑制することができる。
実施の形態９．
　図１６は、この発明の実施の形態９に係る高周波回路１Ｉの構成を示す断面図である。図１６において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｉは、プリント配線基板２Ｂ、高周波デバイス３、および高周波デバイス１１Ａを備え、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２－２が金属キャップ２４で被覆されている。
　金属キャップ２４は、一部が開口した中空の金属製の部材であり、この開口した部分をプリント配線基板２Ｂの面２－２に対向させて配置される。
　また、金属キャップ２４は、プリント配線基板２Ｂに配置された状態で、地導体の導体層４ａ－１，４ｂ－２に接触している。
　高周波回路１Ｉは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから金属キャップ２４に覆われた中空部分に放熱される。
　さらに、高周波回路１Ｉの内部を信号が伝搬する際、高周波回路１Ｉの一面全体が接地電位の金属キャップ２４に覆われているため、不要な電磁波が、高周波回路１Ｉの外部へ放射されにくくなっている。
　なお、高周波回路１Ｉにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５、図６に示した母基板１６に高周波回路１Ｉを搭載してもよい。
　また、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態９は、実施の形態２で示した構成に適用してもよい。
　すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂに金属キャップ２４を装着してもよい。このようにしても、上記と同様の効果が得られる。
　さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔でグランド端子を配置してもよい。
　これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
　以上のように、実施の形態９に係る高周波回路１Ｉは、プリント配線基板２Ｂの面２－２側を被覆して、地導体の導体層４ａ－１，４ｂ－２に電気的に接続された金属キャップ２４を備える。このように、金属キャップ２４と高周波デバイス１１Ａの実装面との間が中空状態になっているので、誘電損失を軽減することができる。
実施の形態１０．
　図１７はこの発明の実施の形態１０に係る高周波回路１Ｊの構成を示す断面図である。図１７において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｊは、プリント配線基板２Ｃ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２－２が樹脂１５でモールドされている。また、樹脂１５から露出したミラー面１１ｂおよびその周囲の樹脂１５の表面は、シールド部２１によって被覆されている。
　プリント配線基板２Ｃは実施の形態１０に係る高周波回路１Ｊを構成する基板であり、コア層５Ａおよびビルドアップ層６Ｃを備える。
　コア層５Ａとビルドアップ層６Ｃには、導体層４ａ－１，４ｂ－１，４ｂ－２，４ｃ－１～４ｃ－４，４ｄ－１～４ｄ－４，４ｅ－１，４ｅ－２，４ｆ－１，４ｆ－２，４ｇ，４ｇ－１～４ｇ－５，４ｈ～４ｋ，４ｌ－１～４ｌ－５が設けられている。
　コア層５Ａは、この発明における第１の誘電体層を具体化したものであり、導体層４ｃ－１～４ｃ－４，４ｄ－１～４ｄ－４，４ｅ－１，４ｅ－２，４ｆ－１，４ｆ－２で絶縁層５ａを挟むように積層され、層厚方向に貫通された開口部５ｂを有する。
　ビルドアップ層６Ｃは、この発明における第２の誘電体層を具体化したものであって、コア層５Ａの層厚方向に直交する上面に２層積層され、コア層５Ａの層厚方向に直交する下面に１層積層されている。なお、ビルドアップ層６Ｃおよびビアホール８は、例えば、ビルドアップ工法を用いて積層される。
　導体層４ｃ－１～４ｃ－４，４ｅ－１，４ｅ－２は、コア層５Ａの上面側に設けられた導体層であり、導体層４ｄ－１～４ｄ－４，４ｆ－１，４ｆ－２は、コア層５Ａの下面側に設けられた導体層である。導体層４ｇ，４ｇ－１～４ｇ－５は、コア層５Ａの下面側のビルドアップ層６Ｃに設けられた導体層である。
　コア層５Ａの上面から１層目のビルドアップ層６Ｃには、導体層４ａ－１，４ｂ－１，４ｂ－２，４ｈ～４ｋが設けられ、コア層５Ａの上面から２層目のビルドアップ層６Ｃには、導体層４ｌ－１～４ｌ－５が設けられている。
　導体層４ｃ－１～４ｃ－４と導体層４ｄ－１～４ｄ－４とは、コア層５Ａに設けられたビアホール７によって電気的に接続される。導体層４ｄ－１～４ｄ－４と導体層４ｇ－１～４ｇ～３，４ｇとは、ビルドアップ層６Ｃに設けられたビアホール８によって電気的に接続されている。
　同様に、導体層４ｅ－１，４ｅ－２と導体層４ｆ－１，４ｆ－２とが、ビアホール７によって電気的に接続され、導体層４ｆ－１，４ｆ－２と導体層４ｇ－４，４ｇ－５とが、ビアホール８によって電気的に接続されている。
　また、導体層４ｃ－１，４ｃ－２と導体層４ａ－１とは、コア層５Ａの上面から１層目のビルドアップ層６Ｃに設けられたビアホール８によって電気的に接続される。
　同様に、１層目のビアホール８によって導体層４ｃ－３，４ｃ－４と導体層４ｋ，４ｊが電気的に接続され、導体層４ｅ－１，４ｅ－２と導体層４ｂ－１，４ｂ－２とが電気的に接続されている。導体層４ａ－１と導体層４ｌ－１とは、コア層５Ａの上面から２層目のビルドアップ層６Ｃに設けられたビアホール８によって電気的に接続される。
　２層目のビアホール８によって、導体層４ｂ－２と導体層４ｌ－５とが電気的に接続され、導体層４ｈと導体層４ｌ－５とが電気的に接続され、導体層４ｉと導体層４ｌ－４とが電気的に接続される。さらに、２層目のビアホール８によって、導体層４ｊと導体層４ｌ－３とが電気的に接続され、導体層４ｋと導体層４ｌ－２が電気的に接続される。
　高周波デバイス３は、コア層５Ａの開口部５ｂの内部に、端子面３ａを上側にして収容される。このとき、高周波デバイス３のミラー面３ｂは、接着剤１０を用いて導体層４ｇに接着される。なお、接着剤１０は、高熱伝導性を有した接着剤であることが望ましい。
　端子面３ａの信号端子９ａは、１層目のビアホール８によって信号導体の導体層４ｉに電気的に接続され、端子面３ａの信号端子９ｂは、１層目のビアホール８によって信号導体の導体層４ｂ－１に電気的に接続される。端子面３ａのグランド端子９ｃは、１層目のビアホール８によって地導体の導体層４ｈに電気的に接続される。
　コア層５Ａの上面から１層目のビルドアップ層６Ｃにおいて、信号導体層の導体層４ｉの周囲には、地導体の導体層４ｈ，４ｊが配置され、信号導体の導体層４ｂ－１の周囲には、地導体の導体層４ｈ，４ｂ－２が配置されている。
　また、コア層５Ａの上面から２層目のビルドアップ層６Ｃにおいて、信号導体の導体層４ｌ－４の周囲には、地導体の導体層４ｌ－３，４ｌ－５が配置される。
　さらに、コア層５Ａの下面に積層されたビルドアップ層６Ｃにおいて、信号導体の導体層４ｇ－４の周囲には、地導体の導体層４ｇ，４ｇ－５が配置されている。
　次に動作について説明する。
　まず、導体層４ｇ－３に入力された信号は、ビアホール８と導体層４ｄ－３とを通ってコア層５Ａに入力され、ビアホール７、導体層４ｃ－３およびビアホール８を通ってコア層５Ａの上面から１層目のビルドアップ層６Ｃにおける導体層４ｋに入力される。
　上記信号は、ビアホール８を通ってコア層５Ａの上面から２層目のビルドアップ層６Ｃにおける導体層４ｌ－２に入力され、はんだ１３および信号端子１２ｆを通って高周波デバイス１１Ａに入力される。これにより、高周波デバイス１１Ａは上記信号を処理する。このときに高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂからシールド部２１を通って外部に放熱される。
　高周波デバイス１１Ａにより処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｌ－４およびビアホール８を通って導体層４ｉに入力される。
　次に、上記信号は、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は、上記信号を処理する。
　高周波デバイス３によって処理された信号は、信号端子９ｂ、ビアホール８および導体層４ｂ－１、ビアホール８を通ってコア層５Ａに入力される。
　上記信号は、導体層４ｅ－１、ビアホール７および導体層４ｆ－１を通ってコア層５Ａから出力され、ビアホール８を通って導体層４ｇ－４から出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
　さらに、高周波回路１Ｊの内部を信号が伝搬する際、高周波回路１Ｊの一面が接地電位のシールド部２１に覆われているため、不要な電磁波が高周波回路１Ｊの外部へ放射されにくくなっている。
　また、信号導体の導体層４ｂ－１が地導体の導体層４ｈ，４ｌ－５，４ｂ－２，４ｅ－２に囲まれており、信号導体の導体層４ｇ－４が地導体の導体層４ｇ，４ｇ－５に囲まれている。これによって、高周波回路１Ｊの内部にある高周波デバイス間と他の回路間とにおける電磁干渉を低減でき、高周波回路１Ｊの発振を抑制することができる。
　なお、高周波回路１Ｊにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを、異方導電性接着剤でプリント配線基板２Ｃに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５、図６に示した母基板１６に高周波回路１Ｊを搭載してもよい。
　さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔でグランド端子を配置してもよい。
　これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
　なお、コア層５Ａにビルドアップ層６Ｃを２層積層した場合を示したが、３層以上積層した構造であってもよい。
　この構成において、高周波デバイス３の信号端子９ａ，９ｂに電気的に接続される導体層の周囲に地導体層を配置することで、上記と同様の効果を得ることができる。
　以上のように、実施の形態１０に係る高周波回路１Ｊにおいて、ビルドアップ層６ｃがコア層５Ａの上面側に２層積層され、高周波デバイス３の信号端子９ａ，９ｂが、導体層４ｉ，４ｂ－１，４ｌ－４に電気的に接続される。この構成において、信号導体の導体層４ｉ，４ｂ－１の周囲には、地導体の導体層４ｊ，４ｈ，４ｂ－２が配置されて、信号導体の導体層４ｌ－４の周囲には、地導体の導体層４ｌ－３，４ｌ－５が配置されている。
　このように構成することで、実施の形態６で示した効果に加え、高周波回路１Ｊの内部にある高周波デバイス間と他の回路間とにおける電磁干渉を低減することができ、高周波回路１Ｊの発振を抑制することができる。
実施の形態１１．
　図１８はこの発明の実施の形態１１に係る高周波回路１Ｋの構成を示す断面図である。
　図１８において、図１、図２、図４および図１７と同一の構成要素には、同一の符号を付して説明を省略する。高周波回路１Ｋは、プリント配線基板２Ｄ、高周波デバイス３、および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含んだプリント配線基板２Ｄの面２－２が樹脂１５でモールドされている。また、樹脂１５から露出したミラー面１１ｂおよびその周囲の樹脂１５の表面はシールド部２１によって被覆されている。
　プリント配線基板２Ｄは、実施の形態１１に係る高周波回路１Ｋを構成する基板であって、コア層５Ａおよびビルドアップ層６Ｄを備えている。
　さらに、プリント配線基板２Ｄは、導体層４ａ－１，４ｂ－１，４ｂ－２，４ｃ－１～４ｃ－４，４ｄ－１～４ｄ－４，４ｅ－１，４ｅ－２，４ｆ－１，４ｆ－２，４ｇ，４ｇ－１～４ｇ－５，４ｈ～４ｋ，４ｌ－１～４ｌ－５，４ｍ－１～４ｍ－６を備える。
　ビルドアップ層６Ｄは、この発明における第２の誘電体層を具体化したものであって、コア層５Ａの層厚方向に直交する上面に２層積層され、コア層５Ａの層厚方向に直交する下面に２層積層されている。なお、ビルドアップ層６Ｃおよびビアホール８は、例えば、ビルドアップ工法を用いて積層される。このように、ビルドアップ層６Ｄがコア層５Ａの上面と下面とで同じ層数で積層されているので、上下対称の層構成となってプリント配線基板２Ｄの反りを低減することができる。
　導体層４ｍ－１～４ｍ－６は、コア層５Ａの下面側に積層された最下層のビルドアップ層６Ｄに設けられた導体層である。導体層４ｄ－１～４ｄ－３と導体層４ｍ－１～４ｍ－３とは、導体層４ｇ－１～４ｇ－３を挟んで、ビアホール８によって電気的に接続されており、導体層４ｇと導体層４ｍ－４とは、複数のビアホール８によって電気的に接続される。導体層４ｇ－４，４ｇ－５と導体層４ｍ－５，４ｍ－６とは、ビアホール８によって電気的に接続されている。
　導体層４ｍ－４は、一方の面がプリント配線基板２Ｄの外部に面し、他方の面が導体層４ｇに対向する地導体層である。前述したように、導体層４ｍ－４と導体層４ｇとの間には、複数のビアホール８が配置されており、これらのビアホール８が放熱経路となる。
　すなわち、実施の形態１１に係る高周波回路１Ｋでは、ビアホール８で接続された導体層４ｇと導体層４ｍ－４が放熱用の導体層を構成している。
　また、導体層４ｍ－５は信号導体層であり、導体層４ｍ－５の周囲には、図１８に示すように、地導体の導体層４ｍ－４，４ｍ－６が配置されている。
　次に動作について説明する。
　まず、導体層４ｍ－３に入力された信号は、ビアホール８、導体層４ｇ－３およびビアホール８、導体層４ｄ－３を通ってコア層５Ａに入力されて、ビアホール７、導体層４ｃ－３およびビアホール８を通ってビルドアップ層６Ｄにおける導体層４ｋに入力される。
　上記信号は、ビアホール８を通って導体層４ｌ－２に入力され、はんだ１３および信号端子１２ｆを通って高周波デバイス１１Ａに入力される。高周波デバイス１１Ａは、上記信号を処理する。このときに高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂからシールド部２１を通って外部に放熱される。
　高周波デバイス１１Ａにより処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｌ－４およびビアホール８を通って導体層４ｉに入力される。
　次に、上記信号は、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
　高周波デバイス３により処理された信号は、信号端子９ｂおよびビアホール８を通って導体層４ｂ－１に入力され、ビアホール８を通ってコア層５Ａに入力される。
　この後、上記信号は、導体層４ｅ－１、ビアホール７および導体層４ｆ－１を通って、コア層５Ａが出力され、ビアホール８、導体層４ｇ－４、ビアホール８を通って、導体層４ｍ－５から出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから、接着剤１０、導体層４ｇ、ビアホール８および導体層４ｍ－４を通って外部に放熱される。
　さらに、高周波回路１Ｋの内部を信号が伝搬する際、高周波回路１Ｋの一面全体が接地電位のシールド部２１に覆われているため、不要な電磁波が高周波回路１Ｋの外部へ放射されにくくなっている。
　また、信号導体の導体層４ｂ－１が地導体の導体層４ｈ，４ｌ－５，４ｂ－２，４ｅ－２に囲まれている。また、信号導体の導体層４ｇ－４が、地導体の導体層４ｇ，４ｇ－５に囲まれており、信号導体の導体層４ｍ－５が、地導体の導体層４ｍ－４，４ｍ－６に囲まれている。これにより、高周波回路１Ｋの内部にある高周波デバイス間と他の回路間とにおける電磁干渉を低減でき、高周波回路１Ｋの発振を抑制することができる。
　なお、高周波回路１Ｋにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
　また、はんだ１３の代わりに、高周波デバイス１１Ａを、異方導電性接着剤でプリント配線基板２Ｄに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
　さらに、図５、図６に示した母基板１６に高周波回路１Ｋを搭載してもよい。
　さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔で、グランド端子を配置してもよい。これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
　これまでの説明では、コア層５Ａの上下面にビルドアップ層６Ｄを２層積層した場合を示したが、３層以上積層した構造であってもよい。
　すなわち、実施の形態１１に係る高周波回路１Ｋは、ビルドアップ層６Ｄがコア層５Ａの上面と下面とで同じ層数で積層されていればよい。
　また、この構成において、高周波デバイス３の信号端子９ａ，９ｂに電気的に接続される導体層の周囲に地導体層を配置することで、上記と同様の効果を得ることができる。
　以上のように、実施の形態１１に係る高周波回路１Ｋにおいて、ビルドアップ層６Ｄがコア層５Ａの上面と下面とで同じ層数で積層されている。
　このように構成することで、上下対称の層構成となってプリント配線基板２Ｄの反りを低減することができる。
　なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせあるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明に係る高周波回路は、サイズが小型で入出力信号の損失が低減され、高い放熱特性を実現することができるので、例えば、通信機器の送受信部に使用される高周波回路に好適である。
　１，１Ａ～１Ｋ　高周波回路、２，２Ａ～２Ｄ　プリント配線基板、２－１，２－２　面、３，１１，１１Ａ，１１Ｂ　高周波デバイス、３ａ，１１ａ　端子面、３ｂ，１１ｂ　ミラー面、４ａ，４ａ－１，４ｂ，４ｂ－１，４ｂ－２，４ｃ，４ｃ－１～４ｃ－４，４ｄ，４ｄ－１～４ｄ－４，４ｅ，４ｅ－１，４ｅ－２，４ｆ，４ｆ－１，４ｆ－２，４ｇ，４ｇ－１～４ｇ－５，４ｈ～４ｋ，４ｌ－１～４ｌ－５，４ｍ－１～４ｍ－６，２２　導体層、５，５Ａ　コア層、５ａ　絶縁層、５ｂ　開口部、６，６Ａ～６Ｄ　ビルドアップ層、７，８，１８，２３　ビアホール、９ａ，９ｂ，１２ａ，１２ｄ，１２ｆ　信号端子、９ｃ，１２ｂ，１２ｃ，１２ｅ，１２ｇ　グランド端子、１０，１０ａ　接着剤、１３　はんだ、１４　アンダーフィル、１６　母基板、１７ａ～１７ｅ　導体層、１９　金属ブロック、２０　金属プレート、２１，２１Ａ，２１Ｂ　シールド部、２４　金属キャップ。

Claims (12)

  1. 　層厚方向に貫通された開口部を有する第１の誘電体層、前記第１の誘電体層の一方の面と他方の面に積層された第２の誘電体層、および前記第１の誘電体層と前記第２の誘電体層に設けられた複数の導体層を有する基板と、
    　前記開口部の内部に収容され、端子面とは反対側のデバイス裏面が、前記複数の導体層のうち、前記第１の誘電体層の一方の面側から前記開口部に対向している放熱用の導体層に熱的に接続され、端子面の端子が、前記複数の導体層のうち、前記第１の誘電体層の他方の面側に設けられた端子用の導体層に電気的に接続された第１の高周波デバイスと
    を備えたことを特徴とする高周波回路。
  2. 　前記基板における前記第１の誘電体層の他方の面側の表層に端子面を向けて実装された第２の高周波デバイスを備えたことを特徴とする請求項１記載の高周波回路。
  3. 　前記第２の高周波デバイスは樹脂でモールドされていることを特徴とする請求項２記載の高周波回路。
  4. 　前記第２の高周波デバイスにおける端子面とは反対側のデバイス裏面は、前記樹脂から露出していることを特徴とする請求項３記載の高周波回路。
  5. 　前記第２の高周波デバイスにおける端子面とは反対側のデバイス裏面に熱的に接続された金属プレートを備え、
    　前記金属プレートは、前記樹脂から露出していることを特徴とする請求項３記載の高周波回路。
  6. 　前記第２の高周波デバイスのデバイス裏面と前記樹脂とを被覆して、接地電位の導体層に電気的に接続された第１のシールド部を備えたことを特徴とする請求項４記載の高周波回路。
  7. 　前記第１の高周波デバイスの端子面および前記第２の高周波デバイスの端子面のうちの少なくとも一方は、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔でグランド端子が配置されていることを特徴とする請求項２記載の高周波回路。
  8. 　前記樹脂と当該樹脂から露出している前記金属プレートとを被覆して、接地電位の導体層に電気的に接続された第２のシールド部を備えたことを特徴とする請求項５記載の高周波回路。
  9. 　前記第２の高周波デバイスは、端子面とは反対側のデバイス裏面に接地電位の導体層が設けられており、
    　端子面のグランド端子は、前記第２の高周波デバイスを厚み方向に貫通したビアホールによりデバイス裏面に設けられた導体層に電気的に接続されていることを特徴とする請求項２記載の高周波回路。
  10. 　前記第２の高周波デバイスが実装された基板面を被覆して、前記基板に設けられた接地電位の導体層に電気的に接続された金属キャップを備えたことを特徴とする請求項２記載の高周波回路。
  11. 　前記第２の誘電体層は、前記第１の誘電体層の他方の面側に２層以上積層されており、
    　前記第１の高周波デバイスの信号端子のうちの少なくとも一つは、前記第２の誘電体層における信号を伝搬させる導体層に電気的に接続され、
    　前記信号を伝搬させる導体層の周囲には接地電位の導体層が配置されていることを特徴とする請求項１記載の高周波回路。
  12. 　前記第２の誘電体層は、前記第１の誘電体層の一方の面と他方の面とで同じ層数で積層されていることを特徴とする請求項１１記載の高周波回路。
PCT/JP2016/063211 2016-04-27 2016-04-27 高周波回路 WO2017187559A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2016/063211 WO2017187559A1 (ja) 2016-04-27 2016-04-27 高周波回路
EP16900431.4A EP3432353B1 (en) 2016-04-27 2016-04-27 High frequency circuit
JP2016555844A JP6173611B1 (ja) 2016-04-27 2016-04-27 高周波回路
US16/091,467 US10512153B2 (en) 2016-04-27 2016-04-27 High frequency circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/063211 WO2017187559A1 (ja) 2016-04-27 2016-04-27 高周波回路

Publications (1)

Publication Number Publication Date
WO2017187559A1 true WO2017187559A1 (ja) 2017-11-02

Family

ID=59505283

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/063211 WO2017187559A1 (ja) 2016-04-27 2016-04-27 高周波回路

Country Status (4)

Country Link
US (1) US10512153B2 (ja)
EP (1) EP3432353B1 (ja)
JP (1) JP6173611B1 (ja)
WO (1) WO2017187559A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021225116A1 (ja) * 2020-05-07 2021-11-11 住友電気工業株式会社 回路モジュール及び通信装置
JP6972438B1 (ja) * 2020-12-11 2021-11-24 三菱電機株式会社 ３次元実装集積回路
WO2022071009A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022071010A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022107275A1 (ja) * 2020-11-19 2022-05-27 日本電信電話株式会社 集積化電子部品
WO2022185522A1 (ja) * 2021-03-05 2022-09-09 株式会社メイコー 部品内蔵基板、及びその製造方法
WO2022190184A1 (ja) * 2021-03-09 2022-09-15 三菱電機株式会社 半導体モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7051398B2 (ja) 2017-11-30 2022-04-11 三菱重工業株式会社 開閉弁及び蒸気タービンシステム
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US11632860B2 (en) * 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299427A (ja) * 1999-04-13 2000-10-24 Sony Corp 高周波集積回路装置
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP2005026373A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱構造を備えた電子部品
JP2007294828A (ja) * 2006-03-29 2007-11-08 Kyocera Corp 回路モジュール
JP2011187812A (ja) * 2010-03-10 2011-09-22 Mitsubishi Electric Corp 高周波モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992862B2 (ja) 1998-12-25 2007-10-17 富士通株式会社 高周波マルチチップモジュール
CN101401206B (zh) 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2012238797A (ja) 2011-05-13 2012-12-06 Murata Mfg Co Ltd 多層回路モジュール
TWI446464B (zh) 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
JP2011181970A (ja) 2011-06-21 2011-09-15 Renesas Electronics Corp 半導体装置
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2016025143A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299427A (ja) * 1999-04-13 2000-10-24 Sony Corp 高周波集積回路装置
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP2005026373A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱構造を備えた電子部品
JP2007294828A (ja) * 2006-03-29 2007-11-08 Kyocera Corp 回路モジュール
JP2011187812A (ja) * 2010-03-10 2011-09-22 Mitsubishi Electric Corp 高周波モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3432353A4 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021225116A1 (ja) * 2020-05-07 2021-11-11 住友電気工業株式会社 回路モジュール及び通信装置
WO2022071009A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022071010A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022107275A1 (ja) * 2020-11-19 2022-05-27 日本電信電話株式会社 集積化電子部品
JP6972438B1 (ja) * 2020-12-11 2021-11-24 三菱電機株式会社 ３次元実装集積回路
WO2022123785A1 (ja) * 2020-12-11 2022-06-16 三菱電機株式会社 ３次元実装集積回路
WO2022185522A1 (ja) * 2021-03-05 2022-09-09 株式会社メイコー 部品内蔵基板、及びその製造方法
JP7161629B1 (ja) * 2021-03-05 2022-10-26 株式会社メイコー 部品内蔵基板、及びその製造方法
WO2022190184A1 (ja) * 2021-03-09 2022-09-15 三菱電機株式会社 半導体モジュール
JPWO2022190184A1 (ja) * 2021-03-09 2022-09-15
JP7278516B2 (ja) 2021-03-09 2023-05-19 三菱電機株式会社 半導体モジュール
GB2619437A (en) * 2021-03-09 2023-12-06 Mitsubishi Electric Corp Semiconductor module

Also Published As

Publication number Publication date
US10512153B2 (en) 2019-12-17
EP3432353A4 (en) 2019-04-03
US20190159332A1 (en) 2019-05-23
JPWO2017187559A1 (ja) 2018-05-10
EP3432353B1 (en) 2021-09-01
JP6173611B1 (ja) 2017-08-02
EP3432353A1 (en) 2019-01-23

Similar Documents

Publication Publication Date Title
JP6173611B1 (ja) 高周波回路
US10468323B2 (en) High frequency module
JP6821008B2 (ja) マイクロ波デバイス及び空中線
JP7031004B2 (ja) マイクロ波デバイス及び空中線
US6794961B2 (en) High frequency circuit module
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
JP5851439B2 (ja) 高周波半導体用パッケージ
US20220059427A1 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
JP2009038696A (ja) アンテナ付き集積回路パッケージ
JP6139585B2 (ja) 高周波モジュール及びマイクロ波送受信装置
WO2020153068A1 (ja) アンテナモジュール及び通信装置
CN111771276A (zh) 高频模块
JP5577694B2 (ja) 部品内蔵モジュール
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2011029446A (ja) 高周波モジュール及び高周波モジュールの製造方法
JP6910313B2 (ja) 高周波デバイスおよび空中線
JP2011077075A (ja) 発熱性電子素子内蔵のモジュール基板及びその製造方法
JP7098820B2 (ja) 無線通信モジュール
WO2022014066A1 (ja) 無線通信モジュール
JP2006157066A (ja) 高周波パッケージモジュール
JP2005340713A (ja) マルチチップモジュール
JP2010272585A (ja) フリップチップ実装構造
JP2006351952A (ja) 半導体装置
JP2006157067A (ja) 高周波パッケージモジュール
JP2019161480A (ja) アンテナモジュール

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016555844

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2016900431

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2016900431

Country of ref document: EP

Effective date: 20181016

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16900431

Country of ref document: EP

Kind code of ref document: A1