JPWO2017187559A1 - 高周波回路 - Google Patents

高周波回路 Download PDF

Info

Publication number
JPWO2017187559A1
JPWO2017187559A1 JP2016555844A JP2016555844A JPWO2017187559A1 JP WO2017187559 A1 JPWO2017187559 A1 JP WO2017187559A1 JP 2016555844 A JP2016555844 A JP 2016555844A JP 2016555844 A JP2016555844 A JP 2016555844A JP WO2017187559 A1 JPWO2017187559 A1 JP WO2017187559A1
Authority
JP
Japan
Prior art keywords
layer
frequency device
conductor
conductor layer
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016555844A
Other languages
English (en)
Other versions
JP6173611B1 (ja
Inventor
石橋　秀則
秀則 石橋
石田　清
清 石田
英悟 桑田
英悟 桑田
幸宣 垂井
幸宣 垂井
秀浩 吉岡
秀浩 吉岡
裕之 青山
裕之 青山
津留　正臣
正臣 津留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6173611B1 publication Critical patent/JP6173611B1/ja
Publication of JPWO2017187559A1 publication Critical patent/JPWO2017187559A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

プリント配線基板（２）は、導体層（４ａ〜４ｈ）、開口部（５ｂ）を有するコア層（５）およびビルドアップ層（６）を有する。高周波デバイス（３）は、開口部（５ｂ）の内部に収容されて、ミラー面（３ｂ）がコア層（５）の下面側から開口部（５ｂ）に対向した放熱用の導体層（４ｇ）に熱的に接続され、端子面（３ａ）の端子が、コア層（５）の上面側に設けられた導体層に電気的に接続されている。

Description

この発明は、例えば、通信機器に使用される高周波デバイスが搭載された高周波回路に関する。
通信機器などに使用される高周波回路の送受信部は、一般的に、高出力増幅器、低雑音増幅器、ミキサ、発振器を備えて構成される。送受信部として使用される高出力増幅器は発熱量が大きなデバイスであるため、放熱対策が必要となる。
例えば、特許文献１に記載される半導体装置では、発熱量が大きいデバイスの上に板状リードを配置して、この板状リードを介してデバイスを放熱している。
また、従来から、高周波回路の送受信部として小型で入出力信号の損失が低い送受信部を実現するため、デバイス間の配線を短くすることが要求されている。
例えば、特許文献２に記載される多層回路モジュールでは、多層基板の内部層に高周波デバイスを配置して上下に配線を接続することで配線を短くしている。
特開２０１１−１８１９７０号公報 特開２０１２−２３８７９７号公報
しかしながら、特許文献１に記載された半導体装置では、複数のデバイスが基板の平面方向に配置されている。このため、デバイス間の接続部が長くなってサイズも大きくなるという課題があった。また、接続部を構成する配線が長くなるに連れて入出力信号の損失も増加する。
一方、特許文献２に記載された多層回路モジュールは、小型で入出力信号の損失を低減できる構造を有しているが、多層回路モジュールを構成するデバイスの放熱が考慮されていない。このため、複数のデバイスの発熱による性能の劣化が懸念される。
この発明は上記課題を解決するもので、サイズが小型で入出力信号の損失が低減され、高い放熱特性を実現することができる高周波回路を得ることを目的とする。
この発明に係る高周波回路は、基板と、第１の高周波デバイスとを備える。
基板は、層厚方向に貫通された開口部を有する第１の誘電体層、第１の誘電体層の一方の面と他方の面に積層された第２の誘電体層、および第１の誘電体層と第２の誘電体層に設けられた複数の導体層を有する。
第１の高周波デバイスは、開口部の内部に収容され、端子面とは反対側のデバイス裏面が、複数の導体層のうち、第１の誘電体層の一方の面側から開口部に対向している放熱用の導体層に熱的に接続され、端子面の端子が、複数の導体層のうち、第１の誘電体層の他方の面側に設けられた端子用の導体層に電気的に接続されている。
この発明によれば、基板に内蔵された第１の高周波デバイスの端子が、短い配線距離で導体層に接続されているので、サイズが小型な回路を実現でき、入出力信号の損失を低減することができる。さらに、第１の高周波デバイスのデバイス裏面が、放熱用の導体層に熱的に接続されているので、高い放熱特性を実現することができる。
この発明の実施の形態１に係る高周波回路の構成を示す断面図である。 この発明の実施の形態２に係る高周波回路の構成を示す断面図である。 実施の形態２に係る高周波回路の変形例を示す断面図である。 この発明の実施の形態３に係る高周波回路の構成を示す断面図である。 実施の形態３に係る高周波回路の変形例を示す断面図である。 実施の形態３に係る高周波回路の別の変形例を示す断面図である。 この発明の実施の形態４に係る高周波回路の構成を示す断面図である。 この発明の実施の形態５に係る高周波回路の構成を示す断面図である。 この発明の実施の形態６に係る高周波回路の構成を示す断面図である。 実施の形態６に係る高周波回路を示す上面図である。 実施の形態６に係る高周波回路の変形例を示す断面図である。 高周波デバイスの端子配置を示す上面図である。 この発明の実施の形態７に係る高周波回路の構成を示す断面図である。 この発明の実施の形態８に係る高周波回路の構成を示す断面図である。 実施の形態８に係る高周波回路を示す上面図である。 この発明の実施の形態９に係る高周波回路の構成を示す断面図である。 この発明の実施の形態１０に係る高周波回路の構成を示す断面図である。 この発明の実施の形態１１に係る高周波回路の構成を示す断面図である。
以下、この発明をより詳細に説明するため、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る高周波回路１の構成を示す断面図である。高周波回路１は、図１に示すように、プリント配線基板２と高周波デバイス３を備えている。
プリント配線基板２は、高周波回路１を構成する基板であり、導体層４ａ〜４ｈ、コア層５、ビルドアップ層６を備える。導体層４ａ〜４ｈは、コア層５とビルドアップ層６に形成された導体層である。
また、高周波デバイス３は、この発明における第１の高周波デバイスを具体化したものであり、例えば、一方の面が端子面３ａ、他方の面がミラー面３ｂである半導体チップにより実現される。ここで、端子面３ａは高周波デバイス３の端子が配置された面であり、ミラー面３ｂは、端子面３ａとは反対側のデバイス裏面であって端子が配置されていない面である。
導体層４ｇは、この発明における放熱用の導体層を具体化したものであって、例えば、プリント配線基板２の一方の面２−１に設けられて、コア層５の下面側から開口部５ｂに対向する、接地電位の導体層である。
すなわち、導体層４ｇは、プリント配線基板２の最下層となるビルドアップ層６に設けられて、一方の面が外部に面し、他方の面が開口部５ｂに対向した導体層である。
以下、接地電位の導体層を地導体または地導体層と適宜記載し、信号が伝搬される導体層を信号導体または信号導体層と適宜記載する。
なお、放熱用の導体層は、図１に示すように、一方の面がプリント配線基板２の外部に面した導体層４ｇが好ましいが、ビルドアップ層６の内層に設けられた地導体層を用いてもよい。ただし、この場合、放熱用の導体層は、放熱経路となるビアホールを介してプリント配線基板２の外部に面した地導体層と、ビルドアップ層６の内層の上記地導体層とが接続された複数層の構成となる。
また、導体層４ａ，４ｂ，４ｈは、この発明における端子用の導体層を具体化したものであり、プリント配線基板２の他方の面２−２に設けられて、高周波デバイス３の端子と電気的に接続される導体層により実現される。
ここで、導体層４ｈは、プリント配線基板２の他方の面２−２に設けられた地導体層である。導体層４ａ，４ｂは、図１に示すように、プリント配線基板２の他方の面２−２に配置された信号導体層であり、導体層４ａ，４ｂに信号が伝搬される。
なお、導体層４ｃ〜４ｆは、コア層５に配置された地導体層である。
コア層５は、この発明における第１の誘電体層を具体化したものであり、導体層４ｃ〜４ｆで絶縁層５ａを挟むように積層され、層厚方向に貫通された開口部５ｂを有する。
導体層４ｃと導体層４ｄは、コア層５に設けられたビアホール７によって電気的に接続され、導体層４ｄと導体層４ｇは、ビルドアップ層６に設けられたビアホール８によって電気的に接続される。同様に、導体層４ｅと導体層４ｆとが、ビアホール７によって電気的に接続され、導体層４ｆと導体層４ｇとが、ビアホール８によって電気的に接続されている。
ビルドアップ層６は、この発明における第２の誘電体層を具体化したものであり、コア層５の層厚方向に直交する一方の面（下面）と、コア層５の層厚方向に直交する他方の面（上面）とにそれぞれ積層されている。なお、ビルドアップ層６およびビアホール８は、例えば、ビルドアップ工法を用いて積層される。
また、高周波デバイス３は、コア層５の開口部５ｂの内部に、端子面３ａを上側にして収容される。このとき、高周波デバイス３のミラー面３ｂは、接着剤１０を用いて導体層４ｇに接着される。このようにミラー面３ｂと導体層４ｇの表面とを密着させて固定することで、ミラー面３ｂと導体層４ｇとが熱的に接続される。なお、接着剤１０は、高熱伝導性を有した接着剤であることが望ましい。
ミラー面３ｂと導体層４ｇとを熱的に接続する方法としては、接着剤１０を用いる方法以外に、例えば、ミラー面３ｂと導体層４ｇを接触させた状態で高周波デバイス３を樹脂モールドしてもよい。
端子面３ａの信号端子９ａは、ビルドアップ層６のビアホール８によって導体層４ａに電気的に接続され、端子面３ａの信号端子９ｂは、ビアホール８によって導体層４ｂに電気的に接続されている。導体層４ａ，４ｂは、前述したように信号導体層である。
端子面３ａのグランド端子９ｃは、ビアホール８によって導体層４ｈに電気的に接続されている。導体層４ｈは、前述したように地導体層である。
次に動作について説明する。
導体層４ａに入力された信号は、ビアホール８と信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
高周波デバイス３によって処理された信号は、信号端子９ｂとビアホール８とを通って導体層４ｂから出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
以上のように、実施の形態１に係る高周波回路１は、プリント配線基板２および高周波デバイス３を備える。
プリント配線基板２は、導体層４ａ〜４ｈ、層厚方向に貫通された開口部５ｂを有するコア層５およびコア層５の上下両面に積層されたビルドアップ層６を有する。
コア層５の開口部５ｂの内部に収容された高周波デバイス３のミラー面３ｂは、導体層４ａ〜４ｈのうち、コア層５の下面側から開口部５ｂに対向した放熱用の導体層４ｇに熱的に接続される。端子面３ａの端子９ａ〜９ｂは、コア層５の上面側に設けられた端子用の導体層４ａ，４ｂ，４ｈに電気的に接続される。
このように高周波デバイス３がプリント配線基板２に内蔵されるので、高周波回路１が低背化されてサイズが小型な回路を実現することができる。
また、ビルドアップ層６に設けられたビアホール８によって短い配線距離で端子が接続されるので、入出力信号の損失を低減することができる。
さらに、高周波デバイス３のミラー面３ｂが導体層４ｇに熱的に接続されるので、熱伝導性の低い材料が介在する距離が短くなって高い放熱特性を実現することができる。
実施の形態２．
図２は、この発明の実施の形態２に係る高周波回路１Ａの構成を示す断面図である。図２において、図１と同一の構成要素には同一の符号を付して説明を省略する。
高周波回路１Ａは、図２に示すようにプリント配線基板２Ａ、高周波デバイス３および高周波デバイス１１を備えて構成される。プリント配線基板２Ａは、高周波回路１Ａを構成する基板であり、導体層４ａ〜４ｋ、コア層５、ビルドアップ層６Ａを備える。また、導体層４ａ〜４ｋは、コア層５とビルドアップ層６Ａに設けられた導体層である。
高周波デバイス１１は、この発明における第２の高周波デバイスを具体化したものであって、例えば、一方の面が端子面１１ａ、他方の面がミラー面１１ｂである半導体チップにより実現される。端子面１１ａは、高周波デバイス１１の端子が配置された面であり、ミラー面１１ｂは、端子面１１ａとは反対側のデバイス裏面であって端子が配置されていない面である。
導体層４ｇは、実施の形態１で示したように、プリント配線基板２Ａの一方の面２−１に設けられて、コア層５の下面側から開口部５ｂに対向する放熱用の導体層である。
導体層４ｈ，４ｊ，４ｋは、プリント配線基板２Ａの他方の面２−２に設けられた地導体層である。また、高周波回路１Ａでは、導体層４ａ，４ｂ，４ｉが端子用の導体層となる。
ビルドアップ層６Ａは、この発明における第２の誘電体層を具体化したものであって、コア層５の層厚方向に直交する上面と、コア層５の層厚方向に直交する下面とにそれぞれ積層されている。なお、ビルドアップ層６Ａとビアホール８とは、例えば、ビルドアップ工法を用いて積層される。
また、高周波デバイス１１は、プリント配線基板２Ａの他方の面２−２に端子面１１ａを向けて実装される。端子面１１ａの信号端子１２ａは、はんだ１３によって導体層４ａに電気的に接続され、端子面１１ａの信号端子１２ｄは、はんだ１３によって導体層４ｉに電気的に接続されている。なお、導体層４ａ，４ｉは、信号導体層である。
端子面１１ａのグランド端子１２ｂは、はんだ１３によって導体層４ｋに電気的に接続され、グランド端子１２ｃは、はんだ１３によって導体層４ｊに電気的に接続される。
端子面１１ａのグランド端子１２ｅは、はんだ１３によって導体層４ｈに電気的に接続されている。なお、導体層４ｋ，４ｊ，４ｈは、地導体層である。
導体層４ｊおよび導体層４ｋは、ビルドアップ層６Ａのビアホール８によってコア層５の導体層４ｃに電気的に接続される。導体層４ｈは、ビアホール８によって高周波デバイス３のグランド端子９ｃに電気的に接続されている。また、導体層４ｉは、ビアホール８によって信号端子９ａに電気的に接続されている。
次に動作について説明する。
導体層４ａに入力された信号は、はんだ１３と信号端子１２ａを通って高周波デバイス１１に入力される。これにより、高周波デバイス１１は、上記信号を処理する。
高周波デバイス１１によって処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｉ、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
高周波デバイス３によって処理された信号は、信号端子９ｂとビアホール８とを通って導体層４ｂから出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
なお、図２では、高周波デバイス１１をはんだ１３のみでプリント配線基板２Ａに接続した構成を示したが、図３に示す高周波回路１Ｂのように、高周波デバイス１１の下方にアンダーフィル１４を充填して固定してもよい。
また、はんだ１３の代わりに、高周波デバイス１１を異方導電性接着剤でプリント配線基板２Ａに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
以上のように、実施の形態２に係る高周波回路１Ａ，１Ｂは、プリント配線基板２Ａの他方の面２−２に端子面１１ａを向けて実装された高周波デバイス１１を備える。
図２に示すように、高周波デバイス１１は高周波デバイス３の上方に配置されるため、高周波デバイス３と高周波デバイス１１との間の配線距離が短くなり、入出力信号の損失を低減することができる。
また、高周波デバイス３がプリント配線基板２Ａに内蔵されるので、複数の高周波デバイスを用いても小型な回路を実現できる。
さらに実施の形態１と同様に、高周波デバイス３のミラー面３ｂが放熱用の導体層４ｇに熱的に接続されるので、熱伝導性の低い材料が介在する距離が短くなって高い放熱特性を実現できる。
実施の形態３．
図４は、この発明の実施の形態３に係る高周波回路１Ｃの構成を示す断面図である。
図４において、図１および図２と同一の構成要素には、同一の符号を付して説明を省略する。高周波回路１Ｃは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備え、図４に示すように、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２−２が樹脂１５でモールドされている。
ここで、プリント配線基板２Ｂは、導体層４ａ−１，４ｂ−１，４ｂ−２，４ｃ−１〜４ｃ−４，４ｄ−１〜４ｄ−４，４ｅ−１，４ｅ−２，４ｆ−１，４ｆ−２，４ｇ，４ｇ−１〜４ｇ−５，４ｈ〜４ｋ、コア層５Ａ、ビルドアップ層６Ｂを備えている。
導体層４ａ−１，４ｂ−１，４ｂ−２，４ｃ−１〜４ｃ−４，４ｄ−１〜４ｄ−４，４ｅ−１，４ｅ−２，４ｆ−１，４ｆ−２，４ｇ，４ｇ−１〜４ｇ−５，４ｈ〜４ｋは、コア層５Ａとビルドアップ層６Ｂに設けられた導体層である。
導体層４ｇは、実施の形態１で示したように、プリント配線基板２Ｂの面２−１に設けられた放熱用の導体層である。また、導体層４ａ−１，４ｂ−２，４ｃ−１，４ｃ−２，４ｃ−４，４ｄ−１，４ｄ−２，４ｄ−４，４ｅ−２，４ｆ−２，４ｇ，４ｇ−１，４ｇ−２，４ｇ−５，４ｈ，４ｊは地導体層である。導体層４ｃ−３，４ｄ−３，４ｇ−３，４ｇ−４，４ｉ，４ｂ−１，４ｅ−１，４ｆ−１，４ｋは信号導体層である。
導体層４ｃ−１〜４ｃ−４と導体層４ｄ−１〜４ｄ−４とは、コア層５Ａに設けられたビアホール７によって電気的に接続されており、導体層４ｄ−４と導体層４ｇは、ビルドアップ層６Ｂに設けられたビアホール８によって電気的に接続されている。
同様に、導体層４ｅ−１，４ｅ−２と導体層４ｆ−１，４ｆ−２とが、ビアホール７によって電気的に接続され、導体層４ｆ−１，４ｆ−２と導体層４ｇ−４，４ｇ−５とが、ビアホール８によって電気的に接続されている。
コア層５Ａは、この発明における第１の誘電体層を具体化したものであり、導体層４ｃ−１〜４ｃ−４，４ｄ−１〜４ｄ−４，４ｅ−１，４ｅ−２，４ｆ−１，４ｆ−２で絶縁層５ａを挟むように積層され、層厚方向に貫通された開口部５ｂを有する。
ビルドアップ層６Ｂは、この発明における第２の誘電体層を具体化したものであって、コア層５Ａの層厚方向に直交する上面と、コア層５Ａの層厚方向に直交する下面とにそれぞれ積層されている。
なお、ビルドアップ層６Ｂおよびビアホール８は、例えば、ビルドアップ工法を用いて積層される。
高周波デバイス１１Ａは、この発明における第２の高周波デバイスを具体化したものであり、プリント配線基板２Ｂの面２−２に端子面１１ａを向けて実装される。
端子面１１ａの信号端子１２ｆは、はんだ１３によって信号導体の導体層４ｋに電気的に接続され、端子面１１ａの信号端子１２ｄは、はんだ１３によって信号導体の導体層４ｉに電気的に接続されている。
端子面１１ａのグランド端子１２ｇは、はんだ１３によって地導体の導体層４ａ−１に電気的に接続され、グランド端子１２ｃは、はんだ１３によって地導体の導体層４ｊに電気的に接続されている。さらに、端子面１１ａのグランド端子１２ｅは、はんだ１３によって地導体の導体層４ｈに電気的に接続されている。
次に動作について説明する。
導体層４ｇ−３に入力された信号は、ビアホール８と導体層４ｄ−３を通ってコア層５Ａに入力され、ビアホール７、導体層４ｃ−３、ビアホール８、導体層４ｋ、はんだ１３および信号端子１２ｆを通って高周波デバイス１１Ａに入力される。これにより、高周波デバイス１１Ａは、上記信号を処理する。
高周波デバイス１１Ａによって処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｉ、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
高周波デバイス３により処理された信号は、信号端子９ｂ、ビアホール８、導体層４ｂ−１、ビアホール８、導体層４ｅ−１を通ってコア層５Ａに入力され、ビアホール７、導体層４ｆ−１、ビアホール８を通って導体層４ｇ−４から出力される。
このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
なお、高周波回路１Ｃにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５に示すように、高周波回路１Ｃは母基板１６に搭載してもよい。
図５において、母基板１６に設けられた導体層１７ａ，１７ｂは、信号導体層であり、ビアホール１８によって高周波回路１Ｃに接続される。
また、母基板１６に設けられた導体層１７ｃ，１７ｄ，１７ｅは、地導体層であり、母基板１６を層厚方向に貫通する複数のビアホール１８によって互いに接続されている。
これらのビアホール１８が放熱経路となる。
高周波デバイス３で発生した熱は、導体層４ｇとはんだ１３を通って母基板１６の導体層１７ｃに伝わり、さらに、導体層１７ｄとこの導体層１７ｄの上下のビアホール１８を通って導体層１７ｅから放熱される。すなわち、図５に示す高周波回路１Ｃでは、導体層４ｇ、はんだ１３、導体層１７ｃ〜１７ｅおよびビアホール１８によって放熱用の導体層が構成される。
また、図６に示すように、母基板１６における、導体層１７ｃと導体層１７ｅとの間に金属ブロック１９を配置してもよい。この構成では、金属ブロック１９が導体層１７ｃと導体層１７ｅとに接触しており、高周波デバイス３で発生した熱は、導体層１７ｃと金属ブロック１９を通って導体層１７ｅから放熱される。
すなわち、図６に示す高周波回路１Ｃでは、導体層４ｇ、はんだ１３、導体層１７ｃ、金属ブロック１９および導体層１７ｅによって放熱用の導体層が構成される。
なお、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態３は、実施の形態２で示した構成に適用してもよい。
すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１を樹脂１５でモールドしてもよい。このようにしても、上記と同様の効果が得られる。
以上のように、実施の形態３に係る高周波回路１Ｃにおいて、高周波デバイス１１Ａが樹脂１５でモールドされている。このように構成することで、実施の形態２で示した効果に加え、樹脂１５によるモールドで実装の信頼性が向上する。
また、高周波回路１Ｃは、プリント配線基板２Ｂの面２−１側に信号を通す構造であるので、表面実装用のパッケージとして使用することが可能である。
実施の形態４．
図７は、この発明の実施の形態４に係る高周波回路１Ｄの構成を示す断面図である。
図７において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｄは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２−２が樹脂１５でモールドされている。
また、高周波回路１Ｄにおける高周波デバイス１１Ａでは、図７に示すように樹脂１５からミラー面１１ｂが露出している。すなわち、高周波回路１Ｄにおいて、樹脂１５は、高周波デバイス１１Ａの厚み方向におけるミラー面１１ｂと同じ高さまたはそれより低い高さまで設けられる。これにより、高周波回路１Ｄは、図５に示した高周波回路１Ｃよりも薄型な回路となっている。
高周波回路１Ｄは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂと接着剤１０を通って導体層４ｇから外部に放熱される。高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから外部に放熱される。
なお、高周波回路１Ｄにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５、図６に示した母基板１６に高周波回路１Ｄを搭載してもよい。
また、高周波デバイス１１Ａを樹脂１５でモールドした構成を示したが、実施の形態４は、実施の形態２で示した構成に適用してもよい。すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂが露出するように樹脂１５でモールドしてもよい。
以上のように、実施の形態４に係る高周波回路１Ｄにおいて、高周波デバイス１１Ａのミラー面１１ｂが樹脂１５から露出している。
このように構成することで、実施の形態３で示した効果に加え、薄型の回路を実現することできる。また、高周波デバイス１１Ａで発生した熱が外部に露出したミラー面１１ｂから放熱されるため、放熱性が向上する。
実施の形態５．
図８は、この発明の実施の形態５に係る高周波回路１Ｅの構成を示す断面図である。
図８において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｅは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２−２が樹脂１５でモールドされている。
また、高周波回路１Ｅにおける高周波デバイス１１Ａでは、図８に示すように、接着剤１０ａを用いてミラー面１１ｂに金属プレート２０が接続されている。接着剤１０ａは、接着剤１０と同様に、高熱伝導性を有した接着剤であることが望ましい。
金属プレート２０は、樹脂１５から外部に露出している。すなわち、高周波回路１Ｅにおいて、樹脂１５は、高周波デバイス１１Ａの厚み方向における、金属プレート２０の面と同じ高さまたはそれより低い高さまで設けられる。これによって、高周波回路１Ｅは、高周波回路１Ｄとほぼ同じ厚さになり、図５に示した高周波回路１Ｃよりも薄型な回路となる。
高周波回路１Ｅは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから接着剤１０ａおよび金属プレート２０を通って外部に放熱される。
なお、高周波回路１Ｅにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５、図６に示したように、高周波回路１Ｅを母基板１６に搭載してもよい。
また、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態５は、実施の形態２で示した構成に適用してもよい。
すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに金属プレート２０を接続して、この金属プレート２０が露出するように樹脂１５でモールドしてもよい。このようにしても、上記と同様の効果が得られる。
以上のように、実施の形態５に係る高周波回路１Ｅは、高周波デバイス１１Ａのミラー面１１ｂに接続された金属プレート２０を備え、金属プレート２０は、樹脂１５から露出している。このように構成することで、実施の形態３で示した効果に加え、薄型の回路を実現することできる。また、高周波デバイス１１Ａで発生した熱が金属プレート２０から放熱されるため、放熱性が向上する。
実施の形態６．
図９は、この発明の実施の形態６に係る高周波回路１Ｆの構成を示す断面図である。
図９において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｆは、プリント配線基板２Ｂ、高周波デバイス３、高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２−２が樹脂１５でモールドされている。ただし、高周波回路１Ｆにおける高周波デバイス１１Ａのミラー面１１ｂ側には、図９に示すようにシールド部２１が設けられている。
シールド部２１は、この発明における第１のシールド部を具体化したものであり、高周波デバイス１１Ａのミラー面１１ｂとその周囲に設けられた樹脂１５の表面とを被覆している。例えば、シールド部２１は、ミラー面１１ｂと樹脂１５の表面とを金属メッキして形成される。また、導電性の材料を、ミラー面１１ｂおよび樹脂１５の表面に印刷、噴霧あるいはシーリングして得られる導電性の薄膜を、シールド部２１としてもよい。
また、シールド部２１はプリント配線基板２Ｂの地導体層に電気的に接続されている。
例えば、図９に示すように、シールド部２１は、地導体の導体層４ａ−１，４ｂ−２に接触しながらプリント配線基板２Ｂの面２−２側を被覆している。
地導体層に電気的に接続した状態でシールド部２１を形成する方法について説明する。
図１０は、高周波回路１Ｆを示す上面図であり、樹脂１５に被覆された高周波デバイス１１Ａと導体層４ｂ−１とを破線で示している。
まず、図１０に示すようにプリント配線基板２Ｂの面２−２において、高周波デバイス１１Ａと導体層４ｂ−１とを含み、周囲に導体層４ａ−１，４ｂ−２がある領域を、樹脂１５でモールドする。このように樹脂１５でモールドしてからプリント配線基板２Ｂの面２−２に金属メッキなどを施してシールド部２１を形成する。これによって、シールド部２１が導体層４ａ−１，４ｂ−２上にも形成されて、シールド部２１と導体層４ａ−１，４ｂ−２とが電気的に接続される。
高周波回路１Ｆは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂからシールド部２１を通って放熱される。高周波回路１Ｆの内部を信号が伝搬する際に、高周波回路１Ｆの一面が接地電位のシールド部２１に覆われているため、不要な電磁波が、高周波回路１Ｆの外部へ放射されにくくなっている。
なお、高周波回路１Ｆにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図１１に示すように、高周波回路１Ｆを母基板１６に搭載してもよい。
母基板１６に設けられた導体層１７ａ，１７ｂは、ビアホール１８によって高周波回路１Ｆに接続される。高周波回路１Ｆの導体層４ｇは、はんだ１３によって母基板１６の導体層１７ｃに接続され、導体層１７ｃは、複数のビアホール１８によって導体層１７ｄ、導体層１７ｅに接続されている。
高周波デバイス３で発生した熱は、導体層４ｇとはんだ１３を通って母基板１６の導体層１７ｃに伝わり、さらに、導体層１７ｄとこの導体層１７ｄの上下のビアホール１８を通って導体層１７ｅから放熱される。
すなわち、図１１に示す高周波回路１Ｆでは、導体層４ｇ、はんだ１３、導体層１７ｃ〜１７ｅおよびビアホール１８によって放熱用の導体層が構成される。
また、高周波回路１Ｆは、図６に示した金属ブロック１９を内蔵した母基板１６に搭載してもよい。
これまで高周波デバイス１１Ａを樹脂１５でモールドしたが、実施の形態６は、実施の形態２で示した構成に適用してもよい。
すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂが露出するように樹脂１５でモールドして、ミラー面１１ｂとその周囲の樹脂１５の表面を含む面２−２をシールド部２１で被覆する。このようにしても、上記と同様の効果が得られる。
また、図１２は、高周波デバイス３，１１Ａの端子配置を示す上面図であり、端子配置を視認するために高周波デバイス１１Ａの外形および端子以外を透かして記載している。ここで、文字Ｓが記載された円は信号端子を示しており、文字Ｇが記載された円はグランド端子を示している。
図１２に示すように、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａにおいて、信号端子の周囲には、グランド端子が配置される。
グランド端子は、高周波回路１Ｆの使用周波数帯域における高周波信号の漏洩が低減される間隔で配置されている。例えば、使用周波数帯域よりもカットオフ周波数が高くなる間隔で配置される。このように構成することで、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
なお、図１２では、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａの両方で信号端子の周囲にグランド端子を配置した構成を示したが、端子面３ａおよび端子面１１ａのいずれか一方で信号端子の周囲にグランド端子を配置してもよい。
また、信号端子の周囲にグランド端子を配置する端子配置を、実施の形態１に係る高周波回路１が備える高周波デバイス３に適用してもよい。このようにしても、上記と同様の効果が得られる。
以上のように、実施の形態６に係る高周波回路１Ｆは、高周波デバイス１１Ａのミラー面１１ｂと樹脂１５とを被覆して、地導体の導体層４ａ−１，４ｂ−２に電気的に接続されたシールド部２１を備える。
このように構成することで、実施の形態４で示した効果に加え、シールド部２１により不要な電磁波が高周波回路１Ｆの外部へ放射されにくくなる。
また、実施の形態６に係る高周波回路１Ｆにおいて、高周波デバイス３の端子面３ａと高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方は、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔で、グランド端子が配置されている。
このように構成することで、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
実施の形態７．
図１３は、この発明の実施の形態７に係る高周波回路１Ｇの構成を示す断面図である。図１３において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｇは、プリント配線基板２Ｂ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２−２が樹脂１５でモールドされている。
また、高周波回路１Ｇにおける高周波デバイス１１Ａでは、図１３に示すように、接着剤１０ａを用いてミラー面１１ｂに金属プレート２０が接着されている。
このようにミラー面１１ｂと金属プレート２０とを密着させて固定することで、ミラー面１１ｂと金属プレート２０とが熱的に接続される。
なお、接着剤１０ａとしては、接着剤１０と同様に、高熱伝導性を有した接着剤であることが望ましい。
金属プレート２０は、高周波デバイス１１Ａを被覆する樹脂１５から露出し、露出した金属プレート２０およびその周囲の樹脂１５を含む面２−２全体が、シールド部２１Ａによって被覆される。
すなわち、高周波回路１Ｇにおいて、樹脂１５は、高周波デバイス１１Ａの厚み方向における、金属プレート２０の面と同じ高さまたはそれより低い高さまで設けられる。
これにより、高周波回路１Ｇは、図８に示した高周波回路１Ｅとほぼ同じ厚さになり、図５に示した高周波回路１Ｃよりも若干薄型な回路となる。
シールド部２１Ａは、この発明における第２のシールド部を具体化したものであって、導体層４ａ−１，４ｂ−２に接触しながらプリント配線基板２Ｂの面２−２側を被覆している。例えば、シールド部２１Ａは、シールド部２１と同様に、高周波デバイス１１Ａのミラー面１１ｂおよび樹脂１５の表面を金属メッキして形成される。また、導電性の材料を、高周波デバイス１１Ａのミラー面１１ｂと樹脂１５の表面に対して、印刷、噴霧あるいはシーリングして得られる導電性の薄膜を、シールド部２１Ａとしてもよい。
高周波回路１Ｇは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから接着剤１０ａ、金属プレート２０およびシールド部２１を通って外部に放熱される。
さらに、高周波回路１Ｇの内部を信号が伝搬する際、高周波回路１Ｇの一面が接地電位のシールド部２１Ａに覆われているため、不要な電磁波が、高周波回路１Ｇの外部へ放射されにくくなっている。
なお、高周波回路１Ｇにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５、図６に示した母基板１６に高周波回路１Ｇを搭載してもよい。
また、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態７は、実施の形態２で示した構成に適用してもよい。
すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに金属プレート２０を接続して、この金属プレート２０が露出するように樹脂１５でモールドし、その表面上にシールド部２１を設けてもよい。このようにしても上記と同様の効果が得られる。
さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、高周波回路１Ｇの使用周波数帯域における高周波信号が漏洩しない間隔でグランド端子を配置してもよい。これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
以上のように、実施の形態７に係る高周波回路１Ｇは、金属プレート２０と樹脂１５とを被覆して、接地電位の導体層４ａ−１，４ｂ−２に電気的に接続されたシールド部２１Ａを備える。この構成を有することで、実施の形態６で示した効果に加え、金属プレート２０という熱抵抗の低い部材が高周波デバイス１１Ａの近くに配置されるため、放熱性が向上する。
実施の形態８．
図１４は、この発明の実施の形態８に係る高周波回路１Ｈの構成を示す断面図である。図１４において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｈは、プリント配線基板２Ｂ、高周波デバイス３、および高周波デバイス１１Ｂを備えており、高周波デバイス１１Ｂを含むプリント配線基板２Ｂの面２−２が樹脂１５でモールドされている。
高周波デバイス１１Ｂは、この発明における第２の高周波デバイスを具体化したものであり、デバイス裏面であるミラー面１１ｂには、図１４に示すように、接地電位の導体層２２が設けられている。また、端子面１１ａのグランド端子は、高周波デバイス１１Ｂを厚み方向に貫通するビアホール２３によって導体層２２に電気的に接続されている。
シールド部２１Ｂは、接地電位の導体層４ａ−１，４ｂ−２に接触しながら、ミラー面１１ｂ上の導体層２２とその周囲に設けられた樹脂１５の表面とを被覆している。
例えば、シールド部２１Ｂは、高周波デバイス１１Ｂの導体層２２と樹脂１５の表面とを金属メッキして形成される。また、導電性の材料を、高周波デバイス１１Ｂの導体層２２と樹脂１５の表面に印刷、噴霧あるいはシーリングして得られる導電性の薄膜を、シールド部２１Ｂとしてもよい。
高周波回路１Ｈは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
また、高周波デバイス１１Ｂで発生した熱は、ミラー面１１ｂから導体層２２およびシールド部２１Ｂを通って外部に放熱される。
さらに、高周波回路１Ｈの内部を信号が伝搬する際、高周波回路１Ｈの一面全体が接地電位のシールド部２１Ｂに覆われているため、不要な電磁波が、高周波回路１Ｈの外部へ放射されにくくなっている。
図１５は、高周波回路１Ｈを示す上面図であり、樹脂１５に被覆された高周波デバイス１１Ｂおよび導体層４ｂ−１を破線で示している。
高周波デバイス１１Ｂでは、図１５に示すように、厚み方向に垂直な平面内に配置された複数のビアホール２３によって端子面１１ａのグランド端子と導体層２２とが電気的に接続されている。
高周波デバイス１１Ｂを覆うシールド部２１Ｂによって形成された接地電位の空間は、これらのビアホール２３によって電磁的に複数の小空間に分割されている。各小空間内では、共振周波数が高い周波数にシフトして高周波デバイス１１Ｂの発振が抑制される。
また、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに地導体層を設けてもよい。
この場合、高周波デバイス１１の端子面１１ａのグランド端子は、高周波デバイス１１を厚み方向に貫通するビアホールによって上記導体層に電気的に接続される。
このように構成しても、上記と同様の効果が得られる。
なお、高周波回路１Ｈにおいて、高周波デバイス１１Ｂの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ｂを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５、図６に示した母基板１６に高周波回路１Ｈを搭載してもよい。
また、高周波デバイス１１Ｂを樹脂１５でモールドする構成を示したが、実施の形態８は、実施の形態２で示した構成に適用してもよい。
すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂにおいて、高周波デバイス１１のミラー面１１ｂに導体層２２を形成し、導体層２２が露出するように樹脂１５でモールドしてから、導体層２２と樹脂１５にシールド部２１Ｂを設けてもよい。このようにしても上記と同様の効果が得られる。
さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ｂの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔で、グランド端子を配置してもよい。これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
以上のように、実施の形態８に係る高周波回路１Ｈにおいて、高周波デバイス１１Ｂのミラー面１１ｂには、地導体層の導体層２２が形成される。端子面１１ａのグランド端子は、高周波デバイス１１Ｂを厚み方向に貫通するビアホール２３によって導体層２２に電気的に接続されている。
このように構成することで、高周波デバイス１１Ｂを被覆するシールド部２１Ｂにより形成された接地電位の空間が、ビアホール２３によって電磁的に小空間に分割される。
小空間内では共振周波数が高い周波数にシフトすることから、高周波デバイス１１Ｂの発振を抑制することができる。
実施の形態９．
図１６は、この発明の実施の形態９に係る高周波回路１Ｉの構成を示す断面図である。図１６において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｉは、プリント配線基板２Ｂ、高周波デバイス３、および高周波デバイス１１Ａを備え、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２−２が金属キャップ２４で被覆されている。
金属キャップ２４は、一部が開口した中空の金属製の部材であり、この開口した部分をプリント配線基板２Ｂの面２−２に対向させて配置される。
また、金属キャップ２４は、プリント配線基板２Ｂに配置された状態で、地導体の導体層４ａ−１，４ｂ−２に接触している。
高周波回路１Ｉは、実施の形態３で示した高周波回路１Ｃと同様に動作する。この動作において、高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。また、高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂから金属キャップ２４に覆われた中空部分に放熱される。
さらに、高周波回路１Ｉの内部を信号が伝搬する際、高周波回路１Ｉの一面全体が接地電位の金属キャップ２４に覆われているため、不要な電磁波が、高周波回路１Ｉの外部へ放射されにくくなっている。
なお、高周波回路１Ｉにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを異方導電性接着剤でプリント配線基板２Ｂに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５、図６に示した母基板１６に高周波回路１Ｉを搭載してもよい。
また、高周波デバイス１１Ａを樹脂１５でモールドする構成を示したが、実施の形態９は、実施の形態２で示した構成に適用してもよい。
すなわち、実施の形態２に係る高周波回路１Ａ，１Ｂに金属キャップ２４を装着してもよい。このようにしても、上記と同様の効果が得られる。
さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔でグランド端子を配置してもよい。
これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
以上のように、実施の形態９に係る高周波回路１Ｉは、プリント配線基板２Ｂの面２−２側を被覆して、地導体の導体層４ａ−１，４ｂ−２に電気的に接続された金属キャップ２４を備える。このように、金属キャップ２４と高周波デバイス１１Ａの実装面との間が中空状態になっているので、誘電損失を軽減することができる。
実施の形態１０．
図１７はこの発明の実施の形態１０に係る高周波回路１Ｊの構成を示す断面図である。図１７において、図１、図２および図４と同一の構成要素には同一の符号を付して説明を省略する。高周波回路１Ｊは、プリント配線基板２Ｃ、高周波デバイス３および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含むプリント配線基板２Ｂの面２−２が樹脂１５でモールドされている。また、樹脂１５から露出したミラー面１１ｂおよびその周囲の樹脂１５の表面は、シールド部２１によって被覆されている。
プリント配線基板２Ｃは実施の形態１０に係る高周波回路１Ｊを構成する基板であり、コア層５Ａおよびビルドアップ層６Ｃを備える。
コア層５Ａとビルドアップ層６Ｃには、導体層４ａ−１，４ｂ−１，４ｂ−２，４ｃ−１〜４ｃ−４，４ｄ−１〜４ｄ−４，４ｅ−１，４ｅ−２，４ｆ−１，４ｆ−２，４ｇ，４ｇ−１〜４ｇ−５，４ｈ〜４ｋ，４ｌ−１〜４ｌ−５が設けられている。
コア層５Ａは、この発明における第１の誘電体層を具体化したものであり、導体層４ｃ−１〜４ｃ−４，４ｄ−１〜４ｄ−４，４ｅ−１，４ｅ−２，４ｆ−１，４ｆ−２で絶縁層５ａを挟むように積層され、層厚方向に貫通された開口部５ｂを有する。
ビルドアップ層６Ｃは、この発明における第２の誘電体層を具体化したものであって、コア層５Ａの層厚方向に直交する上面に２層積層され、コア層５Ａの層厚方向に直交する下面に１層積層されている。なお、ビルドアップ層６Ｃおよびビアホール８は、例えば、ビルドアップ工法を用いて積層される。
導体層４ｃ−１〜４ｃ−４，４ｅ−１，４ｅ−２は、コア層５Ａの上面側に設けられた導体層であり、導体層４ｄ−１〜４ｄ−４，４ｆ−１，４ｆ−２は、コア層５Ａの下面側に設けられた導体層である。導体層４ｇ，４ｇ−１〜４ｇ−５は、コア層５Ａの下面側のビルドアップ層６Ｃに設けられた導体層である。
コア層５Ａの上面から１層目のビルドアップ層６Ｃには、導体層４ａ−１，４ｂ−１，４ｂ−２，４ｈ〜４ｋが設けられ、コア層５Ａの上面から２層目のビルドアップ層６Ｃには、導体層４ｌ−１〜４ｌ−５が設けられている。
導体層４ｃ−１〜４ｃ−４と導体層４ｄ−１〜４ｄ−４とは、コア層５Ａに設けられたビアホール７によって電気的に接続される。導体層４ｄ−１〜４ｄ−４と導体層４ｇ−１〜４ｇ〜３，４ｇとは、ビルドアップ層６Ｃに設けられたビアホール８によって電気的に接続されている。
同様に、導体層４ｅ−１，４ｅ−２と導体層４ｆ−１，４ｆ−２とが、ビアホール７によって電気的に接続され、導体層４ｆ−１，４ｆ−２と導体層４ｇ−４，４ｇ−５とが、ビアホール８によって電気的に接続されている。
また、導体層４ｃ−１，４ｃ−２と導体層４ａ−１とは、コア層５Ａの上面から１層目のビルドアップ層６Ｃに設けられたビアホール８によって電気的に接続される。
同様に、１層目のビアホール８によって導体層４ｃ−３，４ｃ−４と導体層４ｋ，４ｊが電気的に接続され、導体層４ｅ−１，４ｅ−２と導体層４ｂ−１，４ｂ−２とが電気的に接続されている。導体層４ａ−１と導体層４ｌ−１とは、コア層５Ａの上面から２層目のビルドアップ層６Ｃに設けられたビアホール８によって電気的に接続される。
２層目のビアホール８によって、導体層４ｂ−２と導体層４ｌ−５とが電気的に接続され、導体層４ｈと導体層４ｌ−５とが電気的に接続され、導体層４ｉと導体層４ｌ−４とが電気的に接続される。さらに、２層目のビアホール８によって、導体層４ｊと導体層４ｌ−３とが電気的に接続され、導体層４ｋと導体層４ｌ−２が電気的に接続される。
高周波デバイス３は、コア層５Ａの開口部５ｂの内部に、端子面３ａを上側にして収容される。このとき、高周波デバイス３のミラー面３ｂは、接着剤１０を用いて導体層４ｇに接着される。なお、接着剤１０は、高熱伝導性を有した接着剤であることが望ましい。
端子面３ａの信号端子９ａは、１層目のビアホール８によって信号導体の導体層４ｉに電気的に接続され、端子面３ａの信号端子９ｂは、１層目のビアホール８によって信号導体の導体層４ｂ−１に電気的に接続される。端子面３ａのグランド端子９ｃは、１層目のビアホール８によって地導体の導体層４ｈに電気的に接続される。
コア層５Ａの上面から１層目のビルドアップ層６Ｃにおいて、信号導体層の導体層４ｉの周囲には、地導体の導体層４ｈ，４ｊが配置され、信号導体の導体層４ｂ−１の周囲には、地導体の導体層４ｈ，４ｂ−２が配置されている。
また、コア層５Ａの上面から２層目のビルドアップ層６Ｃにおいて、信号導体の導体層４ｌ−４の周囲には、地導体の導体層４ｌ−３，４ｌ−５が配置される。
さらに、コア層５Ａの下面に積層されたビルドアップ層６Ｃにおいて、信号導体の導体層４ｇ−４の周囲には、地導体の導体層４ｇ，４ｇ−５が配置されている。
次に動作について説明する。
まず、導体層４ｇ−３に入力された信号は、ビアホール８と導体層４ｄ−３とを通ってコア層５Ａに入力され、ビアホール７、導体層４ｃ−３およびビアホール８を通ってコア層５Ａの上面から１層目のビルドアップ層６Ｃにおける導体層４ｋに入力される。
上記信号は、ビアホール８を通ってコア層５Ａの上面から２層目のビルドアップ層６Ｃにおける導体層４ｌ−２に入力され、はんだ１３および信号端子１２ｆを通って高周波デバイス１１Ａに入力される。これにより、高周波デバイス１１Ａは上記信号を処理する。このときに高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂからシールド部２１を通って外部に放熱される。
高周波デバイス１１Ａにより処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｌ−４およびビアホール８を通って導体層４ｉに入力される。
次に、上記信号は、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は、上記信号を処理する。
高周波デバイス３によって処理された信号は、信号端子９ｂ、ビアホール８および導体層４ｂ−１、ビアホール８を通ってコア層５Ａに入力される。
上記信号は、導体層４ｅ−１、ビアホール７および導体層４ｆ−１を通ってコア層５Ａから出力され、ビアホール８を通って導体層４ｇ−４から出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから接着剤１０および導体層４ｇを通って外部に放熱される。
さらに、高周波回路１Ｊの内部を信号が伝搬する際、高周波回路１Ｊの一面が接地電位のシールド部２１に覆われているため、不要な電磁波が高周波回路１Ｊの外部へ放射されにくくなっている。
また、信号導体の導体層４ｂ−１が地導体の導体層４ｈ，４ｌ−５，４ｂ−２，４ｅ−２に囲まれており、信号導体の導体層４ｇ−４が地導体の導体層４ｇ，４ｇ−５に囲まれている。これによって、高周波回路１Ｊの内部にある高周波デバイス間と他の回路間とにおける電磁干渉を低減でき、高周波回路１Ｊの発振を抑制することができる。
なお、高周波回路１Ｊにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを、異方導電性接着剤でプリント配線基板２Ｃに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５、図６に示した母基板１６に高周波回路１Ｊを搭載してもよい。
さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔でグランド端子を配置してもよい。
これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
なお、コア層５Ａにビルドアップ層６Ｃを２層積層した場合を示したが、３層以上積層した構造であってもよい。
この構成において、高周波デバイス３の信号端子９ａ，９ｂに電気的に接続される導体層の周囲に地導体層を配置することで、上記と同様の効果を得ることができる。
以上のように、実施の形態１０に係る高周波回路１Ｊにおいて、ビルドアップ層６ｃがコア層５Ａの上面側に２層積層され、高周波デバイス３の信号端子９ａ，９ｂが、導体層４ｉ，４ｂ−１，４ｌ−４に電気的に接続される。この構成において、信号導体の導体層４ｉ，４ｂ−１の周囲には、地導体の導体層４ｊ，４ｈ，４ｂ−２が配置されて、信号導体の導体層４ｌ−４の周囲には、地導体の導体層４ｌ−３，４ｌ−５が配置されている。
このように構成することで、実施の形態６で示した効果に加え、高周波回路１Ｊの内部にある高周波デバイス間と他の回路間とにおける電磁干渉を低減することができ、高周波回路１Ｊの発振を抑制することができる。
実施の形態１１．
図１８はこの発明の実施の形態１１に係る高周波回路１Ｋの構成を示す断面図である。
図１８において、図１、図２、図４および図１７と同一の構成要素には、同一の符号を付して説明を省略する。高周波回路１Ｋは、プリント配線基板２Ｄ、高周波デバイス３、および高周波デバイス１１Ａを備えており、高周波デバイス１１Ａを含んだプリント配線基板２Ｄの面２−２が樹脂１５でモールドされている。また、樹脂１５から露出したミラー面１１ｂおよびその周囲の樹脂１５の表面はシールド部２１によって被覆されている。
プリント配線基板２Ｄは、実施の形態１１に係る高周波回路１Ｋを構成する基板であって、コア層５Ａおよびビルドアップ層６Ｄを備えている。
さらに、プリント配線基板２Ｄは、導体層４ａ−１，４ｂ−１，４ｂ−２，４ｃ−１〜４ｃ−４，４ｄ−１〜４ｄ−４，４ｅ−１，４ｅ−２，４ｆ−１，４ｆ−２，４ｇ，４ｇ−１〜４ｇ−５，４ｈ〜４ｋ，４ｌ−１〜４ｌ−５，４ｍ−１〜４ｍ−６を備える。
ビルドアップ層６Ｄは、この発明における第２の誘電体層を具体化したものであって、コア層５Ａの層厚方向に直交する上面に２層積層され、コア層５Ａの層厚方向に直交する下面に２層積層されている。なお、ビルドアップ層６Ｃおよびビアホール８は、例えば、ビルドアップ工法を用いて積層される。このように、ビルドアップ層６Ｄがコア層５Ａの上面と下面とで同じ層数で積層されているので、上下対称の層構成となってプリント配線基板２Ｄの反りを低減することができる。
導体層４ｍ−１〜４ｍ−６は、コア層５Ａの下面側に積層された最下層のビルドアップ層６Ｄに設けられた導体層である。導体層４ｄ−１〜４ｄ−３と導体層４ｍ−１〜４ｍ−３とは、導体層４ｇ−１〜４ｇ−３を挟んで、ビアホール８によって電気的に接続されており、導体層４ｇと導体層４ｍ−４とは、複数のビアホール８によって電気的に接続される。導体層４ｇ−４，４ｇ−５と導体層４ｍ−５，４ｍ−６とは、ビアホール８によって電気的に接続されている。
導体層４ｍ−４は、一方の面がプリント配線基板２Ｄの外部に面し、他方の面が導体層４ｇに対向する地導体層である。前述したように、導体層４ｍ−４と導体層４ｇとの間には、複数のビアホール８が配置されており、これらのビアホール８が放熱経路となる。
すなわち、実施の形態１１に係る高周波回路１Ｋでは、ビアホール８で接続された導体層４ｇと導体層４ｍ−４が放熱用の導体層を構成している。
また、導体層４ｍ−５は信号導体層であり、導体層４ｍ−５の周囲には、図１８に示すように、地導体の導体層４ｍ−４，４ｍ−６が配置されている。
次に動作について説明する。
まず、導体層４ｍ−３に入力された信号は、ビアホール８、導体層４ｇ−３およびビアホール８、導体層４ｄ−３を通ってコア層５Ａに入力されて、ビアホール７、導体層４ｃ−３およびビアホール８を通ってビルドアップ層６Ｄにおける導体層４ｋに入力される。
上記信号は、ビアホール８を通って導体層４ｌ−２に入力され、はんだ１３および信号端子１２ｆを通って高周波デバイス１１Ａに入力される。高周波デバイス１１Ａは、上記信号を処理する。このときに高周波デバイス１１Ａで発生した熱は、ミラー面１１ｂからシールド部２１を通って外部に放熱される。
高周波デバイス１１Ａにより処理された信号は、信号端子１２ｄ、はんだ１３、導体層４ｌ−４およびビアホール８を通って導体層４ｉに入力される。
次に、上記信号は、ビアホール８および信号端子９ａを通って高周波デバイス３に入力される。これにより、高周波デバイス３は上記信号を処理する。
高周波デバイス３により処理された信号は、信号端子９ｂおよびビアホール８を通って導体層４ｂ−１に入力され、ビアホール８を通ってコア層５Ａに入力される。
この後、上記信号は、導体層４ｅ−１、ビアホール７および導体層４ｆ−１を通って、コア層５Ａが出力され、ビアホール８、導体層４ｇ−４、ビアホール８を通って、導体層４ｍ−５から出力される。このときに高周波デバイス３で発生した熱は、ミラー面３ｂから、接着剤１０、導体層４ｇ、ビアホール８および導体層４ｍ−４を通って外部に放熱される。
さらに、高周波回路１Ｋの内部を信号が伝搬する際、高周波回路１Ｋの一面全体が接地電位のシールド部２１に覆われているため、不要な電磁波が高周波回路１Ｋの外部へ放射されにくくなっている。
また、信号導体の導体層４ｂ−１が地導体の導体層４ｈ，４ｌ−５，４ｂ−２，４ｅ−２に囲まれている。また、信号導体の導体層４ｇ−４が、地導体の導体層４ｇ，４ｇ−５に囲まれており、信号導体の導体層４ｍ−５が、地導体の導体層４ｍ−４，４ｍ−６に囲まれている。これにより、高周波回路１Ｋの内部にある高周波デバイス間と他の回路間とにおける電磁干渉を低減でき、高周波回路１Ｋの発振を抑制することができる。
なお、高周波回路１Ｋにおいて、高周波デバイス１１Ａの下方にアンダーフィル１４を充填し固定してから、樹脂１５でモールドしてもよい。
また、はんだ１３の代わりに、高周波デバイス１１Ａを、異方導電性接着剤でプリント配線基板２Ｄに接続してもよく、アンダーフィル１４には絶縁性接着剤を用いてもよい。
さらに、図５、図６に示した母基板１６に高周波回路１Ｋを搭載してもよい。
さらに、高周波デバイス３の端子面３ａおよび高周波デバイス１１Ａの端子面１１ａのうちの少なくとも一方において、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔で、グランド端子を配置してもよい。これにより、信号端子を通る信号経路以外への不要な高周波信号の漏洩を低減することができる。
これまでの説明では、コア層５Ａの上下面にビルドアップ層６Ｄを２層積層した場合を示したが、３層以上積層した構造であってもよい。
すなわち、実施の形態１１に係る高周波回路１Ｋは、ビルドアップ層６Ｄがコア層５Ａの上面と下面とで同じ層数で積層されていればよい。
また、この構成において、高周波デバイス３の信号端子９ａ，９ｂに電気的に接続される導体層の周囲に地導体層を配置することで、上記と同様の効果を得ることができる。
以上のように、実施の形態１１に係る高周波回路１Ｋにおいて、ビルドアップ層６Ｄがコア層５Ａの上面と下面とで同じ層数で積層されている。
このように構成することで、上下対称の層構成となってプリント配線基板２Ｄの反りを低減することができる。
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせあるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明に係る高周波回路は、サイズが小型で入出力信号の損失が低減され、高い放熱特性を実現することができるので、例えば、通信機器の送受信部に使用される高周波回路に好適である。
１，１Ａ〜１Ｋ 高周波回路、２，２Ａ〜２Ｄ プリント配線基板、２−１，２−２ 面、３，１１，１１Ａ，１１Ｂ 高周波デバイス、３ａ，１１ａ 端子面、３ｂ，１１ｂ ミラー面、４ａ，４ａ−１，４ｂ，４ｂ−１，４ｂ−２，４ｃ，４ｃ−１〜４ｃ−４，４ｄ，４ｄ−１〜４ｄ−４，４ｅ，４ｅ−１，４ｅ−２，４ｆ，４ｆ−１，４ｆ−２，４ｇ，４ｇ−１〜４ｇ−５，４ｈ〜４ｋ，４ｌ−１〜４ｌ−５，４ｍ−１〜４ｍ−６，２２ 導体層、５，５Ａ コア層、５ａ 絶縁層、５ｂ 開口部、６，６Ａ〜６Ｄ ビルドアップ層、７，８，１８，２３ ビアホール、９ａ，９ｂ，１２ａ，１２ｄ，１２ｆ 信号端子、９ｃ，１２ｂ，１２ｃ，１２ｅ，１２ｇ グランド端子、１０，１０ａ 接着剤、１３ はんだ、１４ アンダーフィル、１６ 母基板、１７ａ〜１７ｅ 導体層、１９ 金属ブロック、２０ 金属プレート、２１，２１Ａ，２１Ｂ シールド部、２４ 金属キャップ。
この発明に係る高周波回路は、基板と、第１の高周波デバイスとを備える。
基板は、層厚方向に貫通された開口部を有する第１の誘電体層、第１の誘電体層の上面と下面に積層された第２の誘電体層、および第１の誘電体層と第２の誘電体層に設けられた複数の導体層を有する。
第１の高周波デバイスは、開口部の内部に収容され、端子面とは反対側のデバイス裏面が、複数の導体層のうち、第１の誘電体層の下面側から開口部に対向している放熱用の導体層に熱的に接続され、端子面の端子が、複数の導体層のうち、第１の誘電体層の上面側に設けられた端子用の導体層に、第２の誘電体層に設けられた第１のビアホールを介して、電気的に接続されている。
この発明に係る高周波回路は、基板と、第１の高周波デバイスと、第２の高周波デバイスとを備える。基板は、層厚方向に貫通された開口部を有する第１の誘電体層、第１の誘電体層の上面と下面に積層された第２の誘電体層、および第１の誘電体層と第２の誘電体層に設けられた複数の導体層を有する。第１の高周波デバイスは、開口部の内部に収容され、端子面とは反対側のデバイス裏面が、複数の導体層のうち、第１の誘電体層の下面側に設けられた放熱用の導体層に密着して熱的に接続され、端子面の端子が、複数の導体層のうち、第１の誘電体層の上面側に設けられた端子用の導体層に、第２の誘電体層に設けられた第１のビアホールを介して電気的に接続されている。第２の高周波デバイスは、基板における第１の誘電体層の上面側の表層に端子面を向けて実装され、端子面の端子が、第１の誘電体層の上面側に設けられた端子用の導体層に電気的に接続されている。
この構成において、第１の高周波デバイスと第２の高周波デバイスは、基板の平面方向にずれた位置に配置され、第１の高周波デバイスおよび第２の高周波デバイスのそれぞれの信号端子は、グランド端子によって分離されている。

Claims (12)

  1. 層厚方向に貫通された開口部を有する第１の誘電体層、前記第１の誘電体層の一方の面と他方の面に積層された第２の誘電体層、および前記第１の誘電体層と前記第２の誘電体層に設けられた複数の導体層を有する基板と、
    前記開口部の内部に収容され、端子面とは反対側のデバイス裏面が、前記複数の導体層のうち、前記第１の誘電体層の一方の面側から前記開口部に対向している放熱用の導体層に熱的に接続され、端子面の端子が、前記複数の導体層のうち、前記第１の誘電体層の他方の面側に設けられた端子用の導体層に電気的に接続された第１の高周波デバイスと
    を備えたことを特徴とする高周波回路。
  2. 前記基板における前記第１の誘電体層の他方の面側の表層に端子面を向けて実装された第２の高周波デバイスを備えたことを特徴とする請求項１記載の高周波回路。
  3. 前記第２の高周波デバイスは樹脂でモールドされていることを特徴とする請求項２記載の高周波回路。
  4. 前記第２の高周波デバイスにおける端子面とは反対側のデバイス裏面は、前記樹脂から露出していることを特徴とする請求項３記載の高周波回路。
  5. 前記第２の高周波デバイスにおける端子面とは反対側のデバイス裏面に熱的に接続された金属プレートを備え、
    前記金属プレートは、前記樹脂から露出していることを特徴とする請求項３記載の高周波回路。
  6. 前記第２の高周波デバイスのデバイス裏面と前記樹脂とを被覆して、接地電位の導体層に電気的に接続された第１のシールド部を備えたことを特徴とする請求項４記載の高周波回路。
  7. 前記第１の高周波デバイスの端子面および前記第２の高周波デバイスの端子面のうちの少なくとも一方は、信号端子の周囲に、使用周波数帯域の高周波信号の漏洩が低減される間隔でグランド端子が配置されていることを特徴とする請求項２記載の高周波回路。
  8. 前記樹脂と当該樹脂から露出している前記金属プレートとを被覆して、接地電位の導体層に電気的に接続された第２のシールド部を備えたことを特徴とする請求項５記載の高周波回路。
  9. 前記第２の高周波デバイスは、端子面とは反対側のデバイス裏面に接地電位の導体層が設けられており、
    端子面のグランド端子は、前記第２の高周波デバイスを厚み方向に貫通したビアホールによりデバイス裏面に設けられた導体層に電気的に接続されていることを特徴とする請求項２記載の高周波回路。
  10. 前記第２の高周波デバイスが実装された基板面を被覆して、前記基板に設けられた接地電位の導体層に電気的に接続された金属キャップを備えたことを特徴とする請求項２記載の高周波回路。
  11. 前記第２の誘電体層は、前記第１の誘電体層の他方の面側に２層以上積層されており、
    前記第１の高周波デバイスの信号端子のうちの少なくとも一つは、前記第２の誘電体層における信号を伝搬させる導体層に電気的に接続され、
    前記信号を伝搬させる導体層の周囲には接地電位の導体層が配置されていることを特徴とする請求項１記載の高周波回路。
  12. 前記第２の誘電体層は、前記第１の誘電体層の一方の面と他方の面とで同じ層数で積層されていることを特徴とする請求項１１記載の高周波回路。
JP2016555844A 2016-04-27 2016-04-27 高周波回路 Active JP6173611B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/063211 WO2017187559A1 (ja) 2016-04-27 2016-04-27 高周波回路

Publications (2)

Publication Number Publication Date
JP6173611B1 JP6173611B1 (ja) 2017-08-02
JPWO2017187559A1 true JPWO2017187559A1 (ja) 2018-05-10

Family

ID=59505283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016555844A Active JP6173611B1 (ja) 2016-04-27 2016-04-27 高周波回路

Country Status (4)

Country Link
US (1) US10512153B2 (ja)
EP (1) EP3432353B1 (ja)
JP (1) JP6173611B1 (ja)
WO (1) WO2017187559A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7051398B2 (ja) 2017-11-30 2022-04-11 三菱重工業株式会社 開閉弁及び蒸気タービンシステム
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US11632860B2 (en) * 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US20230199940A1 (en) * 2020-05-07 2023-06-22 Sumitomo Electric Industries, Ltd. Circuit module and communication device
CN116235292A (zh) * 2020-09-30 2023-06-06 株式会社村田制作所 高频模块以及通信装置
WO2022071009A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
US20230420316A1 (en) 2020-11-19 2023-12-28 Nippon Telegraph And Telephone Corporation Integrated Electronic Component
JP6972438B1 (ja) * 2020-12-11 2021-11-24 三菱電機株式会社 ３次元実装集積回路
US20240237189A9 (en) * 2021-03-05 2024-07-11 Meiko Electronics Co., Ltd. Device embedded substrate and manufacturing method of same
GB2619437B (en) * 2021-03-09 2024-10-09 Mitsubishi Electric Corp Semiconductor module
US20230253339A1 (en) * 2022-02-09 2023-08-10 Nxp Usa, Inc. Microelectronic packages having coaxially-shielded radio frequency input/output interfaces
JP7520273B1 (ja) * 2023-01-11 2024-07-22 三菱電機株式会社 パワーモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992862B2 (ja) 1998-12-25 2007-10-17 富士通株式会社 高周波マルチチップモジュール
JP4284744B2 (ja) * 1999-04-13 2009-06-24 ソニー株式会社 高周波集積回路装置
JP2003060523A (ja) 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP2005026373A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱構造を備えた電子部品
JP4986507B2 (ja) 2006-03-29 2012-07-25 京セラ株式会社 回路モジュール
CN101401206B (zh) 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2011187812A (ja) * 2010-03-10 2011-09-22 Mitsubishi Electric Corp 高周波モジュール
JP2012238797A (ja) 2011-05-13 2012-12-06 Murata Mfg Co Ltd 多層回路モジュール
TWI446464B (zh) 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
JP2011181970A (ja) 2011-06-21 2011-09-15 Renesas Electronics Corp 半導体装置
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2016025143A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
EP3432353A4 (en) 2019-04-03
WO2017187559A1 (ja) 2017-11-02
EP3432353B1 (en) 2021-09-01
JP6173611B1 (ja) 2017-08-02
EP3432353A1 (en) 2019-01-23
US10512153B2 (en) 2019-12-17
US20190159332A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
JP6173611B1 (ja) 高周波回路
JP6821008B2 (ja) マイクロ波デバイス及び空中線
US10468323B2 (en) High frequency module
JP7031004B2 (ja) マイクロ波デバイス及び空中線
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
JP5851439B2 (ja) 高周波半導体用パッケージ
US20090267221A1 (en) Semiconductor device
US11984380B2 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
JP2009038696A (ja) アンテナ付き集積回路パッケージ
JP6139585B2 (ja) 高周波モジュール及びマイクロ波送受信装置
WO2020153068A1 (ja) アンテナモジュール及び通信装置
CN111771276A (zh) 高频模块
JP5577694B2 (ja) 部品内蔵モジュール
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP6910313B2 (ja) 高周波デバイスおよび空中線
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
JP6952913B2 (ja) 半導体装置及びアンテナ装置
JP2010272585A (ja) フリップチップ実装構造
JP2016178221A (ja) マイクロ波デバイス
JP2020191316A (ja) 回路モジュール
JP2006157066A (ja) 高周波パッケージモジュール
WO2017022789A1 (ja) 回路モジュール
JP2005340713A (ja) マルチチップモジュール
JP2006351952A (ja) 半導体装置
JP2006157067A (ja) 高周波パッケージモジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R150 Certificate of patent or registration of utility model

Ref document number: 6173611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250