CN116235292A - 高频模块以及通信装置 - Google Patents

高频模块以及通信装置 Download PDF

Info

Publication number
CN116235292A
CN116235292A CN202180049996.3A CN202180049996A CN116235292A CN 116235292 A CN116235292 A CN 116235292A CN 202180049996 A CN202180049996 A CN 202180049996A CN 116235292 A CN116235292 A CN 116235292A
Authority
CN
China
Prior art keywords
semiconductor element
circuit
frequency module
module according
mold layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180049996.3A
Other languages
English (en)
Inventor
降谷孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN116235292A publication Critical patent/CN116235292A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21103—An impedance adaptation circuit being added at the input of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage

Abstract

本发明提供一种高频模块(1)，具备：层叠多个层且具有第一主面(31)和第二主面(32)的层叠基板(30)、第一半导体元件(10)、第二半导体元件(20)以及金属层(90)，在第一主面(31)设置第一凹部(40)，第一半导体元件(10)安装于第一凹部(40)的底面，第二半导体元件(20)安装于第一主面(31)，以跨越第一凹部(40)，第一半导体元件(10)与金属导通孔(33)连接，其中，该金属导通孔(33)从第一凹部(40)的底面贯通到第二主面(32)，金属层(90)在第一半导体元件(10)与第二半导体元件(20)之间，设置为跨越第一凹部(40)。

Description

高频模块以及通信装置
技术领域
本发明涉及高频模块以及通信装置。
背景技术
例如，在专利文献1中，公开了一种模块，该模块包含模块基板、安装于模块基板的一个主面的低噪声放大器、功率放大器及开关IC、以及安装于模块基板的另一个主面且由层叠多个陶瓷而成的结构构成的低温烧制陶瓷部件。通过这样的结构，能够实现模块的小型化。
专利文献1：日本特开2012-191039号公报
专利文献1所公开的层叠基板中的部件中有发热的部件，有通过贯通层叠基板的金属导通孔与这样的部件连接经由该金属导通孔进行散热的情况。然而，在层叠基板中，层叠有多个层，贯通多个层的金属导通孔的长度容易变长。即，存在散热路径容易变长，而得不到充分的散热性的担忧。
发明内容
因此，本发明的目的在于提供一种能够提高层叠基板的散热性的高频模块以及通信装置。
本发明的一个方式的高频模块具备：层叠多个层且具有第一主面和第二主面的层叠基板、第一半导体元件、第二半导体元件以及金属层，在第一主面设置第一凹部，第一半导体元件安装于第一凹部的底面，第二半导体元件安装于第一主面，以使得跨越第一凹部，第一半导体元件与金属导通孔连接，其中，上述金属导通孔从第一凹部的底面贯通到第二主面，金属层在第一半导体元件与第二半导体元件之间，设置为跨越第一凹部。
本发明的一个方式的通信装置具备：RF信号处理电路，对由天线收发的高频信号进行处理；以及上述的高频模块，在天线与RF信号处理电路之间传输高频信号。
根据本发明的高频模块等，能够提高层叠基板的散热性。
附图说明
图1A是表示实施方式的高频模块的一个例子的外观立体图。
图1B是表示实施方式的高频模块的一个例子的剖视图。
图1C是表示实施方式的高频模块的另一个例子的剖视图。
图2是表示实施方式的通信装置的第一例的电路结构图。
图3是表示实施方式的偏置调整电路的一个例子的电路结构图。
图4是表示实施方式的通信装置的第二例的电路结构图。
图5是表示实施方式的通信装置的第三例的电路结构图。
图6是表示实施方式的通信装置的第四例的电路结构图。
具体实施方式
以下，使用附图对本发明的实施方式进行详细说明。此外，以下说明的实施方式均表示总括性或者具体的例子。以下的实施方式中所示的数值、形状、材料、构成要素、构成要素的配置以及连接方式等是一个例子，并不是限定本发明的主旨。对于以下的实施方式中的构成要素中的未记载于独立权利要求的构成要素，作为任意的构成要素来进行说明。另外，附图中所示的构成要素的大小、或者大小之比未必是严格的。另外，在各图中，对于实质上相同的结构标注相同的附图标记，有省略或者简化重复的说明的情况。另外，在以下的实施方式中，所谓的“连接”不仅是直接连接的情况，也包含经由其他元件等电连接的情况。
另外，为了方便，将以下说明的各附图中的元件、基板以及层等的纸面上侧的面称为顶面，将纸面下侧的面称为底面，将凹部的纸面下侧的面称为底面。
(实施方式)
以下，使用附图对实施方式进行说明。
[高频模块的结构]
首先，对高频模块1的结构进行说明。
图1A是表示实施方式的高频模块1的一个例子的外观立体图。
图1B是表示实施方式的高频模块1的一个例子的剖视图。
高频模块1例如是用于对高频信号进行处理(例如放大等)的模块。如图1A和图1B所示，高频模块1具备层叠基板30、第一半导体元件10、第二半导体元件20、安装部件60、塑模层70以及屏蔽层80。此外，在图1A中，使塑模层70以及屏蔽层80透明。
层叠基板30层叠多个层而形成，具有第一主面31和第二主面32。作为层叠基板30，例如，可使用层叠多个电介质层而成的低温共烧陶瓷(Low Temperature Co-firedCeramics：LTCC)基板、高温共烧陶瓷(High Temperature Co-fired Ceramics：HTCC)基板、部件内置基板、具有再布线层(Redistribution Layer：RDL)的基板、或者印刷电路基板等。在第一主面31，设置用于将部件等安装于高频模块1的端子，在第二主面32，设置用于将高频模块1安装于母基板等的端子。在第一主面31，设置第一凹部40和第二凹部50。例如，第二凹部50的深度比第一凹部40的深度浅。此外，所谓的深度，是指沿着层叠基板30的厚度方向(与层叠基板30的第一主面31和第二主面32正交的方向)的大小。作为层叠基板30中的各种导体(例如导体膜、金属导通孔以及端子等)，例如，可使用Al、Cu、Au、Ag、或者以这些金属的合金为主要成分的金属。
第一半导体元件10是安装在设置于层叠基板30的第一主面31的第一凹部40的底面(与层叠基板30的第一主面31中的未设置第一凹部40的面大致平行的面)的元件。例如，第一半导体元件10通过焊料凸块等安装在设置于第一凹部40的端子或者导体膜上。第一半导体元件10包含功率放大电路。将包含于第一半导体元件10的功率放大电路也称为第一功率放大电路。第一半导体元件10具有化合物半导体基板，例如，通过在化合物半导体基板形成第一功率放大电路，第一半导体元件10也可以包含第一功率放大电路。化合物半导体基板例如由GaAs、SiGe以及GaN中的至少任意一种构成。由此，能够由第一半导体元件10实现放大性能以及噪声性能优异的第一功率放大电路。由于功率放大电路是容易发热的电路，因此可以说第一半导体元件10是容易发热的元件。或者，由于化合物半导体基板的散热性较差，因此可以说第一半导体元件10是容易发热的元件。
第一半导体元件10与金属导通孔33连接，该金属导通孔33从第一凹部40的底面贯通到第二主面32。例如，金属导通孔33与设置于第二主面32的接地端子连接。此外，金属导通孔33也可以不一体地形成，也可以通过形成于层叠基板30的每个层的金属导通孔相互连接而形成。由于层叠基板30中的设置有第一凹部40的部分的厚度减薄第一凹部40的深度的量，因此从第一凹部40的底面贯通到第二主面32的金属导通孔33也缩短相应的量。
第二半导体元件20是安装于层叠基板30的第一主面31以跨越安装有第一半导体元件10的第一凹部40的元件。此外，在俯视高频模块1时(从第一主面31侧观察层叠基板30时)，第二半导体元件20可以安装为覆盖整个第一凹部40，也可以安装为覆盖第一凹部40的一部分。换言之，在俯视高频模块1时，可以成为第一凹部40被第二半导体元件20全部堵住而看不见的状态，也可以成为第一凹部40的一部分从第二半导体元件20露出而看得见的状态。第二半导体元件20包含低噪声放大电路、开关电路以及控制电路中的至少一个。第二半导体元件20可以具有Si半导体基板，例如，通过在Si半导体基板形成低噪声放大电路、开关电路以及控制电路中的至少一个，而第二半导体元件20包含低噪声放大电路、开关电路以及控制电路中的至少一个。Si半导体基板可以是通过SOI(Silicon On Insulator)工序形成的SOI基板，也可以是使用了不内含绝缘膜的CMOS(Complementary Metal OxideSemiconductor)的基板。由此，能够低成本地制造第二半导体元件20。由于低噪声放大电路、开关电路以及控制电路与功率放大电路相比是不易发热的电路，因此可以说第二半导体元件20是不易发热的元件。或者，由于Si半导体基板的散热性比化合物半导体基板的散热性好，因此可以说第二半导体元件20是不易发热的元件。
金属层90在第一半导体元件10与第二半导体元件20之间设置为跨越第一凹部40。例如，在将第一半导体元件10安装于第一凹部40后，将金属层90设置为跨过第一凹部40，将第二半导体元件20安装为跨越第一凹部40以及金属层90。由此，能够在第一半导体元件10和第二半导体元件20之间，将金属层90设置为跨越第一凹部40。在俯视高频模块1时，第二半导体元件20、金属层90以及第一半导体元件10重叠。换言之，在第一半导体元件10与第二半导体元件20之间夹着金属层90。此外，在俯视高频模块1时，金属层90可以设置为覆盖第一凹部40全部，也可以设置为覆盖第一凹部40的一部分。换言之，在俯视高频模块1时，可以成为第一凹部40被金属层90完全堵塞而看不见的状态，也可以成为第一凹部40的一部分从金属层90露出而看得见的状态。另外，例如，金属层90与地线连接。
第二半导体元件20经由设置在第二半导体元件20的底面与金属层90的顶面之间的金属导通孔91与金属层90连接。第二半导体元件20的底面是第二半导体元件的第一主面31侧的面，金属层90的顶面是金属层90的第二半导体元件20侧的面。由于金属层90与地线连接，所以能够将在第二半导体元件20中产生的热量散热到地线。
层叠基板30具有导电体，该导电体至少形成于层叠基板30的内部，将第一半导体元件10和第二半导体元件20电连接。例如，层叠基板30具有导体膜35和金属导通孔36作为该导电体，其中，该导体膜35从层叠基板30的内部延伸到第一凹部40的底面，在第一凹部40的底面与第一半导体元件10的端子连接，该金属导通孔36在层叠基板30的内部与导体膜35连接，并从导体膜35延伸到第一主面31，在第一主面31与第二半导体元件20的端子连接。通过该导电体，能够在第一半导体元件10与第二半导体元件20之间进行信息或者信号的授受。
安装部件60是安装于设置在层叠基板30的第一主面31的第二凹部50的底面(与层叠基板30的第一主面31中的未设置第二凹部50的面大致平行的面)的部件。例如，在第二凹部50的底面通过金属掩模印刷有焊料，安装部件60通过焊料安装于第二凹部50的底面。安装部件60是构成与放大电路等连接的匹配电路的电感器或电容器、与后述的控制电路141连接的旁路电容器、或者DC切断用的电容器等。这样的部件大多尺寸比较大，安装部件60具有比第二半导体元件20大的厚度。
塑模层70至少密封第二半导体元件20。例如，在这里，塑模层70具有第一塑模层71和第二塑模层72。
第一塑模层71密封第一半导体元件10。例如，第一塑模层71包含第一半导体元件10的顶面(第一半导体元件10的与第一凹部40的底面侧的面相反侧的面，第一半导体元件10的第二半导体元件20侧的面)，覆盖第一半导体元件10整体。例如，在将第一半导体元件10安装于第一凹部40后，向第一凹部40注入成为第一塑模层71的树脂部件，直到看不见第一半导体元件10的顶面，能够通过第一塑模层71密封第一半导体元件10，以使得覆盖第一半导体元件10的顶面。此外，第一塑模层71也可以不覆盖第一半导体元件10的顶面。在该情况下，在将第一半导体元件10安装于第一凹部40后，向第一凹部40注入成为第一塑模层71的树脂部件到看得见第一半导体元件10的顶面的程度，能够通过第一塑模层71密封第一半导体元件10，以使得不覆盖第一半导体元件10的顶面。
第二塑模层72密封第二半导体元件20。例如，通过在将第二半导体元件20安装于第一主面31，以使得跨越设置有金属层90的第一凹部40后，将成为第二塑模层72的树脂部件注入到第一主面31上，从而能够通过第二塑模层72密封第二半导体元件20。例如，第二塑模层72也可以将安装于第一主面31的安装部件60与第二半导体元件20一起密封。在该情况下，通过在将第二半导体元件20以及安装部件60安装于第一主面31后，将成为第二塑模层72的树脂部件注入到第一主面31上，能够通过第二塑模层72密封第二半导体元件20以及安装部件60。
第一塑模层71的材料与第二塑模层72的材料不同。
例如，第一塑模层71的材料可以是比第二塑模层72的材料容易散热的材料，第一塑模层71的热导率也可以比第二塑模层72的热导率高。
另外，例如，第二塑模层72的材料也可以是比第一塑模层71的材料容易加工(例如，容易切割)的材料。例如，第一塑模层71的材料可以是包含氧化铝等添加物的树脂，第二塑模层72的材料可以是不包含氧化铝等添加物的树脂。
屏蔽层80形成在塑模层70上，以覆盖塑模层70(第二塑模层72)。屏蔽层80例如是通过溅射法形成的金属薄膜。
此外，塑模层70也可以不覆盖第二半导体元件20的与第一主面31侧的面相反侧的面亦即顶面，屏蔽层80也可以与第二半导体元件20的顶面接触。对此，使用图1C进行说明。
图1C是表示实施方式的高频模块1的另一个例子的剖视图。
如图1C所示，塑模层70(第二塑模层72)不覆盖第二半导体元件20的顶面。在制造工序中，在形成塑模层70以使得包含第二半导体元件20的顶面地密封第二半导体元件20的时刻，例如通过利用化学机械研磨(Chemical mechanical polishing)研磨塑模层70的顶面，能够使第二半导体元件20的顶面从塑模层70露出。
在制造工序中，由于在形成屏蔽层80之前的时刻，第二半导体元件20的顶面从塑模层70露出，因此能够在第二半导体元件20的顶面直接形成屏蔽层80。由此，屏蔽层80与第二半导体元件20的顶面接触。由于屏蔽层80例如与地线连接，所以能够将在第二半导体元件20中产生的热量散热到地线。
[通信装置的电路结构：第一例]
接下来，对具备高频模块1的通信装置5的电路结构进行说明。
图2是表示实施方式的通信装置5的第一例的电路结构图。如图2所示，通信装置5具备高频模块1、天线2、RF信号处理电路(RFIC)3以及基带信号处理电路(BBIC)4。
RFIC3是对由天线2收发的高频信号进行处理的RF信号处理电路。具体而言，RFIC3通过下变频等对经由高频模块1的接收信号路径输入的高频接收信号进行信号处理，并将通过该信号处理生成的接收信号输出至BBIC4。另外，RFIC3通过上变频等对从BBIC4输入的发送信号进行信号处理，并将通过该信号处理生成的高频发送信号输出至高频模块1的发送信号路径。
BBIC4是使用比在高频模块1中传输的高频信号低频的中间频带进行信号处理的电路。由BBIC4处理后的信号例如作为用于图像显示的图像信号来使用、或者为了经由扬声器的通话而作为声音信号来使用。
天线2与高频模块1连接，放射从高频模块1输出的高频信号，而且，接收来自外部的高频信号并输出至高频模块1。此外，在本实施方式的通信装置5中，天线2以及BBIC4不是必需的构成要素。换句话说，通信装置5也可以不具备天线2以及BBIC4中的至少一方。
接下来，对高频模块1的详细结构进行说明。
如图2所示，高频模块1具备开关电路101、匹配电路111、112、113、114、115及116、低噪声放大电路121、功率放大电路131、132及133以及控制电路141。在图2所示的通信装置5的第一例中，第一半导体元件10包含功率放大电路131、132及133以及匹配电路113、114、115及116，第二半导体元件20包含低噪声放大电路121、开关电路101、控制电路141以及匹配电路111和112。
开关电路101具有共用端子以及两个选择端子，共用端子与天线2连接，两个选择端子中的一个选择端子与接收信号路径中的匹配电路111连接，另一个选择端子与发送信号路径中的匹配电路113连接。
匹配电路111是连接在开关电路101与低噪声放大电路121之间，获得开关电路101与低噪声放大电路121的阻抗匹配的电路。
匹配电路112是连接在低噪声放大电路121与RFIC3之间，获得低噪声放大电路121与RFIC3的阻抗匹配的电路。
匹配电路113是连接在开关电路101与功率放大电路131之间，获得开关电路101与功率放大电路131的阻抗匹配的电路。
匹配电路114是连接在功率放大电路131与功率放大电路132之间，获得功率放大电路131与功率放大电路132的阻抗匹配的电路。
匹配电路115是连接在功率放大电路132与功率放大电路133之间，获得功率放大电路132与功率放大电路133的阻抗匹配的电路。
匹配电路116是连接在功率放大电路133与RFIC3之间，获得功率放大电路133与RFIC3的阻抗匹配的电路。
低噪声放大电路121是以低噪声放大所输入的高频接收信号的放大电路。低噪声放大电路121的输入端子与匹配电路111连接，低噪声放大电路121的输出端子与匹配电路112连接。
功率放大电路131是放大所输入的高频发送信号的放大电路。功率放大电路131的输入端子与匹配电路114连接，功率放大电路131的输出端子与匹配电路113连接。
功率放大电路132是放大所输入的高频发送信号的放大电路。功率放大电路132的输入端子与匹配电路115连接，功率放大电路132的输出端子与匹配电路114连接。
功率放大电路133是放大所输入的高频发送信号的放大电路。功率放大电路133的输入端子与匹配电路116连接，功率放大电路133的输出端子与匹配电路115连接。
功率放大电路131、132以及133相互级联连接。功率放大电路131是级联连接的功率放大电路131、132以及133中的与最终级连接的功率放大电路。在图2所示的通信装置5的第一例中，功率放大电路131、132以及133是第一半导体元件10所包含的第一功率放大电路的一个例子。
例如，第一半导体元件10包含检测功率放大电路131、132以及133的特性参数的检测器电路(未图示)，第二半导体元件20包含特性调整电路，该特性调整电路基于由检测器电路检测出的特性参数，来调整该特性参数。由于第一半导体元件10和第二半导体元件20通过导电体电连接，所以特性调整电路能够基于由检测器电路检测出的特性参数，来调整该特性参数。特性参数包含功率放大电路131、132及133的阻抗、相位以及功率中的至少一个。检测器电路例如是耦合器。控制电路141是特性调整电路的一个例子。
控制电路141是控制开关电路101、匹配电路111、112、113、114、115及116、低噪声放大电路121以及功率放大电路131、132及133的电路。
例如，控制电路141通过控制开关电路101中的共用端子与两个选择端子的连接，来切换天线2与接收信号路径的连接、以及天线2与发送信号路径的连接。
另外，例如，在各匹配电路中，包含一个以上的电感器、一个以上的电容器、以及切换一个以上的电感器和一个以上的电容器的分别的连接的一个以上的开关。例如，控制电路141通过控制该一个以上的开关，来调整一个以上的电感器和一个以上的电容器的连接关系(即匹配参数)，并调整连接各匹配电路的低噪声放大电路121以及功率放大电路131、132及133的输入输出阻抗。另外，控制电路141能够通过控制各匹配电路，来调整低噪声放大电路121以及功率放大电路131、132及133的相位。
另外，例如，控制电路141控制低噪声放大电路121以及功率放大电路131、132及133的增益。由此，控制电路141能够调整低噪声放大电路121以及功率放大电路131、132及133的功率。
另外，例如，低噪声放大电路121以及功率放大电路131、132及133也可以与相位器连接，控制电路141也可以通过控制相位器，来控制低噪声放大电路121以及功率放大电路131、132及133的相位。
另外，第一半导体元件10包含检测功率放大电路131的温度的温度传感器，第二半导体元件20包含偏置调整电路，该偏置调整电路基于由温度传感器检测出的温度，来调整向功率放大电路131供给的偏置。控制电路141是偏置调整电路的一个例子。使用图3对偏置调整电路进行说明。
[偏置调整电路的电路结构]
图3是表示实施方式的控制电路141(偏置调整电路)的一个例子的电路结构图。此外，在图3中，除了控制电路141外还示出功率放大电路131以及温度传感器201。
温度传感器201与功率放大电路131热耦合，产生与功率放大电路131的温度相应的温度检测信号Vdi。即，温度传感器201接受(检测)在功率放大电路131中产生的热量，产生与功率放大电路131的温度相应的温度检测信号Vdi。
控制电路141基于温度检测信号Vdi，将偏置控制信号PAen输出至功率放大电路131。控制电路141具备运算放大器OP、电容器C以及开关SW。在运算放大器OP的第一输入端子T1连接有温度传感器201，在运算放大器OP的第二输入端子T2连接有电容器C。开关SW与运算放大器OP的输出连接，切换将运算放大器OP的输出电压向电容器C充电的状态和作为偏置控制信号PAen向功率放大电路131输出的状态。
首先，开关SW在功率放大电路131开始动作时成为将运算放大器OP的输出电压向电容器C充电的状态。换言之，将在功率放大电路131开始动作时从温度传感器201输入到第一输入端子T1的温度检测信号Vdi的电压作为表示在功率放大电路131开始动作时的基准温度的电压，对电容器C充电。接下来，开关SW成为将运算放大器OP的输出电压作为偏置控制信号PAen向功率放大电路131输出的状态。即，在功率放大电路131开始动作后，将对从运算放大器OP的第一输入端子T1每次输入的温度检测信号Vdi的电压与从第二输入端子T2输入的表示对电容器C充电的基准温度的电压进行比较的结果亦即来自运算放大器OP的输出电压，作为偏置控制信号PAen向功率放大电路131输出。
对于功率放大电路131来说，上述偏置控制信号PAen的电压越上升，放大率越增大。因此，根据上述结构以及作用，能够控制功率放大电路131，以使伴随着温度上升的功率放大电路131的放大率的降低被抑制而维持适当的放大率。
此外，控制电路141的功能的全部或者一部分也可以设置于RFIC3。
[通信装置的电路结构：第二例]
在图2所示的通信装置5的第一例中，对功率放大电路132和133以及与功率放大电路132和133连接的匹配电路114、115及116包含于第一半导体元件10的例子进行了说明，但这些部件也可以包含于第二半导体元件20。对此，作为通信装置5的第二例使用图4进行说明。
图4是表示实施方式的通信装置5的第二例的电路结构图。
在图4所示的通信装置5的第二例中，第一半导体元件10包含功率放大电路131和匹配电路113，第二半导体元件20包含低噪声放大电路121、开关电路101、控制电路141、功率放大电路132和133以及匹配电路111、112、114、115及116。对于其他点，由于与第一例相同，所以省略说明。
在图4所示的通信装置5的第二例中，功率放大电路131是包含于第一半导体元件10的第一功率放大电路的一个例子，功率放大电路132和133是包含于第二半导体元件20，并与第一功率放大电路级联连接的第二功率放大电路的一个例子。如图4所示，也可以不是级联连接的功率放大电路131、132及133全部形成于第一半导体元件10，而仅最终级的功率放大电路131形成于第一半导体元件10，功率放大电路132和133形成于第二半导体元件20。
[通信装置的电路结构：第三例]
在图2所示的通信装置5的第一例中，对与功率放大电路131连接的匹配电路113和114包含于第一半导体元件10的例子进行了说明，但匹配电路113和114也可以包含于层叠基板30。对此，作为通信装置5的第三例使用图5进行说明。
图5是表示实施方式的通信装置5的第三例的电路结构图。
在图5所示的通信装置5的第三例中，第一半导体元件10包含功率放大电路131，第二半导体元件20包含低噪声放大电路121、开关电路101、控制电路141、功率放大电路132和133以及匹配电路111、112、115及116，层叠基板30包含匹配电路113和114。对于其他点，由于与第一例相同，所以省略说明。
在图5所示的通信装置5的第三例中，功率放大电路131是包含于第一半导体元件10的第一功率放大电路的一个例子，功率放大电路132和133是包含于第二半导体元件20，且与第一功率放大电路级联连接的第二功率放大电路的一个例子。如图5所示，也可以与功率放大电路131连接的匹配电路113和114未内置于第一半导体元件10，而内置于层叠基板30。此外，也可以与功率放大电路131的输入侧连接的匹配电路114和与功率放大电路131的输出侧连接的匹配电路113双方不内置于层叠基板30，也可以仅任意一方内置于层叠基板30。
[通信装置的电路结构：第四例]
例如，也可以第一半导体元件10包含2GHz频带的功率放大电路，第二半导体元件20包含5GHz频带的放大电路。或者，也可以第一半导体元件10包含5GHz频带的放大电路，第二半导体元件20包含2GHz频带的功率放大电路。放大电路可以是低噪声放大电路，也可以是功率放大电路。对此，使用图6进行说明。
图6是表示实施方式的通信装置5的第四例的电路结构图。在图6所示的通信装置5的第四例中，由于高频模块1的电路结构与第一例至第三例不同，因此在这里，以第四例中的高频模块1的电路结构为中心进行说明。
在第四例中，高频模块1具备双工器301、滤波器302及303、开关电路311及312、低噪声放大电路321及322、以及功率放大电路331、332、333及334。此外，在这里，省略匹配电路的图示。
双工器301由高通滤波器以及低通滤波器构成。高通滤波器是使规定的频率以上的至少包含5GHz频带的频带的信号通过的滤波器，低通滤波器是使小于规定的频率的至少包含2GHz频带的频带的信号通过的滤波器。高通滤波器与滤波器302连接，低通滤波器与滤波器303连接。另外，高通滤波器以及低通滤波器共同与天线2连接。例如，构成双工器301的高通滤波器以及低通滤波器是由电感器以及电容器等构成的LC滤波器。
滤波器302配置于双工器301中的连结高通滤波器和开关电路311的路径，使特定的频带的信号通过。例如，滤波器302是使5GHz频带的信号通过的滤波器。
滤波器303配置于双工器301中的连结低通滤波器和开关电路312的路径，使特定的频带的信号通过。例如，滤波器303是使2GHz频带的信号通过的滤波器。
此外，滤波器302和滤波器303例如可以是弹性表面波滤波器、使用了BAW(BulkAcoustic Wave)的弹性波滤波器、LC滤波器以及电介质滤波器中的任意一个，然而不限定于这些滤波器。
开关电路311具有共用端子以及两个选择端子，共用端子与滤波器302连接，两个选择端子中的一个选择端子与接收信号路径中的低噪声放大电路321连接，另一个选择端子与发送信号路径中的功率放大电路331连接。
开关电路312具有共用端子以及三个选择端子，共用端子与滤波器303连接，三个选择端子中的第一选择端子与接收信号路径中的低噪声放大电路322连接，第二选择端子与RFIC3连接，第三选择端子与发送信号路径中的功率放大电路333连接。
低噪声放大电路321是用低噪声放大被输入的高频接收信号的放大电路。低噪声放大电路321的输入端子与开关电路311连接，低噪声放大电路321的输出端子与RFIC3连接。低噪声放大电路321是5GHz频带的放大电路。
低噪声放大电路322是用低噪声放大被输入的高频接收信号的放大电路。低噪声放大电路322的输入端子与开关电路312连接，低噪声放大电路322的输出端子与RFIC3连接。低噪声放大电路322是2GHz频带的放大电路。
功率放大电路331是放大被输入的高频发送信号的放大电路。功率放大电路331的输入端子与功率放大电路332连接，功率放大电路331的输出端子与开关电路311连接。功率放大电路331是5GHz频带的放大电路。
功率放大电路332是放大被输入的高频发送信号的放大电路。功率放大电路332的输入端子与RFIC3连接，功率放大电路332的输出端子与功率放大电路331连接。功率放大电路332是5GHz频带的放大电路。功率放大电路331和功率放大电路332相互级联连接。
功率放大电路333是放大被输入的高频发送信号的放大电路。功率放大电路333的输入端子与功率放大电路334连接，功率放大电路333的输出端子与开关电路312连接。功率放大电路333是2GHz频带的放大电路。
功率放大电路334是放大被输入的高频发送信号的放大电路。功率放大电路334的输入端子与RFIC3连接，功率放大电路334的输出端子与功率放大电路333连接。功率放大电路334是2GHz频带的放大电路。功率放大电路333和功率放大电路334相互级联连接。
例如，也可以第一半导体元件10包含2GHz频带的功率放大电路(例如功率放大电路333和功率放大电路334中的至少一个)，第二半导体元件20包含5GHz频带的放大电路(例如，低噪声放大电路321以及功率放大电路331和功率放大电路332中的至少一个)。或者，例如，也可以第一半导体元件10包含5GHz频带的放大电路(例如，低噪声放大电路321以及功率放大电路331和功率放大电路332中的至少一个)，第二半导体元件20包含2GHz频带的功率放大电路(例如功率放大电路333和功率放大电路334中的至少一个)。即，也可以处理5GHz频带的信号的放大电路包含于第一半导体元件10以及第二半导体元件20中的一方，处理2GHz频带的信号的功率放大电路包含于第一半导体元件10以及第二半导体元件20中的另一方。
[总结]
高频模块1具备：层叠多个层且具有第一主面31和第二主面32的层叠基板30、第一半导体元件10、第二半导体元件20以及金属层90。在第一主面31设置第一凹部40。第一半导体元件10安装于第一凹部40的底面，第二半导体元件20安装于第一主面31，以跨越第一凹部40。第一半导体元件10与金属导通孔33连接，其中，该金属导通孔33从第一凹部40的底面贯通到第二主面32。金属层90在第一半导体元件10与第二半导体元件20之间设置为跨越第一凹部40。
由此，由于层叠基板30中的设置有第一凹部40的部分的厚度减薄第一凹部40的深度的量，因此从第一凹部40的底面贯通到第二主面32的金属导通孔33也缩短相应的量。即，金属导通孔33的散热路径变短，能够提高层叠基板30的散热性。换言之，能够经由金属导通孔33对在第一半导体元件10中产生的热量有效地散热。另外，在按层叠基板30的每一层形成金属导通孔33的情况下，由于金属导通孔33变短，因此能够减少制造的麻烦，进而降低制造成本。并且，由于将第一半导体元件10安装在第一凹部40内，并将第二半导体元件20安装于第一主面31使得跨越安装有第一半导体元件10的第一凹部40，因此与将第一半导体元件10和第二半导体元件20安装于同一平面的情况相比，能够使高频模块1的尺寸小型化。
另外，由于安装在第一凹部40内的第一半导体元件10和安装为跨越第一凹部40的第二半导体元件20可以配置为上下重叠，因此第一半导体元件10和第二半导体元件20能够接近。因此，存在在第一半导体元件10中处理的信号和在第二半导体元件20中处理的信号干扰，而第一半导体元件10和第二半导体元件20的隔离特性劣化的情况。因此，通过在第一半导体元件10与第二半导体元件20之间设置金属层90，能够抑制上述干扰，并能够抑制第一半导体元件10和第二半导体元件20的隔离特性的劣化。
例如，金属层90也可以与地线连接。
由此，能够通过与地线连接的金属层90，进一步抑制第一半导体元件10和第二半导体元件20的隔离特性的劣化。
例如，第二半导体元件20也可以经由设置在第二半导体元件20的第一主面31侧的面亦即底面与金属层90的第二半导体元件20侧的面亦即顶面之间的金属导通孔91与金属层90连接。
由此，由于第二半导体元件20与和地线连接的金属层90连接，因此能够将在第二半导体元件20中产生的热量经由金属导通孔91以及金属层90散热到地线。
例如，高频模块1也可以还具备至少密封第二半导体元件20的塑模层70、以及覆盖塑模层70的屏蔽层80。
由此，能够通过屏蔽层80，抑制外来噪声进入高频模块1内。
例如，塑模层70也可以不覆盖第二半导体元件20的与第一主面31侧的面相反侧的面亦即顶面，屏蔽层80也可以与第二半导体元件20的顶面接触。
由此，由于第二半导体元件20的顶面与屏蔽层80接触，所以能够将在第二半导体元件20中产生的热量经由屏蔽层80散热。在第一半导体元件10中产生的热量主要能够从金属导通孔33散热，在第二半导体元件20中产生的热量主要能够从屏蔽层80散热，由于能够分别在不同的散热路径散热，因此能够有效地抑制高频模块1的发热。另外，为了使第二半导体元件20的顶面与屏蔽层80接触，在制造工序中，在通过塑模层70包含顶面地密封第二半导体元件20后，通过研磨塑模层70的顶面，第二半导体元件20的顶面被露出。因此，能够将高频模块1与塑模层70被研磨的量对应的薄型化。
例如，塑模层70也可以包含第一塑模层71和第二塑模层72，其中，该第一塑模层71密封第一半导体元件10，该第二塑模层72密封第二半导体元件20，也可以使第一塑模层71的材料与第二塑模层72的材料不同。
例如，通过切割多个高频模块1集合而成的晶片等，可以进行高频模块1的生产。此时，密封第二半导体元件20的第二塑模层72的材料希望是容易加工(例如容易切割)的材料。另一方面，在第一凹部40中密封第一半导体元件10的第一塑模层71不希望是容易加工的材料，例如，希望是容易散热的材料。在使第一塑模层71的材料和第二塑模层72的材料成为相同的容易散热的材料的情况下，能够提高高频模块1的散热性，但存在晶片等翘曲而晶片等难以加工的担忧。另一方面，在使第一塑模层71的材料和第二塑模层72的材料成为相同的容易加工的材料的情况下，变得容易加工晶片等，但存在高频模块1的散热性降低的担忧。因此，通过使第一塑模层71的材料和第二塑模层72的材料不同，能够兼顾加工的容易度和散热的容易度。
例如，第一塑模层71的热导率高于第二塑模层72的热导率
由此，能够提高层叠基板30的第一凹部40中的散热性。
例如，第一半导体元件10也可以包含2GHz频带的功率放大电路，第二半导体元件20也可以包含5GHz频带的放大电路。或者，第一半导体元件10也可以包含5GHz频带的放大电路，第二半导体元件20也可以包含2GHz频带的功率放大电路。
在第一半导体元件10包含2GHz频带的功率放大电路，第二半导体元件20包含5GHz频带的放大电路的情况下，在第二半导体元件20的放大电路中被放大的5GHz频带的信号容易受到在第一半导体元件10的功率放大器中被较大地放大的2GHz频带的信号的影响。或者，在第一半导体元件10包含5GHz频带的放大电路，第二半导体元件20包含2GHz频带的功率放大电路的情况下，在第一半导体元件10的放大电路中被放大的5GHz频带的信号容易受到在第二半导体元件20的功率放大器中被较大地放大的2GHz频带的信号的影响。与此相对，在本发明中，由于在第一半导体元件10与第二半导体元件20之间设置金属层90，因此能够抑制上述影响，并能够抑制第一半导体元件10和第二半导体元件20的隔离特性的劣化。
例如，第一半导体元件10也可以具有化合物半导体基板，第二半导体元件20也可以具有Si半导体基板。
具有化合物半导体基板的第一半导体元件10为散热性比具有Si半导体基板的第二半导体元件20差且容易发热的元件。通过将比第二半导体元件20容易发热的第一半导体元件10与第一凹部40中的金属导通孔33连接，与第二半导体元件20与第一凹部40中的金属导通孔33连接的情况相比，能够抑制高频模块1的发热。
例如，第二半导体元件20也可以包含低噪声放大电路121、开关电路101以及控制电路141中的至少一个。例如，第一半导体元件10也可以包含第一功率放大电路。
包含第一功率放大电路的第一半导体元件10与包含低噪声放大电路121、开关电路101以及控制电路141中的至少一个的第二半导体元件20相比为容易发热的元件。通过将比第二半导体元件20容易发热的第一半导体元件10与第一凹部40中的金属导通孔33连接，与第二半导体元件20与第一凹部40中的金属导通孔33连接的情况相比，能够抑制高频模块1的发热。
例如，层叠基板30也可以具有导电体(例如导体膜35和金属导通孔36)，该导电体至少形成于层叠基板30的内部，将第一半导体元件10和第二半导体元件20电连接。
由此，能够在第一半导体元件10与第二半导体元件20之间进行信息或者信号的授受，例如能够基于该授受的信息或者信号，来补偿第一半导体元件10所包含的电路或者第二半导体元件20所包含的电路的特性等。另外，由于导电体至少形成在层叠基板30的内部，所以与导电体全部形成于层叠基板30的外部的情况(例如使用引线接合的情况等)相比，能够使高频模块1的尺寸小型化。另外，由于安装在第一凹部40内的第一半导体元件10和跨越第一凹部40地安装的第二半导体元件20可以配置为上下重叠，所以能够缩短连接第一半导体元件10和第二半导体元件20的导电体，并能够抑制导电体中的传送损失。
例如，第一半导体元件10也可以还包含温度传感器201，该温度传感器201检测第一功率放大电路的温度，第二半导体元件20也可以包含控制电路141(偏置调整电路)，该控制电路141基于由温度传感器201检测出的温度，来调整向第一功率放大电路供给的偏置。
第一功率放大电路的放大率可以根据第一功率放大电路本身产生的热量随着时间经过而变化。因此，基于由温度传感器201检测出的第一功率放大电路的温度来调整向第一功率放大电路供给的偏置。即，由于即使第一功率放大电路的温度发生变化，也向第一功率放大电路供给与第一功率放大电路的温度相应的偏置，因此能够将第一功率放大电路的放大率维持在适当的放大率。
例如，第一半导体元件10也可以还包含检测器电路，该检测器电路检测第一功率放大电路的特性参数，第二半导体元件20也可以包含特性调整电路，该特性调整电路基于由检测器电路检测出的特性参数，来调整特性参数。例如，特性参数也可以包含第一功率放大电路的阻抗、相位以及功率中的至少一个。
由此，能够根据状况调整或者补偿第一功率放大电路的阻抗、相位或者功率等特性参数。
例如，第二半导体元件20也可以还具备第二功率放大电路(例如功率放大电路132或功率放大电路133)，该第二功率放大电路与第一功率放大电路级联连接。
由此，通过不将级联连接的功率放大电路全部形成于第一半导体元件10，而将与第一功率放大电路级联连接的第二功率放大电路形成于第二半导体元件20，能够使第一半导体元件10的尺寸小型化。例如，具有化合物半导体基板的第一半导体元件10在多数情况下价格高，由于能够使第一半导体元件10的尺寸小型化，因此能够使高频模块1低成本化。另外，由于级联连接的功率放大电路中的最终级的功率放大电路最容易发热，因此通过至少最终级的功率放大电路作为第一功率放大电路包含于连接金属导通孔33的第一半导体元件10，从而能够抑制高频模块1的发热。换言之，即使级联连接的功率放大电路中的最终级的第一功率放大电路以外的第二功率放大电路不包含于第一半导体元件10，高频模块1的发热量也难以增大，而能够抑制高频模块1的发热。
例如，层叠基板30也可以内置与第一功率放大电路连接的匹配电路(例如匹配电路113或匹配电路114)。
由此，通过将与第一功率放大电路连接的匹配电路内置于层叠基板30，而不是内置于包含第一功率放大电路的第一半导体元件10，能够使第一半导体元件10的尺寸小型化，如上所述，能够使高频模块1低成本化。
例如，高频模块1也可以还具备安装部件60，该安装部件60的厚度比第二半导体元件20的厚度大。也可以在第一主面31设置第二凹部50，安装部件60也可以安装于第二凹部50的底面。
在具有比第二半导体元件20的厚度大的厚度的安装部件60直接安装于第一主面31的情况下，由于具有比第二半导体元件20的厚度大的厚度的安装部件60，而高频模块1整体的厚度增厚。因此，通过将安装部件60安装于第二凹部50的底面，高频模块1能够与第二凹部50的深度的量对应地薄型化。
例如，第二凹部50的深度也可以比第一凹部40的深度浅。
例如，在将安装部件60(例如芯片部件)安装于层叠基板30的第二凹部50的底面时，在层叠基板30印刷焊料，但若第二凹部50的深度较深则难以在第二凹部50的底面印刷焊料。因此，通过使第二凹部50的深度比第一凹部40浅，容易在第二凹部50的底面印刷焊料，能够提高安装的容易度。
通信装置5具备：对由天线2收发的高频信号进行处理的RFIC3、以及在天线2与RFIC3之间传输高频信号的高频模块1。
由此，能够提供一种能够提高层叠基板30的散热性的通信装置5。
(其他实施方式)
以上，举出实施方式对本发明的高频模块1以及通信装置5进行了说明，但本发明并不限定于上述实施方式。组合上述实施方式中的任意的构成要素而实现的其他实施方式、在不脱离本发明的主旨的范围内对上述实施方式实施本领域技术人员想到的各种变形而得到的变形例、内置有本发明的高频模块1或者通信装置5的各种设备也包含于本发明。
例如，在上述实施方式中，对金属层90与地线连接的例子进行了说明，但金属层90也可以不与地线连接。
例如，在上述实施方式中，对第二半导体元件20经由设置在第二半导体元件20的底面与金属层90的顶面之间的金属导通孔91与金属层90连接的例子进行了说明，但并不限于此。也可以不在第二半导体元件20的底面与金属层90的顶面之间设置金属导通孔91。
例如，在上述实施方式中，对高频模块1具备屏蔽层80的例子进行了说明，但高频模块1也可以不具备屏蔽层80。
例如，在上述实施方式中，对高频模块1具备塑模层70的例子进行了说明，但高频模块1也可以不具备塑模层70。或者，高频模块1也可以不具备第一塑模层71，而具备第二塑模层72。在该情况下，也可以通过金属层90将第一凹部40完全覆盖，在形成第二塑模层72时，也可以使注入到第一主面31的树脂部件不流入到第一凹部40。或者，高频模块1也可以不具备第二塑模层72，而具备第一塑模层71。
例如，在上述实施方式中，对第一半导体元件10包含第一功率放大电路，并且第一半导体元件10具有化合物半导体基板的例子进行了说明，但并不限于此。例如，第一半导体元件10也可以不包含第一功率放大电路，也可以不具有化合物半导体基板。
例如，在上述实施方式中，对第二半导体元件20包含低噪声放大电路、开关电路以及控制电路中的至少一个，并且第二半导体元件20具有Si半导体基板的例子进行了说明，但并不限于此。例如，第二半导体元件20也可以不包含低噪声放大电路、开关电路以及控制电路中的至少一个，也可以不具有Si半导体基板。
例如，在上述实施方式中，对第一半导体元件10包含检测第一功率放大电路的温度的温度传感器，第二半导体元件20包含调整对第一功率放大电路供给的偏置的偏置调整电路的例子进行了说明，但并不限于此。例如，第一半导体元件10也可以不包含温度传感器，第二半导体元件20也可以不包含偏置调整电路。
例如，在上述实施方式中，对第一半导体元件10包含检测第一功率放大电路的特性参数的检测器电路，第二半导体元件20包含调整特性参数的特性调整电路的例子进行了说明，但并不限于此。例如，第一半导体元件10也可以不包含检测器电路，第二半导体元件20也可以不包含特性调整电路。
例如，在上述实施方式中，对层叠基板30具有导电体，该导电体至少形成于层叠基板30的内部，对第一半导体元件10和第二半导体元件20进行电连接的例子进行了说明，但并不限于此。例如，层叠基板30也可以不具有对第一半导体元件10和第二半导体元件20进行电连接的导电体。例如，对第一半导体元件10和第二半导体元件20进行电连接的导电体也可以形成于层叠基板30的外部(例如，也可以使用引线接合)。或者，对第一半导体元件10和第二半导体元件20进行电连接的导电体也可以不设置于高频模块1。
例如，在上述实施方式中，对高频模块1具备安装部件60的例进行了说明，但高频模块1也可以不具备安装部件60。在该情况下，在层叠基板30的第一主面31，也可以不设置有第二凹部50。
本发明能够广泛利用于要求散热性的设备。
附图标记说明
1…高频模块；2…天线；3…RFIC；4…BBIC；5…通信装置；10…第一半导体元件；20…第二半导体元件；30…层叠基板；31…第一主面；32…第二主面；33、36、91…金属导通孔；35…导体膜；40…第一凹部；50…第二凹部；60…安装部件；70…塑模层；71…第一塑模层；72…第二塑模层；80…屏蔽层；90…金属层；101、311、312…开关电路；111、112、113、114、115、116…匹配电路；121、321、322…低噪声放大电路；131、132、133、331、332、333、334…功率放大电路；141…控制电路；201…温度传感器；301…双工器；302、303…滤波器；C…电容器；OP…运算放大器；SW…开关；T1…第一输入端子；T2…第二输入端子。

Claims (20)

1.一种高频模块，具备：
层叠基板，层叠多个层，且具有第一主面和第二主面；
第一半导体元件；
第二半导体元件；以及
金属层，
在上述第一主面设置有第一凹部，
上述第一半导体元件安装于上述第一凹部的底面，
上述第二半导体元件安装于上述第一主面，以跨越上述第一凹部，
上述第一半导体元件与金属导通孔连接，其中，上述金属导通孔从上述第一凹部的底面贯通到上述第二主面，
上述金属层在上述第一半导体元件和上述第二半导体元件之间设置为跨越上述第一凹部。
2.根据权利要求1所述的高频模块，其中，
上述金属层与地线连接。
3.根据权利要求2所述的高频模块，其中，
上述第二半导体元件经由金属导通孔与上述金属层连接，其中，上述金属导通孔设置在上述第二半导体元件的上述第一主面侧的面亦即底面和上述金属层的上述第二半导体元件侧的面亦即顶面之间。
4.根据权利要求1～3中任一项所述的高频模块，其中，还具备：
塑模层，至少密封上述第二半导体元件；以及
屏蔽层，覆盖上述塑模层。
5.根据权利要求4所述的高频模块，其中，
上述塑模层不覆盖上述第二半导体元件的与上述第一主面侧的面相反侧的面亦即顶面，
上述屏蔽层与上述第二半导体元件的上述顶面接触。
6.根据权利要求4或5所述的高频模块，其中，
上述塑模层包含第一塑模层和第二塑模层，其中，上述第一塑模层密封上述第一半导体元件，上述第二塑模层密封上述第二半导体元件，
上述第一塑模层的材料与上述第二塑模层的材料不同。
7.根据权利要求6所述的高频模块，其中，
上述第一塑模层的热导率高于上述第二塑模层的热导率。
8.根据权利要求1～7中任一项所述的高频模块，其中，
上述第一半导体元件包含2GHz频带的功率放大电路，
上述第二半导体元件包含5GHz频带的放大电路，
或者，
上述第一半导体元件包含5GHz频带的放大电路，
上述第二半导体元件包含2GHz频带的功率放大电路。
9.根据权利要求1～8中任一项所述的高频模块，其中，
上述第一半导体元件具有化合物半导体基板，
上述第二半导体元件具有Si半导体基板。
10.根据权利要求1～9中任一项所述的高频模块，其中，
上述第二半导体元件包含低噪声放大电路、开关电路以及控制电路中的至少一个。
11.根据权利要求1～10中任一项所述的高频模块，其中，
上述第一半导体元件包含第一功率放大电路。
12.根据权利要求11所述的高频模块，其中，
上述层叠基板具有导电体，其中，上述导电体至少形成于上述层叠基板的内部，对上述第一半导体元件和上述第二半导体元件进行电连接。
13.根据权利要求12所述的高频模块，其中，
上述第一半导体元件还包含温度传感器，上述温度传感器检测上述第一功率放大电路的温度，
上述第二半导体元件包含偏置调整电路，上述偏置调整电路基于由上述温度传感器检测出的温度，来调整向上述第一功率放大电路供给的偏置。
14.根据权利要求12或13所述的高频模块，其中，
上述第一半导体元件还包含检测器电路，上述检测器电路检测上述第一功率放大电路的特性参数，
上述第二半导体元件包含特性调整电路，上述特性调整电路基于由上述检测器电路检测出的上述特性参数，来调整上述特性参数。
15.根据权利要求14所述的高频模块，其中，
上述特性参数包含上述第一功率放大电路的阻抗、相位以及功率中的至少一个。
16.根据权利要求11～15中任一项所述的高频模块，其中，
上述第二半导体元件还包含第二功率放大电路，上述第二功率放大电路与上述第一功率放大电路级联连接。
17.根据权利要求11～16中任一项所述的高频模块，其中，
上述层叠基板内置匹配电路，上述匹配电路与上述第一功率放大电路连接。
18.根据权利要求1～17中任一项所述的高频模块，其中，
还具备安装部件，上述安装部件具有比上述第二半导体元件大的厚度，
在上述第一主面设置有第二凹部，
上述安装部件安装于上述第二凹部的底面。
19.根据权利要求18所述的高频模块，其中，
上述第二凹部的深度比上述第一凹部的深度浅。
20.一种通信装置，具备：
RF信号处理电路，对由天线收发的高频信号进行处理；以及
权利要求1～19中任一项所述的高频模块，在上述天线与上述RF信号处理电路之间传输上述高频信号。
CN202180049996.3A 2020-09-30 2021-09-21 高频模块以及通信装置 Pending CN116235292A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-165329 2020-09-30
JP2020165329 2020-09-30
PCT/JP2021/034466 WO2022071010A1 (ja) 2020-09-30 2021-09-21 高周波モジュールおよび通信装置

Publications (1)

Publication Number Publication Date
CN116235292A true CN116235292A (zh) 2023-06-06

Family

ID=80951617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180049996.3A Pending CN116235292A (zh) 2020-09-30 2021-09-21 高频模块以及通信装置

Country Status (3)

Country Link
US (1) US20230155620A1 (zh)
CN (1) CN116235292A (zh)
WO (1) WO2022071010A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
JP2004128288A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2007295327A (ja) * 2006-04-26 2007-11-08 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
EP3432353B1 (en) * 2016-04-27 2021-09-01 Mitsubishi Electric Corporation High frequency circuit
JP7140530B2 (ja) * 2018-04-06 2022-09-21 ローム株式会社 電子部品およびその製造方法
WO2020054004A1 (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 マイクロ波デバイス及び空中線

Also Published As

Publication number Publication date
US20230155620A1 (en) 2023-05-18
WO2022071010A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
US11107782B2 (en) Radio frequency module and communication device
WO2021044691A1 (ja) 高周波モジュール及び通信装置
CN114080756B (zh) 高频模块和通信装置
WO2020090230A1 (ja) 高周波モジュールおよび通信装置
CN216699995U (zh) 高频模块和通信装置
US20210152195A1 (en) Radio frequency module and communication device
US11463118B2 (en) Radio frequency module and communication device
US11742337B2 (en) Radio-frequency module and communication device
US11456761B2 (en) Radio-frequency module and communication device
US20240105628A1 (en) Radio frequency module and communication apparatus
US11871508B2 (en) Radio-frequency module and communication device
US11483023B2 (en) Radio-frequency module and communication device
WO2022118891A1 (ja) 高周波モジュール及び通信装置
WO2022102689A1 (ja) 高周波モジュールおよび通信装置
CN116235292A (zh) 高频模块以及通信装置
CN115552801A (zh) 高频模块以及通信装置
WO2022071009A1 (ja) 高周波モジュールおよび通信装置
CN116097428A (zh) 高频模块以及通信装置
WO2022071008A1 (ja) 高周波モジュールおよび通信装置
WO2022071005A1 (ja) 高周波モジュールおよび通信装置
KR101189421B1 (ko) 다중대역 스위칭 프론트앤드모듈
CN116711210A (zh) 高频模块和通信装置
CN116783821A (zh) 高频模块和通信装置
CN117121374A (zh) 高频模块
CN117063394A (zh) 高频模块和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination