WO2021044691A1 - 高周波モジュール及び通信装置 - Google Patents

高周波モジュール及び通信装置 Download PDF

Info

Publication number
WO2021044691A1
WO2021044691A1 PCT/JP2020/023117 JP2020023117W WO2021044691A1 WO 2021044691 A1 WO2021044691 A1 WO 2021044691A1 JP 2020023117 W JP2020023117 W JP 2020023117W WO 2021044691 A1 WO2021044691 A1 WO 2021044691A1
Authority
WO
WIPO (PCT)
Prior art keywords
high frequency
frequency module
mounting board
stage amplifier
main surface
Prior art date
Application number
PCT/JP2020/023117
Other languages
English (en)
French (fr)
Inventor
崇行 篠崎
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080062164.0A priority Critical patent/CN114342073A/zh
Publication of WO2021044691A1 publication Critical patent/WO2021044691A1/ja
Priority to US17/685,390 priority patent/US11658691B2/en
Priority to US18/301,990 priority patent/US12074620B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/08—Constructional details, e.g. cabinet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Definitions

  • the present invention generally relates to a high frequency module and a communication device, and more particularly to a high frequency module including a power amplifier and a communication device including the high frequency module.
  • the power amplification module is a high-frequency module that amplifies the power of an input signal to a level required for transmitting it to a base station in a mobile communication terminal such as a mobile phone.
  • the control circuit controls the operation of the driver stage amplifier and the output stage amplifier.
  • Each component such as the driver stage amplifier, output stage amplifier, interstage matching circuit, output matching circuit, and control circuit of the power amplification module is arranged on the mounting board.
  • the driver stage amplifier and the output stage amplifier are integrated in a single IC chip.
  • High-frequency modules such as the high-frequency module disclosed in Patent Document 1 may be desired to be miniaturized.
  • An object of the present invention is to provide a high frequency module and a communication device capable of miniaturization.
  • the high frequency module includes a mounting board, a power amplifier, and electronic components.
  • the mounting board has a first main surface and a second main surface facing each other.
  • the power amplifier is arranged on the mounting board.
  • the electronic components are arranged on the mounting board.
  • the power amplifier includes a driver stage amplifier and an output stage amplifier.
  • the driver stage amplifier is arranged on the second main surface of the mounting board.
  • the output stage amplifier is arranged on the first main surface of the mounting board.
  • the electronic component is arranged on the first main surface of the mounting board. At least a part of the electronic component overlaps the driver stage amplifier in a plan view from the thickness direction of the mounting board.
  • the communication device includes a signal processing circuit and the high frequency module.
  • the power amplifier of the high frequency module amplifies and outputs a transmission signal from the signal processing circuit.
  • the high frequency module and communication device according to the above aspect of the present invention can be miniaturized.
  • FIG. 1 is a plan view of the high frequency module according to the first embodiment.
  • FIG. 2 is a bottom view of the high frequency module of the same.
  • FIG. 3 shows the high frequency module of the same as above, and is a cross-sectional view taken along the line AA of FIG.
  • FIG. 4 is a circuit configuration diagram of a communication device including the same high frequency module.
  • FIG. 5 is a cross-sectional view of the high frequency module according to the modified example of the first embodiment.
  • FIG. 6 is a plan view of the high frequency module according to the second embodiment.
  • FIG. 7 is a bottom view of the high frequency module of the same.
  • FIG. 8 shows the high frequency module of the same as above, and is a cross-sectional view taken along the line AA of FIG. FIG.
  • FIG. 9 is a plan view of the high frequency module according to the third embodiment.
  • FIG. 10 is a bottom view of the high frequency module of the same.
  • FIG. 11 shows the high frequency module of the same as above, and is a cross-sectional view taken along the line AA of FIG.
  • FIGS. 1 to 3, 5 to 11 referred to in the following embodiments and the like are schematic views, and the ratio of the size and the thickness of each component in the figure does not necessarily reflect the actual dimensional ratio. Not always.
  • the high frequency module 1 is used, for example, in the communication device 300.
  • the communication device 300 is, for example, a mobile phone (for example, a smartphone), but is not limited to this, and may be, for example, a wearable terminal (for example, a smart watch) or the like.
  • the high frequency module 1 is a module capable of supporting, for example, a 4G (4th generation mobile communication) standard, a 5G (5th generation mobile communication) standard, and the like.
  • the 4G standard is, for example, a 3GPP LTE (Long Term Evolution) standard.
  • the 5G standard is, for example, 5G NR (New Radio).
  • the high frequency module 1 is a module capable of supporting carrier aggregation and dual connectivity.
  • the high frequency module 1 is configured so that, for example, the transmission signal input from the signal processing circuit 301 can be amplified and output to the antenna 310. Further, the high frequency module 1 is configured so that the received signal input from the antenna 310 can be amplified and output to the signal processing circuit 301.
  • the signal processing circuit 301 is not a component of the high frequency module 1, but a component of the communication device 300 including the high frequency module 1.
  • the high frequency module 1 according to the first embodiment is controlled by, for example, the signal processing circuit 301 included in the communication device 300.
  • the communication device 300 includes a high frequency module 1 and a signal processing circuit 301.
  • the communication device 300 further includes an antenna 310.
  • the communication device 300 further includes a circuit board on which the high frequency module 1 is mounted.
  • the circuit board is, for example, a printed wiring board.
  • the circuit board has a ground electrode to which a ground potential is applied.
  • the signal processing circuit 301 includes, for example, an RF signal processing circuit 302 and a baseband signal processing circuit 303.
  • the RF signal processing circuit 302 is, for example, an RFIC (Radio Frequency Integrated Circuit), and performs signal processing on a high frequency signal.
  • the RF signal processing circuit 302 performs signal processing such as up-conversion on the high frequency signal (transmission signal) output from the baseband signal processing circuit 303, and outputs the processed high frequency signal. Further, the RF signal processing circuit 302 performs signal processing such as down-conversion on the high frequency signal (received signal) output from the high frequency module 1, and uses the processed high frequency signal as a base band signal processing circuit. Output to 303.
  • the baseband signal processing circuit 303 is, for example, a BBIC (Baseband Integrated Circuit).
  • the baseband signal processing circuit 303 generates an I-phase signal and a Q-phase signal from the baseband signal.
  • the baseband signal is, for example, an audio signal, an image signal, or the like input from the outside.
  • the baseband signal processing circuit 303 performs IQ modulation processing by synthesizing an I-phase signal and a Q-phase signal, and outputs a transmission signal. At this time, the transmission signal is generated as a modulated signal (IQ signal) in which a carrier signal having a predetermined frequency is amplitude-modulated with a period longer than the period of the carrier signal.
  • IQ signal modulated signal
  • the received signal processed by the baseband signal processing circuit 303 is used, for example, for displaying an image as an image signal or for a telephone call as an audio signal.
  • the high frequency module 1 transmits a high frequency signal (received signal, transmitted signal) between the antenna 310 and the RF signal processing circuit 302 of the signal processing circuit 301.
  • the high frequency module 1 includes a power amplifier 11 and a controller 14. Further, the high frequency module 1 further includes a low noise amplifier 21 and five duplexers 32A, 32B, 32C, 32D and 32E.
  • the duplexer 32A includes a transmission filter 12A and a reception filter 22A.
  • the duplexer 32B includes a transmission filter 12B and a reception filter 22B.
  • the duplexer 32C includes a transmission filter 12C and a reception filter 22C.
  • the duplexer 32D includes a transmission filter 12D and a reception filter 22D.
  • the duplexer 32E includes a transmission filter 12E and a reception filter 22E.
  • the high frequency module 1 includes a switch 4 (hereinafter, also referred to as a first switch 4), a switch 5 (hereinafter, also referred to as a second switch 5), and a switch 6 (hereinafter, also referred to as a third switch 6). Further prepare. Further, the high frequency module 1 further includes an output matching circuit 13. Further, the high frequency module 1 further includes a low pass filter 3. Further, although not shown, the high frequency module 1 further includes a plurality of matching circuits provided in each signal path between each of the five duplexers 32A to 32E and the first switch 4.
  • Each of the plurality of matching circuits is a circuit for impedance matching between the antenna 310 and the first switch 4 connected to the antenna terminal 81 and the corresponding duplexers of the plurality of duplexers 32A to 32E.
  • Each of the plurality of matching circuits is composed of, for example, one inductor, but is not limited to this, and may include, for example, a plurality of inductors and a plurality of capacitors.
  • the high frequency module 1 is provided with a plurality of external connection terminals 80.
  • the plurality of external connection terminals 80 include an antenna terminal 81, a signal input terminal 82, a signal output terminal 83, a plurality of control terminals 84, and a plurality of ground terminals 85 (see FIGS. 2 and 3).
  • the plurality of ground terminals 85 are terminals that are electrically connected to the ground electrodes of the above-mentioned circuit board included in the communication device 300 and are given a ground potential.
  • the plurality of external connection terminals 80 include a first power supply terminal Vcc1 and a second power supply terminal Vcc2.
  • the power amplifier 11 is provided in the signal path Tx1 for the transmission signal.
  • the power amplifier 11 amplifies and outputs, for example, a transmission signal from the signal processing circuit 301.
  • the power amplifier 11 amplifies and outputs an input transmission signal in a predetermined frequency band.
  • the predetermined frequency band includes, for example, a first communication band, a second communication band, a third communication band, a fourth communication band, and a fifth communication band.
  • the first communication band corresponds to the transmission signal passing through the transmission filter 12A.
  • the second communication band corresponds to the transmission signal passing through the transmission filter 12B.
  • the third communication band corresponds to the transmission signal passing through the transmission filter 12C.
  • the fourth communication band corresponds to the transmission signal passing through the transmission filter 12D.
  • the fifth communication band corresponds to the transmission signal passing through the transmission filter 12E.
  • the power amplifier 11 includes a driver stage amplifier 111, an output stage amplifier 112, and an interstage matching circuit 113.
  • the output stage amplifier 112 is connected in series with the output side of the driver stage amplifier 111.
  • the amplification factor of the driver stage amplifier 111 is smaller than the amplification factor of the output stage amplifier 112.
  • the interstage matching circuit 113 is connected between the driver stage amplifier 111 and the output stage amplifier 112.
  • the interstage matching circuit 113 matches the impedance of the driver stage amplifier 111 and the output stage amplifier 112.
  • the interstage matching circuit 113 includes a circuit element 114.
  • the circuit element 114 is, for example, an inductor provided between the driver stage amplifier 111 and the output stage amplifier 112. This inductor is, for example, a chip inductor.
  • the interstage matching circuit 113 may further include a capacitor in addition to the inductor.
  • the input terminal of the driver stage amplifier 111 is connected to the signal input terminal 82.
  • the input terminal of the driver stage amplifier 111 is connected to the signal processing circuit 301 via the signal input terminal 82.
  • the signal input terminal 82 is a terminal for inputting a high frequency signal (transmission signal) from an external circuit (for example, a signal processing circuit 301) to the high frequency module 1.
  • the output terminal of the output stage amplifier 112 is connected to the common terminal 50 of the second switch 5 via the output matching circuit 13.
  • the power amplifier 11 is controlled by the controller 14.
  • the controller 14 is connected to the driver stage amplifier 111 and the output stage amplifier 112 of the power amplifier 11.
  • the controller 14 is connected to the signal processing circuit 301 via a plurality of (for example, four) control terminals 84.
  • the plurality of control terminals 84 are terminals for inputting a control signal from an external circuit (for example, a signal processing circuit 301) to the controller 14.
  • the controller 14 controls the power amplifier 11 based on the control signals acquired from the plurality of control terminals 84.
  • the plurality of control terminals 84 correspond to, for example, the MIPI (Mobile Industry Processor Interface) standard.
  • the controller 14 has a plurality of terminals 148 connected to a plurality of control terminals 84 as an input unit into which a control signal is input.
  • the plurality of terminals 148 correspond to, for example, the MIPI standard.
  • the controller 14 controls the power amplifier 11 according to the control signal from the RF signal processing circuit 302.
  • the controller 14 receives the control signal from the RF signal processing circuit 302 at the plurality of terminals 148, supplies the first bias current to the driver stage amplifier 111, for example, and supplies the first bias current to the output stage amplifier 112 in accordance with the control signal.
  • a bias current of 2 is supplied.
  • the controller 14 is also connected to the first switch 4 and the second switch 5, and also controls the first switch 4 and the second switch 5 based on the above-mentioned control signal.
  • the power amplifier 11 operates in envelope tracking (Envelope Tracking).
  • the power amplifier 11 is controlled by a control circuit (not shown) to perform an envelope tracking operation.
  • the control circuit controls the power supply voltage of the power amplifier 11 according to the input signal level of the transmission signal (transmission signal from the signal processing circuit 301) input to the power amplifier 11. More specifically, in the high frequency module 1, the amplitude of the transmission signal is provided to each of the first power supply terminal Vcc1 for supplying power to the driver stage amplifier 111 and the second power supply terminal Vcc2 for supplying power to the output stage amplifier 112. The first power supply voltage and the second power supply voltage according to the level are supplied.
  • the control circuit is supplied with power from, for example, the battery of the communication device 300.
  • the control circuit generates the first power supply voltage and the second power supply voltage based on the power supply control signal (envelope signal) from the base band signal processing circuit 303 of the signal processing circuit 301, and generates the first power supply terminal Vcc1 and the second power supply terminal Vcc1 and the second. It is supplied to each of the power supply terminals Vcc2.
  • the baseband signal processing circuit 303 detects the amplitude level of the modulated signal based on the IQ signal, and sets the first power supply voltage and the second power supply voltage to the level corresponding to the amplitude level of the transmission signal with respect to the control circuit. Outputs the power control signal.
  • the low noise amplifier 21 has an input terminal and an output terminal.
  • the low noise amplifier 21 is provided in the signal path Rx1 for the received signal.
  • the low noise amplifier 21 amplifies the reception signal of the predetermined frequency band input to the input terminal and outputs it from the output terminal.
  • the input terminal of the low noise amplifier 21 is connected to the common terminal 60 of the third switch 6.
  • An input matching circuit may be provided between the input terminal of the low noise amplifier 21 and the common terminal 60 of the third switch 6.
  • the output terminal of the low noise amplifier 21 is connected to the signal output terminal 83.
  • the output terminal of the low noise amplifier 21 is connected to the signal processing circuit 301 via, for example, the signal output terminal 83.
  • the signal output terminal 83 is a terminal for outputting a high frequency signal (received signal) from the low noise amplifier 21 to an external circuit (for example, a signal processing circuit 301).
  • the transmission filter 12A is, for example, a filter whose pass band is the transmission band of the first communication band.
  • the transmission filter 12B is, for example, a filter whose pass band is the transmission band of the second communication band.
  • the transmission filter 12C is, for example, a filter whose pass band is the transmission band of the third communication band.
  • the transmission filter 12D is, for example, a filter whose pass band is the transmission band of the fourth communication band.
  • the transmission filter 12E is, for example, a filter whose pass band is the transmission band of the fifth communication band.
  • the reception filter 22A is, for example, a filter having a reception band of the first communication band as a pass band.
  • the reception filter 22B is, for example, a filter having a reception band of the second communication band as a pass band.
  • the reception filter 22C is, for example, a filter whose pass band is the reception band of the third communication band.
  • the reception filter 22D is, for example, a filter having a reception band of the fourth communication band as a pass band.
  • the reception filter 22E is, for example, a filter having a reception band of the fifth communication band as a pass band.
  • the first switch 4 has a common terminal 40 and five selection terminals 41 to 45.
  • the first switch 4 is an antenna switch connected to the antenna terminal 81.
  • the common terminal 40 is connected to the antenna terminal 81. More specifically, the common terminal 40 is connected to the antenna terminal 81 via the low-pass filter 3.
  • An antenna 310 is connected to the antenna terminal 81.
  • the selection terminal 41 is connected to a connection point between the output terminal of the transmission filter 12A and the input terminal of the reception filter 22A.
  • the selection terminal 42 is connected to a connection point between the output terminal of the transmission filter 12B and the input terminal of the reception filter 22B.
  • the selection terminal 43 is connected to a connection point between the output terminal of the transmission filter 12C and the input terminal of the reception filter 22C.
  • the selection terminal 44 is connected to a connection point between the output terminal of the transmission filter 12D and the input terminal of the reception filter 22D.
  • the selection terminal 45 is connected to a connection point between the output terminal of the transmission filter 12E and the input terminal of the reception filter 22E.
  • the first switch 4 is, for example, a switch capable of connecting at least one or more of the five selection terminals 41 to 45 to the common terminal 40.
  • the first switch 4 is, for example, a switch capable of one-to-one and one-to-many connections.
  • the first switch 4 is controlled by, for example, the controller 14.
  • the first switch 4 switches the connection state between the common terminal 40 and the five selection terminals 41 to 45, for example, according to the control signal from the controller 14.
  • the first switch 4 is, for example, a switch IC (Integrated Circuit).
  • the second switch 5 has a common terminal 50 and five selection terminals 51 to 55.
  • the common terminal 50 is connected to the output terminal of the output stage amplifier 112 via the output matching circuit 13.
  • the selection terminal 51 is connected to the input terminal of the transmission filter 12A (the transmission terminal of the duplexer 32A).
  • the selection terminal 52 is connected to the input terminal of the transmission filter 12B (the transmission terminal of the duplexer 32B).
  • the selection terminal 53 is connected to the input terminal of the transmission filter 12C (the transmission terminal of the duplexer 32C).
  • the selection terminal 54 is connected to the input terminal of the transmission filter 12D (the transmission terminal of the duplexer 32D).
  • the selection terminal 55 is connected to the input terminal of the transmission filter 12E (the transmission terminal of the duplexer 32E).
  • the second switch 5 is, for example, a switch capable of connecting at least one or more of the five selection terminals 51 to 55 to the common terminal 50.
  • the second switch 5 is, for example, a switch capable of one-to-one and one-to-many connections.
  • the second switch 5 is a band select switch having a function of switching signal paths for a plurality of transmission signals having different communication bands from each other.
  • the second switch 5 is controlled by, for example, the controller 14.
  • the second switch 5 switches the connection state between the common terminal 50 and the five selection terminals 51 to 55, for example, according to the control signal from the controller 14.
  • the second switch 5 is, for example, a switch IC.
  • the third switch 6 has a common terminal 60 and five selection terminals 61 to 65.
  • the common terminal 60 is connected to the input terminal of the low noise amplifier 21.
  • the selection terminal 61 is connected to the output terminal of the reception filter 22A (the reception terminal of the duplexer 32A).
  • the selection terminal 62 is connected to the output terminal of the reception filter 22B (the reception terminal of the duplexer 32B).
  • the selection terminal 63 is connected to the output terminal of the reception filter 22C (the reception terminal of the duplexer 32C).
  • the selection terminal 64 is connected to the output terminal of the reception filter 22D (the reception terminal of the duplexer 32D).
  • the selection terminal 65 is connected to the output terminal of the reception filter 22E (the reception terminal of the duplexer 32E).
  • the third switch 6 is, for example, a switch capable of connecting at least one or more of the five selection terminals 61 to 65 to the common terminal 60.
  • the third switch 6 is, for example, a switch capable of one-to-one and one-to-many connections.
  • the third switch 6 is controlled by, for example, the controller 14.
  • the third switch 6 switches the connection state between the common terminal 60 and the five selection terminals 61 to 65, for example, according to the control signal from the controller 14.
  • the third switch 6 is, for example, a switch IC.
  • the output matching circuit 13 is provided in the signal path between the output terminal of the output stage amplifier 112 of the power amplifier 11 and the common terminal 50 of the second switch 5.
  • the output matching circuit 13 is a circuit for impedance matching between the output stage amplifier 112 and the transmission filters 12A to 12E.
  • the output matching circuit 13 is composed of, for example, one circuit element 131 (here, an inductor), but is not limited to this, and may include, for example, a plurality of inductors and a plurality of capacitors.
  • the high frequency module 1 is provided with an input matching circuit.
  • the input matching circuit is provided in the signal path between the input terminal of the low noise amplifier 21 and the common terminal 60 of the third switch 6.
  • the input matching circuit is a circuit for impedance matching between the low noise amplifier 21 and the receiving filters 22A to 22E.
  • the input matching circuit is composed of, for example, one inductor, but is not limited to this, and may include, for example, a plurality of inductors and a plurality of capacitors.
  • the high frequency module 1 includes a mounting board 9 and a power amplifier 11.
  • the mounting board 9 has a first main surface 91 and a second main surface 92 facing each other in the thickness direction D1 of the mounting board 9.
  • the mounting substrate 9 is, for example, a printed wiring board, an LTCC (Low Temperature Co-fired Ceramics) substrate, an HTCC (High Temperature Co-fired Ceramics) substrate, and a resin multilayer substrate.
  • the mounting substrate 9 is, for example, a multilayer substrate including a plurality of dielectric layers and a plurality of conductive layers. The plurality of dielectric layers and the plurality of conductive layers are laminated in the thickness direction D1 of the mounting substrate 9. The plurality of conductive layers are formed in a predetermined pattern determined for each layer.
  • Each of the plurality of conductive layers includes one or a plurality of conductor portions in one plane orthogonal to the thickness direction D1 of the mounting substrate 9.
  • the material of each conductive layer is, for example, copper.
  • the plurality of conductive layers include a ground layer. In the high frequency module 1, a plurality of ground terminals 85 and a ground layer are electrically connected via a via conductor or the like included in the mounting substrate 9.
  • the mounting board 9 is not limited to the printed wiring board and the LTCC board, but may be a wiring structure.
  • the wiring structure is, for example, a multi-layer structure.
  • the multilayer structure includes at least one insulating layer and at least one conductive layer.
  • the insulating layer is formed in a predetermined pattern. When there are a plurality of insulating layers, the plurality of insulating layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer is formed in a predetermined pattern different from the predetermined pattern of the insulating layer. When there are a plurality of conductive layers, the plurality of conductive layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer may include one or more rewiring sections.
  • the first surface of the two surfaces facing each other in the thickness direction of the multilayer structure is the first main surface 91 of the mounting board 9, and the second surface is the second main surface 92 of the mounting board 9.
  • the wiring structure may be, for example, an interposer.
  • the interposer may be an interposer using a silicon substrate, or may be a substrate composed of multiple layers.
  • the first main surface 91 and the second main surface 92 of the mounting board 9 are separated in the thickness direction D1 of the mounting board 9 and intersect with the thickness direction D1 of the mounting board 9.
  • the first main surface 91 of the mounting board 9 is orthogonal to, for example, the thickness direction D1 of the mounting board 9, but may include, for example, the side surface of the conductor portion as a surface not orthogonal to the thickness direction D1.
  • the second main surface 92 of the mounting board 9 is orthogonal to, for example, the thickness direction D1 of the mounting board 9, but includes, for example, the side surface of the conductor portion as a surface not orthogonal to the thickness direction D1. You may.
  • first main surface 91 and the second main surface 92 of the mounting substrate 9 may be formed with fine irregularities, concave portions or convex portions.
  • the mounting board 9 has a rectangular shape in a plan view from the thickness direction D1 of the mounting board 9, but the mounting board 9 is not limited to this, and may be, for example, a square shape.
  • the high-frequency module 1 has, as a plurality of circuit elements, the above-mentioned power amplifier 11, a controller 14, a low-noise amplifier 21, five duplexers 32A to 32E, a first switch 4, a second switch 5, and a third switch. 6, an output matching circuit 13, an input matching circuit, five matching circuits provided between the five duplexers 32A to 32E and the first switch 4, and a low-pass filter 3 are provided.
  • the plurality of circuit elements of the high frequency module 1 are mounted on the mounting board 9.
  • mounting means that the circuit element is arranged on the mounting board 9 (mechanically connected) and that the circuit element is electrically connected to the mounting board 9 (appropriate conductor portion). Including that.
  • the plurality of circuit elements are not limited to the electronic components mounted on the mounting board 9, and may include circuit elements provided in the mounting board 9.
  • the output stage amplifier 112 and the driver stage amplifier 111 of the power amplifier 11 are configured by different IC chips.
  • the output stage amplifier 112 is mounted on the first main surface 91 of the mounting board 9. Therefore, the output stage amplifier 112 is arranged on the first main surface 91 of the mounting board 9.
  • the first switch 4 is mounted on the second main surface 92 of the mounting board 9. Therefore, the first switch 4 is arranged on the second main surface 92 of the mounting board 9.
  • the IC chip 10 which is a semiconductor chip including the driver stage amplifier 111, the controller 14, and the second switch 5, is mounted on the second main surface 92 of the mounting board 9. Therefore, the IC chip 10 is arranged on the second main surface 92 of the mounting board 9. Further, in the high frequency module 1 according to the first embodiment, the IC chip 20 in which the third switch 6 and the low noise amplifier 21 are integrated into one chip is mounted on the second main surface 92 of the mounting board 9. Therefore, the IC chip 20 is arranged on the second main surface 92 of the mounting board 9.
  • the output stage amplifier 112 is an IC chip including a substrate and an IC unit including at least one transistor formed on the substrate.
  • the substrate is, for example, a gallium arsenide substrate.
  • the IC unit has a function of amplifying a transmission signal input to the input terminal of the output stage amplifier 112.
  • the transistor is, for example, an HBT (Heterojunction Bipolar Transistor).
  • the output stage amplifier 112 may include, for example, a capacitor for cutting DC.
  • the IC chip constituting the output stage amplifier 112 is flip-chip mounted on the first main surface 91 of the mounting board 9.
  • the outer peripheral shape of the output stage amplifier 112 is a quadrangular shape in a plan view from the thickness direction D1 of the mounting board 9.
  • the IC chip 10 includes a substrate, a first circuit portion as a driver stage amplifier 111 formed on the substrate, a second circuit portion as a controller 14 formed on the substrate, and the like. It has a third circuit unit as a second switch 5 formed on the substrate.
  • the substrate is, for example, a silicon substrate.
  • the first circuit unit includes a transistor and has a function of a driver stage amplifier 111 that amplifies and outputs an input transmission signal.
  • the transistor included in the first circuit unit is, for example, a bipolar transistor.
  • the second circuit unit has a function of a controller 14 that controls the power amplifier 11, the first switch 4, and the second switch 5.
  • the third circuit unit includes a common terminal 50 of the second switch 5, five selection terminals 51 to 55, and a plurality of FETs (Field Effect Transistors).
  • the IC chip 10 is flip-chip mounted on the second main surface 92 of the mounting board 9.
  • the outer peripheral shape of the IC chip 10 is a quadrangular shape in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the IC chip 20 including the third switch 6 and the low noise amplifier 21 is formed on the substrate, the first circuit portion as the third switch 6 formed on the substrate, and the substrate. It has a second circuit unit as a low noise amplifier 21.
  • the substrate is, for example, a silicon substrate.
  • the first circuit unit includes a common terminal 60 of the third switch 6, six selection terminals 61 to 65, and a plurality of FETs.
  • the second circuit unit has a function of amplifying and outputting the input received signal.
  • the IC chip 20 is flip-chip mounted on the second main surface 92 of the mounting board 9.
  • the outer peripheral shape of the IC chip 20 is a quadrangular shape in a plan view from the thickness direction D1 of the mounting substrate 9.
  • Each of the five duplexers 32A to 32E is, for example, a bare chip duplexer.
  • the duplexer 32A has a transmission filter 12A and a reception filter 22A.
  • the duplexer 32B has a transmission filter 12B and a reception filter 22B.
  • the duplexer 32C has a transmission filter 12C and a reception filter 22C.
  • the duplexer 32D has a transmission filter 12D and a reception filter 22D.
  • the duplexer 32E has a transmission filter 12E and a reception filter 22E.
  • Each of the five transmission filters 12A to 12E and the five reception filters 22A to 22E are, for example, ladder type filters, and have a plurality of (for example, four) series arm resonators and a plurality (for example, three). ) With a parallel arm resonator.
  • Each of the five transmitting filters 12A to 12E and the five receiving filters 22A to 22E are, for example, elastic wave filters, and each of the plurality of series arm resonators and the plurality of parallel arm resonators is an elastic wave resonator. It is composed of.
  • the surface acoustic wave filter is, for example, a surface acoustic wave filter that utilizes a surface acoustic wave.
  • each of the plurality of series arm resonators and the plurality of parallel arm resonators is, for example, a SAW (Surface Acoustic Wave) resonator.
  • Each of the five duplexers 32A to 32E includes, for example, a substrate, a first circuit portion as a transmission filter formed on the substrate, and a second circuit portion as a reception filter formed on the substrate.
  • the substrate is, for example, a piezoelectric substrate.
  • the piezoelectric substrate is, for example, a lithium tantalate substrate, a lithium niobate substrate, or the like.
  • the first circuit section and the second circuit section include a plurality of IDT (Interdigital Transducer) electrodes having a one-to-one correspondence with a plurality of series arm resonators, and a plurality of IDT electrodes having a one-to-one correspondence with a plurality of parallel arm resonators. ,have.
  • IDT Interdigital Transducer
  • the five duplexers 32A to 32E are mounted on the first main surface 91 of the mounting board 9. As a result, the five duplexers 32A to 32E are arranged on the mounting board 9. In a plan view from the thickness direction D1 of the mounting substrate 9, the outer peripheral shape of each of the five duplexers 32A to 32E is a quadrangular shape.
  • Each of the five duplexers 32A to 32E may further have, for example, a spacer layer and a cover member.
  • the spacer layer and the cover member are provided on the substrate.
  • the spacer layer surrounds a plurality of IDT electrodes in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the spacer layer has a frame shape (rectangular frame shape) in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the spacer layer has electrical insulation.
  • the material of the spacer layer is, for example, a synthetic resin such as an epoxy resin or a polyimide.
  • the cover member has a flat plate shape.
  • the cover member has a rectangular shape in a plan view from the thickness direction D1 of the mounting substrate 9, but is not limited to this, and may be, for example, a square shape.
  • the outer size of the cover member, the outer size of the spacer layer, and the outer size of the cover member are substantially the same in a plan view from the thickness direction D1 of the mounting substrate 9. ..
  • the cover member is arranged on the spacer layer so as to face the substrate in the thickness direction D1 of the mounting substrate 9.
  • the cover member overlaps with the plurality of IDT electrodes in the thickness direction D1 of the mounting substrate 9, and is separated from the plurality of IDT electrodes in the thickness direction D1 of the mounting substrate 9.
  • the cover member has electrical insulation.
  • the material of the cover member is, for example, a synthetic resin such as an epoxy resin or a polyimide.
  • the plurality of terminals in each of the five duplexers 32A to 32E are exposed from the cover member.
  • the circuit element 131 in the output matching circuit 13 is, for example, an inductor.
  • the circuit element 131 in the output matching circuit 13 is mounted on, for example, the first main surface 91 of the mounting board 9, but is not limited to this.
  • the outer peripheral shape of the circuit element 131 is a quadrangular shape in a plan view from the thickness direction D1 of the mounting board 9.
  • the inductor in the input matching circuit is, for example, a chip inductor.
  • the inductor in the input matching circuit is, for example, mounted on the first main surface 91 of the mounting board 9, but is not limited to this.
  • the outer peripheral shape of the inductor is a quadrangular shape.
  • the inductor in each of the five matching circuits is, for example, a chip inductor.
  • the inductor in each of the five matching circuits is mounted on, for example, the first main surface 91 of the mounting board 9, but is not limited to this.
  • the outer peripheral shape of the inductor is a quadrangular shape.
  • the low-pass filter 3 is mounted on the first main surface 91 of the mounting board 9. Therefore, the low-pass filter 3 is arranged on the first main surface 91 of the mounting board 9.
  • the low-pass filter 3 includes, for example, a plurality of inductors and capacitors.
  • the low-pass filter 3 may be an IPD (Integrated Passive Device) including a plurality of inductors and capacitors.
  • the high frequency module 1 further includes a plurality of heat dissipation terminals 86 in addition to the plurality of external connection terminals 80.
  • the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86 are arranged on the second main surface 92 of the mounting board 9.
  • the material of the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86 is, for example, a metal (for example, copper, copper alloy, etc.).
  • Each of the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86 is a columnar electrode.
  • the columnar electrode is, for example, a columnar electrode.
  • the external connection terminal 80 and the heat dissipation terminal 86 have the same shape, but may have different shapes.
  • dot hatching is attached to each heat dissipation terminal 86, but this hatching does not represent a cross section, and the relative position between each heat dissipation terminal 86 and each external connection terminal 80. It is only attached to make the relationship easier to understand.
  • the plurality of external connection terminals 80 include an antenna terminal 81, a signal input terminal 82, a signal output terminal 83, a plurality of control terminals 84, and a plurality of ground terminals 85.
  • the plurality of ground terminals 85 are electrically connected to the ground layer of the mounting board 9 as described above.
  • the ground layer is the circuit ground of the high frequency module 1, and the plurality of circuit elements of the high frequency module 1 include circuit elements that are electrically connected to the ground layer.
  • the plurality of external connection terminals 80 include, for example, a first power supply terminal Vcc1 and a second power supply terminal Vcc2.
  • the high-frequency module 1 has a plurality of circuit elements (output stage amplifier 112, five duplexers 32A to 32E, output matching circuit) mounted on the first main surface 91 of the mounting board 9 on the first main surface 91 side of the mounting board 9.
  • a first resin layer 101 (see FIG. 3) that covers the circuit elements 131 and the like of 13 is further provided.
  • the first resin layer 101 contains a resin.
  • the first resin layer 101 may contain a filler in addition to the resin. In FIG. 1, the first resin layer 101 is not shown.
  • the high frequency module 1 includes a plurality of circuit elements (IC chip 10, IC chip 20, first switch 4, etc.) mounted on the second main surface 92 of the mounting board 9 on the second main surface 92 side of the mounting board 9. ), A second resin layer 102 (see FIG. 3) that covers a part of each of the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86.
  • the second resin layer 102 is formed so as to expose the surface of the substrate of each of the IC chip 10, the IC chip 20, and the first switch 4 on the side opposite to the mounting substrate 9 side.
  • the second resin layer 102 is formed so as to expose the tip surfaces of each of the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86.
  • the second resin layer 102 contains a resin.
  • the second resin layer 102 may contain a filler in addition to the resin.
  • the material of the second resin layer 102 may be the same material as the material of the first resin layer 101, or may be a different material. In FIG. 2, the second resin layer 102 is not shown.
  • the high frequency module 1 further includes a shield layer.
  • the shield layer is not shown.
  • the material of the shield layer is, for example, metal.
  • the shield layer covers the main surface 1011 and the outer peripheral surface 1013 of the first resin layer 101, the outer peripheral surface 93 of the mounting substrate 9, and the outer peripheral surface 1023 of the second resin layer 102.
  • the shield layer is in contact with the ground layer of the mounting substrate 9. Thereby, the potential of the shield layer can be made the same as the potential of the ground layer.
  • the direction orthogonal to the thickness direction D1 (first direction D1) of the mounting board 9 and along the long side of the mounting board 9 is referred to as the second direction D2.
  • the direction orthogonal to both the thickness direction D1 and the second direction D2 is referred to as a third direction D3.
  • the interstage matching circuit 113, the output stage amplifier 112, the output matching circuit 13, the five duplexers 32A to 32E, and the low-pass filter are provided on the first main surface 91 of the mounting board 9. 3 and are arranged. Further, in the high frequency module 1, the first switch 4, the IC chip 10, and the IC chip 20 are arranged on the second main surface 92 of the mounting board 9. Further, in the high frequency module 1, a plurality of external connection terminals 80 and a plurality of heat dissipation terminals 86 are arranged on the second main surface 92 of the mounting board 9.
  • the plurality of external connection terminals 80 are the external connection terminals 80 of the first group arranged along the outer circumference of the second main surface 92 of the mounting board 9, and the second main surface 92 of the mounting board 9. Includes the second group of external connection terminals 80, which are arranged inside the first group of external connection terminals 80.
  • the external connection terminal 80 of the first group includes a ground terminal 85, an antenna terminal 81, a signal input terminal 82, a signal output terminal 83, a control terminal 84, a first power supply terminal Vcc1, and a second power supply terminal Vcc2. ,including.
  • the antenna terminal 81 is arranged near the corner of one of the four on the second main surface 92 of the mounting board 9.
  • the second group of external connection terminals 80 includes a ground terminal 85 and a control terminal 84.
  • the plurality of heat dissipation terminals 86 overlap with the output stage amplifier 112 in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the plurality of heat dissipation terminals 86 are arranged in a two-dimensional array in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the mounting substrate 9 further has a plurality of through electrodes 94 (see FIG. 3).
  • the plurality of through electrodes 94 connect the output stage amplifier 112 and the plurality of heat dissipation terminals 86.
  • the plurality of through electrodes 94 are formed and formed over the entire length of the mounting substrate 9 in the thickness direction D1.
  • the through silicon via 94 penetrates a plurality of dielectric layers in the mounting substrate 9 in the thickness direction D1 of the mounting substrate 9.
  • the first switch 4 connected to the antenna terminal 81 is located near the antenna terminal 81.
  • the first switch 4 is a plan view from the thickness direction D1 of the mounting substrate 9, and is the first corner portion 95 of the first corner portion 95, the second corner portion 96, the third corner portion 97, and the fourth corner portion 98. It is adjacent to the antenna terminal 81 in the vicinity.
  • the first corner 95 and the second corner 96 are separated in the second direction D2
  • the first corner 95 and the third corner 97 are separated in one diagonal direction
  • the first corner 95 is separated.
  • the fourth corner portion 98 are separated from each other in the third direction D3.
  • the IC chip 20 is located near the first switch 4 on the second main surface 92 of the mounting board 9.
  • the IC chip 20 is separated from the first switch 4 in the third direction D3.
  • the third switch 6 and the low noise amplifier 21 are arranged side by side in the second direction D2.
  • the IC chip 10 is located away from the first switch 4 and the IC chip 20 in the second direction D2.
  • the driver stage amplifier 111, the controller 14, and the second switch 5 are arranged in this order in the third direction D3.
  • the driver stage amplifier 111 is located near the third corner portion 97, and the second switch 5 is located near the second corner portion 96 in a plan view from the thickness direction D1 of the mounting board 9. ing.
  • the driver stage amplifier 111 and the first switch 4 are separated from each other in the direction along the one diagonal line.
  • the external connection terminal 80 of the second group is located between the IC chip 10, the IC chip 20, and the first switch 4.
  • the external connection terminals 80 of the second group are arranged in the third direction D3.
  • the low-pass filter 3 mounted on the first main surface 91 of the mounting board 9 is located near the fourth corner portion 98 in a plan view from the thickness direction D1 of the mounting board 9.
  • the low-pass filter 3 overlaps with the first switch 4 in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the circuit element 114 included in the interstage matching circuit 113 is located near the third corner portion 97 in a plan view from the thickness direction D1 of the mounting substrate 9. At least a part of the circuit element 114 is overlapped with the driver stage amplifier 111 when viewed from the thickness direction D1 of the mounting board 9.
  • the output stage amplifier 112 is located near the third corner portion 97 in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the output stage amplifier 112 is adjacent to the interstage matching circuit 113 in the second direction D2.
  • the output matching circuit 13 is located near the second corner portion 96 in a plan view from the thickness direction D1 of the mounting board 9.
  • the output matching circuit 13 is adjacent to the output stage amplifier 112 and the interstage matching circuit 113 in the third direction D3.
  • the five duplexers 32A to 32E are located between the low-pass filter 3, the output stage amplifier 112, and the output matching circuit 13 in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the manufacturing method of the high frequency module for example, the first step of mounting a plurality of circuit elements on the mounting substrate 9 is performed. Further, in the first step, a step of arranging a plurality of conductor pillars which are the sources of the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86 is performed on the second main surface 92 of the mounting board 9.
  • the second step is performed.
  • the step of covering the conductor pillars of the above and forming the resin layer which is the source of the second resin layer 102 is performed.
  • the third step is performed.
  • the resin layer or the like formed in the second step is ground from the surface opposite to the mounting substrate 9 side.
  • the second resin layer 102 is formed by grinding the resin layer.
  • the surface of the substrate in at least one of the plurality of circuit elements on the circuit element opposite to the mounting substrate 9 side is exposed by grinding the resin layer, and then further grinding is performed.
  • the substrate in each of the plurality of circuit elements is thinned.
  • a plurality of external connection terminals 80 are formed by grinding a plurality of conductor pillars.
  • the fourth step is performed.
  • a shield layer is formed.
  • the first step, the second step, and the third step may be performed on a large number of mounting boards 9 having a plurality of mounting boards 9 and capable of taking a large number of mounting boards 9.
  • a large number of boards may be separated into individual mounting boards 9, and then the fourth step may be performed.
  • the high frequency module 1 includes a mounting board 9, a power amplifier 11, and an electronic component 2.
  • the mounting board 9 has a first main surface 91 and a second main surface 92 facing each other.
  • the power amplifier 11 is arranged on the mounting board 9.
  • the electronic component 2 is arranged on the mounting board 9.
  • the power amplifier 11 includes a driver stage amplifier 111 and an output stage amplifier 112.
  • the driver stage amplifier 111 is arranged on the second main surface 92 of the mounting board 9.
  • the output stage amplifier 112 is arranged on the first main surface 91 of the mounting board 9.
  • the electronic component 2 is arranged on the first main surface 91 of the mounting board 9. At least a part of the electronic component 2 overlaps the driver stage amplifier 111 in a plan view from the thickness direction D1 of the mounting board 9.
  • the high frequency module 1 according to the first embodiment can be miniaturized.
  • the high-frequency module 1 according to the first embodiment can reduce the size of the mounting substrate 9 in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the output stage amplifier 112 and the driver stage amplifier 111 do not overlap in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the driver stage amplifier 111 is less likely to be affected by the heat from the output stage amplifier 112. Therefore, the high frequency module 1 according to the first embodiment can suppress the deterioration of the characteristics of the driver stage amplifier 111.
  • the high frequency module 1 according to the first embodiment further includes a heat dissipation terminal 86.
  • the heat dissipation terminal 86 is arranged on the second main surface 92 of the mounting board 9.
  • the heat dissipation terminal 86 overlaps the output stage amplifier 112 in a plan view from the thickness direction D1 of the mounting board 9.
  • the mounting substrate 9 further has through electrodes 94.
  • the through silicon via 94 connects the output stage amplifier 112 and the heat dissipation terminal 86.
  • a high-frequency module of a comparative example there is a high-frequency module in which a plurality of components are separately mounted on a first main surface and a second main surface of a mounting substrate in order to reduce the size of the high-frequency module disclosed in Patent Document 1. Conceivable.
  • the IC chip (power amplifier) including the driver stage amplifier and the output stage amplifier has components that overlap in the thickness direction of the mounting board, there is a concern that the characteristics may deteriorate. ..
  • the high frequency module 1 has circuit components arranged on the second main surface 92 of the mounting board 9 and overlapping the output stage amplifier 112 in a plan view from the thickness direction D1 of the mounting board 9. Absent.
  • the high-frequency module 1 is a circuit component (embodiment) arranged on the output stage amplifier 112 arranged on the first main surface 91 of the mounting board 9 and the second main surface 92 of the mounting board 9.
  • the high-frequency module 1 of 1 can be miniaturized while suppressing deterioration of the characteristics of the IC chip 10, the IC chip 20, and the first switch 4).
  • the electronic component 2 is a circuit element 114.
  • the circuit element 114 is included in the interstage matching circuit 113.
  • the interstage matching circuit 113 is connected between the driver stage amplifier 111 and the output stage amplifier 112.
  • the wiring length between the driver stage amplifier 111 and the interstage matching circuit 113 can be shortened. it can.
  • the interstage matching circuit 113 can be composed of a chip inductor or a conductor portion of a mounting board 9 separate from the driver stage amplifier 111 and the output stage amplifier 112.
  • the performance of the interstage matching circuit 113 is improved as compared with the case where the one-chip power amplifier including the driver stage amplifier, the output stage amplifier, and the interstage matching circuit is provided. This makes it possible to improve the performance of the power amplifier 11.
  • the performance of the power amplifier 11 includes efficiency and gain.
  • the isolation in the power amplifier 11 can be improved as compared with the case where the power amplifier of one chip including the driver stage amplifier, the output stage amplifier, and the interstage matching circuit is provided.
  • the jumping of the transmission signal in the power amplifier 11 can be suppressed, and the operation of the power amplifier 11 can be stabilized.
  • the communication device 300 includes a high frequency module 1 and a signal processing circuit 301.
  • the signal processing circuit 301 processes the transmitted signal.
  • the high frequency module 1 amplifies and outputs the transmission signal from the signal processing circuit 301.
  • the high frequency module 1 transmits a transmission signal between the antenna 310 and the signal processing circuit 301.
  • the communication device 300 includes the high frequency module 1, it is possible to reduce the size.
  • the plurality of electronic components constituting the signal processing circuit 301 may be mounted on, for example, the above-mentioned circuit board, or a circuit board (first circuit board) different from the circuit board (first circuit board) on which the high frequency module 1 is mounted. It may be mounted on the second circuit board).
  • the high frequency module 1a according to the modified example is different from the high frequency module 1 according to the first embodiment in that the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86 are ball bumps. Further, the high frequency module 1a according to the modified example is different from the high frequency module 1 according to the first embodiment in that the second resin layer 102 of the high frequency module 1 according to the first embodiment is not provided. Even if the high-frequency module 1a according to the modified example includes an underfill portion provided in a gap between each of the IC chip 10, the IC chip 20, and the first switch 4 and the second main surface 92 of the mounting board 9. Good.
  • the material of the ball bumps constituting each of the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86 is, for example, gold, copper, solder, or the like.
  • the plurality of external connection terminals 80 may be a mixture of an external connection terminal 80 composed of ball bumps and an external connection terminal 80 composed of columnar electrodes. Further, the plurality of heat radiating terminals 86 may include a heat radiating terminal 86 formed of ball bumps and a heat radiating terminal 86 formed of columnar electrodes.
  • the high-frequency module 1b according to the second embodiment is different from the high-frequency module 1 according to the first embodiment in that the controller 14 is a one-chip IC chip and is mounted on the first main surface 91 of the mounting board 9.
  • the electronic component 2 arranged on the first main surface 91 of the mounting board 9 and overlapping at least a part of the driver stage amplifier 111 in a plan view from the thickness direction D1 of the mounting board 9 is provided.
  • the high frequency module 1b according to the second embodiment is different from the high frequency module 1 according to the first embodiment in that the IC chip 10a is provided instead of the IC chip 10 of the high frequency module 1 according to the first embodiment.
  • the IC chip 10a is a one-chip IC chip including a driver stage amplifier 111 and a second switch 5, and is mounted on the second main surface 92 of the mounting board 9 like the IC chip 10.
  • the high frequency module 1b according to the second embodiment is arranged on the first main surface 91 of the mounting board 9, and the driver stage amplifier 111 is viewed from the thickness direction D1 of the mounting board 9. Since the electronic component 2 is provided with at least a part of the electronic component 2, it is possible to reduce the size.
  • the electronic component 2 includes a controller 14 that controls the power amplifier 11.
  • the wiring length between the output stage amplifier 112 and the controller 14 can be shortened.
  • the high frequency module 1c according to the third embodiment will be described with reference to FIGS. 9 to 11.
  • the same components as the high frequency module 1 according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • the high-frequency module 1c according to the third embodiment is different from the high-frequency module 1 according to the first embodiment in that the output matching circuit 13 overlaps with the driver stage amplifier 111 in a plan view from the thickness direction D1 of the mounting substrate 9.
  • the position of the output matching circuit 13 and the position of the interstage matching circuit 113 are opposite to each other.
  • the electronic component 2 arranged on the first main surface 91 of the mounting board 9 and at least partially overlapping the driver stage amplifier 111 in a plan view from the thickness direction D1 of the mounting board 9 is provided.
  • the circuit element 131 of the output matching circuit 13 is included.
  • the high frequency module 1c according to the third embodiment is arranged on the first main surface 91 of the mounting board 9, and the driver stage amplifier 111 is viewed from the thickness direction D1 of the mounting board 9. Since the electronic component 2 is provided with at least a part of the electronic component 2, it is possible to reduce the size.
  • the electronic component 2 includes the circuit element 131 of the output matching circuit 13.
  • the wiring length between the output stage amplifier 112 and the output matching circuit 13 can be shortened.
  • the mounting board 9 may be a component-embedded board.
  • the output stage amplifier 112 is mounted on the first main surface 91 of the mounting board 9, and the driver stage amplifier 111 is mounted on the second main surface 92 of the mounting board 9.
  • the output stage amplifier 112 may be mounted on the second main surface 92 of the mounting board 9, and the driver stage amplifier 111 may be mounted on the first main surface 91 of the mounting board 9.
  • the output stage amplifier 112 may be mounted on the first main surface 91 of the mounting board 9 in a mounting form using bonding wires instead of being flip-chip mounted on the first main surface 91 of the mounting board 9. .. That is, the output stage amplifier 112 is arranged (mechanically connected) on the first main surface 91 of the mounting board 9 by being bonded to the first main surface 91 of the mounting board 9 by a die bonding material, and is a terminal (pad electrode). ) May be electrically connected to the conductor portion of the conductor pattern layer on the first main surface 91 side of the mounting substrate 9 via a bonding wire.
  • the second resin layer 102 may cover the surface of each of the IC chip 10, the IC chip 20 and the first switch 4 on the side opposite to the mounting substrate 9 side. ..
  • the number of selection terminals in each of the first switch 4, the second switch 5, and the third switch 6 may be a plurality, and is not limited to the number illustrated.
  • the first switch 4 and the IC chip 20 are different IC chips, but the present invention is not limited to this, and the first switch 4, the third switch 6, and the low noise amplifier 21 are used. May be integrated into one chip.
  • Each of the first switch 4 and the second switch 5 may be controlled by, for example, a control signal from the RF signal processing circuit 302 of the signal processing circuit 301, instead of being controlled by the controller 14.
  • the substrate of the output stage amplifier 112 is not limited to the gallium arsenide substrate, and may be, for example, a silicon substrate.
  • the transistor included in the output stage amplifier 112 is not an HBT but a bipolar transistor.
  • the substrate of the driver stage amplifier 111 is not limited to a silicon substrate, and may be, for example, a gallium arsenide substrate.
  • the high frequency modules 1, 1a, 1b, and 1c may include a plurality of transmission filters 12A to 12E and a plurality of reception filters 22A to 22E instead of the plurality of duplexers 32A to 32E.
  • at least one duplexer among the plurality of duplexers 32A to 32D may be a filter used for communication corresponding to TDD (Time Division Duplex).
  • the high frequency modules 1, 1a, 1b, and 1c may have only the signal path Tx1 for the transmission signal among the signal path Tx1 for the transmission signal and the signal path Rx1 for the reception signal.
  • the high frequency modules 1, 1a, 1b, and 1c may include, for example, a plurality of transmission filters 12A to 12E instead of the plurality of duplexers 32A to 32E.
  • the above-mentioned filter is an elastic wave filter that utilizes an elastic surface wave, but is not limited to this, and may be, for example, an elastic wave filter that utilizes an elastic boundary wave, a plate wave, or the like.
  • each of the plurality of series arm resonators and the plurality of parallel arm resonators is not limited to the SAW resonator, and may be, for example, a BAW (Bulk Acoustic Wave) resonator.
  • BAW Bulk Acoustic Wave
  • the filter may be an LC filter.
  • the filter is composed of an elastic wave filter, the attenuation characteristics near the pass band can be improved as compared with the case where the filter is composed of an LC filter.
  • the ⁇ (reflection coefficient) in the midband can be made larger than that when the filter is composed of an LC filter.
  • the output matching circuit 13 may be, for example, a one-chip IC chip including a substrate and an IC unit including a plurality of inductors and a plurality of capacitors formed on the substrate.
  • the IC chip may be an IPD.
  • the substrate is, for example, a silicon substrate.
  • the output matching circuit 13 is flip-chip mounted on the first main surface 91 of the mounting board 9, for example.
  • the tips of the plurality of external connection terminals 80 and the plurality of heat dissipation terminals 86 may include, for example, a gold plating layer.
  • the circuit configurations of the high frequency modules 1, 1a, 1b, and 1c are not limited to the example of FIG. Further, the high frequency modules 1 to 1c may have, for example, a high frequency front end circuit corresponding to MIMO (Multi Input Multi Output) as a circuit configuration.
  • MIMO Multi Input Multi Output
  • the high frequency modules 1, 1a, 1b, and 1c may be provided with a multiplexer (diplexer, triplexer, etc.) instead of the low-pass filter 3.
  • the multiplexer includes, for example, at least two of a low-pass filter, a band-pass filter, and a high-pass filter.
  • the communication device 300 may include any of the high frequency modules 1a, 1b, and 1c instead of the high frequency module 1.
  • the high frequency module (1; 1a; 1b; 1c) includes a mounting board (9), a power amplifier (11), and an electronic component (2).
  • the mounting board (9) has a first main surface (91) and a second main surface (92) facing each other.
  • the power amplifier (11) is arranged on the mounting board (9).
  • the electronic component (2) is arranged on the mounting board (9).
  • the power amplifier (11) includes a driver stage amplifier (111) and an output stage amplifier (112).
  • the driver stage amplifier (111) is arranged on the second main surface (92) of the mounting board (9).
  • the output stage amplifier (112) is arranged on the first main surface (91) of the mounting board (9).
  • the electronic component (2) is arranged on the first main surface (91) of the mounting board (9). At least a part of the electronic component (2) overlaps the driver stage amplifier (111) in a plan view from the thickness direction (D1) of the mounting substrate (9).
  • the high frequency module (1; 1a; 1b; 1c) according to the first aspect can be miniaturized.
  • the output stage amplifier (112) and the output stage amplifier (112) are viewed in a plan view from the thickness direction (D1) of the mounting substrate (9). It does not overlap with the driver stage amplifier (111).
  • the driver stage amplifier (111) is less likely to be affected by the heat from the output stage amplifier (112).
  • the high frequency module (1; 1a; 1b; 1c) further includes a heat dissipation terminal (86) in the first or second aspect.
  • the heat dissipation terminal (86) is arranged on the second main surface (92) of the mounting board (9).
  • the heat dissipation terminal (86) overlaps the output stage amplifier (112) in a plan view from the thickness direction (D1) of the mounting substrate (9).
  • the mounting substrate (9) further has a through electrode (94).
  • the through silicon via (94) connects the output stage amplifier (112) and the heat dissipation terminal (86).
  • the high frequency module (1; 1a; 1b; 1c) according to the third aspect easily dissipates heat generated by the output stage amplifier (112).
  • the thickness of the mounting substrate (9) is arranged on the second main surface (92) of the mounting substrate (9). There are no circuit components that overlap the output stage amplifier (112) in plan view from the direction (D1).
  • the high-frequency module (1; 1a; 1b; 1c) according to the fourth aspect is compact while suppressing deterioration of the characteristics of the circuit components arranged on the second main surface (92) of the mounting board (9). Can be implemented.
  • the electronic component (2) is a circuit element (114).
  • the circuit element (114) is included in the interstage matching circuit (113).
  • the interstage matching circuit (113) is connected between the driver stage amplifier (111) and the output stage amplifier (112).
  • the wiring length between the driver stage amplifier (111) and the interstage matching circuit (113) can be shortened.
  • the circuit element (114) is an inductor.
  • the loss in the interstage matching circuit (113) can be reduced.
  • the electronic component (2) is the controller (14) that controls the power amplifier (11).
  • the wiring length between the output stage amplifier (112) and the controller (14) can be shortened.
  • the high frequency module (1c) further includes a plurality of transmission filters (12A to 12E) and a switch (5) in any one of the first to fifth aspects.
  • the plurality of transmission filters (12A to 12E) have different pass bands from each other.
  • the switch (5) has a common terminal (50) and a plurality of selection terminals (51 to 55).
  • the common terminal (50) is connected to the output stage amplifier (112).
  • the plurality of selection terminals (51 to 55) are connected one-to-one to the plurality of transmission filters (12A to 12E).
  • the electronic component (2) is included in the output matching circuit (13) provided between the output stage amplifier (112) and the common terminal (50) of the switch (5) in the signal path (Tx1) for the transmission signal. It is a circuit element (131).
  • the wiring length between the output matching circuit (13) and the output stage amplifier (112) can be shortened.
  • the circuit element (131) is an inductor.
  • the high frequency module (1c) according to the ninth aspect can be miniaturized.
  • the mounting substrate (9) is viewed in a plan view from the thickness direction (D1).
  • the electronic component (2) and the output stage amplifier (112) are adjacent to each other.
  • the wiring length between the electronic component (2) and the output stage amplifier (112) can be shortened.
  • the high frequency module (1; 1a; 1c) has a controller (14), a plurality of transmission filters (12A to 12E), and a switch (in any one of the first to fifth aspects). 5) and are further provided.
  • the controller (14) controls the power amplifier (11).
  • the plurality of transmission filters (12A to 12E) have different pass bands from each other.
  • the switch (5) has a common terminal (50) and a plurality of selection terminals (51 to 55).
  • the common terminal (50) is connected to the output stage amplifier (112).
  • the plurality of selection terminals (51 to 55) are connected one-to-one to the plurality of transmission filters (12A to 12E).
  • the driver stage amplifier (111), the controller (14), and the switch (5) are included in one semiconductor chip (IC chip 10).
  • the high-frequency module (1; 1a; 1c) according to the eleventh aspect can be further miniaturized, and the driver stage amplifier (111) can be controlled more stably by the controller (14). Is possible.
  • the high frequency module (1; 1a; 1b; 1c) according to the twelfth aspect further includes an IC chip (20) in any one of the first to eleventh aspects.
  • the IC chip (20) is arranged on the second main surface (92) of the mounting substrate (9).
  • the IC chip (20) includes a low noise amplifier (21).
  • the output stage amplifier (112) and the IC chip (20) are viewed in a plan view from the thickness direction (D1) of the mounting substrate (9). Do not overlap.
  • the isolation between the output stage amplifier (112) and the IC chip (20) including the low noise amplifier (21) can be improved.
  • the high frequency module (1; 1a; 1b; 1c) according to the thirteenth aspect further includes a plurality of external connection terminals (80) in the twelfth aspect.
  • the plurality of external connection terminals (80) are arranged on the second main surface (92) of the mounting board (9).
  • the plurality of external connection terminals (80) include a ground terminal (85).
  • the ground terminal (85) is located between the driver stage amplifier (111) and the IC chip (20) in a plan view from the thickness direction (D1) of the mounting substrate (9).
  • the isolation between the driver stage amplifier (111) and the IC chip (20) including the low noise amplifier (21) can be improved.
  • the high frequency module (1; 1a; 1b; 1c) further includes an IC chip (20) and a plurality of external connection terminals (80) in the seventh or eleventh aspect.
  • the IC chip (20) is arranged on the second main surface (92) of the mounting substrate (9).
  • the IC chip (20) includes a low noise amplifier (21).
  • the plurality of external connection terminals (80) are arranged on the second main surface (92) of the mounting board (9).
  • the output stage amplifier (112) and the IC chip (20) do not overlap in a plan view from the thickness direction (D1) of the mounting substrate (9).
  • the plurality of external connection terminals (80) include a control terminal (84).
  • the control terminal (84) is located between the driver stage amplifier (111) and the IC chip (20) in a plan view from the thickness direction (D1) of the mounting board (9).
  • the controller (14) controls the power amplifier (11) based on the control signal acquired from the control terminal (84).
  • the isolation between the driver stage amplifier (111) and the IC chip (20) including the low noise amplifier (21) can be improved.
  • the power amplifier (11) operates the envelope tracking operation.
  • the operation of the power amplifier (11) that operates the envelope tracking can be made more stable.
  • the communication device (300) includes a signal processing circuit (301) and a high frequency module (1; 1a; 1b; 1c) according to any one of the first to fifteenth aspects. ..
  • the power amplifier (11) of the high-frequency module (1; 1a; 1b; 1c) amplifies and outputs the transmission signal from the signal processing circuit (301).
  • the communication device (300) according to the sixteenth aspect can be miniaturized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Transceivers (AREA)

Abstract

小型化を図る。高周波モジュール（１）は、実装基板（９）と、電力増幅器（１１）と、電子部品（２）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。電力増幅器（１１）は、実装基板に配置されている。電力増幅器（１１）は、ドライバ段増幅器（１１１）と、出力段増幅器（１１２）と、を有する。ドライバ段増幅器（１１１）は、実装基板（９）の第２主面（９２）に配置されている。出力段増幅器（１１２）は、実装基板（９）の第１主面（９１）に配置されている。電子部品（２）は、実装基板（９）の第１主面（９１）に配置されている。電子部品（２）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視でドライバ段増幅器（１１１）に重なる。

Description

高周波モジュール及び通信装置
　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、電力増幅器を備える高周波モジュール、及びそれを備える通信装置に関する。
　従来、ドライバ段増幅器、出力段増幅器、段間整合回路、出力整合回路、及び制御回路（コントローラ）を備える電力増幅モジュールが知られている（例えば、特許文献１参照）。電力増幅モジュールは、携帯電話等の移動通信端末において、入力信号の電力を基地局に送信するために必要なレベルまで増幅する高周波モジュールである。
　制御回路は、ドライバ段増幅器、及び出力段増幅器の動作を制御する。
　電力増幅モジュールのドライバ段増幅器、出力段増幅器、段間整合回路、出力整合回路、及び制御回路等の各構成部品は、実装基板に配置されている。ドライバ段増幅器及び出力段増幅器は、単一のＩＣチップに集積化されている。
特開２０１８－１８１９４３号公報
　特許文献１に開示された高周波モジュール等の高周波モジュールでは、小型化を望まれる場合がある。
　本発明の目的は、小型化を図ることが可能な高周波モジュール及び通信装置を提供することにある。
　本発明の一態様に係る高周波モジュールは、実装基板と、電力増幅器と、電子部品と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記電力増幅器は、前記実装基板に配置されている。前記電子部品は、前記実装基板に配置されている。前記電力増幅器は、ドライバ段増幅器と、出力段増幅器と、を有する。前記ドライバ段増幅器は、前記実装基板の前記第２主面に配置されている。前記出力段増幅器は、前記実装基板の前記第１主面に配置されている。前記電子部品は、前記実装基板の前記第１主面に配置されている。前記電子部品は、前記実装基板の厚さ方向からの平面視で前記ドライバ段増幅器に少なくとも一部が重なる。
　本発明の一態様に係る通信装置は、信号処理回路と、前記高周波モジュールと、を備える。前記高周波モジュールの前記電力増幅器は、前記信号処理回路からの送信信号を増幅して出力する。
　本発明の上記態様に係る高周波モジュール及び通信装置は、小型化を図ることが可能となる。
図１は、実施形態１に係る高周波モジュールの平面図である。 図２は、同上の高周波モジュールの下面図である。 図３は、同上の高周波モジュールを示し、図１のＡ－Ａ線断面図である。 図４は、同上の高周波モジュールを備える通信装置の回路構成図である。 図５は、実施形態１の変形例に係る高周波モジュールの断面図である。 図６は、実施形態２に係る高周波モジュールの平面図である。 図７は、同上の高周波モジュールの下面図である。 図８は、同上の高周波モジュールを示し、図６のＡ－Ａ線断面図である。 図９は、実施形態３に係る高周波モジュールの平面図である。 図１０は、同上の高周波モジュールの下面図である。 図１１は、同上の高周波モジュールを示し、図９のＡ－Ａ線断面図である。
　以下の実施形態等において参照する図１～３、５～１１は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態１）
　以下、実施形態１に係る高周波モジュール１及び通信装置３００について、図１～４を参照して説明する。
　（１）高周波モジュール及び通信装置
　（１．１）高周波モジュール及び通信装置の回路構成
　実施形態１に係る高周波モジュール１及び通信装置３００の回路構成について、図４を参照して説明する。
　実施形態１に係る高周波モジュール１は、例えば、通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１は、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。
　高周波モジュール１は、例えば、信号処理回路３０１から入力された送信信号を増幅してアンテナ３１０に出力できるように構成されている。また、高周波モジュール１は、アンテナ３１０から入力された受信信号を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１の構成要素ではなく、高周波モジュール１を備える通信装置３００の構成要素である。実施形態１に係る高周波モジュール１は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。通信装置３００は、アンテナ３１０を更に備える。通信装置３００は、高周波モジュール１が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。
　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。ベースバンド信号処理回路３０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。高周波モジュール１は、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。
　実施形態１に係る高周波モジュール１は、電力増幅器１１と、コントローラ１４と、を備える。また、高周波モジュール１は、ローノイズアンプ２１と、５つのデュプレクサ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ，３２Ｅと、を更に備える。デュプレクサ３２Ａは、送信用フィルタ１２Ａと、受信用フィルタ２２Ａと、を含む。デュプレクサ３２Ｂは、送信用フィルタ１２Ｂと受信用フィルタ２２Ｂと、を含む。デュプレクサ３２Ｃは、送信用フィルタ１２Ｃと、受信用フィルタ２２Ｃと、を含む。デュプレクサ３２Ｄは、送信用フィルタ１２Ｄと、受信用フィルタ２２Ｄと、を含む。デュプレクサ３２Ｅは、送信用フィルタ１２Ｅと、受信用フィルタ２２Ｅと、を含む。また、高周波モジュール１は、スイッチ４（以下、第１スイッチ４ともいう）と、スイッチ５（以下、第２スイッチ５ともいう）と、スイッチ６（以下、第３スイッチ６ともいう）と、を更に備える。また、高周波モジュール１は、出力整合回路１３を更に備える。また、高周波モジュール１は、ローパスフィルタ３を更に備える。また、図示していないが、高周波モジュール１は、５つのデュプレクサ３２Ａ～３２Ｅそれぞれと第１スイッチ４との間の各信号経路に１つずつ設けられた複数の整合回路を更に備える。複数の整合回路の各々は、アンテナ端子８１に接続されるアンテナ３１０及び第１スイッチ４と複数のデュプレクサ３２Ａ～３２Ｅのうち対応するデュプレクサとのインピーダンス整合をとるための回路である。複数の整合回路の各々は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。
　また、高周波モジュール１は、複数の外部接続端子８０を備えている。複数の外部接続端子８０は、アンテナ端子８１と、信号入力端子８２と、信号出力端子８３と、複数の制御端子８４と、複数のグランド端子８５（図２及び３参照）と、を含む。複数のグランド端子８５は、通信装置３００の備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。また、複数の外部接続端子８０は、第１電源端子Ｖｃｃ１及び第２電源端子Ｖｃｃ２を含む。
　電力増幅器１１は、送信信号用の信号経路Ｔｘ１に設けられている。電力増幅器１１は、例えば、信号処理回路３０１からの送信信号を増幅して出力する。電力増幅器１１は、入力された所定周波数帯域の送信信号を増幅して出力する。ここにおいて、所定周波数帯域は、例えば、第１通信バンドと第２通信バンドと第３通信バンドと第４通信バンドと第５通信バンドとを含む。第１通信バンドは、送信用フィルタ１２Ａを通る送信信号に対応する。第２通信バンドは、送信用フィルタ１２Ｂを通る送信信号に対応する。第３通信バンドは、送信用フィルタ１２Ｃを通る送信信号に対応する。第４通信バンドは、送信用フィルタ１２Ｄを通る送信信号に対応する。第５通信バンドは、送信用フィルタ１２Ｅを通る送信信号に対応する。
　電力増幅器１１は、ドライバ段増幅器１１１と、出力段増幅器１１２と、段間整合回路１１３と、を有する。出力段増幅器１１２は、ドライバ段増幅器１１１の出力側に直列に接続されている。ドライバ段増幅器１１１の増幅率は、出力段増幅器１１２の増幅率よりも小さい。段間整合回路１１３は、ドライバ段増幅器１１１と出力段増幅器１１２との間に接続されている。段間整合回路１１３は、ドライバ段増幅器１１１と出力段増幅器１１２とのインピーダンスを整合させる。段間整合回路１１３は、回路素子１１４を含む。回路素子１１４は、例えば、ドライバ段増幅器１１１と出力段増幅器１１２との間に設けられるインダクタである。このインダクタは、例えば、チップインダクタである。段間整合回路１１３は、インダクタの他にキャパシタを更に含んでいてもよい。
　電力増幅器１１では、ドライバ段増幅器１１１の入力端子が、信号入力端子８２に接続されている。ドライバ段増幅器１１１の入力端子は、信号入力端子８２を介して信号処理回路３０１に接続される。信号入力端子８２は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１に入力するための端子である。電力増幅器１１では、出力段増幅器１１２の出力端子が、出力整合回路１３を介して第２スイッチ５の共通端子５０に接続されている。電力増幅器１１は、コントローラ１４によって制御される。
　コントローラ１４は、電力増幅器１１のドライバ段増幅器１１１及び出力段増幅器１１２と接続されている。コントローラ１４は、複数（例えば、４つ）の制御端子８４を介して信号処理回路３０１に接続される。複数の制御端子８４は、外部回路（例えば、信号処理回路３０１）からの制御信号をコントローラ１４に入力するための端子である。コントローラ１４は、複数の制御端子８４から取得した制御信号に基づいて電力増幅器１１を制御する。複数の制御端子８４は、例えば、ＭＩＰＩ（Mobile Industry Processor Interface）規格に対応している。コントローラ１４は、制御信号が入力される入力部として、複数の制御端子８４に接続されている複数の端子１４８を有する。複数の端子１４８は、例えば、ＭＩＰＩ規格に対応している。コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号にしたがって電力増幅器１１を制御する。コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号を複数の端子１４８で受けて、この制御信号に伴い、例えば、ドライバ段増幅器１１１に第１のバイアス電流を供給し、出力段増幅器１１２に第２のバイアス電流を供給する。また、図示しないが、コントローラ１４は、第１スイッチ４と、第２スイッチ５にも接続されており、上述の制御信号に基づいて第１スイッチ４及び第２スイッチ５も制御する。
　電力増幅器１１は、エンベロープトラッキング（Envelope Tracking）動作する。電力増幅器１１は、図示しない制御回路によって制御されてエンベロープトラッキング動作する。制御回路は、電力増幅器１１に入力される送信信号（信号処理回路３０１からの送信信号）の入力信号レベルに応じて電力増幅器１１の電源電圧を制御する。より詳細には、高周波モジュール１では、ドライバ段増幅器１１１に電源を供給するための第１電源端子Ｖｃｃ１及び出力段増幅器１１２に電源を供給するための第２電源端子Ｖｃｃ２それぞれに、送信信号の振幅レベルに応じた第１電源電圧及び第２電源電圧が供給される。制御回路は、例えば、通信装置３００のバッテリから給電される。制御回路は、例えば、信号処理回路３０１のベースバンド信号処理回路３０３からの電源制御信号（エンベロープ信号）に基づいて第１電源電圧及び第２電源電圧を生成し、第１電源端子Ｖｃｃ１及び第２電源端子Ｖｃｃ２にそれぞれ供給する。ベースバンド信号処理回路３０３は、ＩＱ信号に基づいて変調信号の振幅レベルを検出し、第１電源電圧及び第２電源電圧が送信信号の振幅レベルに応じたレベルになるように、制御回路に対して電源制御信号を出力する。
　ローノイズアンプ２１は、入力端子及び出力端子を有する。ローノイズアンプ２１は、受信信号用の信号経路Ｒｘ１に設けられている。ローノイズアンプ２１は、入力端子に入力された上記所定周波数帯域の受信信号を増幅して出力端子から出力する。ローノイズアンプ２１の入力端子は、第３スイッチ６の共通端子６０に接続されている。ローノイズアンプ２１の入力端子と第３スイッチ６の共通端子６０との間に入力整合回路を備えていてもよい。ローノイズアンプ２１の出力端子は、信号出力端子８３に接続されている。ローノイズアンプ２１の出力端子は、例えば、信号出力端子８３を介して信号処理回路３０１に接続される。信号出力端子８３は、ローノイズアンプ２１からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。
　送信用フィルタ１２Ａは、例えば、第１通信バンドの送信帯域を通過帯域とするフィルタである。送信用フィルタ１２Ｂは、例えば、第２通信バンドの送信帯域を通過帯域とするフィルタである。送信用フィルタ１２Ｃは、例えば、第３通信バンドの送信帯域を通過帯域とするフィルタである。送信用フィルタ１２Ｄは、例えば、第４通信バンドの送信帯域を通過帯域とするフィルタである。送信用フィルタ１２Ｅは、例えば、第５通信バンドの送信帯域を通過帯域とするフィルタである。受信用フィルタ２２Ａは、例えば、第１通信バンドの受信帯域を通過帯域とするフィルタである。受信用フィルタ２２Ｂは、例えば、第２通信バンドの受信帯域を通過帯域とするフィルタである。受信用フィルタ２２Ｃは、例えば、第３通信バンドの受信帯域を通過帯域とするフィルタである。受信用フィルタ２２Ｄは、例えば、第４通信バンドの受信帯域を通過帯域とするフィルタである。受信用フィルタ２２Ｅは、例えば、第５通信バンドの受信帯域を通過帯域とするフィルタである。
　第１スイッチ４は、共通端子４０と、５つの選択端子４１～４５と、を有する。第１スイッチ４は、アンテナ端子８１に接続されるアンテナスイッチである。第１スイッチ４では、共通端子４０が、アンテナ端子８１に接続されている。より詳細には、共通端子４０は、ローパスフィルタ３を介してアンテナ端子８１に接続されている。アンテナ端子８１には、アンテナ３１０が接続される。選択端子４１は、送信用フィルタ１２Ａの出力端子と受信用フィルタ２２Ａの入力端子との接続点に接続されている。選択端子４２は、送信用フィルタ１２Ｂの出力端子と受信用フィルタ２２Ｂの入力端子との接続点に接続されている。選択端子４３は、送信用フィルタ１２Ｃの出力端子と受信用フィルタ２２Ｃの入力端子との接続点に接続されている。選択端子４４は、送信用フィルタ１２Ｄの出力端子と受信用フィルタ２２Ｄの入力端子との接続点に接続されている。選択端子４５は、送信用フィルタ１２Ｅの出力端子と受信用フィルタ２２Ｅの入力端子との接続点に接続されている。第１スイッチ４は、例えば、共通端子４０に５つの選択端子４１～４５のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第１スイッチ４は、例えば、一対一及び一対多の接続が可能なスイッチである。
　第１スイッチ４は、例えば、コントローラ１４によって制御される。第１スイッチ４は、例えば、コントローラ１４からの制御信号にしたがって、共通端子４０と５つ選択端子４１～４５との接続状態を切り替える。第１スイッチ４は、例えば、スイッチＩＣ（Integrated Circuit）である。
　第２スイッチ５は、共通端子５０と、５つの選択端子５１～５５と、を有する。共通端子５０は、出力整合回路１３を介して出力段増幅器１１２の出力端子に接続されている。選択端子５１は、送信用フィルタ１２Ａの入力端子（デュプレクサ３２Ａの送信端子）に接続されている。選択端子５２は、送信用フィルタ１２Ｂの入力端子（デュプレクサ３２Ｂの送信端子）に接続されている。選択端子５３は、送信用フィルタ１２Ｃの入力端子（デュプレクサ３２Ｃの送信端子）に接続されている。選択端子５４は、送信用フィルタ１２Ｄの入力端子（デュプレクサ３２Ｄの送信端子）に接続されている。選択端子５５は、送信用フィルタ１２Ｅの入力端子（デュプレクサ３２Ｅの送信端子）に接続されている。第２スイッチ５は、例えば、共通端子５０に５つの選択端子５１～５５のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第２スイッチ５は、例えば、一対一及び一対多の接続が可能なスイッチである。第２スイッチ５は、互いに通信バンドの異なる複数の送信信号用の信号経路を切り替える機能を有するバンドセレクトスイッチである。
　第２スイッチ５は、例えば、コントローラ１４によって制御される。第２スイッチ５は、例えば、コントローラ１４からの制御信号にしたがって、共通端子５０と５つ選択端子５１～５５との接続状態を切り替える。第２スイッチ５は、例えば、スイッチＩＣである。
　第３スイッチ６は、共通端子６０と、５つの選択端子６１～６５と、を有する。共通端子６０は、ローノイズアンプ２１の入力端子に接続されている。選択端子６１は、受信用フィルタ２２Ａの出力端子（デュプレクサ３２Ａの受信端子）に接続されている。選択端子６２は、受信用フィルタ２２Ｂの出力端子（デュプレクサ３２Ｂの受信端子）に接続されている。選択端子６３は、受信用フィルタ２２Ｃの出力端子（デュプレクサ３２Ｃの受信端子）に接続されている。選択端子６４は、受信用フィルタ２２Ｄの出力端子（デュプレクサ３２Ｄの受信端子）に接続されている。選択端子６５は、受信用フィルタ２２Ｅの出力端子（デュプレクサ３２Ｅの受信端子）に接続されている。第３スイッチ６は、例えば、共通端子６０に５つの選択端子６１～６５のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第３スイッチ６は、例えば、一対一及び一対多の接続が可能なスイッチである。
　第３スイッチ６は、例えば、コントローラ１４によって制御される。第３スイッチ６は、例えば、コントローラ１４からの制御信号にしたがって、共通端子６０と５つ選択端子６１～６５との接続状態を切り替える。第３スイッチ６は、例えば、スイッチＩＣである。
　出力整合回路１３は、電力増幅器１１の出力段増幅器１１２の出力端子と第２スイッチ５の共通端子５０との間の信号経路に設けられている。出力整合回路１３は、出力段増幅器１１２と送信用フィルタ１２Ａ～１２Ｅとのインピーダンス整合をとるための回路である。出力整合回路１３は、例えば、１つの回路素子１３１（ここでは、インダクタ）で構成されるが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。
　また、図示していないが、高周波モジュール１は、入力整合回路を備えている。入力整合回路は、ローノイズアンプ２１の入力端子と第３スイッチ６の共通端子６０との間の信号経路に設けられている。入力整合回路は、ローノイズアンプ２１と受信用フィルタ２２Ａ～２２Ｅとのインピーダンス整合をとるための回路である。入力整合回路は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。
　（１．２）高周波モジュールの構造
　以下、高周波モジュール１の構造について図１～３を参照して説明する。
　高周波モジュール１は、実装基板９と、電力増幅器１１と、を備える。
　実装基板９は、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。実装基板９は、例えば、プリント配線板、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板である。ここにおいて、実装基板９は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板９の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板９の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール１では、複数のグランド端子８５とグランド層とが、実装基板９の有するビア導体等を介して電気的に接続されている。
　実装基板９は、プリント配線板、ＬＴＣＣ基板に限らず、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板９の第１主面９１であり、第２面が実装基板９の第２主面９２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。
　実装基板９の第１主面９１及び第２主面９２は、実装基板９の厚さ方向Ｄ１において離れており、実装基板９の厚さ方向Ｄ１に交差する。実装基板９における第１主面９１は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板９における第２主面９２は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。また、実装基板９の第１主面９１及び第２主面９２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９は、長方形状であるが、これに限らず、例えば、正方形状であってもよい。
　高周波モジュール１は、複数の回路素子として、上述の電力増幅器１１と、コントローラ１４と、ローノイズアンプ２１と、５つのデュプレクサ３２Ａ～３２Ｅと、第１スイッチ４と、第２スイッチ５と、第３スイッチ６と、出力整合回路１３と、入力整合回路と、５つのデュプレクサ３２Ａ～３２Ｅと第１スイッチ４との間に設けられている５つの整合回路と、ローパスフィルタ３と、を備える。高周波モジュール１の複数の回路素子は、実装基板９に実装されている。ここにおいて、実装されるとは、回路素子が実装基板９に配置されること（機械的に接続されること）と、回路素子が実装基板９（の適宜の導体部）と電気的に接続されることと、を含む。複数の回路素子は、実装基板９に実装される電子部品だけに限らず、実装基板９内に設けられる回路素子を含んでもよい。
　実施形態１に係る高周波モジュール１では、電力増幅器１１の出力段増幅器１１２とドライバ段増幅器１１１とが互いに異なるＩＣチップにより構成されている。実施形態１に係る高周波モジュール１では、出力段増幅器１１２は、実装基板９の第１主面９１に実装されている。したがって、出力段増幅器１１２は、実装基板９の第１主面９１に配置されている。また、高周波モジュール１では、第１スイッチ４は、実装基板９の第２主面９２に実装されている。したがって、第１スイッチ４は、実装基板９の第２主面９２に配置されている。実施形態１に係る高周波モジュール１では、ドライバ段増幅器１１１とコントローラ１４と第２スイッチ５とを含む半導体チップであるＩＣチップ１０が、実装基板９の第２主面９２に実装されている。したがって、ＩＣチップ１０は、実装基板９の第２主面９２に配置されている。また、実施形態１に係る高周波モジュール１では、第３スイッチ６とローノイズアンプ２１とを集積して１チップ化したＩＣチップ２０が、実装基板９の第２主面９２に実装されている。したがって、ＩＣチップ２０は、実装基板９の第２主面９２に配置されている。
　高周波モジュール１では、出力段増幅器１１２は、基板と、この基板に形成された少なくとも１つのトランジスタを含むＩＣ部と、を備えるＩＣチップである。基板は、例えば、ガリウム砒素基板である。ＩＣ部は、出力段増幅器１１２の入力端子に入力された送信信号を増幅する機能を有する。トランジスタは、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。出力段増幅器１１２は、例えば、直流カット用のキャパシタを含んでいてもよい。出力段増幅器１１２を構成しているＩＣチップは、実装基板９の第１主面９１にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、出力段増幅器１１２の外周形状は、四角形状である。
　高周波モジュール１では、ＩＣチップ１０は、基板と、この基板に形成されているドライバ段増幅器１１１としての第１回路部と、この基板に形成されているコントローラ１４としての第２回路部と、この基板に形成されている第２スイッチ５としての第３回路部と、を有する。基板は、例えば、シリコン基板である。第１回路部は、トランジスタを含み、入力された送信信号を増幅して出力するドライバ段増幅器１１１の機能を有する。第１回路部に含まれるトランジスタは、例えば、バイポーラトランジスタである。第２回路部は、電力増幅器１１と第１スイッチ４と第２スイッチ５とを制御するコントローラ１４の機能を有する。第３回路部は、第２スイッチ５の共通端子５０と５つの選択端子５１～５５と複数のＦＥＴ（Field Effect Transistor）とを含む。
　ＩＣチップ１０は、実装基板９の第２主面９２にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ１０の外周形状は、四角形状である。
　高周波モジュール１では、第３スイッチ６とローノイズアンプ２１とを含むＩＣチップ２０は、基板と、この基板に形成されている第３スイッチ６としての第１回路部と、この基板に形成されているローノイズアンプ２１としての第２回路部と、を有する。基板は、例えば、シリコン基板である。第１回路部は、第３スイッチ６の共通端子６０と６つの選択端子６１～６５と複数のＦＥＴとを含む。第２回路部は、入力された受信信号を増幅して出力する機能を有する。ＩＣチップ２０は、実装基板９の第２主面９２にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ２０の外周形状は、四角形状である。
　５つのデュプレクサ３２Ａ～３２Ｅの各々は、例えば、ベアチップのデュプレクサである。上述のように、デュプレクサ３２Ａは、送信用フィルタ１２Ａと受信用フィルタ２２Ａと、を有する。デュプレクサ３２Ｂは、送信用フィルタ１２Ｂと受信用フィルタ２２Ｂと、を有する。デュプレクサ３２Ｃは、送信用フィルタ１２Ｃと受信用フィルタ２２Ｃと、を有する。デュプレクサ３２Ｄは、送信用フィルタ１２Ｄと受信用フィルタ２２Ｄと、を有する。デュプレクサ３２Ｅは、送信用フィルタ１２Ｅと受信用フィルタ２２Ｅと、を有する。
　５つの送信用フィルタ１２Ａ～１２Ｅ、及び５つの受信用フィルタ２２Ａ～２２Ｅの各々は、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。５つの送信用フィルタ１２Ａ～１２Ｅ、及び５つの受信用フィルタ２２Ａ～２２Ｅの各々は、例えば、弾性波フィルタであり、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。
　表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。
　５つのデュプレクサ３２Ａ～３２Ｅの各々は、例えば、基板と、この基板に形成されている送信用フィルタとしての第１回路部と、この基板に形成されている受信用フィルタとしての第２回路部と、を有する。基板は、例えば、圧電体基板である。圧電体基板は、例えば、リチウムタンタレート基板、リチウムニオベイト基板等である。第１回路部及び第２回路部は、複数の直列腕共振子に一対一に対応する複数のＩＤＴ（Interdigital Transducer）電極と、複数の並列腕共振子に一対一に対応する複数のＩＤＴ電極と、を有している。
　５つのデュプレクサ３２Ａ～３２Ｅは、実装基板９の第１主面９１に実装されている。これにより、５つのデュプレクサ３２Ａ～３２Ｅは、実装基板９に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、５つのデュプレクサ３２Ａ～３２Ｅの各々の外周形状は、四角形状である。
　５つのデュプレクサ３２Ａ～３２Ｅの各々は、例えば、スペーサ層と、カバー部材と、を更に有してもよい。スペーサ層及びカバー部材は、基板上に設けられる。スペーサ層は、実装基板９の厚さ方向Ｄ１からの平面視で、複数のＩＤＴ電極を囲んでいる。実装基板９の厚さ方向Ｄ１からの平面視で、スペーサ層は枠状（矩形枠状）である。スペーサ層は、電気絶縁性を有する。スペーサ層の材料は、例えば、エポキシ樹脂、ポリイミド等の合成樹脂である。カバー部材は、平板状である。実装基板９の厚さ方向Ｄ１からの平面視で、カバー部材は、長方形状であるが、これに限らず、例えば、正方形状であってもよい。５つのデュプレクサ３２Ａ～３２Ｅの各々では、実装基板９の厚さ方向Ｄ１からの平面視で、カバー部材の外形サイズと、スペーサ層の外形サイズと、カバー部材の外形サイズと、が略同じである。カバー部材は、実装基板９の厚さ方向Ｄ１において基板に対向するようにスペーサ層上に配置されている。カバー部材は、実装基板９の厚さ方向Ｄ１において複数のＩＤＴ電極と重複し、かつ、実装基板９の厚さ方向Ｄ１において複数のＩＤＴ電極から離れている。カバー部材は、電気絶縁性を有する。カバー部材の材料は、例えば、エポキシ樹脂、ポリイミド等の合成樹脂である。５つのデュプレクサ３２Ａ～３２Ｅの各々における複数の端子は、カバー部材から露出している。
　出力整合回路１３における回路素子１３１は、例えば、インダクタである。出力整合回路１３における回路素子１３１は、例えば、実装基板９の第１主面９１に実装されているが、これに限らない。実装基板９の厚さ方向Ｄ１からの平面視で、回路素子１３１の外周形状は、四角形状である。
　入力整合回路におけるインダクタは、例えば、チップインダクタである。入力整合回路におけるインダクタは、例えば、実装基板９の第１主面９１に実装されているが、これに限らない。実装基板９の厚さ方向Ｄ１からの平面視で、インダクタの外周形状は、四角形状である。
　５つの整合回路の各々におけるインダクタは、例えば、チップインダクタである。５つの整合回路の各々におけるインダクタは、例えば、実装基板９の第１主面９１に実装されているが、これに限らない。実装基板９の厚さ方向Ｄ１からの平面視で、インダクタの外周形状は、四角形状である。
　ローパスフィルタ３は、実装基板９の第１主面９１に実装されている。したがって、ローパスフィルタ３は、実装基板９の第１主面９１に配置されている。ローパスフィルタ３は、例えば、複数のインダクタ及びキャパシタを含む。ローパスフィルタ３は、複数のインダクタ及びキャパシタを含むＩＰＤ（Integrated Passive Device）であってもよい。
　高周波モジュール１は、複数の外部接続端子８０の他に、複数の放熱用端子８６を更に備える。複数の外部接続端子８０及び複数の放熱用端子８６は、実装基板９の第２主面９２に配置されている。複数の外部接続端子８０及び複数の放熱用端子８６の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子８０及び複数の放熱用端子８６の各々は、柱状電極である。ここにおいて、柱状電極は、例えば、円柱状の電極である。外部接続端子８０と放熱用端子８６とは同じ形状であるが、異なる形状であってもよい。図１及び２では、各放熱用端子８６にドットのハッチングを付してあるが、このハッチングは、断面を表すものではなく、各放熱用端子８６と各外部接続端子８０との相対的な位置関係を分かりやすくするために付してあるにすぎない。
　複数の外部接続端子８０は、上述のように、アンテナ端子８１、信号入力端子８２、信号出力端子８３、複数の制御端子８４及び複数のグランド端子８５を含んでいる。複数のグランド端子８５は、上述のように実装基板９のグランド層と電気的に接続されている。グランド層は高周波モジュール１の回路グランドであり、高周波モジュール１の複数の回路素子は、グランド層と電気的に接続さている回路素子を含む。また、複数の外部接続端子８０は、例えば、第１電源端子Ｖｃｃ１及び第２電源端子Ｖｃｃ２を含む。
　高周波モジュール１は、実装基板９の第１主面９１側において実装基板９の第１主面９１に実装されている複数の回路素子（出力段増幅器１１２、５つのデュプレクサ３２Ａ～３２Ｅ、出力整合回路１３の回路素子１３１等）を覆っている第１樹脂層１０１（図３参照）を更に備える。第１樹脂層１０１は、樹脂を含む。第１樹脂層１０１は、樹脂の他にフィラーを含んでいてもよい。図１では、第１樹脂層１０１の図示を省略している。
　また、高周波モジュール１は、実装基板９の第２主面９２側において実装基板９の第２主面９２に実装されている複数の回路素子（ＩＣチップ１０、ＩＣチップ２０及び第１スイッチ４等）と複数の外部接続端子８０と複数の放熱用端子８６とのそれぞれの一部を覆っている第２樹脂層１０２（図３参照）を更に備える。第２樹脂層１０２は、ＩＣチップ１０、ＩＣチップ２０及び第１スイッチ４の各々における基板の、実装基板９側とは反対側の面を露出させるように形成されている。また、第２樹脂層１０２は、複数の外部接続端子８０及び複数の放熱用端子８６の各々における先端面を露出させるように形成されている。第２樹脂層１０２は、樹脂を含む。第２樹脂層１０２は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１０２の材料は、第１樹脂層１０１の材料と同じ材料であってもよいし、異なる材料であってもよい。図２では、第２樹脂層１０２の図示を省略している。
　また、高周波モジュール１は、シールド層を更に備える。図１～３では、シールド層の図示を省略している。シールド層の材料は、例えば、金属である。シールド層は、第１樹脂層１０１の主面１０１１及び外周面１０１３と、実装基板９の外周面９３と、第２樹脂層１０２の外周面１０２３と、を覆っている。シールド層は、実装基板９の有するグランド層と接触している。これにより、シールド層の電位をグランド層の電位と同じにすることができる。
　（１．３）高周波モジュールにおける回路素子のレイアウト
　以下では、実装基板９の厚さ方向Ｄ１（第１方向Ｄ１）に直交し実装基板９の長辺に沿った方向を第２方向Ｄ２と称し、厚さ方向Ｄ１と第２方向Ｄ２との両方に直交する方向を第３方向Ｄ３と称する。
　高周波モジュール１では、上述のように、実装基板９の第１主面９１に、段間整合回路１１３と、出力段増幅器１１２と、出力整合回路１３と、５つのデュプレクサ３２Ａ～３２Ｅと、ローパスフィルタ３と、が配置されている。また、高周波モジュール１では、実装基板９の第２主面９２に、第１スイッチ４と、ＩＣチップ１０と、ＩＣチップ２０と、が配置されている。また、高周波モジュール１では、実装基板９の第２主面９２に複数の外部接続端子８０と、複数の放熱用端子８６と、が配置されている。
　高周波モジュール１では、複数の外部接続端子８０は、実装基板９の第２主面９２の外周に沿って配置されている第１群の外部接続端子８０と、実装基板９の第２主面９２において第１群の外部接続端子８０よりも内側に配置されている第２群の外部接続端子８０と、を含む。第１群の外部接続端子８０は、グランド端子８５と、アンテナ端子８１と、信号入力端子８２と、信号出力端子８３と、制御端子８４と、第１電源端子Ｖｃｃ１と、第２電源端子Ｖｃｃ２と、を含む。アンテナ端子８１は、実装基板９の第２主面９２における４つのうちの１つの角部付近に配置されている。第２群の外部接続端子８０は、グランド端子８５と、制御端子８４と、を含む。複数の放熱用端子８６は、実装基板９の厚さ方向Ｄ１からの平面視で出力段増幅器１１２と重なっている。複数の放熱用端子８６は、実装基板９の厚さ方向Ｄ１からの平面視で２次元アレイ状に並んでいる。実装基板９は、複数の貫通電極９４（図３参照）を更に有する。複数の貫通電極９４は、出力段増幅器１１２と複数の放熱用端子８６とを接続している。複数の貫通電極９４は、実装基板９の厚さ方向Ｄ１の全長にわたって形成されており形成されている。貫通電極９４は、実装基板９の厚さ方向Ｄ１において実装基板９における複数の誘電体層を貫通している。
　アンテナ端子８１に接続される第１スイッチ４は、アンテナ端子８１の近くに位置している。第１スイッチ４は、実装基板９の厚さ方向Ｄ１からの平面視で、第１角部９５、第２角部９６、第３角部９７、第４角部９８のうち第１角部９５付近においてアンテナ端子８１と隣り合っている。第１角部９５と第２角部９６とは第２方向Ｄ２において離れており、第１角部９５と第３角部９７とは１つの対角線の方向において離れており、第１角部９５と第４角部９８とは第３方向Ｄ３において離れている。
　ＩＣチップ２０は、実装基板９の第２主面９２において、第１スイッチ４の近くに位置している。ＩＣチップ２０は、第３方向Ｄ３において第１スイッチ４から離れている。ＩＣチップ２０では、第２方向Ｄ２において、第３スイッチ６とローノイズアンプ２１とが並んでいる。
　ＩＣチップ１０は、第２方向Ｄ２において第１スイッチ４及びＩＣチップ２０から離れて位置している。ＩＣチップ１０では、第３方向Ｄ３において、ドライバ段増幅器１１１、コントローラ１４及び第２スイッチ５が、この順に並んでいる。ＩＣチップ１０では、実装基板９の厚さ方向Ｄ１からの平面視で、ドライバ段増幅器１１１が第３角部９７の近くに位置し、第２スイッチ５が第２角部９６の近くに位置している。これにより、ドライバ段増幅器１１１と第１スイッチ４とは、上記１つの対角線に沿った方向において離れている。
　第２方向Ｄ２においてＩＣチップ１０とＩＣチップ２０及び第１スイッチ４との間には、第２群の外部接続端子８０が位置している。第２群の外部接続端子８０は、第３方向Ｄ３に並んでいる。
　実装基板９の第１主面９１に実装されるローパスフィルタ３は、実装基板９の厚さ方向Ｄ１からの平面視で、第４角部９８の近くに位置している。ローパスフィルタ３は、実装基板９の厚さ方向Ｄ１からの平面視で第１スイッチ４と重なっている。
　段間整合回路１１３に含まれる回路素子１１４は、実装基板９の厚さ方向Ｄ１からの平面視で、第３角部９７の近くに位置している。回路素子１１４は、実装基板９の厚さ方向Ｄ１から見て、その少なくとも一部が、ドライバ段増幅器１１１に重なっている。
　出力段増幅器１１２は、実装基板９の厚さ方向Ｄ１からの平面視で、第３角部９７の近くに位置している。出力段増幅器１１２は、第２方向Ｄ２において段間整合回路１１３と隣接している。
　出力整合回路１３は、実装基板９の厚さ方向Ｄ１からの平面視で、第２角部９６の近くに位置している。出力整合回路１３は、第３方向Ｄ３において出力段増幅器１１２及び段間整合回路１１３と隣接している。
　５つのデュプレクサ３２Ａ～３２Ｅは、実装基板９の厚さ方向Ｄ１からの平面視で、ローパスフィルタ３と出力段増幅器１１２及び出力整合回路１３との間に位置している。
　（２）高周波モジュールの製造方法
　高周波モジュール１の製造方法では、例えば、実装基板９に複数の回路素子を実装する第１工程を行う。また、第１工程では、実装基板９の第２主面９２に複数の外部接続端子８０と複数の放熱用端子８６との元になる複数の導体ピラーを配置するステップを行う。
　上述の第１工程の後、第２工程を行う。第２工程では、実装基板９の第１主面９１側の複数の回路素子を覆う第１樹脂層１０１を形成するステップと、実装基板９の第２主面９２側の複数の回路素子及び複数の導体ピラーを覆い第２樹脂層１０２の元になる樹脂層を形成するステップと、を行う。
　上述の第２工程の後、第３工程を行う。第３工程では、第２工程において形成した樹脂層等を実装基板９側とは反対側の面から研削する。ここにおいて、第３工程では、樹脂層を研削することにより、第２樹脂層１０２を形成する。また、第３工程では、樹脂層の研削により複数の回路素子のうち少なくとも１つの回路素子における基板の、実装基板９側とは反対側の面を露出させた後もさらに研削を行うことにより、複数の回路素子の各々における基板を薄くする。第３工程では、複数の導体ピラーを研削することで複数の外部接続端子８０を形成する。
　上述の第３工程の後、第４工程を行う。第４工程では、シールド層を形成する。なお、第１工程、第２工程及び第３工程は、複数の実装基板９を備えて実装基板９の多数個取りが可能な多数個取り基板に対して行ってもよい。この場合には、例えば、第３工程の後に多数個取り基板を個々の実装基板９に分離した後、第４工程を行えばよい。
　（３）まとめ
　（３．１）高周波モジュール
　実施形態１に係る高周波モジュール１は、実装基板９と、電力増幅器１１と、電子部品２と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。電力増幅器１１は、実装基板９に配置されている。電子部品２は、実装基板９に配置されている。電力増幅器１１は、ドライバ段増幅器１１１と、出力段増幅器１１２と、を有する。ドライバ段増幅器１１１は、実装基板９の第２主面９２に配置されている。出力段増幅器１１２は、実装基板９の第１主面９１に配置されている。電子部品２は、実装基板９の第１主面９１に配置されている。電子部品２は、実装基板９の厚さ方向Ｄ１からの平面視でドライバ段増幅器１１１に少なくとも一部が重なる。
　実施形態１に係る高周波モジュール１は、小型化を図ることが可能となる。要するに、実施形態１に係る高周波モジュール１は、実装基板９の厚さ方向Ｄ１からの平面視での実装基板９の小型化を図ることが可能となる。
　また、実施形態１に係る高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、出力段増幅器１１２とドライバ段増幅器１１１とは重ならない。これにより、実施形態１に係る高周波モジュール１では、ドライバ段増幅器１１１が出力段増幅器１１２からの熱の影響を受けにくくなる。よって、実施形態１に係る高周波モジュール１は、ドライバ段増幅器１１１の特性の低下を抑制することができる。
　また、実施形態１に係る高周波モジュール１は、放熱用端子８６を更に備える。放熱用端子８６は、実装基板９の第２主面９２に配置されている。放熱用端子８６は、実装基板９の厚さ方向Ｄ１からの平面視で出力段増幅器１１２に重なる。実装基板９は、貫通電極９４を更に有する。貫通電極９４は、出力段増幅器１１２と放熱用端子８６とを接続している。これにより、実施形態１に係る高周波モジュール１は、出力段増幅器１１２で発生する熱を放熱させやすくなる。
　ところで、比較例の高周波モジュールとして、特許文献１に開示された高周波モジュールの小型化のために複数の構成部品を実装基板の第１主面と第２主面とに分けて実装した高周波モジュールが考えられる。しかしながら、比較例の高周波モジュールでは、ドライバ段増幅器と出力段増幅器とを含むＩＣチップ（電力増幅器）に実装基板の厚さ方向で重なる構成部品があると、特性が低下してしまう懸念があった。より詳細には、比較例の高周波モジュールでは、例えば、電力増幅器に実装基板の厚さ方向で重なる回路構成部品の特性が電力増幅器からの熱の影響で低下してしまう懸念や、電力増幅器で発生した熱が放熱されにくくなり電力増幅器の特性が低下してしまう懸念がある。これに対し、実施形態１に係る高周波モジュール１は、実装基板９の第２主面９２に配置されて実装基板９の厚さ方向Ｄ１からの平面視で出力段増幅器１１２に重なる回路構成部品がない。これにより、実施形態１に係る高周波モジュール１は、実装基板９の第１主面９１に配置される出力段増幅器１１２及び実装基板９の第２主面９２に配置される回路構成部品（実施形態１の高周波モジュール１では、ＩＣチップ１０、ＩＣチップ２０、第１スイッチ４）の特性の低下を抑制しつつ小型化を図ることが可能となる。
　また、実施形態１に係る高周波モジュール１では、電子部品２は、回路素子１１４である。回路素子１１４は、段間整合回路１１３に含まれている。段間整合回路１１３は、ドライバ段増幅器１１１と出力段増幅器１１２との間に接続されている。実施形態１に係る高周波モジュール１では、電子部品２が段間整合回路１１３に含まれている回路素子１１４なので、ドライバ段増幅器１１１と段間整合回路１１３との間の配線長を短くすることができる。
　また、実施形態１に係る高周波モジュール１では、段間整合回路１１３をドライバ段増幅器１１１及び出力段増幅器１１２とは別体のチップインダクタ又は実装基板９の導体部で構成できる。これにより、実施形態１に係る高周波モジュール１では、ドライバ段増幅器と出力段増幅器と段間整合回路とを含む１チップの電力増幅器を備える場合と比べて、段間整合回路１１３の性能を向上させることができ、電力増幅器１１の性能を向上させることが可能となる。電力増幅器１１の性能は、効率及びゲインを含む。実施形態１に係る高周波モジュール１では、ドライバ段増幅器と出力段増幅器と段間整合回路とを含む１チップの電力増幅器を備える場合と比べて、電力増幅器１１におけるアイソレーションを向上させることができ、電力増幅器１１内での送信信号の飛び移りを抑制でき、電力増幅器１１の動作を安定させることが可能となる。
　（３．２）通信装置
　実施形態１に係る通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。信号処理回路３０１は、送信信号を信号処理する。高周波モジュール１は、信号処理回路３０１からの送信信号を増幅して出力する。高周波モジュール１は、アンテナ３１０と信号処理回路３０１との間で送信信号を伝達する。
　実施形態１に係る通信装置３００は、高周波モジュール１を備えるので、小型化を図ることが可能となる。信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。
　（４）高周波モジュールの変形例
　実施形態１の変形例に係る高周波モジュール１ａについて、図５を参照して説明する。変形例に係る高周波モジュール１ａに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　変形例に係る高周波モジュール１ａは、複数の外部接続端子８０及び複数の放熱用端子８６がボールバンプである点で、実施形態１に係る高周波モジュール１と相違する。また、変形例に係る高周波モジュール１ａは、実施形態１に係る高周波モジュール１の第２樹脂層１０２を備えていない点で、実施形態１に係る高周波モジュール１と相違する。変形例に係る高周波モジュール１ａは、ＩＣチップ１０、ＩＣチップ２０及び第１スイッチ４の各々と実装基板９の第２主面９２との間の隙間に設けられたアンダーフィル部を備えていてもよい。
　複数の外部接続端子８０及び複数の放熱用端子８６の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。
　複数の外部接続端子８０は、ボールバンプにより構成された外部接続端子８０と、柱状電極により構成された外部接続端子８０と、が混在してもよい。また、複数の放熱用端子８６は、ボールバンプにより構成された放熱用端子８６と、柱状電極により構成された放熱用端子８６と、が混在してもよい。
　（実施形態２）
　実施形態２に係る高周波モジュール１ｂについて、図６～８を参照して説明する。実施形態２に係る高周波モジュール１ｂに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　実施形態２に係る高周波モジュール１ｂでは、コントローラ１４が１チップのＩＣチップであり、実装基板９の第１主面９１に実装されている点で、実施形態１に係る高周波モジュール１と相違する。実施形態２に係る高周波モジュール１ｂでは、実装基板９の第１主面９１に配置され実装基板９の厚さ方向Ｄ１からの平面視でドライバ段増幅器１１１に少なくとも一部が重なる電子部品２が、コントローラ１４を含む。また、実施形態２に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１のＩＣチップ１０の代わりにＩＣチップ１０ａを備える点で、実施形態１に係る高周波モジュール１と相違する。ＩＣチップ１０ａは、ドライバ段増幅器１１１と第２スイッチ５とを含む１チップのＩＣチップであり、ＩＣチップ１０と同様、実装基板９の第２主面９２に実装されている。
　実施形態２に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１と同様、実装基板９の第１主面９１に配置され実装基板９の厚さ方向Ｄ１からの平面視でドライバ段増幅器１１１に少なくとも一部が重なる電子部品２を備えるので、小型化を図ることが可能となる。
　実施形態２に係る高周波モジュール１ｂでは、電子部品２は、電力増幅器１１を制御するコントローラ１４を含む。これにより、実施形態２に係る高周波モジュール１ｂでは、出力段増幅器１１２とコントローラ１４と間の配線長を短くすることができる。
　（実施形態３）
　実施形態３に係る高周波モジュール１ｃについて、図９～１１を参照して説明する。実施形態３に係る高周波モジュール１ｃに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　実施形態３に係る高周波モジュール１ｃでは、出力整合回路１３が実装基板９の厚さ方向Ｄ１からの平面視でドライバ段増幅器１１１と重なる点で、実施形態１に係る高周波モジュール１と相違する。実施形態３に係る高周波モジュール１ｃでは、出力整合回路１３の位置と段間整合回路１１３の位置とが逆である。
　実施形態３に係る高周波モジュール１ｃでは、実装基板９の第１主面９１に配置され実装基板９の厚さ方向Ｄ１からの平面視でドライバ段増幅器１１１に少なくとも一部が重なる電子部品２が、出力整合回路１３の回路素子１３１を含む。
　実施形態３に係る高周波モジュール１ｃは、実施形態１に係る高周波モジュール１と同様、実装基板９の第１主面９１に配置され実装基板９の厚さ方向Ｄ１からの平面視でドライバ段増幅器１１１に少なくとも一部が重なる電子部品２を備えるので、小型化を図ることが可能となる。
　実施形態３に係る高周波モジュール１ｃでは、電子部品２は、出力整合回路１３の回路素子１３１を含む。これにより、実施形態３に係る高周波モジュール１ｃでは、出力段増幅器１１２と出力整合回路１３と間の配線長を短くすることができる。
　（その他の変形例）
　上記の実施形態１～３は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
　例えば、実装基板９は、部品内蔵基板であってもよい。
　また、高周波モジュール１、１ａ、１ｂ、１ｃでは、出力段増幅器１１２が実装基板９の第１主面９１に実装されドライバ段増幅器１１１が実装基板９の第２主面９２に実装されているが、これに限らない。例えば、出力段増幅器１１２が実装基板９の第２主面９２に実装されドライバ段増幅器１１１が実装基板９の第１主面９１に実装されていてもよい。
　また、出力段増幅器１１２は、実装基板９の第１主面９１にフリップチップ実装される代わりに、ボンディングワイヤを利用した実装形態で実装基板９の第１主面９１に実装されていてもよい。すなわち、出力段増幅器１１２は、ダイボンド材によって実装基板９の第１主面９１に接合されることで実装基板９の第１主面９１に配置され（機械的に接続され）、端子（パッド電極）が、ボンディングワイヤを介して実装基板９の第１主面９１側の導体パターン層の導体部と電気的に接続されていてもよい。
　また、高周波モジュール１、１ｂ、１ｃでは、第２樹脂層１０２が、ＩＣチップ１０、ＩＣチップ２０及び第１スイッチ４の各々における、実装基板９側とは反対側の面を覆っていてもよい。
　第１スイッチ４、第２スイッチ５及び第３スイッチ６の各々における選択端子の数は、複数であればよく、例示した数に限らない。
　また、高周波モジュール１、１ａ、１ｂ、１ｃでは、第１スイッチ４とＩＣチップ２０とが互いに異なるＩＣチップであるが、これに限らず、第１スイッチ４と第３スイッチ６とローノイズアンプ２１とが１チップ化されていてもよい。
　第１スイッチ４及び第２スイッチ５の各々は、コントローラ１４によって制御される代わりに、例えば、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号によって制御されてもよい。
　また、出力段増幅器１１２の基板は、ガリウム砒素基板に限らず、例えば、シリコン基板であってもよい。この場合、出力段増幅器１１２の含むトランジスタは、ＨＢＴではなく、バイポーラトランジスタである。
　また、ドライバ段増幅器１１１の基板は、シリコン基板に限らず、例えば、ガリウム砒素基板であってもよい。
　また、高周波モジュール１、１ａ、１ｂ、１ｃは、複数のデュプレクサ３２Ａ～３２Ｅの代わりに、複数の送信用フィルタ１２Ａ～１２Ｅと、複数の受信用フィルタ２２Ａ～２２Ｅと、を備えてもよい。また、複数のデュプレクサ３２Ａ～３２Ｄのうち少なくとも１つのデュプレクサが、ＴＤＤ（Time Division Duplex）に対応した通信に利用されるフィルタであってもよい。また、高周波モジュール１、１ａ、１ｂ、１ｃは、送信信号用の信号経路Ｔｘ１と受信信号用の信号経路Ｒｘ１とのうち送信信号用の信号経路Ｔｘ１のみを有してもよい。この場合、高周波モジュール１、１ａ、１ｂ、１ｃは、例えば、複数のデュプレクサ３２Ａ～３２Ｅの代わりに、複数の送信用フィルタ１２Ａ～１２Ｅを備えていればよい。
　また、上述のフィルタは、弾性表面波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。
　弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、ＳＡＷ共振子に限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）共振子であってもよい。
　また、フィルタは、ＬＣフィルタであってもよい。フィルタは、弾性波フィルタにより構成されている場合、ＬＣフィルタにより構成されている場合よりも、通過帯域付近の減衰特性を向上させることができる。また、フィルタは、弾性波フィルタにより構成されている場合、ＬＣフィルタにより構成されている場合よりも、ミッドバンドでのΓ（反射係数）を大きくすることができる。
　出力整合回路１３は、例えば、基板と、この基板に形成された複数のインダクタ及び複数のキャパシタを含むＩＣ部と、を備える１チップのＩＣチップであってもよい。この場合、ＩＣチップは、ＩＰＤであってもよい。基板は、例えば、シリコン基板である。出力整合回路１３は、ＩＰＤの場合、例えば、実装基板９の第１主面９１にフリップチップ実装される。
　高周波モジュール１、１ｂ、１ｃでは、複数の外部接続端子８０及び複数の放熱用端子８６の各々の先端部は、例えば、金めっき層を含んでいてもよい。
　高周波モジュール１、１ａ、１ｂ、１ｃの回路構成は、図４の例に限らない。また、高周波モジュール１～１ｃは、回路構成として、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。
　高周波モジュール１、１ａ、１ｂ、１ｃは、ローパスフィルタ３の代わりに、マルチプレクサ（ダイプレクサ、トリプレクサ等）を備えていてもよい。マルチプレクサは、例えば、ローパスフィルタとバンドパスフィルタとハイパスフィルタとのうち少なくとも２つを含む。
　また、実施形態１に係る通信装置３００は、高周波モジュール１の代わりに、高周波モジュール１ａ、１ｂ、１ｃのいずれかを備えてもよい。
　（態様）
　本明細書には、以下の態様が開示されている。
　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、実装基板（９）と、電力増幅器（１１）と、電子部品（２）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。電力増幅器（１１）は、実装基板（９）に配置されている。電子部品（２）は、実装基板（９）に配置されている。電力増幅器（１１）は、ドライバ段増幅器（１１１）と、出力段増幅器（１１２）と、を有する。ドライバ段増幅器（１１１）は、実装基板（９）の第２主面（９２）に配置されている。出力段増幅器（１１２）は、実装基板（９）の第１主面（９１）に配置されている。電子部品（２）は、実装基板（９）の第１主面（９１）に配置されている。電子部品（２）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視でドライバ段増幅器（１１１）に少なくとも一部が重なる。
　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、小型化を図ることが可能となる。
　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、第１の態様において、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、出力段増幅器（１１２）とドライバ段増幅器（１１１）とは重ならない。
　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、ドライバ段増幅器（１１１）が出力段増幅器（１１２）からの熱の影響を受けにくくなる。
　第３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１又は２の態様において、放熱用端子（８６）を更に備える。放熱用端子（８６）は、実装基板（９）の第２主面（９２）に配置されている。放熱用端子（８６）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視で出力段増幅器（１１２）に重なる。実装基板（９）は、貫通電極（９４）を更に有する。貫通電極（９４）は、出力段増幅器（１１２）と放熱用端子（８６）とを接続している。
　第３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、出力段増幅器（１１２）で発生する熱を放熱させやすくなる。
　第４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、第３の態様において、実装基板（９）の第２主面（９２）に配置されて実装基板（９）の厚さ方向（Ｄ１）からの平面視で出力段増幅器（１１２）に重なる回路構成部品がない。
　第４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、実装基板（９）の第２主面（９２）に配置される回路構成部品の特性が低下するのを抑制しつつ小型化を図れる。
　第５の態様に係る高周波モジュール（１；１ａ）では、第１～４の態様のいずれか一つにおいて、電子部品（２）は、回路素子（１１４）である。回路素子（１１４）は、段間整合回路（１１３）に含まれている。段間整合回路（１１３）は、ドライバ段増幅器（１１１）と出力段増幅器（１１２）との間に接続されている。
　第５の態様に係る高周波モジュール（１；１ａ）では、ドライバ段増幅器（１１１）と段間整合回路（１１３）との間の配線長を短くすることができる。
　第６の態様に係る高周波モジュール（１；１ａ）では、第５の態様において、回路素子（１１４）は、インダクタである。
　第６の態様に係る高周波モジュール（１；１ａ）では、段間整合回路（１１３）での損失を低減できる。
　第７の態様に係る高周波モジュール（１ｂ）では、第１～４の態様のいずれか一つにおいて、電子部品（２）は、電力増幅器（１１）を制御するコントローラ（１４）である。
　第７の態様に係る高周波モジュール（１ｂ）では、出力段増幅器（１１２）とコントローラ（１４）と間の配線長を短くすることができる。
　第８の態様に係る高周波モジュール（１ｃ）は、第１～５の態様のいずれか一つにおいて、複数の送信用フィルタ（１２Ａ～１２Ｅ）と、スイッチ（５）と、を更に備える。複数の送信用フィルタ（１２Ａ～１２Ｅ）は、互いに通過帯域が異なる。スイッチ（５）は、共通端子（５０）と、複数の選択端子（５１～５５）と、を有する。共通端子（５０）は、出力段増幅器（１１２）に接続されている。複数の選択端子（５１～５５）は、複数の送信用フィルタ（１２Ａ～１２Ｅ）に一対一に接続されている。電子部品（２）は、送信信号用の信号経路（Ｔｘ１）において出力段増幅器（１１２）とスイッチ（５）の共通端子（５０）との間に設けられている出力整合回路（１３）に含まれている回路素子（１３１）である。
　第８の態様に係る高周波モジュール（１ｃ）では、出力整合回路（１３）と出力段増幅器（１１２）との間の配線長を短くすることができる。
　第９の態様に係る高周波モジュール（１ｃ）では、第８の態様において、回路素子（１３１）は、インダクタである。
　第９の態様に係る高周波モジュール（１ｃ）では、小型化を図れる。
　第１０の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、第５～９の態様のいずれか一つにおいて、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、電子部品（２）と出力段増幅器（１１２）とが隣り合っている。
　第１０の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、電子部品（２）と出力段増幅器（１１２）との間の配線長を短くすることができる。
　第１１の態様に係る高周波モジュール（１；１ａ；１ｃ）は、第１～５の態様のいずれか一つにおいて、コントローラ（１４）と、複数の送信用フィルタ（１２Ａ～１２Ｅ）と、スイッチ（５）と、を更に備える。コントローラ（１４）は、電力増幅器（１１）を制御する。複数の送信用フィルタ（１２Ａ～１２Ｅ）は、互いに通過帯域が異なる。スイッチ（５）は、共通端子（５０）と、複数の選択端子（５１～５５）と、を有する。共通端子（５０）は、出力段増幅器（１１２）に接続されている。複数の選択端子（５１～５５）は、複数の送信用フィルタ（１２Ａ～１２Ｅ）に一対一に接続されている。高周波モジュール（１；１ａ；１ｂ；１ｃ）では、ドライバ段増幅器（１１１）とコントローラ（１４）とスイッチ（５）とが１つの半導体チップ（ＩＣチップ１０）に含まれている。
　第１１の態様に係る高周波モジュール（１；１ａ；１ｃ）では、更なる小型化を図ることが可能となり、また、コントローラ（１４）によってドライバ段増幅器（１１１）を、より安定して制御することが可能となる。
　第１２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１～１１の態様のいずれか一つにおいて、ＩＣチップ（２０）を更に備える。ＩＣチップ（２０）は、実装基板（９）の第２主面（９２）に配置されている。ＩＣチップ（２０）は、ローノイズアンプ（２１）を含む。第１２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、出力段増幅器（１１２）とＩＣチップ（２０）とは重ならない。
　第１２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、出力段増幅器（１１２）とローノイズアンプ（２１）を含むＩＣチップ（２０）とのアイソレーションを向上させることができる。
　第１３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１２の態様において、複数の外部接続端子（８０）を更に備える。複数の外部接続端子（８０）は、実装基板（９）の第２主面（９２）に配置されている。複数の外部接続端子（８０）は、グランド端子（８５）を含む。グランド端子（８５）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、ドライバ段増幅器（１１１）とＩＣチップ（２０）との間に位置している。
　第１３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、ドライバ段増幅器（１１１）とローノイズアンプ（２１）を含むＩＣチップ（２０）とのアイソレーションを向上させることができる。
　第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第７又は１１の態様において、ＩＣチップ（２０）と、複数の外部接続端子（８０）と、を更に備える。ＩＣチップ（２０）は、実装基板（９）の第２主面（９２）に配置されている。ＩＣチップ（２０）は、ローノイズアンプ（２１）を含む。複数の外部接続端子（８０）は、実装基板（９）の第２主面（９２）に配置されている。高周波モジュール（１；１ａ；１ｂ；１ｃ）では、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、出力段増幅器（１１２）とＩＣチップ（２０）とは重ならない。複数の外部接続端子（８０）は、制御端子（８４）を含む。制御端子（８４）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、ドライバ段増幅器（１１１）とＩＣチップ（２０）との間に位置している。コントローラ（１４）は、制御端子（８４）から取得した制御信号に基づいて電力増幅器（１１）を制御する。
　第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、ドライバ段増幅器（１１１）とローノイズアンプ（２１）を含むＩＣチップ（２０）とのアイソレーションを向上させることができる。
　第１５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、第１～１４の態様のいずれか一つにおいて、電力増幅器（１１）は、エンベロープトラッキング動作する。
　第１５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、エンベロープトラッキング動作する電力増幅器（１１）の動作をより安定させることができる。
　第１６の態様に係る通信装置（３００）は、信号処理回路（３０１）と、第１～１５の態様のいずれか一つに記載の高周波モジュール（１；１ａ；１ｂ；１ｃ）と、を備える。高周波モジュール（１；１ａ；１ｂ；１ｃ）の電力増幅器（１１）は、信号処理回路（３０１）からの送信信号を増幅して出力する。
　第１６の態様に係る通信装置（３００）では、小型化を図ることが可能となる。
　１、１ａ、１ｂ、１ｃ　高周波モジュール
　２　電子部品
　３　ローパスフィルタ
　４　スイッチ（第１スイッチ）
　４０　共通端子
　４１～４５　選択端子
　５　スイッチ（第２スイッチ）
　５０　共通端子
　５１～５５　選択端子
　６　スイッチ（第３スイッチ）
　６０　共通端子
　６１～６５　選択端子
　１０　ＩＣチップ（半導体チップ）
　１０ａ　ＩＣチップ
　１１　電力増幅器
　１１１　ドライバ段増幅器
　１１２　出力段増幅器
　１１３　段間整合回路
　１１４　回路素子（インダクタ）
　１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ　送信用フィルタ
　１３　出力整合回路
　１３１　回路素子（インダクタ）
　１４　コントローラ
　１４８　端子
　２０　ＩＣチップ
　２１　ローノイズアンプ
　２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ　受信用フィルタ
　３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ、３２Ｅ　デュプレクサ
　８０　外部接続端子
　８１　アンテナ端子
　８２　信号入力端子
　８３　信号出力端子
　８４　制御端子
　８５　グランド端子
　８６　放熱用端子
　９　実装基板
　９１　第１主面
　９２　第２主面
　９３　外周面
　９４　貫通電極
　９５　第１角部
　９６　第２角部
　９７　第３角部
　９８　第４角部
　１０１　第１樹脂層
　１０１１　主面
　１０１３　外周面
　１０２　第２樹脂層
　１０２１　主面
　１０２３　外周面
　３００　通信装置
　３０１　信号処理回路
　３０２　ＲＦ信号処理回路
　３０３　ベースバンド信号処理回路
　３１０　アンテナ
　Ｄ１　厚さ方向
　Ｔｘ１　信号経路
　Ｒｘ１　信号経路
　Ｖｃｃ１　第１電源端子
　Ｖｃｃ２　第２電源端子

Claims (16)

  1. 　互いに対向する第１主面及び第２主面を有する実装基板と、
    　前記実装基板に配置されている電力増幅器と、
    　前記実装基板に配置されている電子部品と
    を備え、
    　前記電力増幅器は、
    　　ドライバ段増幅器と、出力段増幅器と、を有し、
    　前記ドライバ段増幅器は、前記実装基板の前記第２主面に配置されており、
    　前記出力段増幅器は、前記実装基板の前記第１主面に配置されており、
    　前記電子部品は、前記実装基板の前記第１主面に配置されており、前記実装基板の厚さ方向からの平面視で前記ドライバ段増幅器に少なくとも一部が重なる、
    　高周波モジュール。
  2. 　前記実装基板の厚さ方向からの平面視で、前記出力段増幅器と前記ドライバ段増幅器とは重ならない、
    　請求項１に記載の高周波モジュール。
  3. 　前記実装基板の前記第２主面に配置されており、前記実装基板の厚さ方向からの平面視で前記出力段増幅器に重なる放熱用端子を更に備え、
    　前記実装基板は、
    　　前記出力段増幅器と前記放熱用端子とを接続している貫通電極を更に有する、
    　請求項１又は２に記載の高周波モジュール。
  4. 　前記実装基板の前記第２主面に配置されて前記実装基板の厚さ方向からの平面視で前記出力段増幅器に重なる回路構成部品がない、
    　請求項３に記載の高周波モジュール。
  5. 　前記電子部品は、前記ドライバ段増幅器と前記出力段増幅器との間に接続されている段間整合回路に含まれている回路素子である、
    　請求項１～４のいずれか一項に記載の高周波モジュール。
  6. 　前記回路素子は、インダクタである、
    　請求項５に記載の高周波モジュール。
  7. 　前記電子部品は、前記電力増幅器を制御するコントローラである、
    　請求項１～４のいずれか一項に記載の高周波モジュール。
  8. 　互いに通過帯域の異なる複数の送信用フィルタと、
    　前記出力段増幅器に接続されている共通端子と、前記複数の送信用フィルタに一対一に接続されている複数の選択端子と、を有するスイッチと、を更に備え、
    　前記電子部品は、送信信号用の信号経路において前記出力段増幅器と前記スイッチの前記共通端子との間に設けられている出力整合回路に含まれている回路素子である、
    　請求項１～５のいずれか一項に記載の高周波モジュール。
  9. 　前記回路素子は、インダクタである、
    　請求項８に記載の高周波モジュール。
  10. 　前記実装基板の厚さ方向からの平面視で、前記電子部品と前記出力段増幅器とが隣り合っている、
    　請求項５～９のいずれか一項に記載の高周波モジュール。
  11. 　前記電力増幅器を制御するコントローラと、
    　互いに通過帯域の異なる複数のフィルタと、
    　前記出力段増幅器に接続されている共通端子と、前記複数の送信用フィルタに一対一に接続されている複数の選択端子と、を有するスイッチと、を更に備え、
    　前記ドライバ段増幅器と前記コントローラと前記スイッチとが１つの半導体チップに含まれている、
    　請求項１～５のいずれか一項に記載の高周波モジュール。
  12. 　前記実装基板の前記第２主面に配置されている、ローノイズアンプを含むＩＣチップを更に備え、
    　前記実装基板の厚さ方向からの平面視で、前記出力段増幅器と前記ＩＣチップとは重ならない、
    　請求項１～１１のいずれか一項に記載の高周波モジュール。
  13. 　前記実装基板の前記第２主面に配置されている複数の外部接続端子を更に備え、
    　前記複数の外部接続端子は、
    　　前記実装基板の厚さ方向からの平面視で、前記ドライバ段増幅器と前記ＩＣチップとの間に位置しているグランド端子を含む、
    　請求項１２に記載の高周波モジュール。
  14. 　前記実装基板の前記第２主面に配置されている、ローノイズアンプを含むＩＣチップと、
    　前記実装基板の前記第２主面に配置されている複数の外部接続端子と、を更に備え、
    　前記実装基板の厚さ方向からの平面視で、前記出力段増幅器と前記ＩＣチップとは重ならず、
    　前記複数の外部接続端子は、
    　　前記実装基板の厚さ方向からの平面視で、前記ドライバ段増幅器と前記ＩＣチップとの間に位置している制御端子を含み、
    　前記コントローラは、前記制御端子から取得した制御信号に基づいて前記電力増幅器を制御する、
    　請求項７又は１１に記載の高周波モジュール。
  15. 　前記電力増幅器は、エンベロープトラッキング動作する、
    　請求項１～１４のいずれか一項に記載の高周波モジュール。
  16. 　信号処理回路と、
    　請求項１～１５のいずれか一項に記載の高周波モジュールと、を備え、
    　前記高周波モジュールの前記電力増幅器は、前記信号処理回路からの送信信号を増幅して出力する、
    　通信装置。
PCT/JP2020/023117 2019-09-06 2020-06-11 高周波モジュール及び通信装置 WO2021044691A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080062164.0A CN114342073A (zh) 2019-09-06 2020-06-11 高频模块以及通信装置
US17/685,390 US11658691B2 (en) 2019-09-06 2022-03-03 High-frequency module and communication device
US18/301,990 US12074620B2 (en) 2019-09-06 2023-04-18 High-frequency module and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019163392 2019-09-06
JP2019-163392 2019-09-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/685,390 Continuation US11658691B2 (en) 2019-09-06 2022-03-03 High-frequency module and communication device

Publications (1)

Publication Number Publication Date
WO2021044691A1 true WO2021044691A1 (ja) 2021-03-11

Family

ID=74853152

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/023117 WO2021044691A1 (ja) 2019-09-06 2020-06-11 高周波モジュール及び通信装置

Country Status (3)

Country Link
US (2) US11658691B2 (ja)
CN (1) CN114342073A (ja)
WO (1) WO2021044691A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209731A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022215547A1 (ja) * 2021-04-08 2022-10-13 株式会社村田製作所 高周波モジュール及び通信装置
WO2023276871A1 (ja) * 2021-06-30 2023-01-05 株式会社村田製作所 高周波モジュール及び通信装置
WO2023136165A1 (ja) * 2022-01-11 2023-07-20 株式会社村田製作所 トラッカモジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044691A1 (ja) * 2019-09-06 2021-03-11 株式会社村田製作所 高周波モジュール及び通信装置
JP2022018956A (ja) * 2020-07-16 2022-01-27 株式会社村田製作所 高周波モジュール及び通信装置
US12003220B2 (en) * 2020-09-16 2024-06-04 Macom Technology Solutions Holdings, Inc. Hybrid RF integrated circuit device
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089549A (ja) * 2010-10-15 2012-05-10 Fujitsu Ltd 電子装置及びその製造方法、送受信装置
JP2015201538A (ja) * 2014-04-08 2015-11-12 三菱電機株式会社 高周波モジュール
WO2018150724A1 (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
WO2019065311A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 半導体素子、高周波回路および通信装置
WO2019065419A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008221A1 (fr) * 1999-07-26 2001-02-01 Tdk Corporation Module haute frequence
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7978031B2 (en) * 2008-01-31 2011-07-12 Tdk Corporation High frequency module provided with power amplifier
US9954491B2 (en) * 2014-05-28 2018-04-24 Skyworks Solutions, Inc. Systems and methods related to switchable output stages in power amplifiers
WO2016053981A1 (en) * 2014-09-30 2016-04-07 Skyworks Solutions, Inc. Shielded radio-frequency module having reduced area
JP2018050167A (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 電力増幅モジュール
US20180130761A1 (en) * 2016-11-09 2018-05-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, manufacturing method thereof, and electronic element module using the same
JP2018181943A (ja) * 2017-04-05 2018-11-15 株式会社村田製作所 電力増幅モジュール
US10581384B2 (en) * 2017-06-23 2020-03-03 Skyworks Solutions, Inc. Power amplifier with phase-shifted band-pass feedback
US10158330B1 (en) * 2017-07-17 2018-12-18 Qorvo Us, Inc. Multi-mode envelope tracking amplifier circuit
US10965261B2 (en) * 2017-12-05 2021-03-30 Qualcomm Incorporated Power amplifier circuit
US10756675B2 (en) * 2018-11-28 2020-08-25 Qorvo Us, Inc. Broadband power amplifier circuit
WO2021044691A1 (ja) * 2019-09-06 2021-03-11 株式会社村田製作所 高周波モジュール及び通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089549A (ja) * 2010-10-15 2012-05-10 Fujitsu Ltd 電子装置及びその製造方法、送受信装置
JP2015201538A (ja) * 2014-04-08 2015-11-12 三菱電機株式会社 高周波モジュール
WO2018150724A1 (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
WO2019065311A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 半導体素子、高周波回路および通信装置
WO2019065419A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 高周波モジュールおよび通信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209731A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022215547A1 (ja) * 2021-04-08 2022-10-13 株式会社村田製作所 高周波モジュール及び通信装置
WO2023276871A1 (ja) * 2021-06-30 2023-01-05 株式会社村田製作所 高周波モジュール及び通信装置
WO2023136165A1 (ja) * 2022-01-11 2023-07-20 株式会社村田製作所 トラッカモジュール

Also Published As

Publication number Publication date
US12074620B2 (en) 2024-08-27
CN114342073A (zh) 2022-04-12
US20220190849A1 (en) 2022-06-16
US11658691B2 (en) 2023-05-23
US20230253993A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
WO2021044691A1 (ja) 高周波モジュール及び通信装置
KR102599294B1 (ko) 고주파 모듈 및 통신 장치
KR102432608B1 (ko) 고주파 모듈 및 통신 장치
CN216162714U (zh) 高频模块和通信装置
WO2021084848A1 (ja) 高周波モジュール及び通信装置
WO2022034821A1 (ja) 高周波モジュール及び通信装置
US20230308121A1 (en) High-frequency module and communication device
US20230319984A1 (en) Radio-frequency module and communication device
WO2022124262A1 (ja) 高周波モジュール及び通信装置
CN215912092U (zh) 高频模块和通信装置
CN214707693U (zh) 高频模块和通信装置
WO2022130733A1 (ja) 高周波モジュール及び通信装置
WO2022034823A1 (ja) 高周波モジュール及び通信装置
US12107616B2 (en) High frequency module and communication apparatus
WO2022138441A1 (ja) 高周波モジュール及び通信装置
WO2022014337A1 (ja) 高周波モジュール及び通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20860008

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20860008

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP