WO2022130733A1 - 高周波モジュール及び通信装置 - Google Patents

高周波モジュール及び通信装置 Download PDF

Info

Publication number
WO2022130733A1
WO2022130733A1 PCT/JP2021/036128 JP2021036128W WO2022130733A1 WO 2022130733 A1 WO2022130733 A1 WO 2022130733A1 JP 2021036128 W JP2021036128 W JP 2021036128W WO 2022130733 A1 WO2022130733 A1 WO 2022130733A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
high frequency
frequency module
metal layer
main surface
Prior art date
Application number
PCT/JP2021/036128
Other languages
English (en)
French (fr)
Inventor
邦俊 花岡
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180077192.4A priority Critical patent/CN116457935A/zh
Publication of WO2022130733A1 publication Critical patent/WO2022130733A1/ja
Priority to US18/307,153 priority patent/US20230319983A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Definitions

  • the present invention generally relates to a high frequency module and a communication device, and more particularly to a high frequency module including a mounting board and a communication device including a high frequency module.
  • Patent Document 1 describes a wiring board (mounting board), a plurality of electronic components (first electronic component and second electronic component) mounted on the upper surface of the wiring board, and a sealing resin laminated on the upper surface of the wiring board.
  • a high frequency module including a layer (resin layer) and a shield wall (metal member) provided on the sealing resin layer is described.
  • the shield wall is provided between a plurality of electronic components.
  • An object of the present invention is to provide a high frequency module and a communication device capable of improving isolation between a plurality of electronic components.
  • the high frequency module includes a mounting substrate, a first electronic component and a second electronic component, a metal member, a first metal layer, a resin layer, and a second metal layer.
  • the mounting board has a first main surface and a second main surface facing each other.
  • the first electronic component and the second electronic component are mounted on the first main surface of the mounting board.
  • the metal member is arranged between the first electronic component and the second electronic component on the first main surface of the mounting substrate.
  • the first metal layer is arranged on the first main surface of the mounting substrate.
  • the resin layer is arranged on the first main surface of the mounting substrate.
  • the second metal layer covers at least a part of the resin layer.
  • the resin layer covers at least a part of the first electronic component, covers at least a part of the second electronic component, covers the outer peripheral surface of the metal member, and covers the first metal layer.
  • the first metal layer has a ground potential and is in contact with the second metal layer.
  • the metal member is in contact with the first metal layer and the second metal layer.
  • the communication device includes the high frequency module and a signal processing circuit.
  • the signal processing circuit is connected to the high frequency module.
  • the high frequency module and the communication device it is possible to improve the isolation between a plurality of electronic components.
  • FIG. 1 is a plan view of the high frequency module according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the same high frequency module.
  • FIG. 3 is an enlarged cross-sectional view of a part of the same high frequency module.
  • FIG. 4 is a circuit configuration diagram of a communication device including the same high frequency module.
  • FIG. 5 is a cross-sectional view of the high frequency module according to the first modification of the first embodiment.
  • FIG. 6 is a cross-sectional view of the high frequency module according to the second modification of the first embodiment.
  • FIG. 7 is a cross-sectional view of the high frequency module according to the third modification of the first embodiment.
  • FIG. 8 is a cross-sectional view of the high frequency module according to the second embodiment.
  • FIG. 9 is a cross-sectional view of the high frequency module according to the third embodiment.
  • FIG. 10 is a cross-sectional view of the high frequency module according to the fourth embodiment.
  • FIG. 11 is a cross-sectional view of the high frequency module according to the first modification of the fourth embodiment.
  • FIG. 12 is a cross-sectional view of the high frequency module according to the fifth embodiment.
  • FIG. 13 is a cross-sectional view of the high frequency module according to the sixth embodiment.
  • FIGS. 1 to 3 and 5 to 13 referred to in the following embodiments and the like are schematic views, and the ratio of the size and the thickness of each component in the figure is not necessarily the actual dimension. It does not always reflect the ratio.
  • the resin layer 105 is arranged on the first main surface 101 of the mounting substrate 10.
  • the second metal layer 107 covers at least a part of the resin layer 105.
  • the resin layer 105 covers at least a part of the first electronic component 201, covers at least a part of the second electronic component 202, covers the outer peripheral surface 183 of the metal member 108, and covers the first metal layer 106.
  • the first metal layer 106 has a ground potential and is in contact with the second metal layer 107.
  • the metal member 108 is in contact with the first metal layer 106 and the second metal layer 107.
  • the first metal layer 106 arranged on the first main surface 101 of the mounting substrate 10 is in contact with the second metal layer 107.
  • the metal member 108 arranged between the first electronic component 201 and the second electronic component 202 is the first metal layer 106 and the second metal layer. It is in contact with 107. That is, in the high frequency module 100 according to the first embodiment, the metal member 108, the first metal layer 106, and the second metal layer 107 are in contact with each other.
  • the high frequency module 100 is used, for example, in the communication device 300.
  • the communication device 300 is, for example, a mobile phone (for example, a smartphone), but is not limited to a mobile phone, and may be, for example, a wearable terminal (for example, a smart watch).
  • the high frequency module 100 is a module capable of supporting, for example, a 4G (4th generation mobile communication) standard, a 5G (5th generation mobile communication) standard, and the like.
  • the 4G standard is, for example, a 3GPP (Third Generation Partnership Project) LTE (Long Term Evolution) standard.
  • the 5G standard is, for example, 5G NR (New Radio).
  • the high frequency module 100 is a module capable of supporting carrier aggregation and dual connectivity, for example.
  • the high frequency module 100 can support simultaneous communication using a plurality of frequency bands (first frequency band and second frequency band) simultaneously in the uplink (two in the first embodiment).
  • the high frequency module 100 is configured so that a transmission signal (high frequency signal) in the first frequency band input from the signal processing circuit 301 can be amplified by the first power amplifier 1 and output to the first antenna 311. Further, the high frequency module 100 is configured so that the transmission signal (high frequency signal) in the second frequency band input from the signal processing circuit 301 can be amplified by the second power amplifier 2 and output to the second antenna 312.
  • the RF signal processing circuit 302 performs signal processing such as down-conversion on the high frequency signal (received signal) output from the high frequency module 100, and uses the processed high frequency signal as a baseband signal processing circuit. Output to 303.
  • the baseband signal processing circuit 303 is, for example, a BBIC (Baseband Integrated Circuit).
  • the baseband signal processing circuit 303 generates an I-phase signal and a Q-phase signal from the baseband signal.
  • the baseband signal is, for example, an audio signal, an image signal, or the like input from the outside.
  • the baseband signal processing circuit 303 performs IQ modulation processing by synthesizing an I-phase signal and a Q-phase signal, and outputs a transmission signal.
  • the transmission signal is generated as a modulation signal (IQ signal) in which a carrier signal having a predetermined frequency is amplitude-modulated with a period longer than the period of the carrier signal.
  • the received signal processed by the baseband signal processing circuit 303 is used, for example, for displaying an image as an image signal or for a call as an audio signal.
  • the high frequency module 100 transmits a high frequency signal (received signal, transmitted signal) between the first antenna 311 and the second antenna 312 and the RF signal processing circuit 302 of the signal processing circuit 301.
  • the high frequency module 100 further includes a first low-pass filter 17 and a second low-pass filter 18. Further, the high frequency module 100 further includes a third switch 7, a fourth switch 23, a fifth switch 24, and a sixth switch 25 as switches other than the first switch 3. Further, the high frequency module 100 further includes matching circuits 26, 27, 28 (see FIG. 1).
  • Each of the plurality of first filters 4 is a duplexer having a transmit filter 41 and a receive filter 42. In the following, for convenience of explanation, when the two first filters 4 are described separately, one of the two first filters 4 may be referred to as a first filter 4A and the other may be referred to as a first filter 4B.
  • the second filter 5 is a duplexer having a transmission filter 51 and a reception filter 52.
  • the first power amplifier 1 has a first input terminal 11 and a first output terminal 12.
  • the first power amplifier 1 amplifies the transmission signal of the first frequency band input to the first input terminal 11 and outputs it from the first output terminal 12.
  • the first frequency band includes, for example, a transmission band of a communication band for FDD (Frequency Division Duplex). More specifically, the first frequency band includes the transmission band of the first communication band for FDD and the transmission band of the second communication band for FDD.
  • the first communication band corresponds to the transmission signal passing through the transmission filter 41 of the first filter 4A, for example, 3GPP LTE standard Band1, Band3, Band2, Band25, Band4, Band66, Band39, Band34 or 5G NR n1, n3.
  • the second communication band corresponds to the transmission signal passing through the transmission filter 41 of the first filter 4B, and is, for example, n50 and n51 of 5G NR.
  • the first output terminal 12 of the first power amplifier 1 is connected to the common terminal 30 of the first switch 3 via the first output matching circuit 13. Therefore, the first output terminal 12 of the first power amplifier 1 can be connected to a plurality of first filters 4 via the first switch 3.
  • the first power amplifier 1 is, for example, a multi-stage amplifier, a common mode synthesis amplifier, a differential synthesis amplifier, or a Doherty amplifier.
  • the second power amplifier 2 has a second input terminal 21 and a second output terminal 22.
  • the second power amplifier 2 amplifies the transmission signal of the second frequency band input to the second input terminal 21 and outputs it from the second output terminal 22.
  • the second frequency band is a frequency band on the higher frequency side than the first frequency band.
  • the first frequency band is a midband frequency band
  • the second frequency band is a high band frequency band.
  • the frequency band of the mid band is, for example, 1450 MHz or more and 2200 MHz or less.
  • the frequency band of the high band is, for example, 2300 MHz or more and 2700 MHz or less.
  • the second frequency band includes, for example, a transmission band of a communication band for TDD (Time Division Duplex).
  • the second frequency band includes the transmission band of the third communication band for TDD.
  • the third communication band corresponds to the transmission signal passing through the transmission filter 51 of the second filter 5, and is, for example, 3GPP LTE standard Band 40 or Band 41 and 5G NR n40, n41.
  • the second input terminal 21 of the second power amplifier 2 is selectively connected to the two second signal input terminals 84 via the fifth switch 24.
  • the second input terminal 21 of the second power amplifier 2 is connected to the signal processing circuit 301 via one of the two second signal input terminals 84.
  • the two second signal input terminals 84 are terminals for inputting a high frequency signal (transmission signal) from an external circuit (for example, a signal processing circuit 301) to the high frequency module 100.
  • One of the two second signal input terminals 84 is a terminal for inputting a transmission signal corresponding to the 4G standard to the high frequency module 100, and the other is a terminal for inputting a transmission signal corresponding to the 5G standard to the high frequency module 100. It is a terminal for.
  • the first switch 3 is, for example, a switch IC (Integrated Circuit).
  • the first switch 3 is controlled by, for example, the controller 20. In this case, the first switch 3 is controlled by the controller 20 to switch the connection state between the common terminal 30 and the plurality of selection terminals 31.
  • the first switch 3 may be configured to switch the connection state between the common terminal 30 and the plurality of selection terminals 31 according to, for example, a digital control signal input from the controller 20.
  • the first switch 3 may be controlled by the signal processing circuit 301. In this case, the first switch 3 switches the connection state between the common terminal 30 and the plurality of selection terminals 31 according to the control signal from the RF signal processing circuit 302 of the signal processing circuit 301.
  • the sixth switch 25 has a first terminal 250 and a second terminal 251.
  • the first terminal 250 is connected to the second output terminal 22 of the second power amplifier 2 via the second output matching circuit 14.
  • the second terminal 251 is connected to the input terminal of the transmission filter 51 of the second filter 5.
  • the sixth switch 25 is, for example, a switch IC.
  • the sixth switch 25 is controlled by, for example, the controller 20.
  • the sixth switch 25 is controlled by the controller 20 to switch the connection state between the first terminal 250 and the second terminal 251.
  • the sixth switch 25 may be configured to switch the connection state between the first terminal 250 and the second terminal 251 according to, for example, a digital control signal input from the controller 20.
  • the sixth switch 25 may be controlled by the signal processing circuit 301. In this case, the sixth switch 25 switches the connection state between the first terminal 250 and the second terminal 251 according to the control signal from the RF signal processing circuit 302 of the signal processing circuit 301.
  • Each of the plurality of first filters 4 is a duplexer having a transmission filter 41 and a reception filter 42, as described above.
  • the transmission filter 41 of the first filter 4A is, for example, a bandpass filter having the transmission band of the first communication band as a pass band.
  • the transmission filter 41 of the first filter 4B is, for example, a bandpass filter having the transmission band of the second communication band as a pass band.
  • the reception filter 42 of the first filter 4A is, for example, a bandpass filter having a reception band of the first communication band as a pass band.
  • the reception filter 42 of the first filter 4B is, for example, a bandpass filter having a reception band of the second communication band as a pass band.
  • the second filter 5 is a duplexer having a transmission filter 51 and a reception filter 52.
  • the transmission filter 51 of the second filter 5 is, for example, a bandpass filter whose pass band is the transmission band of the third communication band.
  • the reception filter 52 of the second filter 5 is, for example, a bandpass filter having the reception band of the third communication band as a pass band.
  • the controller 20 is connected to the first power amplifier 1 and the second power amplifier 2. Further, the controller 20 is connected to the signal processing circuit 301 via a plurality of (for example, four) control terminals 85. In FIG. 4, only one of the four control terminals 85 is shown.
  • the plurality of control terminals 85 are terminals for inputting a control signal from an external circuit (for example, a signal processing circuit 301) to the controller 20.
  • the controller 20 controls the first power amplifier 1 and the second power amplifier 2 based on the control signals acquired from the plurality of control terminals 85.
  • the controller 20 controls the first power amplifier 1 and the second power amplifier 2 according to the control signal from the RF signal processing circuit 302 of the signal processing circuit 301.
  • the controller 20 may be configured to control the first power amplifier 1 and the second power amplifier 2 based on, for example, a digital control signal acquired from the signal processing circuit 301.
  • the first output matching circuit 13 is provided in the signal path between the first output terminal 12 of the first power amplifier 1 and the common terminal 30 of the first switch 3.
  • the first output matching circuit 13 is a circuit for achieving impedance matching between the first power amplifier 1 and the transmission filters 41 of the two first filters 4.
  • the first output matching circuit 13 is composed of, for example, one inductor, but is not limited to being composed of one inductor, and is, for example, configured to include a plurality of inductors and a plurality of capacitors, or a transformer. May be configured to include.
  • the plurality of (for example, two) first matching circuits 15 have a one-to-one correspondence with the plurality of first filters 4.
  • the first matching circuit 15 corresponding to the first filter 4A among the plurality of first matching circuits 15 will be referred to as the first matching circuit 15A
  • the first matching circuit 15 corresponding to the first filter 4B will be referred to. It may also be referred to as a first matching circuit 15B.
  • the first matching circuit 15A is provided in the signal path between the first filter 4A and the third switch 7.
  • the first matching circuit 15A is a circuit for achieving impedance matching between the first filter 4A and the third switch 7.
  • the first matching circuit 15B is provided in the signal path between the first filter 4B and the third switch 7.
  • the first matching circuit 15B is a circuit for achieving impedance matching between the first filter 4B and the third switch 7.
  • Each of the plurality of first matching circuits 15 is composed of, for example, one inductor, but is not limited to being composed of one inductor, and is configured including, for example, a plurality of inductors and a plurality of capacitors. May be good.
  • the second matching circuit 16 is provided in the signal path between the second filter 5 and the third switch 7.
  • the second matching circuit 16 is a circuit for achieving impedance matching between the second filter 5 and the third switch 7.
  • the second matching circuit 16 is composed of, for example, one inductor, but is not limited to being composed of one inductor, and may be configured including, for example, a plurality of inductors and a plurality of capacitors.
  • the low noise amplifier 9 has an input terminal 91 and an output terminal 92.
  • the low noise amplifier 9 amplifies the reception signal in the first frequency band and the reception signal in the second frequency band input to the input terminal 91 and outputs them from the output terminal 92.
  • the input terminal 91 of the low noise amplifier 9 is connected to the common terminal 60 of the second switch 6 via the input matching circuit 19.
  • the output terminal 92 of the low noise amplifier 9 is connected to the signal output terminal 86.
  • the output terminal 92 of the low noise amplifier 9 is connected to the signal processing circuit 301 via, for example, the signal output terminal 86.
  • the signal output terminal 86 is a terminal for outputting a high frequency signal (received signal) from the low noise amplifier 9 to an external circuit (for example, a signal processing circuit 301).
  • the second switch 6 has a common terminal 60 and a plurality of (for example, three) selection terminals 61.
  • the common terminal 60 is connected to the input terminal 91 of the low noise amplifier 9 via the input matching circuit 19.
  • one of the three selection terminals 61 is connected to the output terminal of the reception filter 42 of the first filter 4A, and the other selection terminal 61 receives the reception of the first filter 4B. It is connected to the output terminal of the filter 42, and the remaining one selection terminal 61 is connected to the output terminal of the reception filter 52 of the second filter 5.
  • the second switch 6 is, for example, a switch capable of connecting at least one or more of the plurality of selection terminals 61 to the common terminal 60.
  • the second switch 6 is, for example, a switch capable of one-to-one and one-to-many connections.
  • the second switch 6 is, for example, a switch IC.
  • the second switch 6 is controlled by, for example, the signal processing circuit 301.
  • the second switch 6 switches the connection state between the common terminal 60 and the plurality of selection terminals 61 according to the control signal from the RF signal processing circuit 302 of the signal processing circuit 301.
  • the second switch 6 may be configured to switch the connection state between the common terminal 60 and the plurality of selection terminals 61 according to, for example, a digital control signal input from the signal processing circuit 301.
  • the second switch 6 may be controlled by the controller 20 instead of being controlled by the signal processing circuit 301.
  • the third switch 7 is connected to the first common terminal 70A, the second common terminal 70B, a plurality of (for example, two) first selection terminals 71 that can be connected to the first common terminal 70A, and the second common terminal 70B. It has a second selection terminal 72 that can be connected.
  • the first common terminal 70A is connected to the first antenna terminal 81 via the first low-pass filter 17.
  • the first antenna 311 is connected to the first antenna terminal 81.
  • the plurality of first selection terminals 71 are connected one-to-one to the plurality of first matching circuits 15.
  • the plurality of first selection terminals 71 are connected to the connection points between the output terminal of the transmission filter 41 and the input terminal of the reception filter 42 in the corresponding first filter 4 among the plurality of first filters 4.
  • the second common terminal 70B is connected to the second antenna terminal 82 via the second low-pass filter 18.
  • the second antenna 312 is connected to the second antenna terminal 82.
  • the second selection terminal 72 is connected to the connection point between the output terminal of the transmission filter 51 and the input terminal of the reception filter 52 in the second filter 5 via the second matching circuit 16.
  • the third switch 7 is, for example, a switch capable of connecting at least one or more of the plurality of first selection terminals 71 to the first common terminal 70A.
  • the third switch 7 is, for example, a switch capable of one-to-one and one-to-many connections.
  • the third switch 7 is, for example, a switch IC.
  • the third switch 7 is controlled by, for example, the signal processing circuit 301.
  • the third switch 7 follows the control signal from the RF signal processing circuit 302 of the signal processing circuit 301, and is connected to the first common terminal 70A and the plurality of first selection terminals 71, and the second common terminal 70B. And the second selection terminal 72 are switched.
  • the third switch 7 has, for example, the connection state between the first common terminal 70A and the plurality of first selection terminals 71, and the second common terminals 70B and the second according to the digital control signal input from the signal processing circuit 301. It suffices if it is configured to switch the connection state with the selection terminal 72.
  • the third switch 7 may be controlled by the controller 20 instead of being controlled by the signal processing circuit 301.
  • the fourth switch 23 has a common terminal 230 and a plurality of (for example, two) selection terminals 231.
  • the common terminal 230 is connected to the first input terminal 11 of the first power amplifier 1.
  • the two selection terminals 231 are connected one-to-one to the two first signal input terminals 83.
  • the fourth switch 23 is, for example, a switch IC.
  • the fourth switch 23 is controlled by, for example, the controller 20.
  • the fourth switch 23 is controlled by the controller 20 to switch the connection state between the common terminal 230 and the plurality of selection terminals 231.
  • the fourth switch 23 may be configured to switch the connection state between the common terminal 230 and the plurality of selection terminals 231 according to, for example, a digital control signal input from the controller 20.
  • the fourth switch 23 may be controlled by the signal processing circuit 301. In this case, the fourth switch 23 switches the connection state between the common terminal 230 and the plurality of selection terminals 231 according to the control signal from the RF signal processing circuit 302 of the signal processing circuit 301.
  • the fifth switch 24 has a common terminal 240 and a plurality of (for example, two) selection terminals 241.
  • the common terminal 240 is connected to the second input terminal 21 of the second power amplifier 2.
  • the two selection terminals 241 are connected one-to-one to the two second signal input terminals 84.
  • the fifth switch 24 is, for example, a switch IC.
  • the fifth switch 24 is controlled by, for example, the controller 20.
  • the fifth switch 24 is controlled by the controller 20 to switch the connection state between the common terminal 240 and the plurality of selection terminals 241.
  • the fifth switch 24 may be configured to switch the connection state between the common terminal 240 and the plurality of selection terminals 241 according to, for example, a digital control signal input from the controller 20.
  • the fifth switch 24 may be controlled by the signal processing circuit 301. In this case, the fifth switch 24 switches the connection state between the common terminal 240 and the plurality of selection terminals 241 according to the control signal from the RF signal processing circuit 302 of the signal processing circuit 301.
  • the first low-pass filter 17 is connected between the first antenna terminal 81 and the first common terminal 70A of the third switch 7.
  • the first low-pass filter 17 includes, for example, a plurality of inductors and capacitors.
  • the first low-pass filter 17 may be an IPD (Integrated Passive Device) including a plurality of inductors and capacitors.
  • the second low-pass filter 18 is connected between the second antenna terminal 82 and the second common terminal 70B of the third switch 7.
  • the second low-pass filter 18 includes, for example, a plurality of inductors and capacitors.
  • the second low-pass filter 18 may be an IPD including a plurality of inductors and capacitors.
  • the matching circuit 26 is provided in the signal path between the first common terminal 70A of the third switch 7 and the first low-pass filter 17.
  • the matching circuit 26 is a circuit for impedance matching between the first low-pass filter 17 and the third switch 7.
  • the matching circuit 26 is composed of, for example, one inductor, but is not limited to being composed of one inductor, and may be configured including, for example, a plurality of inductors and a plurality of capacitors.
  • the matching circuit 27 is provided in the signal path between the two selection terminals 31 of the first switch 3 and the input terminals of the transmission filter 41 of the two first filters 4. There is.
  • the matching circuit 27 is a circuit for impedance matching between the first switch 3 and the transmission filters 41 of the two first filters 4.
  • the matching circuit 27 is composed of, for example, one inductor, but is not limited to being composed of one inductor, and may be configured including, for example, a plurality of inductors and a plurality of capacitors.
  • the matching circuit 28 is provided in the signal path between the selection terminal 251 of the sixth switch 25 and the input terminal of the transmission filter 51 of the second filter 5.
  • the matching circuit 28 is a circuit for impedance matching between the sixth switch 25 and the transmission filter 51 of the second filter 5.
  • the matching circuit 28 is composed of, for example, one inductor, but is not limited to being composed of one inductor, and may be configured including, for example, a plurality of inductors and a plurality of capacitors.
  • the high frequency module 100 further includes a mounting board 10.
  • the mounting board 10 has a first main surface 101 and a second main surface 102 facing each other in the thickness direction D1 of the mounting board 10.
  • the mounting substrate 10 is, for example, a multilayer substrate including a plurality of dielectric layers and a plurality of conductive layers.
  • the plurality of dielectric layers and the plurality of conductive layers are laminated in the thickness direction D1 of the mounting substrate 10.
  • the plurality of conductive layers are formed in a predetermined pattern defined for each layer.
  • Each of the plurality of conductive layers includes one or a plurality of conductor pattern portions 112 (see FIG. 2) in one plane orthogonal to the thickness direction D1 of the mounting substrate 10.
  • the material of each conductive layer is, for example, copper.
  • the plurality of conductive layers include a ground layer.
  • a plurality of ground terminals 87 and a ground layer are electrically connected via a via conductor 111 (see FIG. 2) included in the mounting substrate 10.
  • the mounting substrate 10 is, for example, an LTCC (Low Temperature Co-fired Ceramics) substrate.
  • the mounting substrate 10 is not limited to the LTCC substrate, and may be, for example, a printed wiring board, an HTCC (High Temperature Co-fired Ceramics) substrate, or a resin multilayer substrate.
  • the mounting board 10 is not limited to the LTCC board, and may be, for example, a wiring structure.
  • the wiring structure is, for example, a multi-layer structure.
  • the multilayer structure includes at least one insulating layer and at least one conductive layer.
  • the insulating layer is formed in a predetermined pattern. When there are a plurality of insulating layers, the plurality of insulating layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer is formed in a predetermined pattern different from the predetermined pattern of the insulating layer. When there are a plurality of conductive layers, the plurality of conductive layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer may include one or more rewiring portions.
  • the first surface is the first main surface 101 of the mounting board 10
  • the second surface is the second main surface 102 of the mounting board 10.
  • the wiring structure may be, for example, an interposer.
  • the interposer may be an interposer using a silicon substrate or a substrate composed of multiple layers.
  • the first main surface 101 and the second main surface 102 of the mounting board 10 are separated in the thickness direction D1 of the mounting board 10 and intersect with the thickness direction D1 of the mounting board 10.
  • the first main surface 101 of the mounting board 10 is, for example, orthogonal to the thickness direction D1 of the mounting board 10, but includes, for example, the side surface of the conductor pattern portion 112 as a surface not orthogonal to the thickness direction D1. May be good.
  • the second main surface 102 of the mounting board 10 is, for example, orthogonal to the thickness direction D1 of the mounting board 10, but is not orthogonal to the thickness direction D1, for example, the side surface of the conductor pattern portion 112 or the like. It may be included.
  • first main surface 101 and the second main surface 102 of the mounting substrate 10 may be formed with fine irregularities, concave portions or convex portions.
  • the inner surface of the recess is included in the first main surface 101.
  • a plurality of circuit components are mounted on the first main surface 101 of the mounting board 10.
  • the plurality of circuit components include a first power amplifier 1, a second power amplifier 2, a plurality of first filters 4, a second filter 5, a first output matching circuit 13, a second output matching circuit 14, and the like.
  • a plurality of first matching circuits 15, a second matching circuit 16, a first low-pass filter 17, a second low-pass filter 18, and an input matching circuit 19 are included.
  • a plurality of circuit components include a first switch 3, a second switch 6, a third switch 7, a low noise amplifier 9, a controller 20, a fourth switch 23, a fifth switch 24, and a sixth switch. 25 and.
  • the plurality of circuit components include matching circuits 26, 27, 28.
  • FIG. 1 among a plurality of circuit components mounted on the first main surface 101 of the mounting board 10, the first power amplifier 1, the second power amplifier 2, the plurality of first filters 4, the second filter 5, and the first The 1 output matching circuit 13, the 2nd output matching circuit 14, the plurality of 1st matching circuits 15 and the 2nd matching circuit 16 are shown in the figure. Further, in FIG. 1, among a plurality of circuit components mounted on the first main surface 101 of the mounting board 10, the first switch 3, the third switch 7, the sixth switch 25, the low noise amplifier 9, and the input matching circuit 19 And matching circuits 26, 27, 28 are illustrated. In FIG. 4, the matching circuits 26, 27, and 28 are not shown. Further, in FIG. 2, among the plurality of circuit components mounted on the first main surface 101 of the mounting board 10, the transmission filter 51 of the second filter 5 composed of the first electronic component 201 and the second electronic component The second power amplifier 2 configured by 202 is illustrated.
  • the first power amplifier 1 is an IC chip including a circuit unit having a first amplification transistor. As shown in FIG. 1, the first power amplifier 1 is flip-chip mounted on the first main surface 101 of the mounting board 10. The outer edge of the first power amplifier 1 is rectangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the first amplification transistor is, for example, an HBT (Heterojunction Bipolar Transistor).
  • the IC chip constituting the first power amplifier 1 is, for example, a GaAs-based IC chip.
  • the first amplification transistor is not limited to a bipolar transistor such as an HBT, and may be, for example, a FET (Field Effect Transistor).
  • the FET is, for example, a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor).
  • the IC chip constituting the first power amplifier 1 is not limited to the GaAs-based IC chip, and may be, for example, a Si-based IC chip, a SiGe-based IC chip, or a GaN-based IC chip.
  • the second power amplifier 2 is an IC chip including a circuit unit having a second amplification transistor. As shown in FIGS. 1 and 2, the second power amplifier 2 is flip-chip mounted on the first main surface 101 of the mounting board 10. The outer edge of the second power amplifier 2 is rectangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the second amplification transistor is, for example, an HBT.
  • the IC chip constituting the second power amplifier 2 is, for example, a GaAs-based IC chip.
  • the second amplification transistor is not limited to a bipolar transistor such as an HBT, and may be, for example, an FET.
  • the IC chip constituting the second power amplifier 2 is not limited to the GaAs-based IC chip, and may be, for example, a Si-based IC chip, a SiGe-based IC chip, or a GaN-based IC chip.
  • the low noise amplifier 9 is, for example, an IC chip including a substrate and a circuit unit (IC unit) formed on the substrate. As shown in FIG. 1, the low noise amplifier 9 is flip-chip mounted on the first main surface 101 of the mounting board 10. The outer edge of the low noise amplifier 9 is rectangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the substrate is, for example, a silicon substrate.
  • the circuit unit has a function of amplifying a received signal input to the input terminal 91 of the low noise amplifier 9.
  • Each of the transmit filter 41 and the receive filter 42 of the two first filters 4 is, for example, a ladder type filter, and has a plurality of (for example, four) series arm resonators and a plurality of (for example, three) parallel arms. It has a resonator.
  • Each of the two transmit filters 41 and the two receive filters 42 is, for example, an elastic wave filter.
  • each of the plurality of series arm resonators and the plurality of parallel arm resonators is composed of elastic wave resonators.
  • the surface acoustic wave filter is, for example, a surface acoustic wave filter that utilizes a surface acoustic wave.
  • the surface acoustic wave filter includes, for example, a substrate and a circuit portion formed on the substrate.
  • the substrate is, for example, a piezoelectric substrate.
  • the piezoelectric substrate is, for example, a lithium niobate substrate, a lithium tantalate substrate, or a quartz substrate.
  • the circuit unit has a plurality of IDT (Interdigital Transducer) electrodes having a one-to-one correspondence with a plurality of series arm resonators, and a plurality of IDT electrodes having a one-to-one correspondence with a plurality of parallel arm resonators.
  • IDT Interdigital Transducer
  • each of the transmission filter 41 and the reception filter 42 of the two first filters 4 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edges of the transmission filter 41 and the reception filter 42 of the two first filters 4 are rectangular.
  • Each of the transmit filter 51 and the receive filter 52 of the second filter 5 is, for example, a ladder type filter, and has a plurality of (for example, four) series arm resonators and a plurality of (for example, three) parallel arm resonators. And have.
  • Each of the transmission filter 51 and the reception filter 52 is, for example, an elastic wave filter.
  • each of the plurality of series arm resonators and the plurality of parallel arm resonators is composed of elastic wave resonators.
  • the surface acoustic wave filter is, for example, a surface acoustic wave filter that utilizes a surface acoustic wave.
  • each of the transmission filter 51 and the reception filter 52 of the second filter 5 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edges of the transmission filter 51 and the reception filter 52 of the second filter 5 are rectangular.
  • the circuit component (inductor) of the first output matching circuit 13 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edge of the circuit component of the first output matching circuit 13 is quadrangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the circuit component of the first output matching circuit 13 is, for example, a chip inductor.
  • the first output matching circuit 13 may include an inner layer inductor provided in the mounting board 10.
  • the circuit component (inductor) of the second output matching circuit 14 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edge of the circuit component of the second output matching circuit 14 is quadrangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the circuit component of the second output matching circuit 14 is, for example, a chip inductor.
  • the second output matching circuit 14 may include an inner layer inductor provided in the mounting board 10.
  • each circuit component (inductor) of the two first matching circuit 15 and the second matching circuit 16 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edges of the circuit components of the two first matching circuit 15 and the second matching circuit 16 are quadrangular.
  • Each circuit component of the two first matching circuit 15 and the second matching circuit 16 is, for example, a chip inductor.
  • Each of the two first matching circuit 15 and the second matching circuit 16 may include an inner layer inductor provided in the mounting board 10.
  • the circuit component (inductor) of the input matching circuit 19 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edge of the circuit component of the input matching circuit 19 is rectangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the circuit component of the input matching circuit 19 is, for example, a chip inductor.
  • the input matching circuit 19 may include an inner layer inductor provided in the mounting board 10.
  • the circuit component (inductor) of the matching circuit 26 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edge of the circuit component of the matching circuit 26 is rectangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the circuit component of the matching circuit 26 is, for example, a chip inductor.
  • the matching circuit 26 may include an inner layer inductor provided in the mounting board 10.
  • each circuit component (inductor) of the matching circuits 27 and 28 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edges of the circuit components of the matching circuits 27 and 28 are quadrangular.
  • Each circuit component of the matching circuits 27 and 28 is, for example, a chip inductor.
  • Each of the matching circuits 27 and 28 may include an inner layer inductor provided in the mounting board 10.
  • the first low-pass filter 17 and the second low-pass filter 18 are mounted on the first main surface 101 of the mounting board 10.
  • the cutoff frequency of the first low-pass filter 17 is higher than the upper limit of the first frequency band.
  • the cutoff frequency of the second low-pass filter 18 is higher than the upper limit of the second frequency band.
  • the second switch 6, the fourth switch 23, and the fifth switch 24 are mounted on the first main surface 101 of the mounting board 10.
  • the outer edges of the second switch 6, the fourth switch 23, and the fifth switch 24 are quadrangular in a plan view from the thickness direction D1 of the mounting board 10.
  • Each of the second switch 6, the fourth switch 23, and the fifth switch 24 has, for example, a substrate having a first main surface and a second main surface facing each other, and a circuit formed on the first main surface side of the substrate. It is an IC chip including a part.
  • the substrate is, for example, a silicon substrate.
  • the circuit unit includes a plurality of FETs as a plurality of switching elements.
  • Each of the plurality of switching elements is not limited to the FET, and may be, for example, a bipolar transistor.
  • the first main surface of the first main surface and the second main surface of the board is on the first main surface 101 side of the mounting board 10.
  • a flip chip is mounted on the first main surface 101 of the mounting board 10.
  • the second switch 6 may be included in one IC chip together with, for example, the low noise amplifier 9. Further, at least one of the fourth switch 23 and the fifth switch 24 may be included in one IC chip together with the controller 20.
  • the first switch 3, the third switch 7, and the sixth switch 25 are mounted on the first main surface 101 of the mounting board 10.
  • the outer edges of the first switch 3, the third switch 7, and the sixth switch 25 are quadrangular in a plan view from the thickness direction D1 of the mounting board 10.
  • Each of the first switch 3, the third switch 7, and the sixth switch 25 has, for example, a substrate having a first main surface and a second main surface facing each other, and a circuit formed on the first main surface side of the substrate. It is an IC chip including a part.
  • the substrate is, for example, a silicon substrate.
  • the circuit unit includes a plurality of FETs as a plurality of switching elements.
  • Each of the plurality of switching elements is not limited to the FET, and may be, for example, a bipolar transistor.
  • the first main surface of the first main surface and the second main surface of the board is on the first main surface 101 side of the mounting board 10.
  • a flip chip is mounted on the first main surface 101 of the mounting board 10.
  • At least one of the first switch 3 and the sixth switch 25 may be included in one IC chip together with the controller 20. Further, the third switch 7 may be included in one IC chip together with the low noise amplifier 9.
  • the controller 20 is mounted on the first main surface 101 of the mounting board 10.
  • the outer edge of the controller 20 is rectangular in a plan view from the thickness direction D1 of the mounting board 10.
  • the controller 20 is an IC chip including, for example, a substrate having a first main surface and a second main surface facing each other, and a circuit unit formed on the first main surface side of the substrate.
  • the substrate is, for example, a silicon substrate.
  • the circuit unit includes a control circuit that controls the first power amplifier 1 and the second power amplifier 2 in response to the control signal from the signal processing circuit 301.
  • the controller 20 may be included in one IC chip together with at least one of the first switch 3, the fourth switch 23, the fifth switch 24, and the sixth switch 25.
  • the plurality of external connection terminals 8 are arranged on the second main surface 102 of the mounting board 10.
  • the external connection terminal 8 is arranged on the second main surface 102 of the mounting board 10" means that the external connection terminal 8 is mechanically connected to the second main surface 102 of the mounting board 10 and that it is external.
  • the connection terminal 8 is electrically connected to the mounting board 10 (appropriate conductor pattern portion 112).
  • the material of the plurality of external connection terminals 8 is, for example, a metal (for example, copper, a copper alloy, etc.).
  • Each of the plurality of external connection terminals 8 is a columnar electrode.
  • the columnar electrode is, for example, a columnar electrode.
  • the plurality of external connection terminals 8 are bonded to the conductor pattern portion 112 of the mounting board 10 by, for example, solder, but are not limited to being bonded by solder, for example, a conductive adhesive (for example, conductive). It may be bonded using a sex paste) or it may be directly bonded.
  • the plurality of external connection terminals 8 include a first antenna terminal 81, a second antenna terminal 82, a plurality of first signal input terminals 83, a plurality of second signal input terminals 84, and a plurality of controls. It includes a terminal 85, a signal output terminal 86, and a plurality of ground terminals 87.
  • the plurality of ground terminals 87 are electrically connected to the ground layer of the mounting board 10.
  • the ground layer is the circuit ground of the high frequency module 100, and the plurality of circuit components of the high frequency module 100 include circuit components that are electrically connected to the ground layer.
  • the high frequency module 100 further includes a resin layer 105.
  • the resin layer 105 covers each of the plurality of circuit components mounted on the first main surface 101 of the mounting board 10. More specifically, the resin layer 105 covers the outer peripheral surface of each of the plurality of circuit components and the main surface of each of the plurality of circuit components on the side opposite to the mounting board 10 side. Further, the resin layer 105 covers the first metal layer 106, which will be described later, arranged on the first main surface 101 of the mounting substrate 10. Further, the resin layer 105 covers the outer peripheral surface 183 of the metal member 108 described later, which is arranged between the first electronic component 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10.
  • the resin layer 105 contains a resin (for example, an epoxy resin).
  • the resin layer 105 may contain a filler in addition to the resin.
  • the high frequency module 100 further includes a first metal layer 106.
  • the "metal layer” refers to a member whose dimension in the thickness direction is smaller than the dimension in two directions orthogonal to the thickness direction.
  • the first metal layer 106 extends along the first main surface 101 of the mounting substrate 10 and is in contact with the second metal layer 107 at the first end portion 161 described later. There is.
  • the first metal layer 106 is a ground layer.
  • the first metal layer 106 is arranged on the first main surface 101 of the mounting substrate 10. "The first metal layer 106 is arranged on the first main surface 101 of the mounting board 10" means that the first metal layer 106 is mechanically connected to the first main surface 101 of the mounting board 10.
  • the first metal layer 106 is in contact with the second end portion 182 of the metal member 108 described later in the second end portion 162.
  • the intermediate portion 163 is two bumps connected to the first electronic component 201, and is arranged between the two adjacent bumps in the longitudinal direction D2 of the mounting substrate 10. "The first metal layer 106 is in contact with the second metal layer 107 (or the metal member 108)" means that the first metal layer 106 is directly or indirectly connected to the second metal layer 107 (or the metal member 108). It means that the first metal layer 106 is electrically connected to the second metal layer 107 (or the metal member 108).
  • the high frequency module 100 further includes a second metal layer 107.
  • the second metal layer 107 has conductivity.
  • the second metal layer 107 is provided for the purpose of electromagnetic shielding inside and outside the high frequency module 100.
  • the second metal layer 107 has a multi-layer structure in which a plurality of metal layers are laminated, but the structure is not limited to the multi-layer structure and may be one metal layer.
  • the metal layer contains one or more metals.
  • the second metal layer 107 has a first portion 171 and a second portion 172, and a third portion 173.
  • the first portion 171 is a portion of the resin layer 105 that covers the main surface 151 on the side opposite to the mounting substrate 10 side.
  • the second portion 172 is a portion that covers the outer peripheral surface 153 of the resin layer 105.
  • the third portion 173 is a portion that covers the outer peripheral surface 103 of the mounting substrate 10. Further, the first portion 171 covers the end surface of the first end portion 181 of the metal member 108 described later.
  • the second metal layer 107 is in contact with at least a part of the outer peripheral surface of the ground layer of the mounting substrate 10. Thereby, the potential of the second metal layer 107 can be made the same as the potential of the ground layer.
  • the high frequency module 100 further includes a metal member 108.
  • a "metal member” includes a member whose thickness direction dimension is smaller than the dimension in two directions orthogonal to the thickness direction, a larger member member and the same member.
  • the metal member 108 extends along the thickness direction D1 of the mounting substrate 10, and the dimension in the thickness direction is larger than the dimension in the two directions orthogonal to the thickness direction. It is a large member.
  • the metal member 108 is arranged between the first electronic component 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10.
  • the metal member 108 is arranged between the first electronic component 201 and the second electronic component 202" means an arbitrary point in the first electronic component 201 and an arbitrary point in the second electronic component 202. It means that at least one of the plurality of line segments connecting the two passes through the metal member 108.
  • the material of the metal member 108 is, for example, copper.
  • the metal member 108 has a first end portion 181 and a second end portion 182 which are both ends of the mounting substrate 10 in the thickness direction D1.
  • the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181. Further, the metal member 108 is in contact with the second end portion 162 of the first metal layer 106 at the second end portion 182.
  • the first electronic component 201 constituting the transmission filter 51 includes a first substrate 510, a first circuit unit 514, and a plurality of first pad electrodes 516. And have.
  • the first substrate 510 is, for example, a piezoelectric substrate.
  • the first substrate 510 has a third main surface 511 and a fourth main surface 512 facing each other in the thickness direction of the first substrate 510.
  • the first circuit unit 514 includes a plurality of IDT electrodes 515.
  • the plurality of first pad electrodes 516 are formed on the third main surface 511 side of the first substrate 510 and are connected to the first circuit unit 514.
  • the high frequency module 100 further includes a plurality of first pad electrodes 516 and a plurality of first bumps 110 bonded to the mounting substrate 10.
  • the first electronic component 201 constituting the transmission filter 51 is mounted so that the third main surface 511 of the first board 510 is on the first main surface 101 side of the mounting board 10. It is mounted on the first main surface 101 of 10.
  • first filters 4A and 4B In the first region 401 of the first main surface 101 of the mounting board 10, two first filters 4A and 4B, a second filter 5, two first matching circuits 15, and a second matching circuit 16 are provided. It has been implemented.
  • the first power amplifier 1, the second power amplifier 2, the first output matching circuit 13, the second output matching circuit 14, and the first The switch 3, the sixth switch 25, and the matching circuits 27 and 28 are mounted.
  • the third switch 7 and the matching circuit 26 are mounted on the third region 403 of the first main surface 101 of the mounting board 10.
  • the low noise amplifier 9 and the input matching circuit 19 are mounted on the fourth region 404 of the first main surface 101 of the mounting board 10.
  • the second switch 6, the fourth switch 23, the fifth switch 24, the controller 20, the first low-pass filter 17, and the second low-pass filter 18 are not shown.
  • the first power amplifier 1 and the second power amplifier 2 are arranged along the width direction D3 (vertical direction in FIG. 1) of the mounting board 10. Further, in the second region 402, the first switch 3 and the sixth switch 25 are arranged along the width direction D3 of the mounting board 10. That is, in the high frequency module 100 according to the first embodiment, the first power amplifier 1 and the second power amplifier 2 and the first switch 3 and the sixth switch 25 are in the longitudinal direction D2 of the mounting board 10 (left-right direction in FIG. 1). ) Is lined up. Further, in the second region 402, the first output matching circuit 13 is arranged between the first power amplifier 1 and the first switch 3 in the longitudinal direction D2 of the mounting board 10, and the second output matching circuit 14 is provided.
  • the third switch 7 and the matching circuit 26 are arranged along the longitudinal direction D2 of the mounting board 10.
  • the fourth region 404 the low noise amplifier 9 and the input matching circuit 19 are arranged along the width direction D3 of the mounting board 10.
  • a metal member 108 is provided between the first region 401 and the second region 402. As described above, the metal member 108 separates the first region 401 in which the first electronic component 201 is arranged and the second region 402 in which the second electronic component 202 is arranged. Further, in the high frequency module 100 according to the first embodiment, as shown in FIG. 1, a metal member 108 is also provided between the first region 401 and the third region 403. Further, in the high frequency module 100 according to the first embodiment, as shown in FIG. 1, a metal member 108 is also provided between the first region 401 and the fourth region 404.
  • the metal member 108 In the high frequency module 100 according to the first embodiment, all of the first region 401, the second region 402, the third region 403, and the fourth region 404 are separated by the metal member 108. In FIG. 1, dot hatching is applied to the metal member 108 so that the metal member 108 can be easily distinguished.
  • the first electronic component 201 is arranged in the first region 401.
  • the first electronic component 201 is, for example, the transmission filter 51 of the second filter 5.
  • the second electronic component 202 is arranged in the second region 402.
  • the second electronic component 202 is, for example, a second power amplifier 2.
  • the first metal layer 106 is arranged over the entire first region 401 of the first main surface 101 of the mounting substrate 10. That is, in the high frequency module 100 according to the first embodiment, the first metal layer 106 overlaps with the first electronic component 201 in a plan view from the thickness direction D1 of the mounting substrate 10.
  • a part of the first metal layer 106 and a part of the first electronic component 201 overlap each other.
  • all of the first metal layer 106 and all of the first electronic components 201 may overlap, or all of the first metal layer 106 and the first.
  • a part of the electronic component 201 may overlap, or a part of the first metal layer 106 and the whole of the first electronic component 201 may overlap.
  • “the first metal layer 106 and the first electronic component 201 overlap each other in a plan view from the thickness direction D1 of the mounting substrate 10" means that at least a part of the first metal layer 106 and the first electron.
  • the mounting board 10 has a plurality of conductor pattern portions 112 as shown in FIG.
  • Each of the plurality of conductor pattern portions 112 is connected to the first electronic component 201 via the via conductor 111.
  • One of the plurality of conductor pattern portions 112 (left side in FIG. 2), the conductor pattern portion 112 is adjacent to the above-mentioned first metal layer 106 in the thickness direction D1 of the mounting substrate 10. "The conductor pattern portion 112 is adjacent to the first metal layer 106" means that no other conductor exists between the conductor pattern portion 112 and the first metal layer 106.
  • the first metal layer 106 is patterned so that the first metal layer 106 and the conductor pattern portion 112 do not overlap in the thickness direction D1 of the mounting substrate 10. This makes it possible to reduce the stray capacitance between the first metal layer 106 and the conductor pattern portion 112.
  • the high frequency module 100 includes a mounting substrate 10, a first electronic component 201 and a second electronic component 202, a metal member 108, and a first metal layer 106. , A resin layer 105 and a second metal layer 107.
  • the mounting board 10 has a first main surface 101 and a second main surface 102 facing each other.
  • the first electronic component 201 and the second electronic component 202 are mounted on the first main surface 101 of the mounting board 10.
  • the metal member 108 is arranged between the first electronic component 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10.
  • the first metal layer 106 is arranged on the first main surface 101 of the mounting substrate 10.
  • the resin layer 105 is arranged on the first main surface 101 of the mounting substrate 10.
  • the second metal layer 107 covers at least a part of the resin layer 105.
  • the resin layer 105 covers at least a part of the first electronic component 201, covers at least a part of the second electronic component 202, covers the outer peripheral surface 183 of the metal member 108, and covers the first metal layer 106.
  • the first metal layer 106 has a ground potential and is in contact with the second metal layer 107.
  • the metal member 108 is in contact with the first metal layer 106 and the second metal layer 107.
  • the first metal layer 106 arranged on the first main surface 101 of the mounting substrate 10 is in contact with the second metal layer 107.
  • the metal member 108 arranged between the first electronic component 201 and the second electronic component 202 is the first metal layer 106 and the second metal layer. It is in contact with 107. That is, in the high frequency module 100 according to the first embodiment, the metal member 108, the first metal layer 106, and the second metal layer 107 are in contact with each other.
  • the communication device 300 includes the above-mentioned high frequency module 100 and a signal processing circuit 301.
  • the signal processing circuit 301 is connected to the high frequency module 100.
  • the communication device 300 since the communication device 300 according to the first embodiment includes the high frequency module 100, it is possible to improve the isolation between the first electronic component 201 and the second electronic component 202.
  • the plurality of electronic components constituting the signal processing circuit 301 may be mounted on, for example, the above-mentioned circuit board, or a circuit board (first circuit board) different from the circuit board (first circuit board) on which the high frequency module 100 is mounted. It may be mounted on the second circuit board).
  • Modification example (3.1) Modification example 1 The high frequency module 100a according to the first modification of the first embodiment will be described with reference to FIG. Regarding the high frequency module 100a according to the first modification, the same components as the high frequency module 100 according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • the circuit configuration of the high frequency module 100a is the same as the circuit configuration of the high frequency module 100 according to the first embodiment described with reference to FIG.
  • the first metal layer 106 is located between the first electronic component 201 and the inductor 310 in the thickness direction D1 of the mounting substrate 10, as shown in FIG. ing. This makes it possible to improve the isolation between the first electronic component 201 and the inductor 310.
  • the inductor 310 constituting the second matching circuit 16 overlaps with the first electronic component 201 in a plan view from the thickness direction D1 of the mounting substrate 10. It is different from the high frequency module 100a according to the above.
  • the inductor 310 constituting the second matching circuit 16 overlaps with the first electronic component 201 in a plan view from the thickness direction D1 of the mounting substrate 10. More specifically, in a plan view from the thickness direction D1 of the mounting substrate 10, a part of the first electronic component 201 and a part of the inductor 310 overlap each other. In a plan view from the thickness direction D1 of the mounting board 10, a part of the first electronic component 201 and the entire inductor 310 may overlap, or the entire first electronic component 201 and one of the inductor 310. The parts may overlap, or all of the first electronic components 201 and all of the inductor 310 may overlap.
  • the first electronic component 201 and the inductor 310 overlap each other in the plan view from the thickness direction D1 of the mounting board 10
  • the first electronic component 201 and the inductor 310 are overlapped in the plan view from the thickness direction D1 of the mounting board 10. It means that at least a part of the electronic component 201 and at least a part of the inductor 310 overlap each other.
  • the first metal layer 106 and the inductor 310 are arranged in the thickness direction D1 of the mounting substrate 10 so that a parasitic capacitance is not generated between the first metal layer 106 and the inductor 310. It is preferable to pattern the first metal layer 106 so that they do not overlap.
  • the first electronic component 201 and the inductor 310 overlap each other in the thickness direction D1 of the mounting substrate 10. This makes it possible to shorten the wiring length between the first electronic component 201 and the inductor 310, and as a result, it is possible to suppress deterioration of characteristics due to the wiring length.
  • the high frequency module 100c according to the modification 3 is different from the high frequency module 100a according to the modification 1 in that the inductor 310 constituting the second matching circuit 16 is mounted on the first main surface 101 of the mounting board 10.
  • the inductor 310 constituting the second matching circuit 16 is mounted on the first main surface 101 of the mounting board 10. More specifically, the inductor 310 is mounted in the first region 401 of the first main surface 101 of the mounting board 10. Therefore, in the high-frequency module 100c according to the third modification, as shown in FIG. 7, the first metal layer 106 is provided on the portion of the first main surface 101 of the mounting substrate 10 on which the inductor 310 is mounted. do not have.
  • the inductor 310 is, for example, a chip inductor.
  • the inductor 310 is connected to the first electronic component 201 via the conductor pattern portion 112.
  • the mounting substrate 10 has a ground layer 113 as shown in FIG. 7.
  • the ground layer 113 is mounted in the thickness direction D1 of the mounting substrate 10 so that parasitic capacitance is unlikely to occur between the inductor 310 and the conductor pattern portion 112 connecting the inductor 310 and the first electronic component 201. It is preferable to provide it on the intermediate portion of the substrate 10 or on the second main surface 102 side of the intermediate portion.
  • the high frequency module 100d according to the second embodiment will be described with reference to FIG. Regarding the high frequency module 100d according to the second embodiment, the same components as the high frequency module 100 according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • the circuit configuration of the high frequency module 100d is the same as the circuit configuration of the high frequency module 100 according to the first embodiment described with reference to FIG.
  • the high frequency module 100d according to the second embodiment is different from the high frequency module 100 according to the first embodiment in that the third electronic component 203 and the fourth electronic component 204 are mounted on the second main surface 102 of the mounting board 10. .. That is, the high frequency module 100d according to the second embodiment is a high frequency module having a double-sided mounting structure.
  • the second resin layer It is equipped with 109.
  • the second resin layer 109 covers the third electronic component 203 and the fourth electronic component 204 mounted on the second main surface 102 of the mounting board 10, and the outer peripheral surface of each of the plurality of external connection terminals 8. There is.
  • the second resin layer 109 contains a resin (for example, an epoxy resin).
  • the second resin layer 109 may contain a filler in addition to the resin.
  • the material of the second resin layer 109 may be the same material as the material of the first resin layer 105, or may be a different material.
  • the first metal layer 106 is arranged over the entire first region 401 on which the first electronic component 201 is mounted in the first main surface 101 of the mounting substrate 10.
  • the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161.
  • the metal member 108 is arranged between the first electronic component 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10.
  • the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181 and is in contact with the second end portion 162 of the first metal layer 106 at the second end portion 182. ..
  • the first metal layer 106 is arranged over the entire region of the second main surface 102 of the mounting substrate 10 on which the third electronic component 203 is mounted. The first metal layer 106 is in contact with the inner peripheral surface 1751 of the fifth portion 175 of the second metal layer 107. Further, in the high frequency module 100d according to the second embodiment, the metal member 108 is arranged between the third electronic component 203 and the fourth electronic component 204 on the second main surface 102 of the mounting substrate 10. The metal member 108 is in contact with the second metal layer 107 at the first end portion 181 and is in contact with the second end portion 162 of the first metal layer 106 at the second end portion 182. Further, in the high frequency module 100d according to the second embodiment, the first metal layer 106 is also connected to the ground terminal 87.
  • the high frequency module 100d according to the second embodiment is mounted on the circuit board described above by a plurality of bumps 220 provided on the second main surface 102 side of the mounting board 10.
  • the metal member 108 is arranged between the first electronic component 201 and the second electronic component 202, and between the third electronic component 203 and the fourth electronic component 204. ..
  • Each metal member 108 is in contact with the second metal layer 107 at the first end portion 181 and in contact with the first metal layer 106 at the second end portion 182.
  • each metal member is in contact with only the second metal layer, between the first electronic component 201 and the second electronic component 202, and between the third electronic component 203 and the fourth electronic component 204. It is possible to improve the isolation between them.
  • the high frequency module 100e according to the third embodiment will be described with reference to FIG. Regarding the high frequency module 100e according to the third embodiment, the same components as the high frequency module 100 according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • the circuit configuration of the high frequency module 100e is the same as the circuit configuration of the high frequency module 100 according to the first embodiment described with reference to FIG.
  • two first electronic components 201 are mounted on the first region 401 of the first main surface 101 of the mounting board 10.
  • Each of the two first electronic components 201 is, for example, the receive filter 42 of each of the two first filters 4 (see FIG. 4).
  • one second electronic component 202 is mounted on the second region 402 of the first main surface 101 of the mounting board 10.
  • the second electronic component 202 is, for example, the first power amplifier 1.
  • the first metal layer 106 is arranged over the entire first region 401 on which two first electronic components 201 of the first main surface 101 of the mounting substrate 10 are mounted. ing.
  • the first metal layer 106 has a first end portion 161, a second end portion 162, a first intermediate portion 1631, a second intermediate portion 1632, and a third intermediate portion 1633.
  • the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161. Further, the first metal layer 106 is in contact with the second end portion 182 of the metal member 108 at the second end portion 162.
  • the first intermediate portion 1631 is located between the two bumps 210 and 210 connected to the first electronic component 201 on one side (left side of FIG. 9). Further, the third intermediate portion 1633 is located between the two bumps 210 and 210 connected to the first electronic component 201 on the other side (right side in FIG. 9). The first intermediate portion 1631 or the third intermediate portion 1633 makes it possible to improve the isolation between the two terminals of the first electronic component 201 to which the two bumps 210 and 210 are connected, respectively. Further, the second intermediate portion 1632 is located between two first electronic components 201 arranged along the longitudinal direction D2 of the mounting substrate 10. This makes it possible to improve the isolation between the two first electronic components 201 as compared with the case where there is no second intermediate portion between the two first electronic components.
  • the metal member 108 is arranged between the two first electronic components 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10.
  • the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181 and is in contact with the second end portion 162 of the first metal layer 106 at the second end portion 182. That is, in the high frequency module 100e according to the third embodiment, the two first electronic components 201 are arranged in the space SP1 surrounded by the first metal layer 106, the second metal layer 107, and the metal member 108.
  • the first electronic component 201 and the second electronic component 202 are separated by the metal member 108.
  • the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181 and is in contact with the first metal layer 106 at the second end portion 182. Further, the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161. This makes it possible to improve the isolation between the first electronic component 201 and the second electronic component 202 as compared with the case where the metal member is in contact with only the second metal layer.
  • the high frequency module 100f according to the fourth embodiment will be described with reference to FIG. Regarding the high frequency module 100f according to the fourth embodiment, the same components as the high frequency module 100 according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • the high frequency module 100f according to the fourth embodiment is different from the high frequency module 100 according to the first embodiment in that the IC chip 29 including the third switch 7 is mounted on the second main surface 102 of the mounting board 10. Further, the high frequency module 100f according to the fourth embodiment is different from the high frequency module 100 according to the first embodiment in that each of the first electronic component 201 and the second electronic component 202 is a filter constituting the multiplexer 33.
  • the first electronic component 201 is mounted in the first region 401 of the first main surface 101 of the mounting board 10. Further, in the high frequency module 100f according to the fourth embodiment, the second electronic component 202 is mounted on the second region 402 of the first main surface 101 of the mounting board 10. Each of the first electronic component 201 and the second electronic component 202 is a filter constituting the multiplexer 33.
  • a metal member 108 is arranged between the first electronic component 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10. Further, the first metal layer 106 is arranged over the entire first region 401 on which the first electronic component 201 is mounted in the first main surface 101 of the mounting substrate 10.
  • the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161 and is in contact with the second end portion 182 of the metal member 108 at the second end portion 162. ing. Further, the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181.
  • the first electronic component 201 is arranged in the space SP1 surrounded by the first metal layer 106, the second metal layer 107, and the metal member 108.
  • the IC chip 29 including the third switch 7 is mounted on the second main surface 102 of the mounting board 10.
  • Each of the first electronic component 201 and the second electronic component 202 overlaps with the IC chip 29 in a plan view from the thickness direction D1 of the mounting substrate 10. More specifically, in a plan view from the thickness direction D1 of the mounting substrate 10, each part of the first electronic component 201 and the second electronic component 202 overlaps with a part of the IC chip 29. In a plan view from the thickness direction D1 of the mounting board 10, a part of the first electronic component 201 and all of the second electronic component 202 may overlap with a part of the IC chip 29, or the first one.
  • All of the electronic components 201 and a part of the second electronic component 202 may overlap with a part of the IC chip 29, or all of each of the first electronic component 201 and the second electronic component 202 and the IC chip 29. It may overlap with a part.
  • "in a plan view from the thickness direction D1 of the mounting board 10, each of the first electronic component 201 and the second electronic component 202 and the IC chip 29 overlap" means the thickness direction of the mounting board 10. In a plan view from D1, it means that at least a part of each of the first electronic component 201 and the second electronic component 202 overlaps with a part of the IC chip 29.
  • the first electronic component 201 and the second electronic component 202 are separated by the metal member 108.
  • the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181 and is in contact with the first metal layer 106 at the second end portion 182. Further, the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161. This makes it possible to improve the isolation between the first electronic component 201 and the second electronic component 202 as compared with the case where the metal member is in contact with only the second metal layer.
  • each of the first electronic component 201 and the second electronic component 202 and the third switch 7 are viewed in a plan view from the thickness direction D1 of the mounting substrate 10. It overlaps with the IC chip 29 including. This makes it possible to shorten the wiring length between the first electronic component 201 and the IC chip 29 and the wiring length between the second electronic component 202 and the IC chip 29.
  • the high frequency module 100g according to the first modification is different from the high frequency module 100f according to the fourth embodiment in that a plurality of external connection terminals 8 are ball bumps. Further, the high frequency module 100g according to the first modification is different from the high frequency module 100f according to the fourth embodiment in that the second resin layer 109 of the high frequency module 100f according to the fourth embodiment is not provided.
  • the high-frequency module 100g according to the first modification has an underfill portion provided in a gap between the IC chip 29 mounted on the second main surface 102 of the mounting board 10 and the second main surface 102 of the mounting board 10. You may be prepared.
  • the material of the ball bumps constituting each of the plurality of external connection terminals 8 is, for example, gold, copper, solder, or the like.
  • the plurality of external connection terminals 8 may be a mixture of an external connection terminal 8 formed of ball bumps and an external connection terminal 8 formed in a columnar shape.
  • the high frequency module 100h according to the fifth embodiment is different from the high frequency module 100 according to the first embodiment in that the first electronic component 201 is the receiving filter 43 and the second electronic component 202 is the filter 44. Further, in the high frequency module 100h according to the fifth embodiment, the high frequency module 100 according to the first embodiment is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 in that the main surface 221 of the second electronic component 202 is in contact with the inner surface 1711. Is different from.
  • the first electronic component 201 is mounted in the first region 401 of the first main surface 101 of the mounting board 10.
  • the first electronic component 201 is, for example, a reception filter 43.
  • the second electronic component 202 is mounted on the second region 402 of the first main surface 101 of the mounting board 10.
  • the second electronic component 202 is, for example, a filter 44 used for transmitting at least a high frequency signal.
  • the filter 44 is used for transmitting and receiving a high frequency signal.
  • the first metal layer 106 is arranged over the entire first region 401 on which the first electronic component 201 is mounted in the first main surface 101 of the mounting substrate 10. Further, in the high frequency module 100h according to the fifth embodiment, the metal member 108 is arranged between the first electronic component 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10. The first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161 and is in contact with the second end portion 182 of the metal member 108 at the second end portion 162. ..
  • the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181.
  • the first electronic component 201 is arranged in the space SP1 surrounded by the first metal layer 106, the second metal layer 107, and the metal member 108. That is, in the high frequency module 100h according to the fifth embodiment, the reception filter 43 composed of the first electronic component 201 is arranged in the space SP1.
  • the main surface 221 of the second electronic component 202 opposite to the mounting substrate 10 side is the inner surface of the first portion 171 of the second metal layer 107. It is in contact with 1711. This makes it possible to dissipate the heat generated in the second electronic component 202 to the outside (for example, the circuit board described above) via the second metal layer 107.
  • the first electronic component 201 and the second electronic component 202 are separated by the metal member 108.
  • the metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181 and is in contact with the first metal layer 106 at the second end portion 182. Further, the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161. This makes it possible to improve the isolation between the first electronic component 201 and the second electronic component 202 as compared with the case where the metal member is in contact with only the second metal layer.
  • the high frequency module 100j according to the sixth embodiment will be described with reference to FIG. Regarding the high frequency module 100j according to the sixth embodiment, the same components as the high frequency module 100 according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • the circuit configuration of the high frequency module 100j is the same as the circuit configuration of the high frequency module 100 according to the first embodiment described with reference to FIG.
  • the high frequency module 100j according to the sixth embodiment is different from the high frequency module 100 according to the first embodiment in that the third electronic component 203 is mounted on the first main surface 101 of the mounting board 10.
  • the first electronic component 201, the second electronic component 202, and the third electronic component 203 are mounted on the first main surface 101 of the mounting board 10. More specifically, the first electronic component 201 is mounted in the first region 401 of the first main surface 101 of the mounting board 10. Further, the second electronic component 202 is mounted on the second region 402 of the first main surface 101 of the mounting board 10. Further, the third electronic component 203 is mounted on the third region 403 of the first main surface 101 of the mounting board 10.
  • the first electronic component 201 is, for example, the transmission filter 51 of the second filter 5 (see FIG. 4).
  • the second electronic component 202 is, for example, a second power amplifier 2.
  • the third electronic component 203 is, for example, the third switch 7.
  • the first metal member 108 is arranged between the first electronic component 201 and the second electronic component 202 on the first main surface 101 of the mounting substrate 10.
  • the second metal member 120 is arranged between the second electronic component 202 and the third electronic component 203 on the first main surface 101 of the mounting substrate 10. That is, in the high frequency module 100j according to the sixth embodiment, the first electronic component 201 and the second electronic component 202 are separated by the first metal member 108, and the second electronic component 202 and the third electronic component 202 are separated by the second metal member 120. It is separated from the electronic component 203.
  • the first metal layer 106 is arranged over the entire first region 401 on which the first electronic component 201 is mounted in the first main surface 101 of the mounting substrate 10. ..
  • the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107 at the first end portion 161 and at the second end portion 162, the second end portion 182 of the first metal member 108. Is in contact with.
  • the first metal member 108 is in contact with the inner surface 1711 of the first portion 171 of the second metal layer 107 at the first end portion 181.
  • the first metal member 108 separating the first electronic component 201 and the second electronic component 202 is the first portion 171 of the second metal layer 107 at the first end portion 181. It is in contact with the inner surface 1711 and is in contact with the second end portion 162 of the first metal layer 106 at the second end portion 182. Further, in the high frequency module 100j according to the sixth embodiment, the first end portion 161 of the first metal layer 106 is in contact with the inner peripheral surface 1721 of the second portion 172 of the second metal layer 107. This makes it possible to improve the isolation between the first electronic component 201 and the second electronic component 202 as compared with the case where the first metal member is in contact with only the second metal layer.
  • the second metal member 120 separating the second electronic component 202 and the third electronic component 203 is the first portion of the second metal layer 107 at the first end portion 121. It is in contact with the inner surface 1711 of 171. This makes it possible to improve the isolation between the second electronic component 202 and the third electronic component 203 as compared with the case where the second metal member is not provided.
  • the first metal layer in contact with the second metal member 120 and the second metal layer 107 may be provided. This makes it possible to further improve the isolation between the second electronic component 202 and the third electronic component 203.
  • the second metal layer 107 is not limited to the case where the entire main surface 151 of the resin layer 105 is covered with the resin. It may cover at least a part of the main surface 151 of the layer 105.
  • each of the plurality of transmission filters 41 and 51 and the plurality of reception filters 42 and 52 is not limited to the surface acoustic wave filter, and may be, for example, a BAW (Bulk Acoustic Wave) filter.
  • the resonator in the BAW filter is, for example, FBAR (Film Bulk Acoustic Resonator) or SMR (Solidly Mounted Resonator).
  • the BAW filter has a substrate.
  • the substrate is, for example, a silicon substrate.
  • each of the plurality of transmission filters 41 and 51 and the plurality of reception filters 42 and 52 is not limited to the ladder type filter, and may be, for example, a longitudinally coupled resonator type elastic surface wave filter.
  • the above-mentioned elastic wave filter is an elastic wave filter that utilizes a surface acoustic wave or a bulk elastic wave, but is not limited to this, and may be, for example, an elastic wave filter that utilizes an elastic boundary wave, a plate wave, or the like. good.
  • the circuit configuration of the high frequency modules 100 to 100j is not limited to the example of FIG. 4 described above. Further, the high frequency modules 100 to 100j may have, for example, a MIMO (Multi Input Multi Output) compatible high frequency front end circuit as a circuit configuration.
  • MIMO Multi Input Multi Output
  • the communication device 300 may include any of the high frequency modules 100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, and 100j instead of the high frequency module 100.
  • the first electronic component 201 is the transmission filter 51 of the second filter 5, but the present invention is not limited to this.
  • the first electronic component 201 may be, for example, the reception filter 52 of the second filter 5, the transmission filter 41 of the first filter 4, or the reception filter 42 of the first filter 4. May be good.
  • the second electronic component 202 is the second power amplifier 2, but the present invention is not limited to this.
  • the second electronic component 202 may be, for example, the first power amplifier 1.
  • the first metal layer 106, the second metal layer 107, and the metal member 108 are all separate bodies.
  • Two or more may be one.
  • the high frequency module (100; 100a to 100j) includes a mounting substrate (10), a first electronic component (201), a second electronic component (202), a metal member (108), and a first.
  • a metal layer (106), a resin layer (105), and a second metal layer (107) are provided.
  • the mounting substrate (10) has a first main surface (101) and a second main surface (102) facing each other.
  • the first electronic component (201) and the second electronic component (202) are mounted on the first main surface (101) of the mounting board (10).
  • the metal member (108) is arranged between the first electronic component (201) and the second electronic component (202) on the first main surface (101) of the mounting substrate (10).
  • the first metal layer (106) is arranged on the first main surface (101) of the mounting substrate (10).
  • the resin layer (105) is arranged on the first main surface (101) of the mounting substrate (10).
  • the second metal layer (107) covers at least a part of the resin layer (105).
  • the resin layer (105) covers at least a part of the first electronic component (201), covers at least a part of the second electronic component (202), covers the outer peripheral surface (108) of the metal member (108), and It covers the first metal layer (106).
  • the first metal layer (106) has a ground potential and is in contact with the second metal layer (107).
  • the metal member (108) is in contact with the first metal layer (106) and the second metal layer (107).
  • the first metal layer (106) is the first in a plan view from the thickness direction (D1) of the mounting substrate (10). 1 It overlaps with the electronic component (201).
  • the high frequency module (100a) according to the third aspect further includes an inductor (310) in the second aspect.
  • the inductor (310) is built in the mounting board (10).
  • the first electronic component (201) is a filter (51).
  • the first metal layer (106) is located between the filter (51) and the inductor (310).
  • the filter (51) has a piezoelectric substrate (510) and an IDT electrode (515).
  • the piezoelectric substrate (510) has a third main surface (511) and a fourth main surface (512) facing each other.
  • the IDT electrode (515) is mounted on the third main surface (511) of the piezoelectric substrate (510).
  • the filter (51) has a first main surface (101) of the mounting substrate (10) so that the third main surface (511) of the piezoelectric substrate (510) is on the first main surface (101) side of the mounting substrate (10). ) Is implemented.
  • the first metal layer (106) is the thickness direction (D1) of the mounting substrate (10). It does not overlap with the inductor (310) in the plan view from.
  • the first electronic component (201) is the reception filter (43).
  • the second electronic component (202) is at least a filter (44) used for transmitting high frequency signals.
  • the receiving filter (43) or the filter (44) is the metal member (108), the first metal layer (106), and the second metal layer ( It is arranged in the space (SP1) surrounded by 107).
  • the reception filter (43) is arranged in the space (SP1) in the eighth aspect.
  • the high frequency module (100j) further includes a third electronic component (203) and a second metal member (120) in any one of the first to tenth aspects.
  • the third electronic component (203) is mounted on the first main surface (101) of the mounting board (10).
  • the second metal member (120) is different from the first metal member (108) as a metal member, and is a first electronic component (201) or a second electronic component on the first main surface (101) of the mounting substrate (10). It is arranged between (202) and the third electronic component (203).
  • the communication device (300) includes a high frequency module (100; 100a to 100h) according to any one of the first to eleventh aspects, and a signal processing circuit (301).
  • the signal processing circuit (301) is connected to a high frequency module (100; 100a to 100j).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Transceivers (AREA)

Abstract

複数の電子部品間のアイソレーションを向上させる。高周波モジュール（１００）は、実装基板（１０）と、第１電子部品（２０１）及び第２電子部品（２０２）と、金属部材（１０８）と、第１金属層（１０６）と、樹脂層（１０５）と、第２金属層（１０７）と、を備える。金属部材（１０８）は、実装基板（１０）の第１主面（１０１）において第１電子部品（２０１）と第２電子部品（２０２）との間に配置されている。第１金属層（１０６）は、実装基板（１０）の第１主面（１０１）に配置されている。第２金属層（１０７）は、樹脂層（１０５）の少なくとも一部を覆っている。第１金属層（１０６）は、グランド電位であって、第２金属層（１０７）に接している。金属部材（１０８）は、第１金属層（１０６）及び第２金属層（１０７）に接している。

Description

高周波モジュール及び通信装置
　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、実装基板を備える高周波モジュール、及び高周波モジュールを備える通信装置に関する。
　特許文献１には、配線基板（実装基板）と、配線基板の上面に実装された複数の電子部品（第１電子部品及び第２電子部品）と、配線基板の上面に積層された封止樹脂層（樹脂層）と、封止樹脂層に設けられたシールド壁（金属部材）と、を備える高周波モジュールが記載されている。シールド壁は、複数の電子部品間に設けられている。
国際公開第２０１６／１８１９５４号
　特許文献１に記載の高周波モジュールでは、複数の電子部品間（第１電子部品と第２電子部品との間）に設けられているシールド壁により複数の電子部品間のアイソレーションを十分に確保できない場合がある。
　本発明の目的は、複数の電子部品間のアイソレーションを向上させることが可能な高周波モジュール及び通信装置を提供することにある。
　本発明の一態様に係る高周波モジュールは、実装基板と、第１電子部品及び第２電子部品と、金属部材と、第１金属層と、樹脂層と、第２金属層と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記第１電子部品及び前記第２電子部品は、前記実装基板の前記第１主面に実装されている。前記金属部材は、前記実装基板の前記第１主面において前記第１電子部品と前記第２電子部品との間に配置されている。前記第１金属層は、前記実装基板の前記第１主面に配置されている。前記樹脂層は、前記実装基板の前記第１主面に配置されている。前記第２金属層は、前記樹脂層の少なくとも一部を覆っている。前記樹脂層は、前記第１電子部品の少なくとも一部を覆い、前記第２電子部品の少なくとも一部を覆い、前記金属部材の外周面を覆い、かつ前記第１金属層を覆っている。前記第１金属層は、グランド電位であって、前記第２金属層に接している。前記金属部材は、前記第１金属層及び前記第２金属層に接している。
　本発明の一態様に係る通信装置は、前記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。
　本発明の一態様に係る高周波モジュール及び通信装置によれば、複数の電子部品間のアイソレーションを向上させることが可能となる。
図１は、実施形態１に係る高周波モジュールの平面図である。 図２は、同上の高周波モジュールの断面図である。 図３は、同上の高周波モジュールの一部を拡大した断面図である。 図４は、同上の高周波モジュールを備える通信装置の回路構成図である。 図５は、実施形態１の変形例１に係る高周波モジュールの断面図である。 図６は、実施形態１の変形例２に係る高周波モジュールの断面図である。 図７は、実施形態１の変形例３に係る高周波モジュールの断面図である。 図８は、実施形態２に係る高周波モジュールの断面図である。 図９は、実施形態３に係る高周波モジュールの断面図である。 図１０は、実施形態４に係る高周波モジュールの断面図である。 図１１は、実施形態４の変形例１に係る高周波モジュールの断面図である。 図１２は、実施形態５に係る高周波モジュールの断面図である。 図１３は、実施形態６に係る高周波モジュールの断面図である。
　以下の実施形態等において参照する図１～図３及び図５～図１３は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態１）
　実施形態１に係る高周波モジュール１００は、図２に示すように、実装基板１０と、第１電子部品２０１及び第２電子部品２０２と、金属部材１０８と、第１金属層１０６と、樹脂層１０５と、第２金属層１０７と、を備えている。実装基板１０は、互いに対向する第１主面１０１及び第２主面１０２を有している。第１電子部品２０１及び第２電子部品２０２は、実装基板１０の第１主面１０１に実装されている。金属部材１０８は、実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間に配置されている。第１金属層１０６は、実装基板１０の第１主面１０１に配置されている。樹脂層１０５は、実装基板１０の第１主面１０１に配置されている。第２金属層１０７は、樹脂層１０５の少なくとも一部を覆っている。樹脂層１０５は、第１電子部品２０１の少なくとも一部を覆い、第２電子部品２０２の少なくとも一部を覆い、金属部材１０８の外周面１８３を覆い、かつ第１金属層１０６を覆っている。第１金属層１０６は、グランド電位であって、第２金属層１０７に接している。金属部材１０８は、第１金属層１０６及び第２金属層１０７に接している。
　実施形態１に係る高周波モジュール１００では、上述したように、実装基板１０の第１主面１０１に配置されている第１金属層１０６が第２金属層１０７に接している。また、実施形態１に係る高周波モジュール１００では、上述したように、第１電子部品２０１と第２電子部品２０２との間に配置されている金属部材１０８が第１金属層１０６及び第２金属層１０７に接している。すなわち、実施形態１に係る高周波モジュール１００では、金属部材１０８と第１金属層１０６と第２金属層１０７とが互いに接している。これにより、金属部材が第２金属層のみに接している場合に比べて、金属部材１０８によるノイズ抑制の効果を高めることが可能となり、第１電子部品２０１と第２電子部品２０２との間のアイソレーションを向上させることが可能となる。その結果、第１電子部品２０１及び第２電子部品２０２の各々の特性劣化を抑制することが可能となる。
　以下、実施形態１に係る高周波モジュール１００及び通信装置３００について、図１～図４を参照して、より詳細に説明する。
　（１）高周波モジュール及び通信装置
　（１．１）高周波モジュール及び通信装置の回路構成
　まず、実施形態１に係る高周波モジュール１００及び通信装置３００の回路構成について、図４を参照して説明する。
　高周波モジュール１００は、例えば、通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、携帯電話であることに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）であってもよい。高周波モジュール１００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project）　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１００は、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。
　高周波モジュール１００は、アップリンクで複数（実施形態１では２つ）の周波数帯域（第１周波数帯域及び第２周波数帯域）を同時に用いる同時通信に対応可能である。高周波モジュール１００は、信号処理回路３０１から入力された第１周波数帯域の送信信号（高周波信号）を第１パワーアンプ１により増幅して第１アンテナ３１１に出力できるように構成されている。また、高周波モジュール１００は、信号処理回路３０１から入力された第２周波数帯域の送信信号（高周波信号）を第２パワーアンプ２により増幅して第２アンテナ３１２に出力できるように構成されている。また、高周波モジュール１００は、ローノイズアンプ９を更に備えており、第１アンテナ３１１から入力された第１周波数帯域の受信信号（高周波信号）をローノイズアンプ９により増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１００の構成要素ではなく、高周波モジュール１００を備える通信装置３００の構成要素である。高周波モジュール１００は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１００と、信号処理回路３０１と、を備えている。通信装置３００は、第１アンテナ３１１と、第２アンテナ３１２と、を更に備えている。通信装置３００は、高周波モジュール１００が実装された回路基板（図示せず）を更に備えている。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有している。
　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）である。ＲＦ信号処理回路３０２は、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を高周波モジュール１００へ出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１００から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。ベースバンド信号処理回路３０３は、例えば、ＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。高周波モジュール１００は、第１アンテナ３１１及び第２アンテナ３１２と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。
　高周波モジュール１００は、第１パワーアンプ１と、第２パワーアンプ２と、スイッチ３（以下、第１スイッチ３ともいう）と、複数（例えば、２つ）の第１フィルタ４と、第２フィルタ５と、を備えている。また、高周波モジュール１００は、コントローラ２０を更に備えている。また、高周波モジュール１００は、第１出力整合回路１３と、第２出力整合回路１４と、複数（例えば、２つ）の第１整合回路１５と、第２整合回路１６と、を更に備えている。また、高周波モジュール１００は、ローノイズアンプ９と、入力整合回路１９と、を更に備えている。また、高周波モジュール１００は、第１スイッチ３以外のスイッチとして、第２スイッチ６を更に備えている。また、高周波モジュール１００は、第１ローパスフィルタ１７と、第２ローパスフィルタ１８と、を更に備えている。また、高周波モジュール１００は、第１スイッチ３以外のスイッチとして、第３スイッチ７と、第４スイッチ２３と、第５スイッチ２４と、第６スイッチ２５と、を更に備えている。また、高周波モジュール１００は、整合回路２６，２７，２８（図１参照）を更に備えている。複数の第１フィルタ４の各々は、送信フィルタ４１と受信フィルタ４２とを有するデュプレクサである。以下では、説明の便宜上、２つの第１フィルタ４を区別して説明する場合、２つの第１フィルタ４のうち一方を第１フィルタ４Ａと称し、他方を第１フィルタ４Ｂと称することもある。また、第２フィルタ５は、送信フィルタ５１と受信フィルタ５２とを有するデュプレクサである。
　また、高周波モジュール１００は、複数の外部接続端子８を備えている。複数の外部接続端子８は、第１アンテナ端子８１と、第２アンテナ端子８２と、２つの第１信号入力端子８３と、２つの第２信号入力端子８４と、複数（４つ）の制御端子８５と、信号出力端子８６と、複数のグランド端子８７（図２参照）と、を含む。図４では、４つの制御端子８５のうち１つの制御端子８５のみを図示している。複数のグランド端子８７は、通信装置３００の備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。
　以下、高周波モジュール１００の回路構成について、図４に基づいて、より詳細に説明する。
　第１パワーアンプ１は、第１入力端子１１及び第１出力端子１２を有している。第１パワーアンプ１は、第１入力端子１１に入力された第１周波数帯域の送信信号を増幅して第１出力端子１２から出力する。第１周波数帯域は、例えば、ＦＤＤ（Frequency Division Duplex）用の通信バンドの送信帯域を含む。より詳細には、第１周波数帯域は、ＦＤＤ用の第１通信バンドの送信帯域とＦＤＤ用の第２通信バンドの送信帯域とを含む。第１通信バンドは、第１フィルタ４Ａの送信フィルタ４１を通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ１、Ｂａｎｄ３、Ｂａｎｄ２、Ｂａｎｄ２５、Ｂａｎｄ４、Ｂａｎｄ６６、Ｂａｎｄ３９、Ｂａｎｄ３４又は５Ｇ　ＮＲのｎ１、ｎ３、ｎ２、ｎ２５、ｎ４、ｎ６６、ｎ３９、ｎ３４である。第２通信バンドは、第１フィルタ４Ｂの送信フィルタ４１を通る送信信号に対応し、例えば、５Ｇ　ＮＲのｎ５０、ｎ５１である。
　第１パワーアンプ１の第１入力端子１１は、第４スイッチ２３を介して２つの第１信号入力端子８３に選択的に接続される。第１パワーアンプ１の第１入力端子１１は、２つの第１信号入力端子８３のいずれかを介して信号処理回路３０１に接続される。２つの第１信号入力端子８３は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１００に入力するための端子である。２つの第１信号入力端子８３のうち一方は、４Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子であり、他方は、５Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子である。第１パワーアンプ１の第１出力端子１２は、第１出力整合回路１３を介して第１スイッチ３の共通端子３０に接続されている。よって、第１パワーアンプ１の第１出力端子１２は、第１スイッチ３を介して複数の第１フィルタ４に接続可能である。第１パワーアンプ１は、例えば、多段増幅器、同相合成増幅器、差動合成増幅器又はドハティ増幅器である。
　第２パワーアンプ２は、第２入力端子２１及び第２出力端子２２を有している。第２パワーアンプ２は、第２入力端子２１に入力された第２周波数帯域の送信信号を増幅して第２出力端子２２から出力する。第２周波数帯域は、第１周波数帯域よりも高周波側の周波数帯域である。実施形態１に係る高周波モジュール１００では、第１周波数帯域がミッドバンドの周波数帯域であり、第２周波数帯域がハイバンドの周波数帯域である。ミッドバンドの周波数帯域は、例えば、１４５０ＭＨｚ以上、２２００ＭＨｚ以下である。ハイバンドの周波数帯域は、例えば、２３００ＭＨｚ以上、２７００ＭＨｚ以下である。また、第２周波数帯域は、例えば、ＴＤＤ（Time Division Duplex）用の通信バンドの送信帯域を含む。より詳細には、第２周波数帯域は、ＴＤＤ用の第３通信バンドの送信帯域を含む。第３通信バンドは、第２フィルタ５の送信フィルタ５１を通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ４０又はＢａｎｄ４１及び５Ｇ　ＮＲのｎ４０、ｎ４１である。
　第２パワーアンプ２の第２入力端子２１は、第５スイッチ２４を介して２つの第２信号入力端子８４に選択的に接続される。第２パワーアンプ２の第２入力端子２１は、２つの第２信号入力端子８４のいずれかを介して信号処理回路３０１に接続される。２つの第２信号入力端子８４は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１００に入力するための端子である。２つの第２信号入力端子８４のうち一方は、４Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子であり、他方は、５Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子である。第２パワーアンプ２の第２出力端子２２は、第２出力整合回路１４を介して第６スイッチ２５の第１端子２５０に接続されている。よって、第２パワーアンプ２の第２出力端子２２は、第６スイッチ２５を介して第２フィルタ５に接続可能である。第２パワーアンプ２は、例えば、多段増幅器、同相合成増幅器、差動合成増幅器又はドハティ増幅器である。
　第１スイッチ３は、共通端子３０と、複数（例えば、２つ）の選択端子３１と、を有している。共通端子３０は、第１出力整合回路１３を介して第１パワーアンプ１の第１出力端子１２に接続されている。以下では、説明の便宜上、２つの選択端子３１の一方を選択端子３１Ａと称し、他方を選択端子３１Ｂと称することもある。第１スイッチ３では、選択端子３１Ａが第１フィルタ４Ａの送信フィルタ４１の入力端子に接続されており、選択端子３１Ｂが第１フィルタ４Ｂの送信フィルタ４１の入力端子に接続されている。第１スイッチ３は、例えば、複数の選択端子３１のうち少なくとも１つ以上を共通端子３０に接続可能なスイッチである。ここで、第１スイッチ３は、例えば、一対一及び一対多の接続が可能なスイッチである。
　第１スイッチ３は、例えば、スイッチＩＣ（Integrated Circuit）である。第１スイッチ３は、例えば、コントローラ２０によって制御される。この場合、第１スイッチ３は、コントローラ２０によって制御されて、共通端子３０と複数の選択端子３１との接続状態を切り替える。第１スイッチ３は、例えば、コントローラ２０から入力されるデジタルの制御信号に従って、共通端子３０と複数の選択端子３１との接続状態を切り替えるように構成されていればよい。第１スイッチ３は、信号処理回路３０１によって制御されてもよい。この場合、第１スイッチ３は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子３０と複数の選択端子３１との接続状態を切り替える。
　第６スイッチ２５は、第１端子２５０と、第２端子２５１と、を有している。第１端子２５０は、第２出力整合回路１４を介して第２パワーアンプ２の第２出力端子２２に接続されている。第２端子２５１は、第２フィルタ５の送信フィルタ５１の入力端子に接続されている。
　第６スイッチ２５は、例えば、スイッチＩＣである。第６スイッチ２５は、例えば、コントローラ２０によって制御される。この場合、第６スイッチ２５は、コントローラ２０によって制御されて、第１端子２５０と第２端子２５１との接続状態を切り替える。第６スイッチ２５は、例えば、コントローラ２０から入力されるデジタルの制御信号に従って、第１端子２５０と第２端子２５１との接続状態を切り替えるように構成されていればよい。第６スイッチ２５は、信号処理回路３０１によって制御されてもよい。この場合、第６スイッチ２５は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、第１端子２５０と第２端子２５１との接続状態を切り替える。
　複数の第１フィルタ４の各々は、上述したように、送信フィルタ４１と受信フィルタ４２とを有するデュプレクサである。第１フィルタ４Ａの送信フィルタ４１は、例えば、第１通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第１フィルタ４Ｂの送信フィルタ４１は、例えば、第２通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第１フィルタ４Ａの受信フィルタ４２は、例えば、第１通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。第１フィルタ４Ｂの受信フィルタ４２は、例えば、第２通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。
　第２フィルタ５は、上述したように、送信フィルタ５１と受信フィルタ５２とを有するデュプレクサである。第２フィルタ５の送信フィルタ５１は、例えば、第３通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第２フィルタ５の受信フィルタ５２は、例えば、第３通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。
　コントローラ２０は、第１パワーアンプ１及び第２パワーアンプ２に接続されている。また、コントローラ２０は、複数（例えば、４つ）の制御端子８５を介して信号処理回路３０１に接続されている。図４では、４つの制御端子８５のうち１つのみ図示している。複数の制御端子８５は、外部回路（例えば、信号処理回路３０１）からの制御信号をコントローラ２０に入力するための端子である。コントローラ２０は、複数の制御端子８５から取得した制御信号に基づいて第１パワーアンプ１及び第２パワーアンプ２を制御する。コントローラ２０は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って第１パワーアンプ１及び第２パワーアンプ２を制御する。コントローラ２０は、例えば、信号処理回路３０１から取得したデジタルの制御信号に基づいて第１パワーアンプ１及び第２パワーアンプ２を制御するように構成されていればよい。
　第１出力整合回路１３は、第１パワーアンプ１の第１出力端子１２と第１スイッチ３の共通端子３０との間の信号経路に設けられている。第１出力整合回路１３は、第１パワーアンプ１と２つの第１フィルタ４の送信フィルタ４１とのインピーダンス整合をとるための回路である。第１出力整合回路１３は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成され、又は、トランスを含んで構成されてもよい。
　第２出力整合回路１４は、第２パワーアンプ２の第２出力端子２２と第６スイッチ２５の第１端子２５０との間の信号経路に設けられている。第２出力整合回路１４は、第２パワーアンプ２と第２フィルタ５の送信フィルタ５１とのインピーダンス整合をとるための回路である。第２出力整合回路１４は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成され、又は、トランスを含んで構成されてもよい。
　複数（例えば、２つ）の第１整合回路１５は、複数の第１フィルタ４に一対一に対応している。以下では、説明の便宜上、複数の第１整合回路１５のうち第１フィルタ４Ａに対応する第１整合回路１５を第１整合回路１５Ａと称し、第１フィルタ４Ｂに対応する第１整合回路１５を第１整合回路１５Ｂと称することもある。第１整合回路１５Ａは、第１フィルタ４Ａと第３スイッチ７との間の信号経路に設けられている。第１整合回路１５Ａは、第１フィルタ４Ａと第３スイッチ７とのインピーダンス整合をとるための回路である。第１整合回路１５Ｂは、第１フィルタ４Ｂと第３スイッチ７との間の信号経路に設けられている。第１整合回路１５Ｂは、第１フィルタ４Ｂと第３スイッチ７とのインピーダンス整合をとるための回路である。複数の第１整合回路１５の各々は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。
　第２整合回路１６は、第２フィルタ５と第３スイッチ７との間の信号経路に設けられている。第２整合回路１６は、第２フィルタ５と第３スイッチ７とのインピーダンス整合をとるための回路である。第２整合回路１６は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。
　ローノイズアンプ９は、入力端子９１及び出力端子９２を有している。ローノイズアンプ９は、入力端子９１に入力された第１周波数帯域の受信信号及び第２周波数帯域の受信信号を増幅して出力端子９２から出力する。ローノイズアンプ９の入力端子９１は、入力整合回路１９を介して第２スイッチ６の共通端子６０に接続されている。ローノイズアンプ９の出力端子９２は、信号出力端子８６に接続されている。ローノイズアンプ９の出力端子９２は、例えば、信号出力端子８６を介して信号処理回路３０１に接続される。信号出力端子８６は、ローノイズアンプ９からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。
　入力整合回路１９は、ローノイズアンプ９の入力端子９１と第２スイッチ６の共通端子６０との間の信号経路に設けられている。入力整合回路１９は、ローノイズアンプ９と各第１フィルタ４の受信フィルタ４２とのインピーダンス整合をとるための回路である。入力整合回路１９は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。
　第２スイッチ６は、共通端子６０と、複数（例えば、３つ）の選択端子６１と、を有している。共通端子６０は、入力整合回路１９を介してローノイズアンプ９の入力端子９１に接続されている。第２スイッチ６では、３つの選択端子６１のうち１つの選択端子６１が、第１フィルタ４Ａの受信フィルタ４２の出力端子に接続され、別の１つの選択端子６１が、第１フィルタ４Ｂの受信フィルタ４２の出力端子に接続され、残りの１つの選択端子６１が、第２フィルタ５の受信フィルタ５２の出力端子に接続されている。第２スイッチ６は、例えば、複数の選択端子６１のうち少なくとも１つ以上を共通端子６０に接続可能なスイッチである。ここで、第２スイッチ６は、例えば、一対一及び一対多の接続が可能なスイッチである。
　第２スイッチ６は、例えば、スイッチＩＣである。第２スイッチ６は、例えば、信号処理回路３０１によって制御される。この場合、第２スイッチ６は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子６０と複数の選択端子６１との接続状態を切り替える。第２スイッチ６は、例えば、信号処理回路３０１から入力されるデジタルの制御信号に従って、共通端子６０と複数の選択端子６１との接続状態を切り替えるように構成されていればよい。第２スイッチ６は、信号処理回路３０１によって制御される代わりに、コントローラ２０によって制御されてもよい。
　第３スイッチ７は、第１共通端子７０Ａと、第２共通端子７０Ｂと、第１共通端子７０Ａに接続可能な複数（例えば、２つ）の第１選択端子７１と、第２共通端子７０Ｂに接続可能な第２選択端子７２と、を有している。第１共通端子７０Ａは、第１ローパスフィルタ１７を介して第１アンテナ端子８１に接続されている。第１アンテナ端子８１には、第１アンテナ３１１が接続される。複数の第１選択端子７１は、複数の第１整合回路１５に一対一に接続されている。複数の第１選択端子７１は、複数の第１フィルタ４のうち対応する第１フィルタ４における送信フィルタ４１の出力端子と受信フィルタ４２の入力端子との接続点に接続されている。第２共通端子７０Ｂは、第２ローパスフィルタ１８を介して第２アンテナ端子８２に接続されている。第２アンテナ端子８２には、第２アンテナ３１２が接続される。第２選択端子７２は、第２整合回路１６を介して、第２フィルタ５における送信フィルタ５１の出力端子と受信フィルタ５２の入力端子との接続点に接続されている。第３スイッチ７は、例えば、複数の第１選択端子７１のうち少なくとも１つ以上を第１共通端子７０Ａに接続可能なスイッチである。ここで、第３スイッチ７は、例えば、一対一及び一対多の接続が可能なスイッチである。
　第３スイッチ７は、例えば、スイッチＩＣである。第３スイッチ７は、例えば、信号処理回路３０１によって制御される。この場合、第３スイッチ７は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、第１共通端子７０Ａと複数の第１選択端子７１との接続状態、及び、第２共通端子７０Ｂと第２選択端子７２との接続状態を切り替える。第３スイッチ７は、例えば、信号処理回路３０１から入力されるデジタルの制御信号に従って、第１共通端子７０Ａと複数の第１選択端子７１との接続状態、及び、第２共通端子７０Ｂと第２選択端子７２との接続状態を切り替えるように構成されていればよい。第３スイッチ７は、信号処理回路３０１によって制御される代わりに、コントローラ２０によって制御されてもよい。
　第４スイッチ２３は、共通端子２３０と、複数（例えば、２つ）の選択端子２３１と、を有している。共通端子２３０は、第１パワーアンプ１の第１入力端子１１に接続されている。２つの選択端子２３１は、２つの第１信号入力端子８３に一対一で接続されている。
　第４スイッチ２３は、例えば、スイッチＩＣである。第４スイッチ２３は、例えば、コントローラ２０によって制御される。この場合、第４スイッチ２３は、コントローラ２０によって制御されて、共通端子２３０と複数の選択端子２３１との接続状態を切り替える。第４スイッチ２３は、例えば、コントローラ２０から入力されるデジタルの制御信号に従って、共通端子２３０と複数の選択端子２３１との接続状態を切り替えるように構成されていればよい。第４スイッチ２３は、信号処理回路３０１によって制御されてもよい。この場合、第４スイッチ２３は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子２３０と複数の選択端子２３１との接続状態を切り替える。
　第５スイッチ２４は、共通端子２４０と、複数（例えば、２つ）の選択端子２４１と、を有している。共通端子２４０は、第２パワーアンプ２の第２入力端子２１に接続されている。２つの選択端子２４１は、２つの第２信号入力端子８４に一対一で接続されている。
　第５スイッチ２４は、例えば、スイッチＩＣである。第５スイッチ２４は、例えば、コントローラ２０によって制御される。この場合、第５スイッチ２４は、コントローラ２０によって制御されて、共通端子２４０と複数の選択端子２４１との接続状態を切り替える。第５スイッチ２４は、例えば、コントローラ２０から入力されるデジタルの制御信号に従って、共通端子２４０と複数の選択端子２４１との接続状態を切り替えるように構成されていればよい。第５スイッチ２４は、信号処理回路３０１によって制御されてもよい。この場合、第５スイッチ２４は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子２４０と複数の選択端子２４１との接続状態を切り替える。
　第１ローパスフィルタ１７は、第１アンテナ端子８１と第３スイッチ７の第１共通端子７０Ａとの間に接続されている。第１ローパスフィルタ１７は、例えば、複数のインダクタ及びキャパシタを含む。第１ローパスフィルタ１７は、複数のインダクタ及びキャパシタを含むＩＰＤ（Integrated Passive Device）であってもよい。
　第２ローパスフィルタ１８は、第２アンテナ端子８２と第３スイッチ７の第２共通端子７０Ｂとの間に接続されている。第２ローパスフィルタ１８は、例えば、複数のインダクタ及びキャパシタを含む。第２ローパスフィルタ１８は、複数のインダクタ及びキャパシタを含むＩＰＤであってもよい。
　整合回路２６は、図４では図示を省略しているが、第３スイッチ７の第１共通端子７０Ａと第１ローパスフィルタ１７との間の信号経路に設けられている。整合回路２６は、第１ローパスフィルタ１７と第３スイッチ７とのインピーダンス整合をとるための回路である。整合回路２６は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。
　整合回路２７は、図４では図示を省略しているが、第１スイッチ３の２つの選択端子３１と２つの第１フィルタ４の送信フィルタ４１の入力端子との間の信号経路に設けられている。整合回路２７は、第１スイッチ３と２つの第１フィルタ４の送信フィルタ４１とのインピーダンス整合をとるための回路である。整合回路２７は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。
　整合回路２８は、図４では図示を省略しているが、第６スイッチ２５の選択端子２５１と第２フィルタ５の送信フィルタ５１の入力端子との間の信号経路に設けられている。整合回路２８は、第６スイッチ２５と第２フィルタ５の送信フィルタ５１とのインピーダンス整合をとるための回路である。整合回路２８は、例えば、１つのインダクタで構成されているが、１つのインダクタで構成されることに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。
　（１．２）高周波モジュールの構造
　次に、高周波モジュール１００の構造について、図１～図３を参照して説明する。
　高周波モジュール１００は、実装基板１０を更に備えている。実装基板１０は、実装基板１０の厚さ方向Ｄ１において互いに対向する第１主面１０１及び第２主面１０２を有している。実装基板１０は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板１０の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板１０の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体パターン部１１２（図２参照）を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール１００では、複数のグランド端子８７とグランド層とが、実装基板１０の有するビア導体１１１（図２参照）等を介して電気的に接続されている。実装基板１０は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板１０は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。
　また、実装基板１０は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板１０の第１主面１０１であり、第２面が実装基板１０の第２主面１０２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。
　実装基板１０の第１主面１０１及び第２主面１０２は、実装基板１０の厚さ方向Ｄ１において離れており、実装基板１０の厚さ方向Ｄ１に交差する。実装基板１０における第１主面１０１は、例えば、実装基板１０の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体パターン部１１２の側面等を含んでいてもよい。また、実装基板１０における第２主面１０２は、例えば、実装基板１０の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体パターン部１１２の側面等を含んでいてもよい。また、実装基板１０の第１主面１０１及び第２主面１０２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。例えば、実装基板１０の第１主面１０１に凹部が形成されている場合、凹部の内面は、第１主面１０１に含まれる。
　実施形態１に係る高周波モジュール１００では、複数の回路部品が実装基板１０の第１主面１０１に実装されている。複数の回路部品は、第１パワーアンプ１と、第２パワーアンプ２と、複数の第１フィルタ４と、第２フィルタ５と、第１出力整合回路１３と、第２出力整合回路１４と、複数の第１整合回路１５と、第２整合回路１６と、第１ローパスフィルタ１７と、第２ローパスフィルタ１８と、入力整合回路１９と、を含む。また、複数の回路部品は、第１スイッチ３と、第２スイッチ６と、第３スイッチ７と、ローノイズアンプ９と、コントローラ２０と、第４スイッチ２３と、第５スイッチ２４と、第６スイッチ２５と、を含む。また、複数の回路部品は、整合回路２６，２７，２８を含む。「回路部品が実装基板１０の第１主面１０１に実装されている」とは、回路部品が実装基板１０の第１主面１０１に配置されていること（機械的に接続されていること）と、回路部品が実装基板１０（の適宜の導体パターン部１１２）と電気的に接続されていることと、を含む。
　図１では、実装基板１０の第１主面１０１に実装されている複数の回路部品のうち、第１パワーアンプ１、第２パワーアンプ２、複数の第１フィルタ４、第２フィルタ５、第１出力整合回路１３、第２出力整合回路１４、複数の第１整合回路１５及び第２整合回路１６を図示している。また、図１では、実装基板１０の第１主面１０１に実装されている複数の回路部品のうち、第１スイッチ３、第３スイッチ７、第６スイッチ２５、ローノイズアンプ９、入力整合回路１９及び整合回路２６，２７，２８を図示している。なお、図４では、整合回路２６，２７，２８の図示を省略している。また、図２では、実装基板１０の第１主面１０１に実装されている複数の回路部品のうち、第１電子部品２０１により構成される第２フィルタ５の送信フィルタ５１、及び第２電子部品２０２により構成される第２パワーアンプ２を図示している。
　第１パワーアンプ１は、第１増幅用トランジスタを有する回路部を含むＩＣチップである。第１パワーアンプ１は、図１に示すように、実装基板１０の第１主面１０１にフリップチップ実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第１パワーアンプ１の外縁は、四角形状である。第１増幅用トランジスタは、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。この場合、第１パワーアンプ１を構成するＩＣチップは、例えば、ＧａＡｓ系ＩＣチップである。第１増幅用トランジスタは、ＨＢＴ等のバイポーラトランジスタに限らず、例えば、ＦＥＴ（Field Effect Transistor）であってもよい。ＦＥＴは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。第１パワーアンプ１を構成するＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。
　第２パワーアンプ２は、第２増幅用トランジスタを有する回路部を含むＩＣチップである。第２パワーアンプ２は、図１及び図２に示すように、実装基板１０の第１主面１０１にフリップチップ実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２の外縁は、四角形状である。第２増幅用トランジスタは、例えば、ＨＢＴである。この場合、第２パワーアンプ２を構成するＩＣチップは、例えば、ＧａＡｓ系ＩＣチップである。第２増幅用トランジスタは、ＨＢＴ等のバイポーラトランジスタに限らず、例えば、ＦＥＴであってもよい。第２パワーアンプ２を構成するＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。
　ローノイズアンプ９は、例えば、基板と、基板に形成された回路部（ＩＣ部）と、を含むＩＣチップである。ローノイズアンプ９は、図１に示すように、実装基板１０の第１主面１０１にフリップチップ実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、ローノイズアンプ９の外縁は、四角形状である。基板は、例えば、シリコン基板である。回路部は、ローノイズアンプ９の入力端子９１に入力された受信信号を増幅する機能を有する。
　２つの第１フィルタ４の送信フィルタ４１及び受信フィルタ４２の各々は、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有している。２つの送信フィルタ４１及び２つの受信フィルタ４２の各々は、例えば、弾性波フィルタである。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。
　表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。
　表面弾性波フィルタは、例えば、基板と、基板上に形成されている回路部と、を含む。基板は、例えば、圧電基板である。圧電基板は、例えば、リチウムニオベイト基板、リチウムタンタレート基板又は水晶基板である。回路部は、複数の直列腕共振子に一対一に対応する複数のＩＤＴ（Interdigital Transducer）電極と、複数の並列腕共振子に一対一に対応する複数のＩＤＴ電極と、を有している。
　２つの第１フィルタ４の送信フィルタ４１及び受信フィルタ４２の各々は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、２つの第１フィルタ４の送信フィルタ４１及び受信フィルタ４２の各々の外縁は、四角形状である。
　第２フィルタ５の送信フィルタ５１及び受信フィルタ５２の各々は、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有している。送信フィルタ５１及び受信フィルタ５２の各々は、例えば、弾性波フィルタである。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。
　第２フィルタ５の送信フィルタ５１及び受信フィルタ５２の各々は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２フィルタ５の送信フィルタ５１及び受信フィルタ５２の各々の外縁は、四角形状である。
　第１出力整合回路１３の回路部品（インダクタ）は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第１出力整合回路１３の回路部品の外縁は、四角形状である。第１出力整合回路１３の回路部品は、例えば、チップインダクタである。第１出力整合回路１３は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。
　第２出力整合回路１４の回路部品（インダクタ）は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２出力整合回路１４の回路部品の外縁は、四角形状である。第２出力整合回路１４の回路部品は、例えば、チップインダクタである。第２出力整合回路１４は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。
　２つの第１整合回路１５及び第２整合回路１６の各々の回路部品（インダクタ）は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、２つの第１整合回路１５及び第２整合回路１６の各々の回路部品の外縁は、四角形状である。２つの第１整合回路１５及び第２整合回路１６の各々の回路部品は、例えば、チップインダクタである。２つの第１整合回路１５及び第２整合回路１６の各々は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。
　入力整合回路１９の回路部品（インダクタ）は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、入力整合回路１９の回路部品の外縁は、四角形状である。入力整合回路１９の回路部品は、例えば、チップインダクタである。入力整合回路１９は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。
　整合回路２６の回路部品（インダクタ）は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、整合回路２６の回路部品の外縁は、四角形状である。整合回路２６の回路部品は、例えば、チップインダクタである。整合回路２６は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。
　整合回路２７，２８の各々の回路部品（インダクタ）は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、整合回路２７，２８の各々の回路部品の外縁は、四角形状である。整合回路２７，２８の各々の回路部品は、例えば、チップインダクタである。整合回路２７，２８の各々は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。
　第１ローパスフィルタ１７及び第２ローパスフィルタ１８は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。第１ローパスフィルタ１７のカットオフ周波数は、第１周波数帯域の上限よりも高周波である。第２ローパスフィルタ１８のカットオフ周波数は、第２周波数帯域の上限よりも高周波である。
　第２スイッチ６、第４スイッチ２３及び第５スイッチ２４は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２スイッチ６、第４スイッチ２３及び第５スイッチ２４の各々の外縁は、四角形状である。第２スイッチ６、第４スイッチ２３及び第５スイッチ２４の各々は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、シリコン基板である。回路部は、複数のスイッチング素子として複数のＦＥＴを含んでいる。複数のスイッチング素子の各々は、ＦＥＴに限らず、例えば、バイポーラトランジスタであってもよい。第２スイッチ６、第４スイッチ２３及び第５スイッチ２４の各々は、基板の第１主面及び第２主面のうち第１主面が実装基板１０の第１主面１０１側となるように実装基板１０の第１主面１０１にフリップチップ実装されている。第２スイッチ６は、例えば、ローノイズアンプ９と共に、１つのＩＣチップに含まれていてもよい。また、第４スイッチ２３及び第５スイッチ２４の少なくとも１つは、コントローラ２０と共に、１つのＩＣチップに含まれていてもよい。
　第１スイッチ３、第３スイッチ７及び第６スイッチ２５は、図１に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第１スイッチ３、第３スイッチ７及び第６スイッチ２５の各々の外縁は、四角形状である。第１スイッチ３、第３スイッチ７及び第６スイッチ２５の各々は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、シリコン基板である。回路部は、複数のスイッチング素子として複数のＦＥＴを含んでいる。複数のスイッチング素子の各々は、ＦＥＴに限らず、例えば、バイポーラトランジスタであってもよい。第１スイッチ３、第３スイッチ７及び第６スイッチ２５の各々は、基板の第１主面及び第２主面のうち第１主面が実装基板１０の第１主面１０１側となるように実装基板１０の第１主面１０１にフリップチップ実装されている。第１スイッチ３及び第６スイッチ２５の少なくとも１つは、コントローラ２０と共に、１つのＩＣチップに含まれていてもよい。また、第３スイッチ７は、ローノイズアンプ９と共に、１つのＩＣチップに含まれていてもよい。
　コントローラ２０は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、コントローラ２０の外縁は、四角形状である。コントローラ２０は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、シリコン基板である。回路部は、信号処理回路３０１からの制御信号に応じて第１パワーアンプ１及び第２パワーアンプ２を制御する制御回路を含む。コントローラ２０は、第１スイッチ３、第４スイッチ２３、第５スイッチ２４及び第６スイッチ２５の少なくとも１つと共に、１つのＩＣチップに含まれていてもよい。
　複数の外部接続端子８は、図２に示すように、実装基板１０の第２主面１０２に配置されている。「外部接続端子８が実装基板１０の第２主面１０２に配置されている」とは、外部接続端子８が実装基板１０の第２主面１０２に機械的に接続されていることと、外部接続端子８が実装基板１０（の適宜の導体パターン部１１２）と電気的に接続されていることと、を含む。複数の外部接続端子８の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子８の各々は、柱状電極である。柱状電極は、例えば、円柱状の電極である。複数の外部接続端子８は、実装基板１０の導体パターン部１１２に対して、例えば、はんだにより接合されているが、はんだにより接合されることに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。
　複数の外部接続端子８は、上述したように、第１アンテナ端子８１と、第２アンテナ端子８２と、複数の第１信号入力端子８３と、複数の第２信号入力端子８４と、複数の制御端子８５と、信号出力端子８６と、複数のグランド端子８７と、を含む。複数のグランド端子８７は、実装基板１０のグランド層と電気的に接続されている。グランド層は高周波モジュール１００の回路グランドであり、高周波モジュール１００の複数の回路部品は、グランド層と電気的に接続されている回路部品を含む。
　高周波モジュール１００は、樹脂層１０５を更に備えている。樹脂層１０５は、実装基板１０の第１主面１０１に実装されている複数の回路部品の各々を覆っている。より詳細には、樹脂層１０５は、複数の回路部品の各々の外周面、及び複数の回路部品の各々における実装基板１０側とは反対側の主面を覆っている。また、樹脂層１０５は、実装基板１０の第１主面１０１に配置されている後述の第１金属層１０６を覆っている。また、樹脂層１０５は、実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間に配置されている後述の金属部材１０８の外周面１８３を覆っている。樹脂層１０５は、樹脂（例えば、エポキシ樹脂）を含む。樹脂層１０５は、樹脂の他にフィラーを含んでいてもよい。
　また、高周波モジュール１００は、第１金属層１０６を更に備えている。「金属層」は、厚さ方向の寸法が、厚さ方向と直交する２つの方向の寸法よりも小さい部材をいう。実施形態１に係る高周波モジュール１００では、第１金属層１０６は、実装基板１０の第１主面１０１に沿って延びており、後述の第１端部１６１にて第２金属層１０７に接している。第１金属層１０６は、グランド層である。第１金属層１０６は、実装基板１０の第１主面１０１に配置されている。「第１金属層１０６が実装基板１０の第１主面１０１に配置されている」とは、第１金属層１０６が実装基板１０の第１主面１０１に機械的に接続されていることと、第１金属層１０６が実装基板１０（の適宜の導体パターン部１１２）と電気的に接続されていることと、を含む。実施形態１に係る高周波モジュール１００では、第１金属層１０６は、実装基板１０の第１主面１０１のうち、後述の第１領域４０１（図１参照）の全体にわたって配置されている。第１金属層１０６の材料は、例えば、銅である。第１金属層１０６は、図２に示すように、第１端部１６１と、第２端部１６２と、中間部１６３と、を有している。第１金属層１０６は、第１端部１６１において後述の第２金属層１０７の第２部分１７２の内周面１７２１に接している。また、第１金属層１０６は、第２端部１６２において後述の金属部材１０８の第２端部１８２に接している。中間部１６３は、第１電子部品２０１に接続されている２つのバンプであって、実装基板１０の長手方向Ｄ２において隣り合っている２つのバンプ間に配置されている。「第１金属層１０６が第２金属層１０７（又は金属部材１０８）に接している」とは、第１金属層１０６が第２金属層１０７（又は金属部材１０８）に直接又は間接的に接続されており、かつ、第１金属層１０６が第２金属層１０７（又は金属部材１０８）に電気的に接続されていることをいう。
　また、高周波モジュール１００は、第２金属層１０７を更に備えている。第２金属層１０７は、導電性を有している。第２金属層１０７は、高周波モジュール１００の内外の電磁シールドを目的として設けられている。第２金属層１０７は、複数の金属層を積層した多層構造を有しているが、多層構造であることに限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。第２金属層１０７は、第１部分１７１と、第２部分１７２と、第３部分１７３と、を有している。第１部分１７１は、樹脂層１０５における実装基板１０側とは反対側の主面１５１を覆っている部分である。第２部分１７２は、樹脂層１０５の外周面１５３を覆っている部分である。第３部分１７３は、実装基板１０の外周面１０３を覆っている部分である。また、第１部分１７１は、後述の金属部材１０８の第１端部１８１の端面を覆っている。第２金属層１０７は、実装基板１０の有するグランド層の外周面の少なくとも一部と接触している。これにより、第２金属層１０７の電位をグランド層の電位と同じにすることができる。
　また、高周波モジュール１００は、金属部材１０８を更に備えている。「金属部材」は、厚さ方向の寸法が、厚さ方向に直交する２つの方向の寸法よりも小さい部材、大きい部材及び同じ部材を含む。実施形態１に係る高周波モジュール１００では、金属部材１０８は、実装基板１０の厚さ方向Ｄ１に沿って延びており、厚さ方向の寸法が、厚さ方向に直交する２つの方向の寸法よりも大きい部材である。金属部材１０８は、図２に示すように、実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間に配置されている。「金属部材１０８が第１電子部品２０１と第２電子部品２０２との間に配置されている」とは、第１電子部品２０１内の任意の点と第２電子部品２０２内の任意の点とを結ぶ複数の線分のうちの少なくとも１つが金属部材１０８を通ることを意味する。金属部材１０８の材料は、例えば、銅である。金属部材１０８は、実装基板１０の厚さ方向Ｄ１の両端部である第１端部１８１及び第２端部１８２を有している。金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接している。また、金属部材１０８は、第２端部１８２において第１金属層１０６の第２端部１６２に接している。すなわち、金属部材１０８は、第１金属層１０６及び第２金属層１０７に接している。金属部材１０８は、図１に示すように、実装基板１０の幅方向Ｄ３（図１の上下方向）の全体にわたって設けられている。このように、実施形態１に係る高周波モジュール１００では、第１電子部品２０１が配置されている領域（後述の第１領域４０１）と、第２電子部品２０２が配置されている領域（後述の第２領域４０２）とが、金属部材１０８によって隔てられている。「金属部材１０８が第１金属層１０６（又は第２金属層１０７）に接している」とは、金属部材１０８が第１金属層１０６（又は第２金属層１０７）に直接又は間接的に接続されており、かつ、金属部材１０８が第１金属層１０６（又は第２金属層１０７）に電気的に接続されていることをいう。
　ここで、第１電子部品２０１及び第２電子部品２０２の各々は、上述したように、実装基板１０の第１主面１０１に実装されている。また、第１金属層１０６は、上述したように、実装基板１０の第１主面１０１に配置されている。そして、第１電子部品２０１及び第２電子部品２０２の各々は、図２に示すように、実装基板１０の厚さ方向Ｄ１において、第１金属層１０６に対して実装基板１０側とは反対側に位置している。
　実施形態１に係る高周波モジュール１００では、図３に示すように、送信フィルタ５１を構成する第１電子部品２０１は、第１基板５１０と、第１回路部５１４と、複数の第１パッド電極５１６と、を有している。第１基板５１０は、例えば、圧電基板である。第１基板５１０は、第１基板５１０の厚さ方向において互いに対向する第３主面５１１及び第４主面５１２を有している。第１回路部５１４は、複数のＩＤＴ電極５１５を含む。複数の第１パッド電極５１６は、第１基板５１０の第３主面５１１側に形成され、第１回路部５１４に接続されている。高周波モジュール１００は、複数の第１パッド電極５１６と実装基板１０とに接合されている複数の第１バンプ１１０を更に備えている。実施形態１に係る高周波モジュール１００では、送信フィルタ５１を構成する第１電子部品２０１は、第１基板５１０の第３主面５１１が実装基板１０の第１主面１０１側となるように実装基板１０の第１主面１０１に実装されている。
　（１．３）高周波モジュールのレイアウト
　次に、実施形態１に係る高周波モジュール１００のレイアウトについて、図１及び図２を参照して説明する。
　実施形態１に係る高周波モジュール１００では、図１に示すように、実装基板１０の第１主面１０１は、第１領域４０１と、第２領域４０２と、第３領域４０３と、第４領域４０４と、を有している。第１領域４０１は、実装基板１０の第１主面１０１の略中央に位置している。第２領域４０２は、実装基板１０の長手方向Ｄ２（図１の左右方向）において、第１領域４０１の一方側（図１の左側）に位置している。第３領域４０３及び第４領域４０４は、実装基板１０の長手方向Ｄ２において、第１領域４０１の他方側（図１の右側）に位置している。また、第３領域４０３と第４領域４０４とは、実装基板１０の幅方向Ｄ３（図１の上下方向）に沿って並んでいる。
　実装基板１０の第１主面１０１のうち第１領域４０１には、２つの第１フィルタ４Ａ，４Ｂと、第２フィルタ５と、２つの第１整合回路１５と、第２整合回路１６とが実装されている。実装基板１０の第１主面１０１のうち第２領域４０２には、第１パワーアンプ１と、第２パワーアンプ２と、第１出力整合回路１３と、第２出力整合回路１４と、第１スイッチ３と、第６スイッチ２５と、整合回路２７，２８とが実装されている。実装基板１０の第１主面１０１のうち第３領域４０３には、第３スイッチ７と、整合回路２６とが実装されている。実装基板１０の第１主面１０１のうち第４領域４０４には、ローノイズアンプ９と、入力整合回路１９とが実装されている。なお、図１では、上述したように、第２スイッチ６、第４スイッチ２３、第５スイッチ２４、コントローラ２０、第１ローパスフィルタ１７及び第２ローパスフィルタ１８の図示を省略している。
　第１領域４０１では、２つの第１フィルタ４の送信フィルタ４１及び受信フィルタ４２と、第２フィルタ５の送信フィルタ５１及び受信フィルタ５２とが、実装基板１０の幅方向（短手方向）Ｄ３に沿って並んでいる。より詳細には、実装基板１０の幅方向Ｄ３において、２つの送信フィルタ４１及び送信フィルタ５１が一方側（図１の上側）、２つの受信フィルタ４２及び受信フィルタ５２が他方側（図１の下側）となるように、送信と受信とで分けて配置されている。また、第１領域４０１では、２つの第１フィルタ４及び第２フィルタ５と、２つの第１整合回路１５及び第２整合回路１６とが、実装基板１０の長手方向Ｄ２に沿って並んでいる。
　第２領域４０２では、第１パワーアンプ１と第２パワーアンプ２とが実装基板１０の幅方向Ｄ３（図１の上下方向）に沿って並んでいる。また、第２領域４０２では、第１スイッチ３と第６スイッチ２５とが実装基板１０の幅方向Ｄ３に沿って並んでいる。すなわち、実施形態１に係る高周波モジュール１００では、第１パワーアンプ１及び第２パワーアンプ２と、第１スイッチ３及び第６スイッチ２５とが、実装基板１０の長手方向Ｄ２（図１の左右方向）に沿って並んでいる。また、第２領域４０２では、実装基板１０の長手方向Ｄ２において、第１出力整合回路１３が第１パワーアンプ１と第１スイッチ３との間に配置されており、第２出力整合回路１４が第２パワーアンプ２と第６スイッチ２５との間に配置されている。また、第２領域４０２では、実装基板１０の長手方向Ｄ２において、整合回路２７が第１スイッチ３に対して第１出力整合回路１３側とは反対側に配置されており、整合回路２８が第６スイッチ２５に対して第２出力整合回路１４側とは反対側に配置されている。
　第３領域４０３では、第３スイッチ７と整合回路２６とが実装基板１０の長手方向Ｄ２に沿って並んでいる。第４領域４０４では、ローノイズアンプ９と入力整合回路１９とが実装基板１０の幅方向Ｄ３に沿って並んでいる。
　実施形態１に係る高周波モジュール１００では、図１に示すように、第１領域４０１と第２領域４０２との間に金属部材１０８が設けられている。金属部材１０８は、上述したように、第１電子部品２０１が配置されている第１領域４０１と、第２電子部品２０２が配置されている第２領域４０２とを隔てている。また、実施形態１に係る高周波モジュール１００では、図１に示すように、第１領域４０１と第３領域４０３との間にも金属部材１０８が設けられている。また、実施形態１に係る高周波モジュール１００では、図１に示すように、第１領域４０１と第４領域４０４との間にも金属部材１０８が設けられている。すなわち、実施形態１に係る高周波モジュール１００では、第１領域４０１、第２領域４０２、第３領域４０３及び第４領域４０４のすべてが、金属部材１０８によって隔てられている。なお、図１では、金属部材１０８を区別しやすいように、金属部材１０８に対してドットハッチングを施している。
　実施形態１に係る高周波モジュール１００では、図２に示すように、第１電子部品２０１が第１領域４０１に配置されている。第１電子部品２０１は、例えば、第２フィルタ５の送信フィルタ５１である。また、高周波モジュール１００では、図２に示すように、第２電子部品２０２が第２領域４０２に配置されている。第２電子部品２０２は、例えば、第２パワーアンプ２である。また、高周波モジュール１００では、上述したように、実装基板１０の第１主面１０１のうちの第１領域４０１の全体にわたって第１金属層１０６が配置されている。すなわち、実施形態１に係る高周波モジュール１００では、第１金属層１０６は、実装基板１０の厚さ方向Ｄ１からの平面視で第１電子部品２０１と重なっている。より詳細には、実装基板１０の厚さ方向Ｄ１からの平面視で、第１金属層１０６の一部と第１電子部品２０１の一部とが重なっている。なお、実装基板１０の厚さ方向Ｄ１からの平面視で、第１金属層１０６の全部と第１電子部品２０１の全部とが重なっていてもよいし、第１金属層１０６の全部と第１電子部品２０１の一部とが重なっていてもよいし、第１金属層１０６の一部と第１電子部品２０１の全部とが重なっていてもよい。要するに、「実装基板１０の厚さ方向Ｄ１からの平面視で、第１金属層１０６と第１電子部品２０１とが重なっている」とは、第１金属層１０６の少なくとも一部と第１電子部品２０１の少なくとも一部とが重なっていることをいう。実施形態１に係る高周波モジュール１００では、第１電子部品２０１は、第１金属層１０６と第２金属層１０７と金属部材１０８とで囲まれた空間ＳＰ１内に配置されている。
　実施形態１に係る高周波モジュール１００では、実装基板１０は、図２に示すように、複数の導体パターン部１１２を有している。複数の導体パターン部１１２の各々は、ビア導体１１１を介して第１電子部品２０１に接続されている。複数の導体パターン部１１２のうち一方（図２の左側）の導体パターン部１１２は、実装基板１０の厚さ方向Ｄ１において、上述の第１金属層１０６に隣接している。「導体パターン部１１２が第１金属層１０６に隣接している」とは、導体パターン部１１２と第１金属層１０６との間に他の導電体が存在していないことをいう。このように、第１金属層１０６と導体パターン部１１２とが隣接している場合、第１金属層１０６と導体パターン部１１２との間に寄生容量が生じる可能性がある。そこで、実施形態１に係る高周波モジュール１００では、実装基板１０の厚さ方向Ｄ１において第１金属層１０６と導体パターン部１１２とが重ならないように、第１金属層１０６をパターン化している。これにより、第１金属層１０６と導体パターン部１１２との間の浮遊容量を生じにくくすることが可能となる。
　（２）効果
　（２．１）高周波モジュール
　実施形態１に係る高周波モジュール１００は、実装基板１０と、第１電子部品２０１及び第２電子部品２０２と、金属部材１０８と、第１金属層１０６と、樹脂層１０５と、第２金属層１０７と、を備える。実装基板１０は、互いに対向する第１主面１０１及び第２主面１０２を有する。第１電子部品２０１及び第２電子部品２０２は、実装基板１０の第１主面１０１に実装されている。金属部材１０８は、実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間に配置されている。第１金属層１０６は、実装基板１０の第１主面１０１に配置されている。樹脂層１０５は、実装基板１０の第１主面１０１に配置されている。第２金属層１０７は、樹脂層１０５の少なくとも一部を覆っている。樹脂層１０５は、第１電子部品２０１の少なくとも一部を覆い、第２電子部品２０２の少なくとも一部を覆い、金属部材１０８の外周面１８３を覆い、かつ第１金属層１０６を覆っている。第１金属層１０６は、グランド電位であって、第２金属層１０７に接している。金属部材１０８は、第１金属層１０６及び第２金属層１０７に接している。
　実施形態１に係る高周波モジュール１００では、上述したように、実装基板１０の第１主面１０１に配置されている第１金属層１０６が第２金属層１０７に接している。また、実施形態１に係る高周波モジュール１００では、上述したように、第１電子部品２０１と第２電子部品２０２との間に配置されている金属部材１０８が第１金属層１０６及び第２金属層１０７に接している。すなわち、実施形態１に係る高周波モジュール１００では、金属部材１０８と第１金属層１０６と第２金属層１０７とが互いに接している。これにより、金属部材が第２金属層のみに接している場合に比べて、金属部材１０８によるノイズ抑制の効果を高めることが可能となり、第１電子部品２０１と第２電子部品２０２との間のアイソレーションを向上させることが可能となる。その結果、第１電子部品２０１及び第２電子部品２０２の各々の特性劣化を抑制することが可能となる。
　また、例えば、実装基板１０内に複数の内層インダクタが配置されている場合には、金属部材１０８の直下にビア導体を配置することにより、複数の内層インダクタ間のアイソレーションを向上させることが可能となる。
　また、実施形態１に係る高周波モジュール１００では、図２に示すように、第１金属層１０６の中間部１６３が、第１電子部品２０１に接続されている２つのバンプ２１０，２１０間に配置されている。このように、２つのバンプ２１０，２１０間に中間部１６３を配置することによって、２つのバンプ２１０，２１０に接続される第１電子部品２０１の２つの端子間のアイソレーションを向上させることが可能となる。
　（２．２）通信装置
　実施形態１に係る通信装置３００は、上述の高周波モジュール１００と、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波モジュール１００に接続されている。
　実施形態１に係る通信装置３００は、高周波モジュール１００を備えるので、第１電子部品２０１と第２電子部品２０２との間のアイソレーションを向上させることが可能となる。
　信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１００が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。
　（３）変形例
　（３．１）変形例１
　実施形態１の変形例１に係る高周波モジュール１００ａについて、図５を参照して説明する。変形例１に係る高周波モジュール１００ａに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ａの回路構成については、図４を参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。
　変形例１に係る高周波モジュール１００ａでは、第２整合回路１６を構成するインダクタ３１０が実装基板１０に内蔵されている点で、実施形態１に係る高周波モジュール１００と相違する。
　変形例１に係る高周波モジュール１００ａでは、第２整合回路１６を構成するインダクタ３１０が実装基板１０に内蔵されている。第２整合回路１６は、上述したように、第２フィルタ５（図４参照）の送信フィルタ５１の出力端子と受信フィルタ５２の入力端子との接続点に接続されている。図５の例では、インダクタ３１０は、ビア導体１１１及び導体パターン部１１２を介して第１電子部品２０１に接続されている。第１電子部品２０１は、上述したように、第２フィルタ５（図４参照）の送信フィルタ５１である。インダクタ３１０は、例えば、内層インダクタであるが、チップインダクタであってもよい。
　変形例１に係る高周波モジュール１００ａのように、インダクタ３１０が実装基板１０に内蔵されている場合、インダクタ３１０と、実装基板１０の第１主面１０１に配置されている第１金属層１０６との距離によっては、インダクタ３１０と第１金属層１０６との間に寄生容量が生じる可能性がある。そこで、変形例１に係る高周波モジュール１００ａでは、実装基板１０の厚さ方向Ｄ１において第１金属層１０６とインダクタ３１０とが重ならないように、第１金属層１０６をパターン化している。これにより、第１金属層１０６とインダクタ３１０との間の浮遊容量を生じにくくすることが可能となる。また、変形例１に係る高周波モジュール１００ａでは、第１金属層１０６は、図５に示すように、実装基板１０の厚さ方向Ｄ１において、第１電子部品２０１とインダクタ３１０との間に位置している。これにより、第１電子部品２０１とインダクタ３１０との間のアイソレーションを向上させることが可能となる。
　（３．２）変形例２
　実施形態１の変形例２に係る高周波モジュール１００ｂについて、図６を参照して説明する。変形例２に係る高周波モジュール１００ｂに関し、変形例１に係る高周波モジュール１００ａと同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｂの回路構成については、図４を参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。
　変形例２に係る高周波モジュール１００ｂでは、第２整合回路１６を構成するインダクタ３１０が、実装基板１０の厚さ方向Ｄ１からの平面視で第１電子部品２０１と重なっている点で、変形例１に係る高周波モジュール１００ａと相違する。
　変形例２に係る高周波モジュール１００ｂでは、第２整合回路１６を構成するインダクタ３１０が、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１と重なっている。より詳細には、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１の一部とインダクタ３１０の一部とが重なっている。なお、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１の一部とインダクタ３１０の全部とが重なっていてもよいし、第１電子部品２０１の全部とインダクタ３１０の一部とが重なっていてもよいし、第１電子部品２０１の全部とインダクタ３１０の全部とが重なっていてもよい。要するに、「実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１とインダクタ３１０とが重なっている」とは、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１の少なくとも一部とインダクタ３１０の少なくとも一部とが重なっていることをいう。
　変形例２に係る高周波モジュール１００ｂにおいても、第１金属層１０６とインダクタ３１０との間に寄生容量が生じないように、実装基板１０の厚さ方向Ｄ１において第１金属層１０６とインダクタ３１０とが重ならないように、第１金属層１０６をパターン化することが好ましい。
　変形例２に係る高周波モジュール１００ｂでは、上述したように、実装基板１０の厚さ方向Ｄ１において、第１電子部品２０１とインダクタ３１０とが重なっている。これにより、第１電子部品２０１とインダクタ３１０との間の配線長を短くすることが可能となり、その結果、配線長による特性劣化を抑制することが可能となる。
　（３．３）変形例３
　実施形態１の変形例３に係る高周波モジュール１００ｃについて、図７を参照して説明する。変形例３に係る高周波モジュール１００ｃに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｃの回路構成については、図４を参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。
　変形例３に係る高周波モジュール１００ｃでは、第２整合回路１６を構成するインダクタ３１０が実装基板１０の第１主面１０１に実装されている点で、変形例１に係る高周波モジュール１００ａと相違する。
　変形例３に係る高周波モジュール１００ｃでは、第２整合回路１６を構成するインダクタ３１０が実装基板１０の第１主面１０１に実装されている。より詳細には、インダクタ３１０は、実装基板１０の第１主面１０１のうち第１領域４０１に実装されている。したがって、変形例３に係る高周波モジュール１００ｃでは、図７に示すように、実装基板１０の第１主面１０１のうちインダクタ３１０が実装されている部分には、第１金属層１０６が設けられていない。インダクタ３１０は、例えば、チップインダクタである。インダクタ３１０は、導体パターン部１１２を介して第１電子部品２０１に接続されている。
　また、変形例３に係る高周波モジュール１００ｃでは、実装基板１０は、図７に示すように、グランド層１１３を有している。グランド層１１３は、インダクタ３１０との間、及びインダクタ３１０と第１電子部品２０１とを接続する導体パターン部１１２との間に寄生容量が生じにくいように、実装基板１０の厚さ方向Ｄ１における実装基板１０の中間部、又は中間部よりも第２主面１０２側に設けることが好ましい。
　（実施形態２）
　実施形態２に係る高周波モジュール１００ｄについて、図８を参照して説明する。実施形態２に係る高周波モジュール１００ｄに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｄの回路構成については、図４を参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。
　実施形態２に係る高周波モジュール１００ｄでは、第３電子部品２０３及び第４電子部品２０４が実装基板１０の第２主面１０２に実装されている点で、実施形態１に係る高周波モジュール１００と相違する。すなわち、実施形態２に係る高周波モジュール１００ｄは、両面実装構造の高周波モジュールである。
　実施形態２に係る高周波モジュール１００ｄでは、図８に示すように、第１電子部品２０１及び第２電子部品２０２が実装基板１０の第１主面１０１に実装されている。第１電子部品２０１は、例えば、第２フィルタ５（図４参照）の送信フィルタ５１である。第２電子部品２０２は、例えば、第２パワーアンプ２である。また、実施形態２に係る高周波モジュール１００ｄでは、図８に示すように、第３電子部品２０３及び第４電子部品２０４が実装基板１０の第２主面１０２に実装されている。第３電子部品２０３は、例えば、第１フィルタ４Ａ（図４参照）の受信フィルタ４２である。第４電子部品２０４は、例えば、第１フィルタ４Ａの送信フィルタ４１である。
　実施形態２に係る高周波モジュール１００ｄは、樹脂層１０５（以下、「第１樹脂層１０５」ともいう）、第１金属層１０６、第２金属層１０７及び金属部材１０８に加えて、第２樹脂層１０９を備えている。
　第２樹脂層１０９は、実装基板１０の第２主面１０２に実装されている第３電子部品２０３及び第４電子部品２０４と、複数の外部接続端子８の各々の外周面と、を覆っている。第２樹脂層１０９は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１０９は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１０９の材料は、第１樹脂層１０５の材料と同じ材料であってもよいし、異なる材料であってもよい。
　第２金属層１０７は、第１部分１７１と、第２部分１７２と、第３部分１７３と、第４部分１７４と、第５部分１７５と、を有している。第１部分１７１は、第１樹脂層１０５における実装基板１０側とは反対側の主面１５１を覆っている部分である。第２部分１７２は、第１樹脂層１０５の外周面１５３を覆っている部分である。第３部分１７３は、実装基板１０の外周面１０３を覆っている部分である。第４部分１７４は、第２樹脂層１０９における実装基板１０側とは反対側の主面１９１を覆っている部分である。第５部分１７５は、第２樹脂層１０９の外周面１９３を覆っている部分である。また、第１部分１７１及び第４部分１７４の各々は、複数の金属部材１０８のうち対応する金属部材１０８の第１端部１８１の端面を覆っている。
　第１金属層１０６は、実装基板１０の第１主面１０１のうち第１電子部品２０１が実装されている第１領域４０１の全体にわたって配置されている。第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接している。また、金属部材１０８は、実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間に配置されている。金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接しており、第２端部１８２において第１金属層１０６の第２端部１６２に接している。
　また、実施形態２に係る高周波モジュール１００ｄでは、第１金属層１０６は、実装基板１０の第２主面１０２のうち第３電子部品２０３が実装されている領域の全体にわたって配置されている。第１金属層１０６は、第２金属層１０７の第５部分１７５の内周面１７５１に接している。さらに、実施形態２に係る高周波モジュール１００ｄでは、金属部材１０８は、実装基板１０の第２主面１０２において第３電子部品２０３と第４電子部品２０４との間に配置されている。金属部材１０８は、第１端部１８１において第２金属層１０７に接しており、第２端部１８２において第１金属層１０６の第２端部１６２に接している。また、実施形態２に係る高周波モジュール１００ｄでは、第１金属層１０６は、グランド端子８７にも接続されている。
　実施形態２に係る高周波モジュール１００ｄは、図８に示すように、実装基板１０の第２主面１０２側に設けられている複数のバンプ２２０によって、上述の回路基板に実装される。
　実施形態２に係る高周波モジュール１００ｄでは、第１電子部品２０１と第２電子部品２０２との間、及び、第３電子部品２０３と第４電子部品２０４との間に金属部材１０８が配置されている。そして、各金属部材１０８は、第１端部１８１において第２金属層１０７に接しており、第２端部１８２において第１金属層１０６に接している。これにより、各金属部材が第２金属層のみに接している場合に比べて、第１電子部品２０１と第２電子部品２０２との間、及び第３電子部品２０３と第４電子部品２０４との間のアイソレーションを向上させることが可能となる。
　（実施形態３）
　実施形態３に係る高周波モジュール１００ｅについて、図９を参照して説明する。実施形態３に係る高周波モジュール１００ｅに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｅの回路構成については、図４を参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。
　実施形態３に係る高周波モジュール１００ｅでは、２つの第１電子部品２０１が第１領域４０１に実装されている点で、実施形態１に係る高周波モジュール１００と相違する。
　実施形態３に係る高周波モジュール１００ｅでは、図９に示すように、２つの第１電子部品２０１が実装基板１０の第１主面１０１のうちの第１領域４０１に実装されている。２つの第１電子部品２０１の各々は、例えば、２つの第１フィルタ４（図４参照）の各々の受信フィルタ４２である。また、実施形態３に係る高周波モジュール１００ｅでは、図９に示すように、１つの第２電子部品２０２が実装基板１０の第１主面１０１のうちの第２領域４０２に実装されている。第２電子部品２０２は、例えば、第１パワーアンプ１である。
　また、実施形態３に係る高周波モジュール１００ｅでは、実装基板１０の第１主面１０１のうち２つの第１電子部品２０１が実装されている第１領域４０１の全体にわたって第１金属層１０６が配置されている。第１金属層１０６は、第１端部１６１と、第２端部１６２と、第１中間部１６３１と、第２中間部１６３２と、第３中間部１６３３と、を有している。第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接している。また、第１金属層１０６は、第２端部１６２において金属部材１０８の第２端部１８２に接している。
　第１中間部１６３１は、一方（図９の左側）の第１電子部品２０１に接続されている２つのバンプ２１０，２１０間に位置している。また、第３中間部１６３３は、他方（図９の右側）の第１電子部品２０１に接続されている２つのバンプ２１０，２１０間に位置している。第１中間部１６３１又は第３中間部１６３３によって、２つのバンプ２１０，２１０がそれぞれ接続されている第１電子部品２０１の２つの端子間のアイソレーションを向上させることが可能となる。また、第２中間部１６３２は、実装基板１０の長手方向Ｄ２に沿って並んでいる２つの第１電子部品２０１間に位置している。これにより、２つの第１電子部品間に第２中間部がない場合に比べて、２つの第１電子部品２０１間のアイソレーションを向上させることが可能となる。
　また、実施形態３に係る高周波モジュール１００ｅでは、実装基板１０の第１主面１０１において、２つの第１電子部品２０１と第２電子部品２０２との間に金属部材１０８が配置されている。金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接し、第２端部１８２において第１金属層１０６の第２端部１６２に接している。すなわち、実施形態３に係る高周波モジュール１００ｅでは、２つの第１電子部品２０１は、第１金属層１０６と第２金属層１０７と金属部材１０８とで囲まれた空間ＳＰ１内に配置されている。
　実施形態３に係る高周波モジュール１００ｅでは、上述したように、第１電子部品２０１と第２電子部品２０２とが金属部材１０８によって隔てられている。金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接しており、第２端部１８２において第１金属層１０６に接している。また、第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接している。これにより、金属部材が第２金属層のみに接している場合に比べて、第１電子部品２０１と第２電子部品２０２との間のアイソレーションを向上させることが可能となる。
　（実施形態４）
　実施形態４に係る高周波モジュール１００ｆについて、図１０を参照して説明する。実施形態４に係る高周波モジュール１００ｆに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。
　実施形態４に係る高周波モジュール１００ｆでは、第３スイッチ７を含むＩＣチップ２９が実装基板１０の第２主面１０２に実装されている点で、実施形態１に係る高周波モジュール１００と相違する。また、実施形態４に係る高周波モジュール１００ｆでは、第１電子部品２０１及び第２電子部品２０２の各々がマルチプレクサ３３を構成するフィルタである点で、実施形態１に係る高周波モジュール１００と相違する。
　（１）高周波モジュールの構成
　以下、実施形態４に係る高周波モジュール１００ｆの構成について、図１０を参照して説明する。
　実施形態４に係る高周波モジュール１００ｆでは、第１電子部品２０１は、実装基板１０の第１主面１０１のうちの第１領域４０１に実装されている。また、実施形態４に係る高周波モジュール１００ｆでは、第２電子部品２０２は、実装基板１０の第１主面１０１のうちの第２領域４０２に実装されている。第１電子部品２０１及び第２電子部品２０２の各々は、マルチプレクサ３３を構成するフィルタである。実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間には、金属部材１０８が配置されている。また、実装基板１０の第１主面１０１のうち第１電子部品２０１が実装されている第１領域４０１の全体にわたって第１金属層１０６が配置されている。第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接しており、第２端部１６２において金属部材１０８の第２端部１８２に接している。また、金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接している。実施形態４に係る高周波モジュール１００ｆでは、第１電子部品２０１は、第１金属層１０６と第２金属層１０７と金属部材１０８とで囲まれた空間ＳＰ１内に配置されている。
　また、実施形態４に係る高周波モジュール１００ｆでは、第３スイッチ７を含むＩＣチップ２９が実装基板１０の第２主面１０２に実装されている。第１電子部品２０１及び第２電子部品２０２の各々は、実装基板１０の厚さ方向Ｄ１からの平面視でＩＣチップ２９と重なっている。より詳細には、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１及び第２電子部品２０２の各々の一部とＩＣチップ２９の一部とが重なっている。なお、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１の一部及び第２電子部品２０２の全部とＩＣチップ２９の一部とが重なっていてもよいし、第１電子部品２０１の全部及び第２電子部品２０２の一部とＩＣチップ２９の一部とが重なっていてもよいし、第１電子部品２０１及び第２電子部品２０２の各々の全部とＩＣチップ２９の一部とが重なっていてもよい。要するに、「実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１及び第２電子部品２０２の各々とＩＣチップ２９とが重なっている」とは、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１及び第２電子部品２０２の各々の少なくとも一部とＩＣチップ２９の一部とが重なっていることをいう。
　実施形態４に係る高周波モジュール１００ｆでは、上述したように、第１電子部品２０１と第２電子部品２０２とが金属部材１０８によって隔てられている。金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接しており、第２端部１８２において第１金属層１０６に接している。また、第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接している。これにより、金属部材が第２金属層のみに接している場合に比べて、第１電子部品２０１と第２電子部品２０２との間のアイソレーションを向上させることが可能となる。
　また、実施形態４に係る高周波モジュール１００ｆでは、上述したように、実装基板１０の厚さ方向Ｄ１からの平面視で、第１電子部品２０１及び第２電子部品２０２の各々と、第３スイッチ７を含むＩＣチップ２９とが重なっている。これにより、第１電子部品２０１とＩＣチップ２９との間の配線長、及び第２電子部品２０２とＩＣチップ２９との間の配線長を短くすることが可能となる。
　（２）変形例１
　次に、実施形態４の変形例１に係る高周波モジュール１００ｇについて、図１１を参照して説明する。変形例１に係る高周波モジュール１００ｇに関し、実施形態４に係る高周波モジュール１００ｆと同様の構成要素については、同一の符号を付して説明を省略する。
　変形例１に係る高周波モジュール１００ｇは、複数の外部接続端子８がボールバンプである点で、実施形態４に係る高周波モジュール１００ｆと相違する。また、変形例１に係る高周波モジュール１００ｇは、実施形態４に係る高周波モジュール１００ｆの第２樹脂層１０９を備えていない点で、実施形態４に係る高周波モジュール１００ｆと相違する。変形例１に係る高周波モジュール１００ｇは、実装基板１０の第２主面１０２に実装されているＩＣチップ２９と実装基板１０の第２主面１０２との間の隙間に設けられたアンダーフィル部を備えていてもよい。
　複数の外部接続端子８の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。
　複数の外部接続端子８は、ボールバンプにより構成された外部接続端子８と、円柱状に形成された外部接続端子８と、が混在してもよい。
　（実施形態５）
　実施形態５に係る高周波モジュール１００ｈについて、図１２を参照して説明する。実施形態５に係る高周波モジュール１００ｈに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。
　実施形態５に係る高周波モジュール１００ｈでは、第１電子部品２０１が受信フィルタ４３であり、第２電子部品２０２がフィルタ４４である点で、実施形態１に係る高周波モジュール１００と相違する。また、実施形態５に係る高周波モジュール１００ｈでは、第２電子部品２０２の主面２２１が第２金属層１０７の第１部分１７１の内面１７１１に接している点で、実施形態１に係る高周波モジュール１００と相違する。
　実施形態５に係る高周波モジュール１００ｈでは、第１電子部品２０１は、実装基板１０の第１主面１０１のうちの第１領域４０１に実装されている。第１電子部品２０１は、例えば、受信フィルタ４３である。また、実施形態５に係る高周波モジュール１００ｈでは、第２電子部品２０２は、実装基板１０の第１主面１０１のうちの第２領域４０２に実装されている。第２電子部品２０２は、例えば、少なくとも高周波信号の送信に用いられるフィルタ４４である。実施形態５に係る高周波モジュール１００ｈでは、フィルタ４４は、高周波信号の送信及び受信に用いられる。
　実施形態５に係る高周波モジュール１００ｈでは、実装基板１０の第１主面１０１のうち第１電子部品２０１が実装されている第１領域４０１の全体にわたって第１金属層１０６が配置されている。また、実施形態５に係る高周波モジュール１００ｈでは、実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間に金属部材１０８が配置されている。第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接し、第２端部１６２において金属部材１０８の第２端部１８２に接している。また、金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接している。実施形態５に係る高周波モジュール１００ｈでは、第１電子部品２０１は、第１金属層１０６と第２金属層１０７と金属部材１０８とで囲まれた空間ＳＰ１内に配置されている。すなわち、実施形態５に係る高周波モジュール１００ｈでは、第１電子部品２０１により構成される受信フィルタ４３が空間ＳＰ１内に配置されている。
　また、実施形態５に係る高周波モジュール１００ｈでは、図１２に示すように、第２電子部品２０２における実装基板１０側とは反対側の主面２２１が第２金属層１０７の第１部分１７１の内面１７１１に接している。これにより、第２電子部品２０２で発生する熱を、第２金属層１０７を介して外部（例えば、上述の回路基板）に放熱することが可能となる。
　実施形態５に係る高周波モジュール１００ｈでは、上述したように、第１電子部品２０１と第２電子部品２０２とが金属部材１０８によって隔てられている。金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接しており、第２端部１８２において第１金属層１０６に接している。また、第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接している。これにより、金属部材が第２金属層のみに接している場合に比べて、第１電子部品２０１と第２電子部品２０２との間のアイソレーションを向上させることが可能となる。
　実施形態５に係る高周波モジュール１００ｈでは、受信フィルタ４３が空間ＳＰ１内に配置されているが、例えば、受信フィルタ４３に代えて、フィルタ４４が空間ＳＰ１内に配置されていてもよい。要するに、受信フィルタ４３又はフィルタ４４が空間ＳＰ１内に配置されていればよい。また、フィルタ４４は、少なくとも高周波信号の受信に用いられるフィルタであってもよい。
　（実施形態６）
　実施形態６に係る高周波モジュール１００ｊについて、図１３を参照して説明する。実施形態６に係る高周波モジュール１００ｊに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｊの回路構成については、図４を参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。
　実施形態６に係る高周波モジュール１００ｊでは、第３電子部品２０３が実装基板１０の第１主面１０１に実装されている点で、実施形態１に係る高周波モジュール１００と相違する。
　実施形態６に係る高周波モジュール１００ｊでは、第１電子部品２０１、第２電子部品２０２及び第３電子部品２０３が実装基板１０の第１主面１０１に実装されている。より詳細には、第１電子部品２０１は、実装基板１０の第１主面１０１のうちの第１領域４０１に実装されている。また、第２電子部品２０２は、実装基板１０の第１主面１０１のうちの第２領域４０２に実装されている。また、第３電子部品２０３は、実装基板１０の第１主面１０１のうちの第３領域４０３に実装されている。第１電子部品２０１は、例えば、第２フィルタ５（図４参照）の送信フィルタ５１である。第２電子部品２０２は、例えば、第２パワーアンプ２である。第３電子部品２０３は、例えば、第３スイッチ７である。
　実施形態６に係る高周波モジュール１００ｊでは、実装基板１０の第１主面１０１において第１電子部品２０１と第２電子部品２０２との間に第１金属部材１０８が配置されている。また、実施形態６に係る高周波モジュール１００ｊでは、実装基板１０の第１主面１０１において第２電子部品２０２と第３電子部品２０３との間に第２金属部材１２０が配置されている。すなわち、実施形態６に係る高周波モジュール１００ｊでは、第１金属部材１０８によって第１電子部品２０１と第２電子部品２０２とが隔てられており、第２金属部材１２０によって第２電子部品２０２と第３電子部品２０３とが隔てられている。
　また、実施形態６に係る高周波モジュール１００ｊでは、実装基板１０の第１主面１０１のうち第１電子部品２０１が実装されている第１領域４０１の全体にわたって第１金属層１０６が配置されている。第１金属層１０６は、第１端部１６１において第２金属層１０７の第２部分１７２の内周面１７２１に接しており、第２端部１６２において第１金属部材１０８の第２端部１８２に接している。また、第１金属部材１０８は、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接している。
　実施形態６に係る高周波モジュール１００ｊでは、第１電子部品２０１と第２電子部品２０２とを隔てている第１金属部材１０８が、第１端部１８１において第２金属層１０７の第１部分１７１の内面１７１１に接し、第２端部１８２において第１金属層１０６の第２端部１６２に接している。また、実施形態６に係る高周波モジュール１００ｊでは、第１金属層１０６の第１端部１６１が第２金属層１０７の第２部分１７２の内周面１７２１に接している。これにより、第１金属部材が第２金属層のみに接している場合に比べて、第１電子部品２０１と第２電子部品２０２との間のアイソレーションを向上させることが可能となる。
　また、実施形態６に係る高周波モジュール１００ｊでは、第２電子部品２０２と第３電子部品２０３とを隔てている第２金属部材１２０が、第１端部１２１において第２金属層１０７の第１部分１７１の内面１７１１に接している。これにより、第２金属部材が設けられていない場合に比べて、第２電子部品２０２と第３電子部品２０３との間のアイソレーションを向上させることが可能となる。
　なお、第３電子部品２０３が実装されている第３領域４０３において、第２金属部材１２０及び第２金属層１０７に接している第１金属層が設けられていてもよい。これにより、第２電子部品２０２と第３電子部品２０３との間のアイソレーションを更に向上させることが可能となる。
　（その他の変形例）
　上述の実施形態１～６等は、本発明の様々な実施形態の一つに過ぎない。上述の実施形態１～６等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。
　高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｊでは、第２金属層１０７は、樹脂層１０５の主面１５１の全部を覆っている場合だけに限らず、樹脂層１０５の主面１５１の少なくとも一部を覆っていてもよい。
　また、複数の送信フィルタ４１、５１及び複数の受信フィルタ４２、５２の各々は、表面弾性波フィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタであってもよい。ＢＡＷフィルタにおける共振子は、例えば、ＦＢＡＲ（Film Bulk Acoustic Resonator）又はＳＭＲ（Solidly Mounted Resonator）である。ＢＡＷフィルタは、基板を有している。基板は、例えば、シリコン基板である。
　また、複数の送信フィルタ４１、５１及び複数の受信フィルタ４２、５２の各々は、ラダー型フィルタに限らず、例えば、縦結合共振子型弾性表面波フィルタでもよい。
　また、上述の弾性波フィルタは、表面弾性波又はバルク弾性波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。
　高周波モジュール１００～１００ｊの回路構成は、上述の図４の例に限らない。また、高周波モジュール１００～１００ｊは、回路構成として、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。
　また、実施形態１に係る通信装置３００は、高周波モジュール１００の代わりに、高周波モジュール１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｊのいずれかを備えてもよい。
　実施形態１に係る高周波モジュール１００では、第１電子部品２０１が第２フィルタ５の送信フィルタ５１であるが、これに限らない。第１電子部品２０１は、例えば、第２フィルタ５の受信フィルタ５２であってもよいし、第１フィルタ４の送信フィルタ４１であってもよいし、第１フィルタ４の受信フィルタ４２であってもよい。また、実施形態１に係る高周波モジュール１００では、第２電子部品２０２が第２パワーアンプ２であるが、これに限らない。第２電子部品２０２は、例えば、第１パワーアンプ１であってもよい。
　実施形態１～６等では、第１金属層１０６、第２金属層１０７及び金属部材１０８の全てが別体であるが、例えば、第１金属層１０６、第２金属層１０７及び金属部材１０８の２つ以上が一体であってもよい。
　（態様）
　本明細書には、以下の態様が開示されている。
　第１の態様に係る高周波モジュール（１００；１００ａ～１００ｊ）は、実装基板（１０）と、第１電子部品（２０１）及び第２電子部品（２０２）と、金属部材（１０８）と、第１金属層（１０６）と、樹脂層（１０５）と、第２金属層（１０７）と、を備える。実装基板（１０）は、互いに対向する第１主面（１０１）及び第２主面（１０２）を有する。第１電子部品（２０１）及び第２電子部品（２０２）は、実装基板（１０）の第１主面（１０１）に実装されている。金属部材（１０８）は、実装基板（１０）の第１主面（１０１）において第１電子部品（２０１）と第２電子部品（２０２）との間に配置されている。第１金属層（１０６）は、実装基板（１０）の第１主面（１０１）に配置されている。樹脂層（１０５）は、実装基板（１０）の第１主面（１０１）に配置されている。第２金属層（１０７）は、樹脂層（１０５）の少なくとも一部を覆っている。樹脂層（１０５）は、第１電子部品（２０１）の少なくとも一部を覆い、第２電子部品（２０２）の少なくとも一部を覆い、金属部材（１０８）の外周面（１０８）を覆い、かつ第１金属層（１０６）を覆っている。第１金属層（１０６）は、グランド電位であって、第２金属層（１０７）に接している。金属部材（１０８）は、第１金属層（１０６）及び第２金属層（１０７）に接している。
　この態様によれば、第１電子部品（２０１）と第２電子部品（２０２）との間のアイソレーションを向上させることが可能となる。
　第２の態様に係る高周波モジュール（１００；１００ａ～１００ｊ）では、第１の態様において、第１金属層（１０６）は、実装基板（１０）の厚さ方向（Ｄ１）からの平面視で第１電子部品（２０１）と重なっている。
　この態様によれば、第１電子部品（２０１）と実装基板（１０）内の配線（導体パターン部１１２）との間のアイソレーションを向上させることが可能となる。
　第３の態様に係る高周波モジュール（１００ａ）は、第２の態様において、インダクタ（３１０）を更に備える。インダクタ（３１０）は、実装基板（１０）に内蔵されている。第１電子部品（２０１）は、フィルタ（５１）である。第１金属層（１０６）は、フィルタ（５１）とインダクタ（３１０）との間に位置している。
　この態様によれば、フィルタ（５１）とインダクタ（３１０）との間のアイソレーションを向上させることが可能となる。
　第４の態様に係る高周波モジュール（１００ａ）では、第３の態様において、実装基板（１０）は、実装基板（１０）の厚さ方向（Ｄ１）において第１金属層（１０６）に隣接している導体層（１１２）を含む。導体層（１１２）は、フィルタ（５１）に接続されている。第１金属層（１０６）は、実装基板（１０）の厚さ方向（Ｄ１）からの平面視で導体層（１１２）と重ならない。
　この態様によれば、第１金属層（１０６）と導体層（１１２）との間に生じる寄生容量を抑制することが可能となる。
　第５の態様に係る高周波モジュール（１００ａ）では、第３又は第４の態様において、フィルタ（５１）は、圧電基板（５１０）と、ＩＤＴ電極（５１５）と、を有する。圧電基板（５１０）は、互いに対向する第３主面（５１１）及び第４主面（５１２）を有する。ＩＤＴ電極（５１５）は、圧電基板（５１０）の第３主面（５１１）に実装されている。フィルタ（５１）は、圧電基板（５１０）の第３主面（５１１）が実装基板（１０）の第１主面（１０１）側となるように実装基板（１０）の第１主面（１０１）に実装されている。
　この態様によれば、ＩＤＴ電極（５１５）とインダクタ（３１０）との間のアイソレーションを向上させることが可能となる。
　第６の態様に係る高周波モジュール（１００ａ～１００ｃ）では、第３～第５の態様のいずれか１つにおいて、第１金属層（１０６）は、実装基板（１０）の厚さ方向（Ｄ１）からの平面視でインダクタ（３１０）と重ならない。
　この態様によれば、第１金属層（１０６）とインダクタ（３１０）との間に生じる寄生容量を抑制することが可能となる。
　第７の態様に係る高周波モジュール（１００ｈ）では、第１又は第２の態様において、第１電子部品（２０１）は、受信フィルタ（４３）である。第２電子部品（２０２）は、少なくとも高周波信号の送信に用いられるフィルタ（４４）である。
　この態様によれば、受信フィルタ（４３）とフィルタ（４４）との間のアイソレーションを向上させることが可能となる。
　第８の態様に係る高周波モジュール（１００ｈ）では、第７の態様において、受信フィルタ（４３）又はフィルタ（４４）は、金属部材（１０８）と第１金属層（１０６）と第２金属層（１０７）とで囲まれた空間（ＳＰ１）内に配置されている。
　この態様によれば、受信フィルタ（４３）が空間（ＳＰ１）内に配置されている場合には、フィルタ（４４）で発生した熱の影響を受けにくくなる。また、フィルタ（４４）が空間（ＳＰ１）内に配置されている場合には、フィルタ（４４）で発生した熱を外部に放射しにくくなる。
　第９の態様に係る高周波モジュール（１００ｈ）では、第８の態様において、受信フィルタ（４３）が空間（ＳＰ１）内に配置されている。
　第１０の態様に係る高周波モジュール（１００ｆ；１００ｇ）は、第１又は第２の態様において、アンテナ端子（８１，８２）と、スイッチ（７）と、を更に備える。スイッチ（７）は、アンテナ端子（８１，８２）に接続され、実装基板（１０）の第２主面（１０２）に実装されている。第１電子部品（２０１）及び第２電子部品（２０２）の各々は、マルチプレクサ（３３）を構成するフィルタである。第１電子部品（２０１）及び第２電子部品（２０２）の各々は、実装基板（１０）の厚さ方向（Ｄ１）からの平面視でスイッチ（７）と重なっている。
　この態様によれば、第１電子部品（２０１）及び第２電子部品（２０２）の各々とスイッチ（７）との間の配線長を短くすることが可能となる。
　第１１の態様に係る高周波モジュール（１００ｊ）は、第１～第１０の態様のいずれか１つにおいて、第３電子部品（２０３）と、第２金属部材（１２０）と、を更に備える。第３電子部品（２０３）は、実装基板（１０）の第１主面（１０１）に実装されている。第２金属部材（１２０）は、金属部材としての第１金属部材（１０８）とは異なり、実装基板（１０）の第１主面（１０１）において第１電子部品（２０１）又は第２電子部品（２０２）と第３電子部品（２０３）との間に配置されている。
　この態様によれば、第１電子部品（２０１）又は第２電子部品（２０２）と第３電子部品（２０３）との間のアイソレーションを向上させることが可能となる。
　第１２の態様に係る通信装置（３００）は、第１～第１１の態様のいずれか１つに係る高周波モジュール（１００；１００ａ～１００ｈ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１００；１００ａ～１００ｊ）に接続されている。
　この態様によれば、第１電子部品（２０１）と第２電子部品（２０２）との間のアイソレーションを向上させることが可能となる。
１　第１パワーアンプ
２　第２パワーアンプ
３　第１スイッチ
４，４Ａ，４Ｂ　第１フィルタ
５　第２フィルタ
６　第２スイッチ
７　第３スイッチ
８　外部接続端子
９　ローノイズアンプ
１０　実装基板
１１　第１入力端子
１２　第１出力端子
１３　第１出力整合回路
１４　第２出力整合回路
１５，１５Ａ，１５Ｂ　第１整合回路
１６　第２整合回路
１７　第１ローパスフィルタ
１８　第２ローパスフィルタ
１９　入力整合回路
２０　コントローラ
２１　第２入力端子
２２　第２出力端子
２３　第４スイッチ
２４　第５スイッチ
２５　第６スイッチ
２６，２７，２８　整合回路
２９　ＩＣチップ
３０　共通端子
３１，３１Ａ，３１Ｂ　選択端子
３２　選択端子
３３　マルチプレクサ
４１　送信フィルタ
４２　受信フィルタ
４３　受信フィルタ
４４　フィルタ
５１　送信フィルタ
５２　受信フィルタ
６０　共通端子
６１　選択端子
７０Ａ　第１共通端子
７０Ｂ　第２共通端子
７１　第１選択端子
７２　第２選択端子
８１　第１アンテナ端子
８２　第２アンテナ端子
８３　第１信号入力端子
８４　第２信号入力端子
８５　制御端子
８６　信号出力端子
８７　グランド端子
１００，１００ａ～１００ｊ　高周波モジュール
１０１　第１主面
１０２　第２主面
１０３　外周面
１０５　樹脂層（第１樹脂層）
１０６　第１金属層
１０７　第２金属層
１０８　金属部材（第１金属部材）
１０９　第２樹脂層
１１０　第１バンプ
１１１　ビア導体
１１２　導体パターン部
１１３　グランド層
１２０　第２金属部材
１２１　第１端部
１２２　第２端部
１５１　主面
１５３　外周面
１６１　第１端部
１６２　第２端部
１６３　中間部
１７１　第１部分
１７２　第２部分
１７３　第３部分
１７４　第４部分
１７５　第５部分
１８１　第１端部
１８２　第２端部
１８３　外周面
１９１　主面
１９３　外周面
２０１　第１電子部品
２０２　第２電子部品
２０３　第３電子部品
２０４　第４電子部品
２１３　外周面
２２０　バンプ
２２１　主面
２２３　外周面
２３０　共通端子
２３１　選択端子
２４０　共通端子
２４１　選択端子
２５０　第１端子
２５１　第２端子
３０１　信号処理回路
３０２　ＲＦ信号処理回路
３０３　ベースバンド信号処理回路
３１０　インダクタ
３１１　第１アンテナ
３１２　第２アンテナ
４０１　第１領域
４０２　第２領域
４０３　第３領域
４０４　第４領域
５１０　第１基板（圧電基板）
５１１　第３主面
５１２　第４主面
５１４　第１回路部
５１５　ＩＤＴ電極
５１６　第１パッド電極
１６３１　第１中間部
１６３２　第２中間部
１６３３　第３中間部
１７１１　内面
１７２１　内周面
１７４１　内面
１７５１　内周面
Ｄ１　厚さ方向
Ｄ２　長手方向
Ｄ３　幅方向
Ｈ１，Ｈ２　間隔
Ｌ１，Ｌ２　長さ
Ｐ１，Ｐ２　巻き軸
ＳＰ１　空間

Claims (12)

  1. 　互いに対向する第１主面及び第２主面を有する実装基板と、
    　前記実装基板の前記第１主面に実装されている第１電子部品及び第２電子部品と、
    　前記実装基板の前記第１主面において前記第１電子部品と前記第２電子部品との間に配置されている金属部材と、
    　前記実装基板の前記第１主面に配置されている第１金属層と、
    　前記実装基板の前記第１主面に配置されている樹脂層と、
    　前記樹脂層の少なくとも一部を覆っている第２金属層と、を備え、
    　前記樹脂層は、前記第１電子部品の少なくとも一部を覆い、前記第２電子部品の少なくとも一部を覆い、前記金属部材の外周面を覆い、かつ前記第１金属層を覆っており、
    　前記第１金属層は、グランド電位であって、前記第２金属層に接しており、
    　前記金属部材は、前記第１金属層及び前記第２金属層に接している、
    　高周波モジュール。
  2. 　前記第１金属層は、前記実装基板の前記厚さ方向からの平面視で前記第１電子部品と重なっている、
    　請求項１に記載の高周波モジュール。
  3. 　前記実装基板に内蔵されているインダクタを更に備え、
    　前記第１電子部品は、フィルタであり、
    　前記第１金属層は、前記フィルタと前記インダクタとの間に位置している、
    　請求項２に記載の高周波モジュール。
  4. 　前記実装基板は、前記実装基板の前記厚さ方向において前記第１金属層に隣接している導体層を含み、
    　前記導体層は、前記フィルタに接続されており、
    　前記第１金属層は、前記実装基板の前記厚さ方向からの平面視で前記導体層と重ならない、
    　請求項３に記載の高周波モジュール。
  5. 　前記フィルタは、
    　　互いに対向する第３主面及び第４主面を有する圧電基板と、
    　　前記圧電基板の前記第３主面に実装されているＩＤＴ電極と、を有し、
    　前記フィルタは、前記圧電基板の前記第３主面が前記実装基板の前記第１主面側となるように前記実装基板の前記第１主面に実装されている、
    　請求項３又は４に記載の高周波モジュール。
  6. 　前記第１金属層は、前記実装基板の前記厚さ方向からの平面視で前記インダクタと重ならない、
    　請求項３～５のいずれか１項に記載の高周波モジュール。
  7. 　前記第１電子部品は、受信フィルタであり、
    　前記第２電子部品は、少なくとも高周波信号の送信に用いられるフィルタである、
    　請求項１又は２に記載の高周波モジュール。
  8. 　前記受信フィルタ又は前記フィルタは、前記金属部材と前記第１金属層と前記第２金属層とで囲まれた空間に配置されている、
    　請求項７に記載の高周波モジュール。
  9. 　前記受信フィルタが前記空間に配置されている、
    　請求項８に記載の高周波モジュール。
  10. 　アンテナ端子と、
    　前記アンテナ端子に接続され、前記実装基板の前記第２主面に実装されているスイッチと、を更に備え、
    　前記第１電子部品及び前記第２電子部品の各々は、
    　　マルチプレクサを構成するフィルタであり、
    　　前記実装基板の前記厚さ方向からの平面視で前記スイッチと重なっている、
    　請求項１又は２に記載の高周波モジュール。
  11. 　前記実装基板の前記第１主面に実装されている第３電子部品を更に備え、
    　前記金属部材としての第１金属部材とは異なり、前記実装基板の前記第１主面において前記第１電子部品又は前記第２電子部品と前記第３電子部品との間に配置されている第２金属部材と、を備える、
    　請求項１～１０のいずれか１項に記載の高周波モジュール。
  12. 　請求項１～１１のいずれか１項に記載の高周波モジュールと、
    　前記高周波モジュールに接続されている信号処理回路と、を備える、
    　通信装置。
PCT/JP2021/036128 2020-12-14 2021-09-30 高周波モジュール及び通信装置 WO2022130733A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180077192.4A CN116457935A (zh) 2020-12-14 2021-09-30 高频模块以及通信装置
US18/307,153 US20230319983A1 (en) 2020-12-14 2023-04-26 Radio frequency module and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020207014 2020-12-14
JP2020-207014 2020-12-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/307,153 Continuation US20230319983A1 (en) 2020-12-14 2023-04-26 Radio frequency module and communication device

Publications (1)

Publication Number Publication Date
WO2022130733A1 true WO2022130733A1 (ja) 2022-06-23

Family

ID=82059025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/036128 WO2022130733A1 (ja) 2020-12-14 2021-09-30 高周波モジュール及び通信装置

Country Status (3)

Country Link
US (1) US20230319983A1 (ja)
CN (1) CN116457935A (ja)
WO (1) WO2022130733A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114224A1 (ja) * 2006-03-29 2007-10-11 Kyocera Corporation 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法
JP2015111748A (ja) * 2013-10-30 2015-06-18 太陽誘電株式会社 回路モジュール
JP2016096439A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 弾性波デバイス、送受信デバイスおよび移動体通信機
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114224A1 (ja) * 2006-03-29 2007-10-11 Kyocera Corporation 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法
JP2015111748A (ja) * 2013-10-30 2015-06-18 太陽誘電株式会社 回路モジュール
JP2016096439A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 弾性波デバイス、送受信デバイスおよび移動体通信機
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US20230319983A1 (en) 2023-10-05
CN116457935A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
WO2021044691A1 (ja) 高周波モジュール及び通信装置
WO2021006020A1 (ja) 高周波モジュール及び通信装置
KR102432608B1 (ko) 고주파 모듈 및 통신 장치
CN216162714U (zh) 高频模块和通信装置
US20230170862A1 (en) Radio-frequency module and communication device
CN114600371A (zh) 高频模块和通信装置
JP2021097322A (ja) 高周波モジュールおよび通信装置
US20230308121A1 (en) High-frequency module and communication device
US20230319984A1 (en) Radio-frequency module and communication device
WO2022124262A1 (ja) 高周波モジュール及び通信装置
CN215912092U (zh) 高频模块和通信装置
WO2022102197A1 (ja) 高周波モジュール及び通信装置
CN214707693U (zh) 高频模块和通信装置
WO2022130733A1 (ja) 高周波モジュール及び通信装置
WO2022034823A1 (ja) 高周波モジュール及び通信装置
WO2022014337A1 (ja) 高周波モジュール及び通信装置
WO2022209482A1 (ja) 高周波モジュール及び通信装置
US20220263533A1 (en) High frequency module and communication apparatus
WO2022145412A1 (ja) 高周波モジュール及び通信装置
US20230035978A1 (en) High-frequency module and communication device
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21906098

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180077192.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21906098

Country of ref document: EP

Kind code of ref document: A1