JP3931696B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP3931696B2 JP3931696B2 JP2002070133A JP2002070133A JP3931696B2 JP 3931696 B2 JP3931696 B2 JP 3931696B2 JP 2002070133 A JP2002070133 A JP 2002070133A JP 2002070133 A JP2002070133 A JP 2002070133A JP 3931696 B2 JP3931696 B2 JP 3931696B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- substrate
- heat
- thermal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
【０００１】
【発明の属する技術分野】
本発明は、基板の上にヒートシンクを介して発熱素子を搭載してなる電子装置に関する。
【０００２】
【従来の技術】
近年、電子装置の小型化・高集積化に伴い、１デバイスあたりの発熱量が増大し、熱設計が問題となっている。そこで、発熱素子をヒートシンクに搭載し、ヒートシンクとともに回路基板上に搭載するようにした電子装置が提案されている。
【０００３】
このような電子装置の従来の一般的な構成を図４（ａ）、（ｂ）に示す。図４において、（ａ）は基板厚み方向の断面構成を示す図、（ｂ）は基板における素子搭載面からみたときの基板構成を示す図である。なお、図４（ｂ）中に示すハッチングは識別のためのもので断面を示すものではない。
【０００４】
プリント基板等からなる基板１０の一面上に、ヒートシンク２０が設けられ、ヒートシンク２０の上には半導体チップ等からなる発熱素子３０が搭載されている。さらに、ここでは、発熱素子３０は、ヒートシンク２０の外周にて基板１０の一面に形成された端子部（ランド）１２にボンディングワイヤ５０およびリード４０を介して接続されている。
【０００５】
また、発熱素子３０、ワイヤ５０、リード４０の一部（インナーリード）およびヒートシンク２０は、モールド樹脂６０によって、ヒートシンク２０における素子搭載側と反対側の面を露出させた形で包み込まれている。
【０００６】
そして、ヒートシンク２０の樹脂６０からの露出面は、基板１０の一面に設けられた銅箔等からなる熱伝導層Ｊ１６に対し、この熱伝導層Ｊ１６のうえに設けられたランド１８にはんだ付け等にて固定されている。この熱伝導層Ｊ１６の面積は、一般にヒートシンク２０の大きさと同程度かもしくはそれ以下である。
【０００７】
また、基板１０のうちヒートシンク２０の直下には、基板１０を厚み方向に貫通するサーマルビア１９ａが設けられている。このサーマルビア１９ａは、ヒートシンク２０からの熱を熱伝導層Ｊ１６を介して効率よく放熱するためのものであり、貫通孔の内壁面に銅めっき等を施してなるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記図４に示したような電子装置においては、熱伝導層Ｊ１６の面積は、一般にヒートシンク２０の大きさと同程度かもしくはそれ以下であり、また、サーマルビア１９ａはヒートシンク２０の直下に位置させたものとしているため、ヒートシンク２０の下部には良く放熱されるが、その周辺へは伝熱しにくい。そのため、従来の放熱構成では、より放熱性を向上させるには限度がある。
【０００９】
そこで、本発明は上記問題に鑑み、基板の上にヒートシンクを介して発熱素子を搭載してなる電子装置において、効率的に放熱性を向上させることを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、基板（１０）と、基板の一面上に設けられたヒートシンク（２０）と、ヒートシンクの上に設けられた発熱素子（３０）と、基板の一面のうちヒートシンクの外周に設けられ発熱素子と電気的に接続された端子部（１２）とを備える電子装置において、基板の一面には、当該一面におけるヒートシンクの搭載領域から端子部側へはみ出した領域まで形成された熱伝導層（１６）が設けられており、ヒートシンクの搭載領域からはみ出した領域に位置する熱伝導層に対応する基板には、サーマルビア（１９ｂ）が形成されていることを特徴とする。
【００１１】
それによれば、ヒートシンクからの熱は、従来のようなヒートシンク直下の熱伝導層からの放熱だけでなく、熱伝導層を介してヒートシンクの直下部分から端子部側へはみ出した領域まで伝わり、このはみ出した領域に位置するサーマルビアを介して放熱される。
【００１２】
そのため、本発明によれば、基板の上にヒートシンクを介して発熱素子を搭載してなる電子装置において、効率的に放熱性を向上させることができる。
【００１３】
また、請求項１に記載の発明では、ヒートシンク（２０）の搭載領域からはみ出した領域に位置する熱伝導層（１６）に対応する基板（１０）に形成されたサーマルビア（１９ｂ）のうち、最外周に配列されたサーマルビアの密度が、その内周側に配列されたサーマルビアの密度よりも大きいことを特徴とする。
【００１４】
ヒートシンクの搭載領域からはみ出した領域に位置する熱伝導層に対応する基板に形成されたサーマルビアにおいて、最外周に配列されたサーマルビアの密度よりも、その内周側に配列されたサーマルビアの密度の方が大きいと、基板において内周部側から最外周までの熱伝導が、内周側に配列されたサーマルビアの空間によって阻害され、熱伝導効率が低下する可能性がある。
【００１５】
その点、本発明によれば、内周側に配列されたサーマルビアの数を少なくすることができるので、基板においてより効率的な熱伝導を実現でき、好ましい。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１７】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態に係る電子装置の構成を示すもので、（ａ）は基板厚み方向の概略断面構成を示す図、（ｂ）は基板における素子搭載面からみたときの主として基板構成を示す図である。なお、図１（ｂ）および後述する図２、図３中に示すハッチングは識別のためのもので断面を示すものではない。
【００１８】
この電子装置Ｓ１は、基板１０と、基板１０の一面上に設けられた銅等からなるヒートシンク２０と、ヒートシンク２０の上に設けられた発熱素子３０と、基板１０の一面のうちヒートシンク２０の外周に設けられ発熱素子３０と電気的に接続された端子部１２とを備える。
【００１９】
基板１０は、プリント基板やセラミック基板等からなるもので、本例ではプリント基板１０としている。発熱素子３０は、限定するものではないが、本例では半導体チップ３０であり、この半導体チップ３０は、例えばパワーＭＯＳやＩＧＢＴ等のパワー素子等を備えるものを採用できる。
【００２０】
半導体チップ３０は、ヒートシンク２０の上にはんだや導電性接着剤等を介して固定されている。発熱素子３０の外周部には銅等からなるリード４０が設けられており、半導体チップ３０とリード４０とは、アルミや金等のボンディングワイヤ５０により結線され電気的に接続されている。
【００２１】
そして、半導体チップ３０、ワイヤ５０、リード４０の一部およびヒートシンク２０は、エポキシ樹脂等からなるモールド樹脂６０によって、ヒートシンク２０における半導体チップ３０の搭載面と反対側の面を露出させた形で包み込まれている。このようにして、ヒートシンク一体型の半導体パッケージ１００が形成されている。
【００２２】
ここで、図１（ｂ）に示すように、プリント基板１０の一面において端子部１２は、半導体パッケージ１００の周辺部にリード４０に対応して設けられている。そして、端子部１２とリード４０とは、リード４０のうち樹脂６０内に位置するインナーリードよりも外側のアウターリードにて、はんだ４２にて接合固定されている。
【００２３】
このアウターリード接続ランドとしての端子部１２は、図１（ａ）に示すように、プリント基板１０の一面に形成された銅箔からなる配線層１４の上に形成されており、端子部１２自身ははんだめっき等からなるものである。
【００２４】
また、図１（ｂ）中、破線で囲んだ領域がヒートシンク２０の搭載領域すなわちヒートシンク２０の外形を示す。つまり、図１（ｂ）に示すように、プリント基板１０の一面には、当該一面におけるヒートシンク２０の搭載領域から端子部１２側へはみ出した領域まで形成された熱伝導層１６が設けられている。
【００２５】
この熱伝導層１２は基板１０がプリント基板の場合は銅箔等、セラミック基板の場合は厚膜導体等からなるものにできる。本例では、熱伝導層１６は銅箔層１６としている。
【００２６】
この銅箔層１６は、図１（ｂ）に示すように、ヒートシンク２０の搭載領域から端子部１２の近傍まで形成されているが、銅箔層１６の外周縁部と端子部１２との距離は、上記した基板１０の一面上の各部分をパターン加工でき且つ銅箔層１６と端子部１２との電気絶縁性を確保できる程度まで近づけて良い。
【００２７】
また、図１に示すように、銅箔層１６のうちヒートシンク２０の搭載領域の上には、はんだめっき等からなるヒートシンク接続ランド１８（図１（ｂ）中、斜線ハッチングにて図示）が設けられている。そして、ヒートシンク２０は、ヒートシンク２０における樹脂６０から露出する面にて、ヒートシンク接続ランド１８にはんだ２２により接合されている。こうして、ヒートシンク２０はプリント基板１０の一面上に固定されている。
【００２８】
そして、図１に示すように、プリント基板１０のうち銅箔層（熱伝導層）１６に対応した部位には、サーマルビア１９（１９ａ、１９ｂ）が形成されている。ここで、プリント基板１０のうち、ヒートシンク２０の直下となるヒートシンク２０の搭載領域に形成されたサーマルビア１９を中央部サーマルビア１９ａ、ヒートシンク２０の搭載領域からはみ出した領域に形成されたサーマルビア１９を周辺部サーマルビア１９ｂとする。
【００２９】
本例では、中央部サーマルビア１９ａは、ヒートシンク接続ランド１８の間に配列されており、周辺部サーマルビア１９ｂは、銅箔層１６の外周縁部の下部に位置する領域にて環状に配列されている。
【００３０】
サーマルビア１９は、本例のように、基板１０がプリント基板１０の場合には、ドリル加工等によってプリント基板１０に貫通孔をあけ、その内壁面に銅めっき等を施すことで形成することができる。また、基板１０がセラミック基板の場合は、打ち抜き加工等によって貫通孔をあけ、その内壁面に同様にめっきを施すことで形成可能である。
【００３１】
このような本実施形態の電子装置Ｓ１においては、基板１０の一面にてヒートシンク２０の搭載領域から端子部１２側へはみ出した領域まで熱伝導層としての銅箔層１６を形成していることと、ヒートシンク２０の搭載領域からはみ出した領域に位置する銅箔層１６に対応する基板１０に、サーマルビア１９ｂを形成したことを主たる特徴とする。
【００３２】
それによれば、発熱素子としての半導体チップ３０からヒートシンク２０へ伝わった熱は、従来のようにヒートシンク２０直下の銅箔層１６からサーマルビア１９ａを介して放熱されるだけなく、さらに、銅箔層１６を介してヒートシンク２０の直下部分から端子部１２側へはみ出した領域まで伝わり、このはみ出した領域に位置するサーマルビア１９ｂを介して放熱される。
【００３３】
このように、本実施形態によれば、従来に比べて広い範囲に熱を放出できる。そのため、基板１０の上にヒートシンク２０を介して発熱素子３０を搭載してなる電子装置Ｓ１において、効率的に放熱性を向上させることができる。
【００３４】
また、ヒートシンク２０の搭載領域からはみ出した領域に位置する銅箔層１６に対応する基板１０に形成されたサーマルビアすなわち周辺部サーマルビア１９ｂのうち、最外周に配列されたサーマルビアの密度が、その内周側に配列されたサーマルビアの密度よりも大きいことが好ましい。
【００３５】
図１（ｂ）の例では、周辺部サーマルビア１９ｂは一列しかないため、この一列に配列されたものが、最外周に配列された周辺部サーマルビア１９ｂであり、その内周側の周辺部サーマルビア１９ｂは存在しない。つまり、当該内周側に配列された周辺部サーマルビア１９ｂの密度は０である。
【００３６】
サーマルビアの配置の変形例として、周辺部サーマルビア１９ｂが、最外周の配列とその内周側の配列を有し、かつ、両配列の密度が同程度である例を、図２に示す。
【００３７】
つまり、この図２のような配列としたものよりも、上記図１（ｂ）のように、周辺部サーマルビア１９ｂのうち、最外周に配列されたものの密度が、その内周側に配列されたものの密度よりも大きい配列とした方が、より優れた放熱性を実現するには好ましいということである。
【００３８】
これは、次のような理由による。基板１０において内周部側から最外周までの熱伝導が、内周側に配列されたサーマルビアの空間によって阻害され、熱伝導効率が低下する可能性がある。その点、上記した周辺部サーマルビア１９ｂの好ましい配列形態とすれば、内周側に配列されたサーマルビア１９ｂの数を少なくすることができるので、基板１０においてより効率的な熱伝導を実現できる。
【００３９】
（他の実施形態）
なお、サーマルビア１９ａ、１９ｂの配列形態は、図３に示すようなものであっても良い。また、上記図１（ａ）中に破線にて示すように、基板１０の他面（図中の下側の面、つまり基板における発熱素子搭載面とは反対の側の面）側にも銅箔層１６を設けて良い。
【００４０】
また、上記実施形態において、サーマルビアは、ヒートシンク２０直下の中央部サーマルビアは設けずに、周辺部サーマルビア１９ｂだけであっても良い。これらの他の実施形態によっても、上記実施形態と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電子装置の構成を示す図である。
【図２】サーマルビアの配置の変形例を示す図である。
【図３】サーマルビアの配置のもうひとつの変形例を示す図である。
【図４】従来の一般的な電子装置の構成を示す図である。
【符号の説明】
１０…基板、１２…端子部、１６…銅箔層（熱伝導層）、
１９ｂ…サーマルビア、２０…ヒートシンク、
３０…半導体チップ（発熱素子）。
【発明の属する技術分野】
本発明は、基板の上にヒートシンクを介して発熱素子を搭載してなる電子装置に関する。
【０００２】
【従来の技術】
近年、電子装置の小型化・高集積化に伴い、１デバイスあたりの発熱量が増大し、熱設計が問題となっている。そこで、発熱素子をヒートシンクに搭載し、ヒートシンクとともに回路基板上に搭載するようにした電子装置が提案されている。
【０００３】
このような電子装置の従来の一般的な構成を図４（ａ）、（ｂ）に示す。図４において、（ａ）は基板厚み方向の断面構成を示す図、（ｂ）は基板における素子搭載面からみたときの基板構成を示す図である。なお、図４（ｂ）中に示すハッチングは識別のためのもので断面を示すものではない。
【０００４】
プリント基板等からなる基板１０の一面上に、ヒートシンク２０が設けられ、ヒートシンク２０の上には半導体チップ等からなる発熱素子３０が搭載されている。さらに、ここでは、発熱素子３０は、ヒートシンク２０の外周にて基板１０の一面に形成された端子部（ランド）１２にボンディングワイヤ５０およびリード４０を介して接続されている。
【０００５】
また、発熱素子３０、ワイヤ５０、リード４０の一部（インナーリード）およびヒートシンク２０は、モールド樹脂６０によって、ヒートシンク２０における素子搭載側と反対側の面を露出させた形で包み込まれている。
【０００６】
そして、ヒートシンク２０の樹脂６０からの露出面は、基板１０の一面に設けられた銅箔等からなる熱伝導層Ｊ１６に対し、この熱伝導層Ｊ１６のうえに設けられたランド１８にはんだ付け等にて固定されている。この熱伝導層Ｊ１６の面積は、一般にヒートシンク２０の大きさと同程度かもしくはそれ以下である。
【０００７】
また、基板１０のうちヒートシンク２０の直下には、基板１０を厚み方向に貫通するサーマルビア１９ａが設けられている。このサーマルビア１９ａは、ヒートシンク２０からの熱を熱伝導層Ｊ１６を介して効率よく放熱するためのものであり、貫通孔の内壁面に銅めっき等を施してなるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記図４に示したような電子装置においては、熱伝導層Ｊ１６の面積は、一般にヒートシンク２０の大きさと同程度かもしくはそれ以下であり、また、サーマルビア１９ａはヒートシンク２０の直下に位置させたものとしているため、ヒートシンク２０の下部には良く放熱されるが、その周辺へは伝熱しにくい。そのため、従来の放熱構成では、より放熱性を向上させるには限度がある。
【０００９】
そこで、本発明は上記問題に鑑み、基板の上にヒートシンクを介して発熱素子を搭載してなる電子装置において、効率的に放熱性を向上させることを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、基板（１０）と、基板の一面上に設けられたヒートシンク（２０）と、ヒートシンクの上に設けられた発熱素子（３０）と、基板の一面のうちヒートシンクの外周に設けられ発熱素子と電気的に接続された端子部（１２）とを備える電子装置において、基板の一面には、当該一面におけるヒートシンクの搭載領域から端子部側へはみ出した領域まで形成された熱伝導層（１６）が設けられており、ヒートシンクの搭載領域からはみ出した領域に位置する熱伝導層に対応する基板には、サーマルビア（１９ｂ）が形成されていることを特徴とする。
【００１１】
それによれば、ヒートシンクからの熱は、従来のようなヒートシンク直下の熱伝導層からの放熱だけでなく、熱伝導層を介してヒートシンクの直下部分から端子部側へはみ出した領域まで伝わり、このはみ出した領域に位置するサーマルビアを介して放熱される。
【００１２】
そのため、本発明によれば、基板の上にヒートシンクを介して発熱素子を搭載してなる電子装置において、効率的に放熱性を向上させることができる。
【００１３】
また、請求項１に記載の発明では、ヒートシンク（２０）の搭載領域からはみ出した領域に位置する熱伝導層（１６）に対応する基板（１０）に形成されたサーマルビア（１９ｂ）のうち、最外周に配列されたサーマルビアの密度が、その内周側に配列されたサーマルビアの密度よりも大きいことを特徴とする。
【００１４】
ヒートシンクの搭載領域からはみ出した領域に位置する熱伝導層に対応する基板に形成されたサーマルビアにおいて、最外周に配列されたサーマルビアの密度よりも、その内周側に配列されたサーマルビアの密度の方が大きいと、基板において内周部側から最外周までの熱伝導が、内周側に配列されたサーマルビアの空間によって阻害され、熱伝導効率が低下する可能性がある。
【００１５】
その点、本発明によれば、内周側に配列されたサーマルビアの数を少なくすることができるので、基板においてより効率的な熱伝導を実現でき、好ましい。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１７】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態に係る電子装置の構成を示すもので、（ａ）は基板厚み方向の概略断面構成を示す図、（ｂ）は基板における素子搭載面からみたときの主として基板構成を示す図である。なお、図１（ｂ）および後述する図２、図３中に示すハッチングは識別のためのもので断面を示すものではない。
【００１８】
この電子装置Ｓ１は、基板１０と、基板１０の一面上に設けられた銅等からなるヒートシンク２０と、ヒートシンク２０の上に設けられた発熱素子３０と、基板１０の一面のうちヒートシンク２０の外周に設けられ発熱素子３０と電気的に接続された端子部１２とを備える。
【００１９】
基板１０は、プリント基板やセラミック基板等からなるもので、本例ではプリント基板１０としている。発熱素子３０は、限定するものではないが、本例では半導体チップ３０であり、この半導体チップ３０は、例えばパワーＭＯＳやＩＧＢＴ等のパワー素子等を備えるものを採用できる。
【００２０】
半導体チップ３０は、ヒートシンク２０の上にはんだや導電性接着剤等を介して固定されている。発熱素子３０の外周部には銅等からなるリード４０が設けられており、半導体チップ３０とリード４０とは、アルミや金等のボンディングワイヤ５０により結線され電気的に接続されている。
【００２１】
そして、半導体チップ３０、ワイヤ５０、リード４０の一部およびヒートシンク２０は、エポキシ樹脂等からなるモールド樹脂６０によって、ヒートシンク２０における半導体チップ３０の搭載面と反対側の面を露出させた形で包み込まれている。このようにして、ヒートシンク一体型の半導体パッケージ１００が形成されている。
【００２２】
ここで、図１（ｂ）に示すように、プリント基板１０の一面において端子部１２は、半導体パッケージ１００の周辺部にリード４０に対応して設けられている。そして、端子部１２とリード４０とは、リード４０のうち樹脂６０内に位置するインナーリードよりも外側のアウターリードにて、はんだ４２にて接合固定されている。
【００２３】
このアウターリード接続ランドとしての端子部１２は、図１（ａ）に示すように、プリント基板１０の一面に形成された銅箔からなる配線層１４の上に形成されており、端子部１２自身ははんだめっき等からなるものである。
【００２４】
また、図１（ｂ）中、破線で囲んだ領域がヒートシンク２０の搭載領域すなわちヒートシンク２０の外形を示す。つまり、図１（ｂ）に示すように、プリント基板１０の一面には、当該一面におけるヒートシンク２０の搭載領域から端子部１２側へはみ出した領域まで形成された熱伝導層１６が設けられている。
【００２５】
この熱伝導層１２は基板１０がプリント基板の場合は銅箔等、セラミック基板の場合は厚膜導体等からなるものにできる。本例では、熱伝導層１６は銅箔層１６としている。
【００２６】
この銅箔層１６は、図１（ｂ）に示すように、ヒートシンク２０の搭載領域から端子部１２の近傍まで形成されているが、銅箔層１６の外周縁部と端子部１２との距離は、上記した基板１０の一面上の各部分をパターン加工でき且つ銅箔層１６と端子部１２との電気絶縁性を確保できる程度まで近づけて良い。
【００２７】
また、図１に示すように、銅箔層１６のうちヒートシンク２０の搭載領域の上には、はんだめっき等からなるヒートシンク接続ランド１８（図１（ｂ）中、斜線ハッチングにて図示）が設けられている。そして、ヒートシンク２０は、ヒートシンク２０における樹脂６０から露出する面にて、ヒートシンク接続ランド１８にはんだ２２により接合されている。こうして、ヒートシンク２０はプリント基板１０の一面上に固定されている。
【００２８】
そして、図１に示すように、プリント基板１０のうち銅箔層（熱伝導層）１６に対応した部位には、サーマルビア１９（１９ａ、１９ｂ）が形成されている。ここで、プリント基板１０のうち、ヒートシンク２０の直下となるヒートシンク２０の搭載領域に形成されたサーマルビア１９を中央部サーマルビア１９ａ、ヒートシンク２０の搭載領域からはみ出した領域に形成されたサーマルビア１９を周辺部サーマルビア１９ｂとする。
【００２９】
本例では、中央部サーマルビア１９ａは、ヒートシンク接続ランド１８の間に配列されており、周辺部サーマルビア１９ｂは、銅箔層１６の外周縁部の下部に位置する領域にて環状に配列されている。
【００３０】
サーマルビア１９は、本例のように、基板１０がプリント基板１０の場合には、ドリル加工等によってプリント基板１０に貫通孔をあけ、その内壁面に銅めっき等を施すことで形成することができる。また、基板１０がセラミック基板の場合は、打ち抜き加工等によって貫通孔をあけ、その内壁面に同様にめっきを施すことで形成可能である。
【００３１】
このような本実施形態の電子装置Ｓ１においては、基板１０の一面にてヒートシンク２０の搭載領域から端子部１２側へはみ出した領域まで熱伝導層としての銅箔層１６を形成していることと、ヒートシンク２０の搭載領域からはみ出した領域に位置する銅箔層１６に対応する基板１０に、サーマルビア１９ｂを形成したことを主たる特徴とする。
【００３２】
それによれば、発熱素子としての半導体チップ３０からヒートシンク２０へ伝わった熱は、従来のようにヒートシンク２０直下の銅箔層１６からサーマルビア１９ａを介して放熱されるだけなく、さらに、銅箔層１６を介してヒートシンク２０の直下部分から端子部１２側へはみ出した領域まで伝わり、このはみ出した領域に位置するサーマルビア１９ｂを介して放熱される。
【００３３】
このように、本実施形態によれば、従来に比べて広い範囲に熱を放出できる。そのため、基板１０の上にヒートシンク２０を介して発熱素子３０を搭載してなる電子装置Ｓ１において、効率的に放熱性を向上させることができる。
【００３４】
また、ヒートシンク２０の搭載領域からはみ出した領域に位置する銅箔層１６に対応する基板１０に形成されたサーマルビアすなわち周辺部サーマルビア１９ｂのうち、最外周に配列されたサーマルビアの密度が、その内周側に配列されたサーマルビアの密度よりも大きいことが好ましい。
【００３５】
図１（ｂ）の例では、周辺部サーマルビア１９ｂは一列しかないため、この一列に配列されたものが、最外周に配列された周辺部サーマルビア１９ｂであり、その内周側の周辺部サーマルビア１９ｂは存在しない。つまり、当該内周側に配列された周辺部サーマルビア１９ｂの密度は０である。
【００３６】
サーマルビアの配置の変形例として、周辺部サーマルビア１９ｂが、最外周の配列とその内周側の配列を有し、かつ、両配列の密度が同程度である例を、図２に示す。
【００３７】
つまり、この図２のような配列としたものよりも、上記図１（ｂ）のように、周辺部サーマルビア１９ｂのうち、最外周に配列されたものの密度が、その内周側に配列されたものの密度よりも大きい配列とした方が、より優れた放熱性を実現するには好ましいということである。
【００３８】
これは、次のような理由による。基板１０において内周部側から最外周までの熱伝導が、内周側に配列されたサーマルビアの空間によって阻害され、熱伝導効率が低下する可能性がある。その点、上記した周辺部サーマルビア１９ｂの好ましい配列形態とすれば、内周側に配列されたサーマルビア１９ｂの数を少なくすることができるので、基板１０においてより効率的な熱伝導を実現できる。
【００３９】
（他の実施形態）
なお、サーマルビア１９ａ、１９ｂの配列形態は、図３に示すようなものであっても良い。また、上記図１（ａ）中に破線にて示すように、基板１０の他面（図中の下側の面、つまり基板における発熱素子搭載面とは反対の側の面）側にも銅箔層１６を設けて良い。
【００４０】
また、上記実施形態において、サーマルビアは、ヒートシンク２０直下の中央部サーマルビアは設けずに、周辺部サーマルビア１９ｂだけであっても良い。これらの他の実施形態によっても、上記実施形態と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電子装置の構成を示す図である。
【図２】サーマルビアの配置の変形例を示す図である。
【図３】サーマルビアの配置のもうひとつの変形例を示す図である。
【図４】従来の一般的な電子装置の構成を示す図である。
【符号の説明】
１０…基板、１２…端子部、１６…銅箔層（熱伝導層）、
１９ｂ…サーマルビア、２０…ヒートシンク、
３０…半導体チップ（発熱素子）。
Claims (2)
- 基板（１０）と、
前記基板の一面上に設けられたヒートシンク（２０）と、
前記ヒートシンクの上に設けられた発熱素子（３０）と、
基板の一面のうち前記ヒートシンクの外周に設けられ前記発熱素子と電気的に接続された端子部（１２）とを備える電子装置において、
前記基板の一面には、当該一面における前記ヒートシンクの搭載領域から前記端子部側へはみ出した領域まで形成された熱伝導層（１６）が設けられており、
前記ヒートシンクの搭載領域からはみ出した領域に位置する前記熱伝導層に対応する前記基板には、サーマルビア（１９ｂ）が形成されており、前記ヒートシンクの搭載領域からはみ出した領域に位置する前記熱伝導層に対応する前記基板に形成された前記サーマルビアのうち、最外周に配列された前記サーマルビアの密度が、その内周側に配列されたサーマルビアの密度よりも大きいことを特徴とする電子装置。 - 前記ヒートシンク（２０）の搭載領域に位置する前記熱伝導層（１６）に対応する前記基板（１０）には、サーマルビアが形成されていないことを特徴とする請求項１に記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070133A JP3931696B2 (ja) | 2002-03-14 | 2002-03-14 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070133A JP3931696B2 (ja) | 2002-03-14 | 2002-03-14 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273297A JP2003273297A (ja) | 2003-09-26 |
| JP3931696B2 true JP3931696B2 (ja) | 2007-06-20 |
Family
ID=29200788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002070133A Expired - Fee Related JP3931696B2 (ja) | 2002-03-14 | 2002-03-14 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931696B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5442424B2 (ja) | 2009-12-25 | 2014-03-12 | 新光電気工業株式会社 | 半導体装置 |
| JP2011146547A (ja) * | 2010-01-15 | 2011-07-28 | Murata Mfg Co Ltd | 回路モジュール |
| JP6343455B2 (ja) * | 2014-02-06 | 2018-06-13 | 日立オートモティブシステムズ株式会社 | 半導体パッケージ構造 |
| JP2016129198A (ja) * | 2015-01-09 | 2016-07-14 | 株式会社デンソー | 電子装置 |
| WO2019012849A1 (ja) * | 2017-07-11 | 2019-01-17 | 日立オートモティブシステムズ株式会社 | 電子回路基板 |
| KR102021603B1 (ko) * | 2017-07-27 | 2019-11-04 | 주식회사 베이스 | 방열 구조를 갖는 pig 구조체 및 그 제조 방법 |
-
2002
- 2002-03-14 JP JP2002070133A patent/JP3931696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273297A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0917919A (ja) | 半導体装置 | |
| JP4383257B2 (ja) | 回路装置およびその製造方法 | |
| JP3931696B2 (ja) | 電子装置 | |
| CN109801900B (zh) | 一种电力用逆变电路装置 | |
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| KR100280083B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지 | |
| JP2000228466A (ja) | 半導体装置及びその製造方法ならびに電子装置 | |
| JP4934915B2 (ja) | 半導体装置 | |
| JPH1098127A (ja) | 表面実装用半導体パッケージ | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP2000315747A (ja) | 半導体パッケージ | |
| JP2019096746A (ja) | 電子装置 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JP2001028410A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2004072113A (ja) | 熱的に強化された集積回路パッケージ | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2001267460A (ja) | 半導体装置 | |
| JP3506788B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |