CN113035788A - 封装结构及其制作方法 - Google Patents

封装结构及其制作方法 Download PDF

Info

Publication number
CN113035788A
CN113035788A CN202011153863.4A CN202011153863A CN113035788A CN 113035788 A CN113035788 A CN 113035788A CN 202011153863 A CN202011153863 A CN 202011153863A CN 113035788 A CN113035788 A CN 113035788A
Authority
CN
China
Prior art keywords
substrate
spacer structures
spacer
structures
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011153863.4A
Other languages
English (en)
Inventor
蔡宗甫
高金福
王卜
卢思维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/925,326 external-priority patent/US11450654B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113035788A publication Critical patent/CN113035788A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装结构包括线路衬底、半导体封装、盖结构以及多个第一间隔物结构。半导体封装设置在线路衬底上且电连接到线路衬底。盖结构设置在线路衬底上，覆盖半导体封装，其中盖结构通过粘合材料贴合到线路衬底。所述多个第一间隔物结构环绕半导体封装，其中第一间隔物结构夹置在盖结构与线路衬底之间，且包括与盖结构接触的顶部部分及与线路衬底接触的底部部分。

Description

封装结构及其制作方法
技术领域
本公开实施例是有关一种封装结构及制作所述封装结构的方法。
背景技术
在各种电子应用(例如手机及其他移动电子设备)中使用的半导体装置及集成电路通常是在单个半导体晶片上制造。可以在晶片级下，对晶片的管芯进行处理并与其他半导体装置或管芯封装在一起，且已开发出用于晶片级封装(wafer level packaging)的各种技术。
发明内容
本公开实施例提供一种封装结构包括线路衬底、半导体封装、盖结构以及多个第一间隔物结构。所述半导体封装设置在所述线路衬底上且电连接到所述线路衬底。所述盖结构设置在所述线路衬底上，覆盖所述半导体封装，其中所述盖结构通过粘合材料贴合到所述线路衬底。所述多个第一间隔物结构环绕所述半导体封装，其中所述第一间隔物结构夹置在所述盖结构与所述线路衬底之间，且包括与所述盖结构接触的顶部部分及与所述线路衬底接触的底部部分。
本公开实施例提供一种封装结构包括线路衬底、中介层结构、多个半导体管芯、盖结构、热界面材料、以及多个第一间隔物结构。所述中介层结构设置在所述线路衬底上且电连接到所述线路衬底。所述多个半导体管芯设置在所述中介层结构上且电连接到所述中介层结构。所述盖结构设置在所述线路衬底上，其中所述盖结构包括盖体部分及侧壁部分，所述盖体部分位于所述多个半导体管芯之上，所述侧壁部分与所述盖体部分进行接合且环绕所述多个半导体管芯及所述中介层结构，且所述侧壁部分通过粘合材料贴合到所述线路衬底。所述热界面材料设置在所述多个半导体管芯与所述盖结构的所述盖体部分之间。所述多个第一间隔物结构与所述粘合材料相邻地设置在所述线路衬底与所述盖结构的所述侧壁部分之间。
本公开实施例提供一种制作封装结构的方法。所述方法包括以下步骤。提供线路衬底。将多个第一间隔物结构放置在所述线路衬底上，其中所述多个第一间隔物结构包括顶部部分及底部部分，且所述底部部分与所述线路衬底接触。将半导体封装设置到所述线路衬底上的被所述第一间隔物结构环绕的区域内。将盖结构通过粘合材料贴合到所述线路衬底上，其中所述盖结构环绕所述半导体封装，所述多个第一间隔物结构夹置在所述盖结构与所述线路衬底之间，且所述盖结构与所述多个第一间隔物结构的所述顶部部分接触。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的临界尺寸(critical dimension)。
图1A到图1H是根据本公开的一些示例性实施例的制作半导体封装的方法中的各个阶段的示意性剖视图。
图2A到图2F是根据本公开的一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图及俯视图。
图3A到图3C是根据本公开的一些示例性实施例的间隔物结构的各种设计。
图4A及图4B是根据本公开的一些示例性实施例的将间隔物结构放置在线路衬底上的各种方法的示意性剖视图。
图5A及图5B是根据本公开的一些其他示例性实施例的间隔物结构的各种设计。
图6A及图6B是根据本公开的一些示例性实施例的将间隔物结构放置在线路衬底上的各种方法的示意性剖视图。
图7A到图7D是根据本公开的一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图及俯视图。
图8A到图8C是根据本公开的一些示例性实施例的各种封装结构的放大剖视图。
图9是根据本公开的一些其他示例性实施例的封装结构。
图10A及图10B是根据本公开的一些其他示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图。
图11是根据本公开的一些其他示例性实施例的封装结构。
图12是根据本公开的一些比较实施例的封装结构。
图13是根据本公开的一些其他示例性实施例的封装结构。
[符号的说明]
40：第一间隔物结构/间隔物结构
40-BS、42-BS：底部部分
40C：导电核
40CL：柱结构或柱状结构
40PC：聚合物核
40PS：聚合物壳
40S：导电壳
40-TS、42-TS：顶部部分
42：第二间隔物结构/间隔物结构
100：中介层结构/中介层
100’：中介层结构
102：核心部分
102a：第一表面
102b：第二表面
104：穿孔
106、210、220、602B、610：导电焊盘
110：电连接器
112、UX：底部填充结构
114：绝缘密封体
114a、116s：顶表面
114b、D1-X、D2-X：背侧表面
116：重布线结构
116a、604、608B：介电层
116b：金属化图案
118：导电端子
200：线路衬底
200A：第一侧
200B：第二侧
230、608A：金属化层
250、612：导电球
310：焊料膏
320：粘合剂
510：热界面材料
520：盖结构
520A：盖体部分
520B：侧壁部分
602：半导体管芯
602A：半导体衬底
602C：钝化层
602D：后钝化层
602E：导电柱或导通孔
602F：保护层
606：绝缘密封体
608：重布线层
ADM、ADM1、ADM2：粘合材料
CM：连接材料
CR、CX：载体
D1：半导体管芯
D2：半导体管芯/管芯
D1A、D2A：本体
D1B、D2B：连接焊盘
D1-S、D2-S：有效表面
DL：切割道
Dx：距离
FR：框架
MX：混合物
OP1：第一开口
OP2：第二开口
OP3：第三开口
OX：接触开口
OY：开口
PDX：无源装置
PKR：封装区
PK0、PK1、PK1’、PK2、PK3、PK4、PK5：封装结构
SM：半导体封装/半导体封装结构
SM2：半导体封装
TP：带
Tx、Ty：厚度
W1：宽度
具体实施方式
以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第二特征形成在第一特征之上或第一特征上可包括其中第二特征与第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征从而使得所述第二特征与所述第一特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上(on)”、“在…之上(over)”、“上覆在…之上(overlying)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
还可包括其他特征及工艺。举例来说，可包括测试结构以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensional integrated circuit，3DIC)装置进行验证测试。所述测试结构可包括例如在重布线层中或衬底上形成的测试焊盘(test pad)，以便能够对3D封装或3DIC进行测试、使用探针和/或探针卡(probe card)等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包含对已知良好管芯(known good die)进行中间验证的测试方法结合使用以提高良率并降低成本。
图1A到图1H是根据本公开的一些示例性实施例的制作半导体封装的方法中的各个阶段的示意性剖视图。参照图1A，提供中介层结构100。在一些实施例中，中介层结构100包括核心部分102、以及形成在核心部分102中的多个穿孔104及导电焊盘106。在一些实施例中，核心部分102可为衬底，例如块状半导体衬底、绝缘体上硅(silicon on insulator，SOI)衬底或多层式半导体材料衬底。衬底(核心部分102)的半导体材料可为硅、锗、硅锗、碳化硅、镓砷、磷化镓、磷化铟、砷化铟、锑化铟、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP、或其组合。在一些实施例中，核心部分102可为掺杂的或未掺杂的。
在一些实施例中，导电焊盘106形成在核心部分102的第一表面102a上。在一些实施例中，穿孔104形成在核心部分102中且与导电焊盘106连接。在一些实施例中，穿孔104以特定深度延伸到核心部分102中。在一些实施例中，穿孔104是衬底穿孔。在一些实施例中，当核心部分102是硅衬底时，穿孔104是硅穿孔。在一些实施例中，可通过在核心部分102中形成孔或凹槽且然后使用导电材料填充所述凹槽来形成穿孔104。在一些实施例中，可通过例如刻蚀、铣削、激光钻孔等来形成凹槽。在一些实施例中，可通过电化学镀覆工艺、化学气相沉积(chemical vapor deposition，CVD)、原子层沉积(atomic layer deposition，ALD)、或物理气相沉积(physical vapor deposition，PVD)来形成导电材料，且导电材料可包括铜、钨、铝、银、金或其组合。在一些实施例中，可将与穿孔104连接的导电焊盘106形成为形成在中介层结构100上的重布线层的导电部分。在一些实施例中，导电焊盘106包括凸块下金属(under bump metallurgy，UBM)。在某些实施例中，中介层结构100可还包括形成在核心部分102中的有源装置或无源装置，例如晶体管、电容器、电阻器、或二极管无源装置。
如图1A中所示，核心部分102具有多个封装区PKR及分隔所述多个封装区PKR中的每一者的切割道DL。穿孔104及导电焊盘106形成在封装区PKR内的核心部分102中。在一些实施例中，半导体管芯D1及半导体管芯D2设置在中介层结构100上，或者设置在封装区PKR内的核心部分102上。半导体管芯D1及半导体管芯D2是从晶片单体化的单个管芯。在一些实施例中，半导体管芯D1包含相同的电路系统，例如装置及金属化图案，或者半导体管芯D1是相同类型的管芯。在一些实施例中，半导体管芯D2包含相同的电路系统，或者半导体管芯D2是相同类型的管芯。在某些实施例中，半导体管芯D1与半导体管芯D2具有不同的电路系统或者是不同类型的管芯。在替代实施例中，半导体管芯D1与半导体管芯D2可具有相同的电路系统。
在一些实施例中，半导体管芯D1可为主管芯，而半导体管芯D2是辅助管芯。在一些实施例中，主管芯排列在每一封装区PKR的中心位置中的核心部分102上，而辅助管芯则并排排列且与主管芯间隔开。在一些实施例中，辅助管芯排列在主管芯旁边，且围绕或环绕主管芯。在一个实施例中，在每一封装区PKR的一个主管芯周围排列有四个或六个辅助管芯。本公开并不仅限于此。
在某些实施例中，半导体管芯D1的表面积大于半导体管芯D2的表面积。另外，在一些实施例中，半导体管芯D1与半导体管芯D2可具有不同的大小，包括不同的表面积和/或不同的厚度。在一些实施例中，半导体管芯D1可为逻辑管芯，包括中央处理器(centralprocessing unit，CPU)管芯、图形处理单元(graphic processing unit，GPU)管芯、系统芯片(system-on-a-chip，SoC)管芯、微控制器等。在一些实施例中，半导体管芯D1是功率管理管芯，例如功率管理集成电路(power management integrated circuit，PMIC)管芯。在一些实施例中，半导体管芯D2可为存储器管芯，包括动态随机存取存储器(dynamic randomaccess memory，DRAM)管芯、静态随机存取存储器(static random access memory，SRAM)管芯、或高带宽存储器(high bandwidth memory，HBM)管芯。本公开并不仅限于此，且可基于产品要求适当调整设置在核心部分102上的半导体管芯的数目、大小及类型。
在所示实施例中，半导体管芯D1包括本体D1A及形成在本体D1A的有效表面D1-S上的连接焊盘D1B。在某些实施例中，连接焊盘D1B可还包括用于将半导体管芯D1结合到其他结构的柱结构。在一些实施例中，半导体管芯D2包括本体D2A及形成在本体D2A的有效表面D2-S上的连接焊盘D2B。在其他实施例中，连接焊盘D2B可还包括用于将管芯D2结合到其他结构的柱结构。
在一些实施例中，将半导体管芯D1及半导体管芯D2例如通过电连接器110通过倒装芯片结合(flip-chip bonding)而贴合到核心部分102的第一表面102a。通过回焊工艺，将电连接器110形成在连接焊盘D1B、D2B与导电焊盘106之间，将半导体管芯D2、D1电连接及实体连接到中介层结构100的核心部分102。在一些实施例中，电连接器110位于半导体管芯D1、D2与中介层结构100之间。在某些实施例中，半导体管芯D1、D2通过电连接器110电连接到穿孔104及导电焊盘106。在一个实施例中，电连接器110是微凸块，例如具有铜金属柱的微凸块。在另一实施例中，电连接器110是焊料凸块、无铅焊料凸块、或微凸块，例如受控塌陷芯片连接(controlled collapse chip connection，C4)凸块或包含铜柱的微凸块。在一些实施例中，半导体管芯D1、D2与核心部分102之间的结合可为焊料结合。在一些实施例中，半导体管芯D1、D2与核心部分102之间的结合可为直接金属对金属结合(metal-to-metalbonding)，例如铜对铜结合。
参照图1B，在下一步骤中，可形成底部填充结构112以覆盖所述多个电连接器110，且填充满半导体管芯D1、D2与中介层结构100之间的空间。在一些实施例中，底部填充结构112进一步覆盖半导体管芯D1、D2的侧壁，且位于封装区PKR内。此后，可在中介层结构100之上(或核心部分102之上)形成绝缘密封体114，以覆盖底部填充结构112，且环绕半导体管芯D1及D2。
在一些实施例中，绝缘密封体114形成在封装区PKR中的核心部分102的第一表面102a上及切割道DL之上。在一些实施例中，通过例如模压成型工艺(compression moldingprocess)或传递成型(transfer molding)来形成绝缘密封体114。在一个实施例中，执行固化工艺以使绝缘密封体114固化。在一些实施例中，绝缘密封体114包封半导体管芯D1、D2及电连接器110。在一些实施例中，可执行平坦化工艺(包括研磨或抛光)，以局部地移除绝缘密封体114，从而暴露出半导体管芯D1、D2的背侧表面D1-X、D2-X。因此，半导体管芯D1、D2的背侧表面D1-X、D2-X与绝缘密封体114的顶表面114a齐平。顶表面114a与绝缘密封体114的背侧表面114b相对，其中背侧表面114b与核心部分102接触。
在一些实施例中，绝缘密封体114的材料包括聚合物(例如环氧树脂、酚醛树脂(phenolic resin)、含硅树脂、或其他合适的树脂)、具有低介电常数(permittivity，Dk)及低损耗正切(loss tangent，Df)性质的介电材料、或其他合适的材料。在替代实施例中，绝缘密封体114可包含可接受的绝缘密封体材料。在一些实施例中，绝缘密封体114可还包含可被添加到绝缘密封体114中来优化绝缘密封体114的热膨胀系数(coefficient ofthermal expansion，CTE)的无机填料或无机化合物(例如，二氧化硅、粘土等)。本公开并不仅限于此。
参照图1C，将图1B的结构颠倒或翻转且放置在载体CR上，使得载体CR直接接触半导体管芯D1、D2的背侧表面D1-X、D2-X及绝缘密封体114的顶表面114a。如图1C中所示，在此处理阶段处，中介层结构100尚未薄化且具有厚度Tx。换句话说，未显露出穿孔104，且穿孔104嵌置在中介层结构100的核心部分102中。
参照图1D，对中介层100执行薄化工艺，以局部地移除或薄化中介层结构100的核心部分102，直到暴露出穿孔104且形成核心部分102的第二表面102b。在一些实施例中，薄化工艺可包括背侧研磨工艺、抛光工艺或刻蚀工艺。在一些实施例中，在薄化工艺之后，将中介层结构100薄化到厚度Ty。在一些实施例中，厚度Ty对厚度Tx的比率介于从约0.1到约0.5的范围内。
参照图1E，在封装区PKR中的核心部分102的第二表面102b上以及在切割道DL之上形成重布线结构116。核心部分102的第二表面102b与核心部分102的第一表面102a相对。在一些实施例中，重布线结构116、核心部分102、穿孔104及导电焊盘106构成中介层结构100’。在一些实施例中，重布线结构116电连接穿孔104和/或电连接穿孔104与外部装置。在某些实施例中，重布线结构116包括至少一个介电层116a及位于介电层116a中的金属化图案116b。在一些实施例中，金属化图案116b可包括焊盘、通孔和/或迹线，以对穿孔104进行内连且进一步将穿孔104连接到一个或多个外部装置。尽管在图1E中示出一层介电层116a及一层金属化图案116b，但应注意，介电层116a及金属化图案116b的层的数目并不仅限于此，且这可基于要求进行调整。
在一些实施例中，介电层116a的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、或低介电常数介电材料(例如磷硅酸盐玻璃材料、氟硅酸盐玻璃材料、硼磷硅酸盐玻璃材料、SiOC、旋涂玻璃材料、旋涂聚合物或硅碳材料)。在一些实施例中，可通过旋转涂布或沉积(包括化学气相沉积(CVD)、等离子体增强型化学气相沉积(plasma-enhanced chemicalvapor deposition，PECVD)、高密度等离子体CVD(high density plasma-CVD，HDP-CVD)等)来形成介电层116a。在一些实施例中，金属化图案116b包括凸块下金属(under-bumpmetallurgy，UBM)。在一些实施例中，形成金属化图案116b可包括使用光刻技术及一个或多个刻蚀工艺来将介电层图案化且将金属材料填充到图案化介电层的开口中。可例如通过使用化学机械抛光工艺来移除介电层上的任何过多的导电材料。在一些实施例中，金属化图案116b的材料包括铜、铝、钨、银、及其组合。
如图1E中所示，在金属化图案116b上设置多个导电端子118，且所述多个导电端子118电耦合到穿孔104。在一些实施例中，导电端子118放置在重布线结构116的顶表面116s上，且通过封装区PKR内的金属化图案116b电连接到穿孔104。在某些实施例中，导电端子118定位在金属化图案116b上且实体地贴合到金属化图案116b。在一些实施例中，导电端子118包括无铅焊料球、焊料球、球栅阵列(ball grid array，BGA)球、凸块、C4凸块或微凸块。在一些实施例中，导电端子118可包含导电材料，例如焊料、铜、铝、金、镍、银、钯、锡、或其组合。在一些实施例中，通过例如蒸镀、电镀、印刷或焊料转移在重布线结构116上形成焊料膏来形成导电端子118，且然后将导电端子118回焊成期望的凸块形状。在一些实施例中，通过植球等将导电端子118放置在重布线结构116上。在其他实施例中，通过以下方式形成导电端子118：通过溅镀、印刷、无电镀覆或电镀或CVD形成无焊料金属柱(例如铜柱)，且然后通过对金属柱进行镀覆来形成无铅帽层。导电端子118可用于结合到外部装置或附加的电气组件。在一些实施例中，导电端子118用于结合到线路衬底、半导体衬底或封装衬底。
参照图1F，在后续步骤中，将载体CR剥离。举例来说，剥离工艺包括将例如激光或UV光等光投射在贴合到载体CR(未示出)的剥离层(例如，光-热转换释放层)上，使得可容易地将载体CR与剥离层一起移除。在一些实施例中，在剥离工艺之后显露出半导体管芯D1、D2的背侧表面D1-X、D2-X。
参照图1G，在将载体CR剥离之后，将图1F中所示的结构贴合到由框架FR支撑的带TP(例如，切割带)。随后，沿切割道DL将图1F中所示的结构切割或单体化，以形成多个半导体封装SM。举例来说，执行切割工艺以切穿重布线结构116、核心部分102及绝缘密封体114，从而沿切割道DL移除重布线结构116的一些部分、核心部分102的一些部分及绝缘密封体114的一些部分。在一些实施例中，切割工艺或单体化工艺通常涉及利用旋转刀片或激光束进行切割。换句话说，切割工艺或单体化工艺是例如激光切分工艺、机械锯切工艺、或其他合适的工艺。在将载体CR剥离之后，可获得图1H中所示的单体化的半导体封装SM。
图2A到图2F是根据本公开的一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图及俯视图。参照图2A，提供线路衬底200。在一些实施例中，线路衬底200由介电层组成。在某些实施例中，线路衬底200是有机柔性衬底或印刷电路板。在一些实施例中，线路衬底200包括导电焊盘210、导电焊盘220、金属化层230、及嵌置在线路衬底200中的通孔(未示出)。在一些实施例中，导电焊盘210及导电焊盘220分别分布在线路衬底200的两个相对的侧上，且被暴露出以与稍后形成的元件/特征进行电连接。举例来说，在一些实施例中，将线路衬底200图案化以形成显露出位于线路衬底200的第一侧200A上的导电焊盘210的第一开口OP1、第二开口OP2及接触开口OX。此外，在某些实施例中，将线路衬底200图案化以形成显露出位于线路衬底200的第二侧200B上的导电焊盘220的开口OY。
在一些实施例中，金属化层230及通孔嵌置在线路衬底200中且一起为线路衬底200提供布线功能，其中金属化层230及通孔电连接到导电焊盘210及导电焊盘220。换句话说，导电焊盘210中的至少一些导电焊盘210通过金属化层230及通孔电连接到导电焊盘220中的一些导电焊盘220。在一些实施例中，导电焊盘210及导电焊盘220可包括金属焊盘或金属合金焊盘。在一些实施例中，金属化层230的材料及通孔的材料可与导电焊盘210的材料及导电焊盘220的材料实质上相同或类似。
参照图2B，在将线路衬底200图案化之后，将焊料膏310设置在线路衬底200的第一开口OP1、第二开口OP2及接触开口OX内。举例来说，通过印刷将焊料膏310设置在第一开口OP1、第二开口OP2及接触开口OX内。在下一步骤中，将多个第一间隔物结构40放置在线路衬底200的第二开口OP2内、焊料膏310之上。在示例性实施例中，第一间隔物结构40的材料并未受到特别限制，且可为导电材料、聚合物材料等。这将在稍后的实施例中进行详细阐述。
参照图2C，在后续步骤中，将在图1H中获得的半导体封装SM通过导电端子118安装到线路衬底200上。举例来说，通过在线路衬底200的第一开口OP1内、焊料膏310之上设置导电端子118来将半导体封装SM安装在线路衬底200上。参照图2D，图2D是图2C中所示结构的俯视图，半导体封装SM设置在线路衬底200上的被第一间隔物结构40环绕的区域内。在某些实施例中，第一间隔物结构40环绕半导体封装SM的四个侧。此外，近似10到15个第一间隔物结构40可位于每一侧上。然而，本公开并不仅限于此，且可基于产品要求来调整环绕半导体封装SM的第一间隔物结构40的数目。
如图2C及图2D中所示，在一些实施例中，可在线路衬底200上在半导体封装SM旁边安装无源装置PDX(集成无源装置或表面安装装置)。举例来说，在线路衬底200上在线路衬底200的接触开口OX内、焊料膏310之上安装无源装置PDX。在将第一间隔物结构40、导电端子118及无源装置PDX放置/安装在它们各自的开口中之后，执行回焊工艺以将第一间隔物结构40与线路衬底200的导电焊盘210进行接合。类似地，执行回焊工艺以将导电端子118及无源装置PDX与线路衬底200的导电焊盘210进行接合。换句话说，将第一间隔物结构40、导电端子118及无源装置PDX通过焊接工艺安装在线路衬底200的导电焊盘210上。在一些实施例中，在执行回焊工艺之后，可将半导体封装SM及无源装置PDX电连接到线路衬底200的导电焊盘210。另外，半导体封装SM及无源装置PDX可进一步电连接到导电焊盘220、金属化层230及通孔。在某些实施例中，第一间隔物结构40可电连接到或可不电连接到导电焊盘220，这将取决于所使用的第一间隔物结构40的材料。在一些实施例中，第一间隔物结构40具有与线路衬底200的导电焊盘210实体接触的底部部分40-BS。
如图2E中所示，在一些实施例中，形成底部填充结构UX以填充满线路衬底200与半导体封装SM之间的空间。在某些实施例中，底部填充结构UX填充满相邻的导电端子118之间的空间且覆盖导电端子118。举例来说，底部填充结构UX环绕所述多个导电端子118。在一些实施例中，底部填充结构UX暴露出无源装置PDX，且无源装置PDX与底部填充结构UX保持隔开一定距离。换句话说，底部填充结构UX并未覆盖无源装置PDX。在某些实施例中，底部填充结构UX可进一步覆盖半导体封装SM的侧壁。
参照图2F，在形成底部填充结构UX之后，将热界面材料510设置在半导体封装SM的背侧上。此后，将盖结构520通过粘合材料ADM贴合到线路衬底200上。在一些实施例中，将盖结构520按压到热界面材料510上，使得热界面材料510夹置在半导体封装结构SM与盖结构520之间。在一些实施例中，盖结构520环绕半导体封装SM及无源装置PDX。举例来说，盖结构520包括位于半导体管芯D1及D2之上的盖体部分520A，且包括与盖体部分520A进行接合的侧壁部分520B。侧壁部分520B可环绕半导体管芯D1、D2及中介层结构100’，且通过粘合材料ADM贴合到线路衬底200。
如图2F中进一步所示，第一间隔物结构40夹置在盖结构520与线路衬底200之间。举例来说，第一间隔物结构40包括与盖结构520接触的顶部部分40-TS及与线路衬底200接触的底部部分40-BS。在一些实施例中，第一间隔物结构40设置在线路衬底200与盖结构520的侧壁部分520B之间，且与粘合材料ADM相邻。在某些实施例中，粘合材料ADM也位于盖结构520与线路衬底200之间，并且环绕且接触第一间隔物结构40。此外，在一些实施例中，侧壁部分520B的宽度W1对线路衬底200与侧壁部分520B之间的距离Dx的比率(W1:Dx)处于10:1到30:1的范围内。举例来说，在一个示例性实施例中，当将宽度W1控制在2mm到3mm的范围内时，可将距离Dx控制在100μm到200μm的范围内。可适当地控制距离Dx及宽度W1，从而可防止热界面材料510及粘合材料ADM的分层及不均匀排列，以及这些材料的挤出及渗出的问题。
在示例性实施例中，通过将第一间隔物结构40排列在盖结构520与线路衬底200之间，可适当地维持线路衬底200与侧壁部分520B之间的距离Dx。换句话说，通过保持盖结构520与线路衬底200之间的距离Dx来控制在将盖结构520贴合到线路衬底200上的期间施加的力。举例来说，第一间隔物结构40用于防止距离Dx过小(过度施加的力)，且防止距离Dx过大(低施加的力)。此外，侧壁部分520B的宽度W1与所使用的粘合材料ADM的量直接相关。因此，也将宽度W1控制在一定的范围内，使得盖结构520的侧壁部分520B足够宽以覆盖第一间隔物结构40，同时防止施加过量的粘合材料ADM。
在某些实施例中，当宽度W1对距离Dx的比率(W1:Dx)保持在上述范围内时，可防止在对盖结构520进行贴合期间由低施加的力引起的问题(引起高热阻的厚的热界面材料510)或由过度施加的力引起的问题(粘合材料ADM的挤出及渗出)，以及例如热界面材料510及粘合剂的分层及不均匀排列等其他相关问题。另一方面，当宽度W1对距离Dx的比率(W1:Dx)在上述范围之外时，存在热界面材料510及粘合材料ADM具有不均匀排列从而引起渗出及挤出等的风险。
在一些实施例中，在将盖结构520贴合在线路衬底200上之后，将多个导电球250放置在线路衬底200的开口OY中，且将所述多个导电球250电连接到导电焊盘220。在一些实施例中，导电球250是例如焊料球或BGA球。至此，完成了根据本公开的一些示例性实施例的封装结构PK1。
图3A到图3C是根据本公开的一些示例性实施例的间隔物结构的各种设计。在上述实施例中，第一间隔物结构40被示出为具有球结构或球形结构。然而，本公开并不仅限于此，且可适当地调整第一间隔物结构40的设计。如图3A中所示，第一间隔物结构40被示出为包括具有导电核40C的球结构。在一些实施例中，导电核40C可由任何导电材料或金属材料(例如铜、钨、铝、银、金等)制成，且本公开并不仅限于此。如图3B中所示，除了具有导电核40C之外，第一间隔物结构40可还包括涂覆在导电核40C周围的导电壳40S。换句话说，第一间隔物结构40可包括核-壳结构。在一些实施例中，导电壳40S的材料可为任何导电材料、金属材料或金属合金。在一个示例性实施例中，导电壳40S可为焊料壳。如图3C中进一步所示，在一些实施例中，第一间隔物结构40包括柱结构或柱状结构40CL。举例来说，柱结构或柱状结构40CL可由任何导电材料或金属材料(例如铜、钨、铝、银、金等)制成，且本公开并不仅限于此。
图4A及图4B是根据本公开的一些示例性实施例的将间隔物结构放置在线路衬底上的各种方法的示意性剖视图。参照图4A，在一些实施例中，当第一间隔物结构40包括例如导电核40C等导电材料时，则可将第一间隔物结构40通过连接材料CM放置在线路衬底200的导电焊盘210上或贴合到导电焊盘210。举例来说，连接材料CM可为在先前实施例中使用的焊料膏310。在一些实施例中，导电核40C的底部部分40-BS与导电焊盘210接触，而连接材料CM环绕导电核40C且接触导电焊盘210。
在一个示例性实施例中，当例如导电核40C或导电壳40S等导电材料位于第一间隔物结构40的外表面上时，则第一间隔物结构40可通过回焊工艺与线路衬底200进行接合。举例来说，在此种实施例中，在线路衬底200上形成第一开口OP1及第二开口OP2，且将焊料膏310设置在线路衬底200的第一开口OP1及第二开口OP2内。可将第一间隔物结构40放置在线路衬底200的第二开口OP2内，而将半导体封装SM的导电端子118设置在线路衬底200的第一开口OP1内。此后，可执行回焊工艺以将第一间隔物结构40及导电端子118二者与线路衬底200的导电焊盘210进行接合。
参照图4B，在一些其他实施例中，当第一间隔物结构40包括例如导电核40C等导电材料时，则可将第一间隔物结构40通过另一连接材料CM放置在线路衬底200的介电层上或贴合到线路衬底200的介电层。举例来说，连接材料CM可为任何粘合剂320、胶水等。在一些实施例中，导电核40C的底部部分40-BS与线路衬底200的介电层接触，而连接材料CM环绕导电核40C且接触线路衬底200。
图5A及图5B是根据本公开的一些其他示例性实施例的间隔物结构的各种设计。在先前的实施例中，第一间隔物结构40通过导电材料贴合到线路衬底200，但本公开并不仅限于此，且可应用其他材料。参照图5A，在一些实施例中，第一间隔物结构40被示出为包括具有导电核40C的球结构，而导电核40C涂覆有聚合物壳40PS。换句话说，将具有位于导电核40C的外表面上的非导电壳的核-壳结构应用于第一间隔物结构40。参照图5B，在一些其他实施例中，第一间隔物结构40被示出为包括具有聚合物核40PC的球结构，而聚合物核40PC涂覆有聚合物壳40PS。换句话说，将具有位于聚合物核40PC的外表面上的非导电壳的核-壳结构应用于第一间隔物结构40。在一些替代实施例中，第一间隔物结构40可包括上面未涂覆有任何壳结构的聚合物核40PC。
图6A及图6B是根据本公开的一些示例性实施例的将间隔物结构放置在线路衬底上的各种方法的示意性剖视图。参照图6A，在一些实施例中，当第一间隔物结构40包含非导电材料(例如覆盖导电核40C的聚合物壳40PS)时，则可将第一间隔物结构40通过连接材料CM放置在线路衬底200的导电焊盘210上或贴合到导电焊盘210。举例来说，连接材料CM可为任何粘合剂320、胶水等。以类似的方式，聚合物壳40PS的底部部分40-BS与导电焊盘210接触，而连接材料CM环绕聚合物壳40PS且接触导电焊盘210。
在一个示例性实施例中，当例如聚合物核40PC或聚合物壳40PS等聚合物材料位于第一间隔物结构40的外表面上时，则可将第一间隔物结构40通过粘合剂320与线路衬底200进行接合。举例来说，在此种实施例中，在线路衬底200上形成第一开口OP1及第二开口OP2，并且将第一间隔物结构40放置在第二开口OP2中，且通过粘合剂320将第一间隔物结构40与线路衬底200的导电焊盘210进行接合。在一些实施例中，将焊料膏310设置在第一开口OP1内，且将半导体封装SM的导电端子118设置在线路衬底200的第一开口OP1内。此后，可执行回焊工艺以将导电端子118与线路衬底200的导电焊盘210进行接合。
参照图6B，在一些其他实施例中，当第一间隔物结构40包括非导电材料(例如覆盖聚合物核40PC的聚合物壳40PS)时，则可将第一间隔物结构40通过连接材料CM放置在线路衬底200的介电层上或贴合到线路衬底200的介电层。举例来说，连接材料CM可为任何粘合剂320、胶水等。在一些实施例中，聚合核40PC的底部部分40-BS与线路衬底200的介电层接触，而连接材料CM环绕聚合核40PC且接触线路衬底200。
图7A到图7D是根据本公开的一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图及俯视图。图7A到图7D中所示的方法类似于图2A到图2F中所示的方法，因此相同的参考编号用于指代相同或相似的部件，且在本文中将省略其详细说明。所述实施例之间的不同之处在于进一步提供了第二间隔物结构42。
参照图7A，可执行图2A到图2C中阐述的相同方法，以将半导体封装SM的导电端子118设置在第一开口OP1中，将第一间隔物结构40设置在第二开口OP2中，且将无源装置PDX设置在接触开口OX中。如图7A中所示，在一些实施例中，在线路衬底200中进一步形成多个第三开口OP3，且将多个第二间隔物结构42设置在第三开口OP3内。在一些实施例中，通过使用如前文所述的连接材料CM将第一间隔物结构40及第二间隔物结构42贴合到线路衬底200的导电焊盘210。在示例性实施例中，第二间隔物结构42的材料及设计可与第一间隔物结构40相同。在一些替代实施例中，第二间隔物结构42的材料及设计可不同于第一间隔物结构40。举例来说，可将图3A到图3C、图5A及图5B中所示的间隔物结构的各种设计应用于第二间隔物结构42。
如图7B中所示，图7B是图7A中所示结构的俯视图，在一些实施例中，可将第二间隔物结构42设置在线路衬底200上以环绕第一间隔物结构40。举例来说，第二间隔物结构42可环绕半导体封装SM的四个侧以平行的方式排列在第一间隔物结构40旁边。然而，本公开并不仅限于此，且可基于设计要求来调整第二间隔物结构42的排列。举例来说，在如图7C中所示的一些替代实施例中，第一间隔物结构40与第二间隔物结构42在线路衬底200上环绕半导体封装SM以锯齿形(zig-zag)方式排列或交错排列。举例来说，第一间隔物结构40及第二间隔物结构42可环绕中介层结构100’。
参照图7D，在将第一间隔物结构40及第二间隔物结构42设置在线路衬底200上之后，将盖结构520通过粘合材料ADM贴合到线路衬底200上。在示例性实施例中，第二间隔物结构42夹置在盖结构520与线路衬底200之间，且包括与盖结构520接触的顶部部分42-TS及与线路衬底200接触的底部部分42-BS。举例来说，第二间隔物结构42与粘合材料ADM相邻地设置在线路衬底200与盖结构520的侧壁部分520B之间。
如图7D中进一步所示，粘合材料ADM夹置在盖结构520与线路衬底200之间，且覆盖及接触第一间隔物结构40及第二间隔物结构42。此外，在一些实施例中，侧壁部分520B的宽度W1对线路衬底200与侧壁部分520B之间的距离Dx的比率(W1:Dx)仍然保持在10:1到30:1的范围内。这样一来，可防止热界面材料510及粘合材料ADM的分层及不均匀排列，以及这些材料的挤出及渗出的问题。
举例来说，在示例性实施例中，当宽度W1对距离Dx的比率(W1:Dx)保持在上述范围内时，可防止在对盖结构520进行贴合期间由低施加的力引起的问题(引起高热阻的厚的热界面材料510)或由过度施加的力引起的问题(粘合材料ADM的挤出及渗出)，以及例如热界面材料510及粘合剂的分层及不均匀排列等其他相关问题。另一方面，当宽度W1对距离Dx的比率(W1:Dx)在上述范围之外时，存在热界面材料510及粘合材料ADM具有不均匀排列从而引起渗出及挤出等的风险。
在将盖结构520贴合在线路衬底200上之后，将多个导电球250放置在线路衬底200的开口OY中，且将所述多个导电球250电连接到导电焊盘220。至此，完成了根据本公开的一些示例性实施例的封装结构PK2。
图8A到图8C是根据本公开的一些示例性实施例的各种封装结构的放大剖视图。对于包括第一间隔物结构40及第二间隔物结构42的实施例，进一步阐述它们相对于粘合材料ADM的排列。参照图8A，在一些实施例中，将盖结构520的侧壁部分520B通过粘合材料ADM贴合到线路衬底200，由此粘合材料ADM覆盖且接触第一间隔物结构40及第二间隔物结构42二者。然而，本公开并不仅限于此。
参照图8B，在一些实施例中，盖结构520的侧壁部分520B通过粘合材料ADM贴合到线路衬底200，但粘合材料ADM与第一间隔物结构40及第二间隔物结构42间隔开。换句话说，粘合材料ADM不接触第一间隔物结构40及第二间隔物结构42。在此种实施例中，第一间隔物结构40及第二间隔物结构42进一步远离彼此(相对于图8A中所示的排列)定位。在某些实施例中，粘合材料ADM位于第一间隔物结构40与第二间隔物结构42之间的空间中且夹置在线路衬底200与盖结构520的侧壁部分520B之间。
参照图8C，在一些实施例中，盖结构520的侧壁部分520B通过粘合材料ADM贴合到线路衬底200，由此粘合材料ADM覆盖且接触第一间隔物结构40，并且与第二间隔物结构42间隔开。然而，本公开并不仅限于此。在一些替代实施例中，粘合材料ADM覆盖且接触第二间隔物结构42，并且与第一间隔物结构40间隔开。换句话说，粘合材料ADM可覆盖所述多个第一间隔物结构40及所述多个第二间隔物结构42中的至少一者，同时与所述多个第一间隔物结构40及所述多个第二间隔物结构42中的另一者间隔开。此种实施例可通过在将盖结构520贴合到线路衬底200期间选择性地将粘合材料ADM设置在第一间隔物结构40或第二间隔物结构42之上来实现。
图9是根据本公开的一些其他示例性实施例的封装结构。图9中所示的封装结构PK3类似于图7D中所示的封装结构PK2，因此相同的参考编号用于指代相同或相似的部件，且在本文中将省略其详细说明。所述实施例之间的不同之处在于第二间隔物结构42的设计。在先前的实施例中，第一间隔物结构40及第二间隔物结构42二者在封装结构中具有球结构设计。然而，本公开并不仅限于此。参照图9，在一些实施例中，第一间隔物结构40具有球结构而第二间隔物结构42具有柱结构或柱状结构。在其中第一间隔物结构40与第二间隔物结构42具有不同设计的情况下，它们仍然可具有实质上相同的高度。基于上述实施例，可注意到，可适当地调整间隔物结构(40/42)的设计及排列，而只要间隔物结构(40/42)有助于控制线路衬底200与盖结构520之间的高度或距离即可。
图10A及图10B是根据本公开的一些其他示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图。图10A及图10B中所示的方法类似于图2A到图2F中所示的方法，因此相同的参考编号用于指代相同或相似的部件，且在本文中将省略其详细说明。所述实施例之间的不同之处在于将第一间隔物结构40贴合到线路衬底200的方法。
在先前的实施例中，可将第一间隔物结构40通过连接材料CM(例如焊料膏310或粘合剂320，以及利用或不利用回焊工艺)贴合到线路衬底200(或者在介电层上或者在导电焊盘210上)。然而，本公开并不仅限于此，且可省略连接材料CM。举例来说，参照图10A，在一些实施例中，首先通过将第一间隔物结构40与粘合材料ADM进行混合来形成混合物MX。在某些实施例中，将混合物MX分配到线路衬底200上。举例来说，可将混合物MX分配在线路衬底200上，使得第一间隔物结构40位于线路衬底200的第二开口OP2内，同时粘合材料ADM覆盖第一间隔物结构40。在一些替代实施例中，可将混合物MX分配在线路衬底200上，使得第一间隔物结构40设置在线路衬底200的介电层上。
参照图10B，在将混合物MX分配在线路衬底200上之后，可将盖结构520通过粘合材料ADM贴合到线路衬底200，由此将第一间隔物结构40夹置在盖结构520与线路衬底200之间。至此，可完成根据本公开的一些其他示例性实施例的封装结构PK1’。应注意，在其中存在第二间隔物结构42的其他实施例中，第二间隔物结构42也可通过形成混合物而设置在线路衬底200上，且可将所述混合物分配在线路衬底200上用于对盖结构520进行贴合。
图11是根据本公开的一些其他示例性实施例的封装结构。图11中所示的封装结构PK4类似于图2F中所示的封装结构PK1，因此相同的参考编号用于指代相同或相似的部件，且在本文中将省略其详细说明。所述实施例之间的不同之处在于第一间隔物结构40及粘合材料ADM的设计及排列。
如图11中所示，在一些实施例中，粘合材料可被形成为第一间隔物结构40的部分。举例来说，在示例性实施例中，第一间隔物结构40可包括载体CX、位于载体CX的一个表面上的粘合材料ADM1以及位于载体CX的另一表面上的另一粘合材料ADM2。举例来说，第一间隔物结构40可为双面胶间隔物。在某些实施例中，粘合材料ADM1贴合到盖结构520，而粘合材料ADM2贴合到线路衬底200。类似于上述实施例，盖结构520可通过粘合材料(ADM1及ADM2)贴合到线路衬底200，而第一间隔物结构40(包括ADM1、CX及ADM2)夹置在盖结构520与线路衬底200之间。类似地，在示例性实施例中，侧壁部分520B的宽度W1对线路衬底200与侧壁部分520B之间的距离Dx的比率(W1:Dx)仍然保持在10:1到30:1的范围内。这样一来，可防止热界面材料510及粘合材料(ADM1/ADM2)的分层及不均匀排列，以及这些材料的挤出及渗出的问题。
举例来说，在示例性实施例中，当宽度W1对距离Dx的比率(W1:Dx)保持在上述范围内时，可防止在对盖结构520进行贴合期间由低施加的力引起的问题(引起高热阻的厚的热界面材料510)或由过度施加的力引起的问题(热界面材料510的挤出及渗出)，以及例如热界面材料510及粘合剂的分层及不均匀排列等其他相关问题。另一方面，当宽度W1对距离Dx的比率(W1:Dx)在上述范围之外时，存在热界面材料510及粘合材料具有不均匀排列从而引起渗出及挤出等的风险。
至此，完成了根据本公开的一些示例性实施例的封装结构PK4。
图12是根据本公开的一些比较实施例的封装结构。图12中所示的比较封装结构PK0类似于图2F中所示的封装结构PK1，因此相同的参考编号用于指代相同或相似的部件，且在本文中将省略其详细说明。所述实施例之间的不同之处在于从封装结构PK0省略了第一间隔物结构40。
参照图12，在一些比较实施例中，由于在盖结构520与线路衬底200之间不存在间隔物结构，因此难以控制在将盖结构520贴合到线路衬底200上的期间施加的力。这样一来，封装结构PK0可能遭受许多问题，例如热界面材料510及粘合材料ADM的分层及不均匀排列。举例来说，在一些实施例中，当在对盖结构520进行贴合期间施加过大的力时，热界面材料510可能被挤出且覆盖半导体封装SM的侧壁，从而引起可靠性问题。类似地，粘合材料ADM可能倾向于朝相邻的无源装置PDX渗出且潜在地损坏无源装置PDX。
图13是根据本公开的一些其他示例性实施例的封装结构。图13中所示的封装结构PK5类似于图2F中所示的封装结构PK1，因此相同的参考编号用于指代相同或相似的部件，且在本文中将省略其详细说明。所述实施例之间的不同之处在于半导体封装的设计。如图2F中所示，半导体封装SM涉及晶片上芯片(chip-on-wafer，CoW)封装。然而，本公开并不仅限于此。举例来说，参照图13，提供半导体封装SM2来代替图2F中所示的半导体封装SM。
在示例性实施例中，半导体封装SM2包括半导体管芯602、介电层604、绝缘密封体606、重布线层608、导电焊盘610及导电球612。半导体管芯602位于介电层604上。绝缘密封体606位于介电层604上且环绕半导体管芯602。在一些实施例中，半导体管芯602包括半导体衬底602A、多个导电焊盘602B、钝化层602C、后钝化层602D、多个导电柱或导通孔602E以及保护层602F。如图13中所示，所述多个导电焊盘602B设置在半导体衬底602A上。钝化层602C形成在半导体衬底602A之上且具有局部地暴露出半导体衬底602A上的导电焊盘602B的开口。半导体衬底602A可为块状硅衬底或绝缘体上硅(SOI)衬底，且还包括形成在其中的有源组件(例如，晶体管等)及可选的无源组件(例如，电阻器、电容器、电感器等)。导电焊盘602B可为铝焊盘、铜焊盘、或其他合适的金属焊盘。钝化层602C可为氧化硅层、氮化硅层、氮氧化硅层、或由任何合适的介电材料形成的介电层。
此外，在一些实施例中，后钝化层602D可选地形成在钝化层602C之上。后钝化层602D覆盖钝化层602C，且具有多个接触开口。后钝化层602D的接触开口局部地暴露出导电焊盘602B。后钝化层602D可为苯并环丁烯(benzocyclobutene，BCB)层、聚酰亚胺层、聚苯并恶唑(polybenzoxazole，PBO)层、或由其他合适的聚合物形成的介电层。在一些实施例中，通过镀覆在导电焊盘602B上形成导电柱或导通孔602E。在一些实施例中，在覆盖导电柱或导通孔602E的后钝化层602D上形成保护层602F，以保护导电柱或导通孔602E。尽管本文中仅示出一个半导体管芯602，然而，应注意，本公开并不仅限于此，且半导体封装SM2中的半导体管芯602的数目可多于一个。
此外，如图13中所示，重布线层608形成在绝缘密封体606上且电连接到半导体管芯602。在一些实施例中，形成重布线层608包括以交替方式依序地形成一个或多个介电层608B及一个或多个金属化层608A。在某些实施例中，金属化层608A夹置在介电层608B之间。尽管在本文中仅示出三层金属化层608A及四层介电层608B，然而，本公开的范围不受本公开的实施例限制。在其他实施例中，可基于产品要求来调整金属化层608A及介电层608B的数目。在一些实施例中，金属化层608A电连接到半导体管芯602的导电柱602E。
在一些实施例中，在金属化层608A的最顶层的被暴露出的顶表面上设置有用于与导电球电连接的多个导电焊盘610。在某些实施例中，导电焊盘610是例如用于球安装的球下金属(UBM)图案。如图13中所示，导电焊盘610形成在重布线层608上且电连接到重布线层608。在一些实施例中，导电焊盘610的材料可包括铜、镍、钛、钨、或其合金等，且可例如通过电镀工艺来形成导电焊盘610。导电焊盘610的数目在本公开中不受限制，且可基于设计布局来选择。在一些替代实施例中，可省略导电焊盘610。换句话说，可将在后续步骤中形成的导电球612直接设置在重布线层608上。
如图13中所示，在导电焊盘610上及重布线层608之上设置有多个导电球612。在一些实施例中，可通过植球工艺或回焊工艺在导电焊盘610上设置导电球612。在一些实施例中，导电球612是例如焊料球或球栅阵列(BGA)球。在一些实施例中，导电球612通过导电焊盘610连接到重布线层608。在某些实施例中，导电球612中的一些导电球612可通过重布线层608电连接到半导体管芯602。导电球612的数目并不仅限于本公开，且可基于导电焊盘610的数目来指定及选择。
在示例性实施例中，半导体封装SM2通过倒装芯片结合设置在线路衬底200上。在一些实施例中，半导体封装SM2通过导电球612电连接到线路衬底200的导电焊盘210。在某些实施例中，导电球612进一步受到底部填充结构UX的保护。类似于上述实施例，由于第一间隔物结构40位于盖结构520与线路衬底200之间，因此可防止粘合材料ADM的分层及不均匀排列，以及粘合材料ADM的挤出及渗出的问题。
在上述实施例中，封装结构包括夹置在盖结构与线路衬底之间的多个第一间隔物结构。这样一来，当将盖结构贴合到线路衬底时，可适当地控制施加的力。举例来说，可防止在对盖结构进行贴合期间由低施加的力引起的问题(引起高热阻的厚的热界面材料)或过度施加的力引起的问题(材料的挤出及渗出)，以及例如热界面材料及粘合剂的分层及不均匀排列等其他相关问题。总体而言，可获得具有更好可靠性的封装结构。
根据本公开的一些实施例，一种封装结构包括线路衬底、半导体封装、盖结构以及多个第一间隔物结构。所述半导体封装设置在所述线路衬底上且电连接到所述线路衬底。所述盖结构设置在所述线路衬底上，覆盖所述半导体封装，其中所述盖结构通过粘合材料贴合到所述线路衬底。所述多个第一间隔物结构环绕所述半导体封装，其中所述第一间隔物结构夹置在所述盖结构与所述线路衬底之间，且包括与所述盖结构接触的顶部部分及与所述线路衬底接触的底部部分。
在一些实施例中，所述粘合材料覆盖且接触所述多个第一间隔物结构及所述多个第二间隔物结构。在一些实施例中，所述粘合材料覆盖所述多个第一间隔物结构或所述多个第二间隔物结构中的一者，且与所述多个第一间隔物结构或所述多个第二间隔物结构中的另一者间隔开。在一些实施例中，所述多个第一间隔物结构中的每一者是球结构、核-壳结构或柱结构。
根据本公开的一些其他实施例，一种封装结构包括线路衬底、中介层结构、多个半导体管芯、盖结构、热界面材料、以及多个第一间隔物结构。所述中介层结构设置在所述线路衬底上且电连接到所述线路衬底。所述多个半导体管芯设置在所述中介层结构上且电连接到所述中介层结构。所述盖结构设置在所述线路衬底上，其中所述盖结构包括盖体部分及侧壁部分，所述盖体部分位于所述多个半导体管芯之上，所述侧壁部分与所述盖体部分进行接合且环绕所述多个半导体管芯及所述中介层结构，且所述侧壁部分通过粘合材料贴合到所述线路衬底。所述热界面材料设置在所述多个半导体管芯与所述盖结构的所述盖体部分之间。所述多个第一间隔物结构与所述粘合材料相邻地设置在所述线路衬底与所述盖结构的所述侧壁部分之间。
在一些实施例中，所述线路衬底包括多个开口，所述多个开口暴露出所述线路衬底的导电焊盘，且所述多个第一间隔物结构设置在所述多个开口内且连接到所述导电焊盘。在一些实施例中，所述多个第一间隔物结构贴合在所述线路衬底的介电层上。在一些实施例中，所述粘合材料位于所述多个第一间隔物结构与所述多个第二间隔物结构之间，且与所述多个第一间隔物结构及所述多个第二间隔物结构间隔开。在一些实施例中，所述粘合材料覆盖所述多个第一间隔物结构及所述多个第二间隔物结构中的至少一者。
根据本公开的再一实施例，阐述一种制作封装结构的方法。所述方法包括以下步骤。提供线路衬底。将多个第一间隔物结构放置在所述线路衬底上，其中所述多个第一间隔物结构包括顶部部分及底部部分，且所述底部部分与所述线路衬底接触。将半导体封装设置到所述线路衬底上的被所述第一间隔物结构环绕的区域内。将盖结构通过粘合材料贴合到所述线路衬底上，其中所述盖结构环绕所述半导体封装，所述多个第一间隔物结构夹置在所述盖结构与所述线路衬底之间，且所述盖结构与所述多个第一间隔物结构的所述顶部部分接触。
在一些实施例中，所述的方法，还包括：在所述线路衬底上形成多个第一开口及多个第二开口；将所述多个第一间隔物结构放置在所述线路衬底的所述多个第二开口内，且使用粘合剂将所述多个第一间隔物结构与所述线路衬底进行接合；将焊料膏设置在所述多个第一开口内；以及通过将所述半导体封装的多个导电端子设置在所述线路衬底的所述多个第一开口内来将所述半导体封装设置到所述线路衬底上，并执行回焊工艺以将所述多个导电端子与所述线路衬底进行接合。
在一些实施例中，将所述多个第一间隔物结构放置在所述线路衬底上包括：通过将所述多个第一间隔物结构与所述粘合材料进行混合来形成混合物并将所述混合物分配在所述线路衬底上；通过将所述盖结构按压到所述混合物上以使所述盖结构通过所述粘合材料贴合到所述线路衬底来将所述盖结构贴合到所述线路衬底上，且其中所述多个第一间隔物结构夹置在所述盖结构与所述线路衬底之间。
在一些实施例中，所述的方法，还包括：将多个第二间隔物结构放置在所述线路衬底上使其环绕所述多个第一间隔物结构；以及将所述盖结构通过所述粘合材料贴合到所述线路衬底上，使得所述多个第二间隔物结构夹置在所述盖结构与所述线路衬底之间。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

Claims (10)

1.一种封装结构，包括：
线路衬底；
半导体封装，设置在所述线路衬底上且电连接到所述线路衬底；
盖结构，设置在所述线路衬底上，覆盖所述半导体封装，其中所述盖结构通过粘合材料贴合到所述线路衬底；以及
多个第一间隔物结构，环绕所述半导体封装，其中所述多个第一间隔物结构夹置在所述盖结构与所述线路衬底之间，且包括与所述盖结构接触的顶部部分及与所述线路衬底接触的底部部分。
2.根据权利要求1所述的封装结构，其中所述线路衬底包括多个开口，所述多个开口暴露出所述线路衬底的导电焊盘，且所述多个第一间隔物结构设置在所述多个开口内且连接到所述导电焊盘。
3.根据权利要求1所述的封装结构，还包括环绕所述多个第一间隔物结构的多个第二间隔物结构，其中所述多个第二间隔物结构夹置在所述盖结构与所述线路衬底之间，且包括与所述盖结构接触的顶部部分及与所述线路衬底接触的底部部分。
4.根据权利要求3所述的封装结构，其中所述粘合材料位于所述多个第一间隔物结构与所述多个第二间隔物结构之间，且与所述多个第一间隔物结构及所述多个第二间隔物结构间隔开。
5.一种封装结构，包括：
线路衬底；
中介层结构，设置在所述线路衬底上且电连接到所述线路衬底；
多个半导体管芯，设置在所述中介层结构上且电连接到所述中介层结构；
盖结构，设置在所述线路衬底上，其中所述盖结构包括盖体部分及侧壁部分，所述盖体部分位于所述多个半导体管芯之上，所述侧壁部分与所述盖体部分进行接合且环绕所述多个半导体管芯及所述中介层结构，且所述侧壁部分通过粘合材料贴合到所述线路衬底；
热界面材料，设置在所述多个半导体管芯与所述盖结构的所述盖体部分之间；以及
多个第一间隔物结构，与所述粘合材料相邻地设置在所述线路衬底与所述盖结构的所述侧壁部分之间。
6.根据权利要求5所述的封装结构，其中所述侧壁部分的宽度W1对所述线路衬底与所述侧壁部分之间的距离Dx的比率W1:Dx，处于10:1到30:1的范围内。
7.根据权利要求5所述的封装结构，还包括环绕所述多个第一间隔物结构的多个第二间隔物结构，其中所述多个第二间隔物结构与所述粘合材料相邻地设置在所述线路衬底与所述盖结构的所述侧壁部分之间。
8.根据权利要求7所述的封装结构，其中所述多个第一间隔物结构与所述多个第二间隔物结构在所述线路衬底上环绕所述中介层结构以锯齿形方式排列。
9.一种制作封装结构的方法，包括：
提供线路衬底；
将多个第一间隔物结构放置在所述线路衬底上，其中所述多个第一间隔物结构包括顶部部分及底部部分，且所述底部部分与所述线路衬底接触；
将半导体封装设置到所述线路衬底上的被所述多个第一间隔物结构环绕的区域内；以及
将盖结构通过粘合材料贴合到所述线路衬底上，其中所述盖结构环绕所述半导体封装，所述多个第一间隔物结构夹置在所述盖结构与所述线路衬底之间，且所述盖结构与所述多个第一间隔物结构的所述顶部部分接触。
10.根据权利要求9所述的方法，还包括：
在所述线路衬底上形成多个第一开口及多个第二开口；
将焊料膏设置在所述多个第一开口及所述多个第二开口内；
将所述多个第一间隔物结构放置在所述线路衬底的所述多个第二开口内；
通过将所述半导体封装的多个导电端子设置在所述线路衬底的所述多个第一开口内来将所述半导体封装设置到所述线路衬底上；以及
执行回焊工艺，以将所述多个第一间隔物结构与所述线路衬底进行接合且将所述多个导电端子与所述线路衬底进行接合。
CN202011153863.4A 2019-12-25 2020-10-26 封装结构及其制作方法 Pending CN113035788A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962953488P 2019-12-25 2019-12-25
US62/953,488 2019-12-25
US16/925,326 2020-07-09
US16/925,326 US11450654B2 (en) 2019-12-25 2020-07-09 Package structure and method of fabricating the same

Publications (1)

Publication Number Publication Date
CN113035788A true CN113035788A (zh) 2021-06-25

Family

ID=76458796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011153863.4A Pending CN113035788A (zh) 2019-12-25 2020-10-26 封装结构及其制作方法

Country Status (3)

Country Link
US (1) US11855060B2 (zh)
CN (1) CN113035788A (zh)
TW (1) TWI756907B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239136B1 (en) * 2020-07-28 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesive and thermal interface material on a plurality of dies covered by a lid
US12033912B2 (en) * 2021-08-12 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140072A1 (en) * 2001-01-04 2002-10-03 Wen-Wen Chiu IC chip package
CN101276794A (zh) * 2007-03-26 2008-10-01 安迪克连接科技公司 具有支座的挠性电路电子封装
US8363422B2 (en) * 2008-08-13 2013-01-29 Taiyo Yuden Co., Ltd. Electronic component module and method for manufacturing the same
CN106898586A (zh) * 2015-12-17 2017-06-27 瑞萨电子株式会社 半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466278B (zh) * 2010-04-06 2014-12-21 Kingpak Tech Inc 晶圓級影像感測器構裝結構及其製造方法
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US20180348434A1 (en) * 2017-05-31 2018-12-06 Intel Corporation Photonic die package with edge lens

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140072A1 (en) * 2001-01-04 2002-10-03 Wen-Wen Chiu IC chip package
CN101276794A (zh) * 2007-03-26 2008-10-01 安迪克连接科技公司 具有支座的挠性电路电子封装
US8363422B2 (en) * 2008-08-13 2013-01-29 Taiyo Yuden Co., Ltd. Electronic component module and method for manufacturing the same
CN106898586A (zh) * 2015-12-17 2017-06-27 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
TWI756907B (zh) 2022-03-01
TW202125655A (zh) 2021-07-01
US20220359487A1 (en) 2022-11-10
US11855060B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US20210098421A1 (en) Package component, electronic device and manufacturing method thereof
US11244939B2 (en) Package structure and method of forming the same
US11456287B2 (en) Package structure and method of fabricating the same
US11450654B2 (en) Package structure and method of fabricating the same
US11756855B2 (en) Method of fabricating package structure
US11164824B2 (en) Package structure and method of fabricating the same
US20220230969A1 (en) Package structure and method of fabricating the same
US12080681B2 (en) Package structure and method of fabricating the same
CN110610907A (zh) 半导体结构和形成半导体结构的方法
US11855060B2 (en) Package structure and method of fabricating the same
US20230378019A1 (en) Package structure and method of fabricating the same
US12074101B2 (en) Package structure and method of fabricating the same
CN113838840B (zh) 半导体封装及制造半导体封装的方法
TWI837728B (zh) 半導體裝置及其製造方法
US20220359476A1 (en) Package structure and method of fabricating the same
US20240363517A1 (en) Method of fabricating package structure
US20240363587A1 (en) Method of fabricating package structure
CN113140534A (zh) 封装结构和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination