TW202125655A - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TW202125655A
TW202125655A TW109138654A TW109138654A TW202125655A TW 202125655 A TW202125655 A TW 202125655A TW 109138654 A TW109138654 A TW 109138654A TW 109138654 A TW109138654 A TW 109138654A TW 202125655 A TW202125655 A TW 202125655A
Authority
TW
Taiwan
Prior art keywords
circuit substrate
spacer structures
spacer
cover
package
Prior art date
Application number
TW109138654A
Other languages
English (en)
Other versions
TWI756907B (zh
Inventor
蔡宗甫
高金福
王卜
盧思維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/925,326 external-priority patent/US11450654B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202125655A publication Critical patent/TW202125655A/zh
Application granted granted Critical
Publication of TWI756907B publication Critical patent/TWI756907B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝結構包括線路基底、半導體封裝、蓋結構以及多個第一間隙物結構。半導體封裝設置在線路基底上，且電性連接到線路基底。蓋結構設置在線路基底上，覆蓋半導體封裝，其中蓋結構透過黏合材料貼合到線路基底。所述多個第一間隙物結構環繞半導體封裝，其中第一間隙物結構夾置在蓋結構與線路基底之間，且包括與蓋結構接觸的頂部部分及與線路基底接觸的底部部分。

Description

封裝結構及其製作方法
在各種電子應用（例如手機及其他移動電子設備）中使用的半導體裝置及積體電路通常是在單個半導體晶圓上製造。可以在晶圓級下，對晶圓的晶粒進行處理並與其他半導體裝置或晶粒封裝在一起，且已開發出用於晶圓級封裝（wafer level packaging）的各種技術。
以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第二特徵形成在第一特徵之上或第一特徵上可包括其中第二特徵與第一特徵被形成為直接接觸的實施例，且也可包括其中第二特徵與第一特徵之間可形成有附加特徵從而使得所述第二特徵與所述第一特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用元件符號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上（on）”、“在…之上（over）”、“上覆在…之上（overlying）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
還可包括其他特徵及製程。舉例來說，可包括測試結構以說明對三維（three-dimensional，3D）封裝或三維積體電路（three-dimensional integrated circuit，3DIC）裝置進行驗證測試。所述測試結構可包括例如在重佈線層中或基底上形成的測試焊盤（test pad），以便能夠對3D封裝或3DIC進行測試、使用探針及/或探針卡（probe card）等。可對中間結構以及最終結構執行驗證測試。另外，本文中所公開的結構及方法可與包含對已知良好晶粒（known good die）進行中間驗證的測試方法結合使用以提高良率並降低成本。
圖1A到圖1H是根據本公開的一些示例性實施例的製作半導體封裝的方法中的各個階段的示意性剖面圖。參照圖1A，提供中介層結構100。在一些實施例中，中介層結構100包括核心部分102、以及形成在核心部分102中的多個穿孔104及導電焊盤106。在一些實施例中，核心部分102可為基底，例如塊狀半導體基底、絕緣體上矽（silicon on insulator，SOI）基底或多層式半導體材料基底。基底（核心部分102）的半導體材料可為矽、鍺、矽鍺、碳化矽、鎵砷、磷化鎵、磷化銦、砷化銦、銻化銦、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP、或其組合。在一些實施例中，核心部分102可為摻雜的或未摻雜的。
在一些實施例中，導電焊盤106形成在核心部分102的第一表面102a上。在一些實施例中，穿孔104形成在核心部分102中且與導電焊盤106連接。在一些實施例中，穿孔104以特定深度延伸到核心部分102中。在一些實施例中，穿孔104是基底穿孔。在一些實施例中，當核心部分102是矽基底時，穿孔104是矽穿孔。在一些實施例中，可透過在核心部分102中形成孔或凹槽且然後使用導電材料填充所述凹槽來形成穿孔104。在一些實施例中，可透過例如蝕刻、銑削、雷射鑽孔等來形成凹槽。在一些實施例中，可透過電化學鍍覆製程、化學氣相沉積（chemical vapor deposition，CVD）、原子層沉積（atomic layer deposition，ALD）、或物理氣相沉積（physical vapor deposition，PVD）來形成導電材料，且導電材料可包括銅、鎢、鋁、銀、金或其組合。在一些實施例中，可將與穿孔104連接的導電焊盤106形成為形成在中介層結構100上的重佈線層的導電部分。在一些實施例中，導電焊盤106包括凸塊下金屬（under bump metallurgy，UBM）。在某些實施例中，中介層結構100可還包括形成在核心部分102中的主動元件或被動元件，例如電晶體、電容器、電阻器、或二極體被動元件。
如圖1A中所示，核心部分102具有多個封裝區PKR及分隔所述多個封裝區PKR中的每一者的切割道DL。穿孔104及導電焊盤106形成在封裝區PKR內的核心部分102中。在一些實施例中，半導體晶粒D1及半導體晶粒D2設置在中介層結構100上，或者設置在封裝區PKR內的核心部分102上。半導體晶粒D1及半導體晶粒D2是從晶圓單體化的單個晶粒。在一些實施例中，半導體晶粒D1包含相同的電路系統，例如裝置及金屬化圖案，或者半導體晶粒D1是相同類型的晶粒。在一些實施例中，半導體晶粒D2包含相同的電路系統，或者半導體晶粒D2是相同類型的晶粒。在某些實施例中，半導體晶粒D1與半導體晶粒D2具有不同的電路系統或者是不同類型的晶粒。在替代實施例中，半導體晶粒D1與半導體晶粒D2可具有相同的電路系統。
在一些實施例中，半導體晶粒D1可為主晶粒，而半導體晶粒D2是輔助晶粒。在一些實施例中，主晶粒排列在每一封裝區PKR的中心位置中的核心部分102上，而輔助晶粒則並排排列且與主晶粒間隔開。在一些實施例中，輔助晶粒排列在主晶粒旁邊，且圍繞或環繞主晶粒。在一個實施例中，在每一封裝區PKR的一個主晶粒周圍排列有四個或六個輔助晶粒。本公開並不僅限於此。
在某些實施例中，半導體晶粒D1的表面積大於半導體晶粒D2的表面積。另外，在一些實施例中，半導體晶粒D1與半導體晶粒D2可具有不同的大小，包括不同的表面積及/或不同的厚度。在一些實施例中，半導體晶粒D1可為邏輯晶粒，包括中央處理器（central processing unit，CPU）晶粒、圖形處理單元（graphic processing unit，GPU）晶粒、系統晶片（system-on-a-chip，SoC）晶粒、微控制器等。在一些實施例中，半導體晶粒D1是功率管理晶粒，例如功率管理積體電路（power management integrated circuit，PMIC）晶粒。在一些實施例中，半導體晶粒D2可為記憶體晶粒，包括動態隨機存取記憶體（dynamic random access memory，DRAM）晶粒、靜態隨機存取記憶體（static random access memory，SRAM）晶粒、或高頻寬記憶體（high bandwidth memory，HBM）晶粒。本公開並不僅限於此，且可基於產品要求適當調整設置在核心部分102上的半導體晶粒的數目、大小及類型。
在所示實施例中，半導體晶粒D1包括本體D1A及形成在本體D1A的主動表面D1-S上的連接焊盤D1B。在某些實施例中，連接焊盤D1B可還包括用於將半導體晶粒D1結合到其他結構的柱結構。在一些實施例中，半導體晶粒D2包括本體D2A及形成在本體D2A的主動表面D2-S上的連接焊盤D2B。在其他實施例中，連接焊盤D2B可還包括用於將晶粒D2結合到其他結構的柱結構。
在一些實施例中，將半導體晶粒D1及半導體晶粒D2例如透過電性連接器110透過覆晶接合（flip-chip bonding）而貼合到核心部分102的第一表面102a。透過回焊製程，將電性連接器110形成在連接焊盤D1B、D2B與導電焊盤106之間，且將半導體晶粒D2、D1電性連接及實體連接到中介層結構100的核心部分102。在一些實施例中，電性連接器110位於半導體晶粒D1、D2與中介層結構100之間。在某些實施例中，半導體晶粒D1、D2透過電性連接器110電性連接到穿孔104及導電焊盤106。在一個實施例中，電性連接器110是微凸塊，例如具有銅金屬柱的微凸塊。在另一實施例中，電性連接器110是焊料凸塊、無鉛焊料凸塊、或微凸塊，例如受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊或包含銅柱的微凸塊。在一些實施例中，半導體晶粒D1、D2與核心部分102之間的結合可為焊料結合。在一些實施例中，半導體晶粒D1、D2與核心部分102之間的結合可為直接金屬對金屬結合（metal-to-metal bonding），例如銅對銅結合。
參照圖1B，在下一步驟中，可形成底部填充結構112以覆蓋所述多個電性連接器110，且填充滿半導體晶粒D1、D2與中介層結構100之間的空間。在一些實施例中，底部填充結構112進一步覆蓋半導體晶粒D1、D2的側壁，且位於封裝區PKR內。此後，可在中介層結構100之上（或核心部分102之上）形成絕緣密封體114，以覆蓋底部填充結構112，且環繞半導體晶粒D1及D2。
在一些實施例中，絕緣密封體114形成在封裝區PKR中的核心部分102的第一表面102a上及切割道DL之上。在一些實施例中，透過例如壓力模製製程（compression molding process）或移轉模壓製程（transfer molding）來形成絕緣密封體114。在一個實施例中，執行固化製程以使絕緣密封體114固化。在一些實施例中，絕緣密封體114包封半導體晶粒D1、D2及電性連接器110。在一些實施例中，可執行平坦化製程（包括研磨或拋光），以局部地移除絕緣密封體114，從而暴露出半導體晶粒D1、D2的背側表面D1-X、D2-X。因此，半導體晶粒D1、D2的背側表面D1-X、D2-X與絕緣密封體114的頂表面114a齊平。頂表面114a與絕緣密封體114的背側表面114b相對，其中背側表面114b與核心部分102接觸。
在一些實施例中，絕緣密封體114的材料包括聚合物（例如環氧樹脂、酚醛樹脂（phenolic resin）、含矽樹脂、或其他合適的樹脂）、具有低介電常數（permittivity，Dk）及低損耗正切（loss tangent，Df）性質的介電材料、或其他合適的材料。在替代實施例中，絕緣密封體114可包含可接受的絕緣密封體材料。在一些實施例中，絕緣密封體114可還包含可被添加到絕緣密封體114中來優化絕緣密封體114的熱膨脹係數（coefficient of thermal expansion，CTE）的無機填料或無機化合物（例如，二氧化矽、黏土等）。本公開並不僅限於此。
參照圖1C，將圖1B的結構顛倒或翻轉且放置在載體CR上，使得載體CR直接接觸半導體晶粒D1、D2的背側表面D1-X、D2-X及絕緣密封體114的頂表面114a。如圖1C中所示，在此處理階段處，中介層結構100尚未薄化且具有厚度Tx。換句話說，未顯露出穿孔104，且穿孔104嵌置在中介層結構100的核心部分102中。
參照圖1D，對中介層100執行薄化製程，以局部地移除或薄化中介層結構100的核心部分102，直到暴露出穿孔104且形成核心部分102的第二表面102b。在一些實施例中，薄化製程可包括背側研磨製程、拋光製程或蝕刻製程。在一些實施例中，在薄化製程之後，將中介層結構100薄化到厚度Ty。在一些實施例中，厚度Ty對厚度Tx的比率介於從約0.1到約0.5的範圍內。
參照圖1E，在封裝區PKR中的核心部分102的第二表面102b上以及在切割道DL之上形成重佈線結構116。核心部分102的第二表面102b與核心部分102的第一表面102a相對。在一些實施例中，重佈線結構116、核心部分102、穿孔104及導電焊盤106構成中介層結構100’。在一些實施例中，重佈線結構116電性連接穿孔104及/或電性連接穿孔104與外部裝置。在某些實施例中，重佈線結構116包括至少一個介電層116a及位於介電層116a中的金屬化圖案116b。在一些實施例中，金屬化圖案116b可包括焊盤、通孔及/或跡線，以對穿孔104進行內連，且進一步將穿孔104連接到一個或多個外部裝置。儘管在圖1E中示出一層介電層116a及一層金屬化圖案116b，但應注意的是，介電層116a及金屬化圖案116b的層的數目並不僅限於此，且這可基於要求進行調整。
在一些實施例中，介電層116a的材料包括氧化矽、氮化矽、碳化矽、氮氧化矽、或低介電常數介電材料（例如磷矽酸鹽玻璃材料、氟矽酸鹽玻璃材料、硼磷矽酸鹽玻璃材料、SiOC、旋塗玻璃材料、旋塗聚合物或矽碳材料）。在一些實施例中，可透過旋轉塗布或沉積（包括化學氣相沉積（CVD）、等離子體增強型化學氣相沉積（plasma-enhanced chemical vapor deposition，PECVD）、高密度等離子體CVD（high density plasma-CVD，HDP-CVD）等）來形成介電層116a。在一些實施例中，金屬化圖案116b包括凸塊下金屬（under-bump metallurgy，UBM）。在一些實施例中，形成金屬化圖案116b可包括使用微影技術及一個或多個蝕刻製程來將介電層圖案化且將金屬材料填充到圖案化介電層的開口中。可例如透過使用化學機械拋光製程來移除介電層上的任何過多的導電材料。在一些實施例中，金屬化圖案116b的材料包括銅、鋁、鎢、銀、及其組合。
如圖1E中所示，在金屬化圖案116b上設置多個導電端子118，且所述多個導電端子118電耦合到穿孔104。在一些實施例中，導電端子118放置在重佈線結構116的頂表面116s上，且透過封裝區PKR內的金屬化圖案116b電性連接到穿孔104。在某些實施例中，導電端子118位在金屬化圖案116b上且實體地貼合到金屬化圖案116b。在一些實施例中，導電端子118包括無鉛焊料球、焊料球、球柵陣列（ball grid array，BGA）球、凸塊、C4凸塊或微凸塊。在一些實施例中，導電端子118可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫、或其組合。在一些實施例中，透過例如蒸鍍、電鍍、印刷或焊料轉移在重佈線結構116上形成焊料膏來形成導電端子118，且然後將導電端子118回焊成期望的凸塊形狀。在一些實施例中，透過植球等方式將導電端子118放置在重佈線結構116上。在其他實施例中，透過以下方式形成導電端子118：透過濺鍍、印刷、無電鍍覆或電鍍或CVD形成無焊料金屬柱（例如銅柱），且然後透過對金屬柱進行鍍覆來形成無鉛帽層（lead-free cap layer）。導電端子118可用於結合到外部裝置或附加的電氣元件。在一些實施例中，導電端子118用於結合到線路基底、半導體基底或封裝基底。
參照圖1F，在後續步驟中，將載體CR剝離。舉例來說，剝離製程包括將例如雷射或UV光等光照射在貼合到載體CR（未示出）的剝離層（例如，光-熱轉換釋放層）上，使得可容易地將載體CR與剝離層一起移除。在一些實施例中，在剝離製程之後顯露出半導體晶粒D1、D2的背側表面D1-X、D2-X。
參照圖1G，在將載體CR剝離之後，將圖1F中所示的結構貼合到由框架FR支撐的條帶TP（例如，切割帶）上。隨後，沿切割道DL將圖1F中所示的結構切割或單體化，以形成多個半導體封裝SM。舉例來說，執行切割製程以切穿重佈線結構116、核心部分102及絕緣密封體114，從而沿切割道DL移除重佈線結構116的一些部分、核心部分102的一些部分及絕緣密封體114的一些部分。在一些實施例中，切割製程或單體化製程通常涉及利用旋轉刀片或雷射光束進行切割。換句話說，切割製程或單體化製程是例如雷射切分製程、機械鋸切製程、或其他合適的製程。在將載體CR剝離之後，可獲得圖1H中所示的單體化的半導體封裝SM。
圖2A到圖2F是根據本公開的一些示例性實施例的製作封裝結構的方法中的各個階段的示意性剖面圖及上視圖。參照圖2A，提供線路基底200。在一些實施例中，線路基底200由介電層組成。在某些實施例中，線路基底200是有機柔性基底或印刷電路板。在一些實施例中，線路基底200包括導電焊盤210、導電焊盤220、金屬化層230、及嵌置在線路基底200中的通孔（未示出）。在一些實施例中，導電焊盤210及導電焊盤220分別分佈在線路基底200的兩個相對的側上，且被暴露出以與稍後形成的元件/特徵進行電性連接。舉例來說，在一些實施例中，將線路基底200圖案化以形成顯露出位於線路基底200的第一側200A上的導電焊盤210的第一開口OP1、第二開口OP2及接觸開口OX。此外，在某些實施例中，將線路基底200圖案化以形成顯露出位於線路基底200的第二側200B上的導電焊盤220的開口OY。
在一些實施例中，金屬化層230及通孔嵌置在線路基底200中且一起為線路基底200提供佈線功能，其中金屬化層230及通孔電性連接到導電焊盤210及導電焊盤220。換句話說，導電焊盤210中的至少一些導電焊盤210透過金屬化層230及通孔電性連接到導電焊盤220中的一些導電焊盤220。在一些實施例中，導電焊盤210及導電焊盤220可包括金屬焊盤或金屬合金焊盤。在一些實施例中，金屬化層230的材料及通孔的材料可與導電焊盤210的材料及導電焊盤220的材料實質上相同或類似。
參照圖2B，在將線路基底200圖案化之後，將焊料膏310設置在線路基底200的第一開口OP1、第二開口OP2及接觸開口OX內。舉例來說，透過印刷將焊料膏310設置在第一開口OP1、第二開口OP2及接觸開口OX內。在下一步驟中，將多個第一間隙物結構40放置在線路基底200的第二開口OP2內、焊料膏310之上。在示例性實施例中，第一間隙物結構40的材料並未受到特別限制，且可為導電材料、聚合物材料等。這將在稍後的實施例中進行詳細闡述。
參照圖2C，在後續步驟中，將在圖1H中獲得的半導體封裝SM透過導電端子118安裝到線路基底200上。舉例來說，透過在線路基底200的第一開口OP1內、焊料膏310之上設置導電端子118來將半導體封裝SM安裝在線路基底200上。參照圖2D，圖2D是圖2C中所示結構的上視圖，半導體封裝SM設置在線路基底200上的被第一間隙物結構40環繞的區域內。在某些實施例中，第一間隙物結構40環繞半導體封裝SM的四個側。此外，大約10到15個第一間隙物結構40可位於每一側上。然而，本公開並不僅限於此，且可基於產品要求來調整環繞半導體封裝SM的第一間隙物結構40的數目。
如圖2C及圖2D中所示，在一些實施例中，可在線路基底200上在半導體封裝SM旁邊安裝被動元件PDX（集成被動元件或表面安裝裝置）。舉例來說，在線路基底200上在線路基底200的接觸開口OX內、焊料膏310之上安裝被動元件PDX。在將第一間隙物結構40、導電端子118及被動元件PDX放置/安裝在它們各自的開口中之後，執行回焊製程以將第一間隙物結構40與線路基底200的導電焊盤210進行接合。類似地，執行回焊製程以將導電端子118及被動元件PDX與線路基底200的導電焊盤210進行接合。換句話說，將第一間隙物結構40、導電端子118及被動元件PDX透過回焊製程安裝在線路基底200的導電焊盤210上。在一些實施例中，在執行回焊製程之後，可將半導體封裝SM及被動元件PDX電性連接到線路基底200的導電焊盤210。另外，半導體封裝SM及被動元件PDX可進一步電性連接到導電焊盤220、金屬化層230及通孔。在某些實施例中，第一間隙物結構40可電性連接到或可不電性連接到導電焊盤220，這將取決於所使用的第一間隙物結構40的材料。在一些實施例中，第一間隙物結構40具有與線路基底200的導電焊盤210實體接觸的底部部分40-BS。
如圖2E中所示，在一些實施例中，是形成底部填充結構UX以填充滿線路基底200與半導體封裝SM之間的空間。在某些實施例中，底部填充結構UX填充滿相鄰的導電端子118之間的空間且覆蓋導電端子118。舉例來說，底部填充結構UX環繞所述多個導電端子118。在一些實施例中，底部填充結構UX暴露出被動元件PDX，且被動元件PDX與底部填充結構UX保持隔開一定距離。換句話說，底部填充結構UX並未覆蓋被動元件PDX。在某些實施例中，底部填充結構UX可進一步覆蓋半導體封裝SM的側壁。
參照圖2F，在形成底部填充結構UX之後，將熱介面材料510設置在半導體封裝SM的背側上。此後，將蓋結構520透過黏合材料ADM貼合到線路基底200上。在一些實施例中，將蓋結構520按壓到熱介面材料510上，使得熱介面材料510夾置在半導體封裝結構SM與蓋結構520之間。在一些實施例中，蓋結構520環繞半導體封裝SM及被動元件PDX。舉例來說，蓋結構520包括位於半導體晶粒D1及D2之上的蓋體部分520A，且包括與蓋體部分520A進行接合的側壁部分520B。側壁部分520B可環繞半導體晶粒D1、D2及中介層結構100’，且透過黏合材料ADM貼合到線路基底200。
如圖2F中進一步所示，第一間隙物結構40夾置在蓋結構520與線路基底200之間。舉例來說，第一間隙物結構40包括與蓋結構520接觸的頂部部分40-TS及與線路基底200接觸的底部部分40-BS。在一些實施例中，第一間隙物結構40設置在線路基底200與蓋結構520的側壁部分520B之間，且與黏合材料ADM相鄰。在某些實施例中，黏合材料ADM也位於蓋結構520與線路基底200之間，並且環繞且接觸第一間隙物結構40。此外，在一些實施例中，側壁部分520B的寬度W1對線路基底200與側壁部分520B之間的距離Dx的比率（W1:Dx）處於10:1到30:1的範圍內。舉例來說，在一個示例性實施例中，當將寬度W1控制在2mm到3mm的範圍內時，可將距離Dx控制在100μm到200μm的範圍內。可適當地控制距離Dx及寬度W1，從而可防止熱介面材料510及黏合材料ADM的分層及不均勻排列，以及這些材料的擠出及滲出的問題。
在示例性實施例中，透過將第一間隙物結構40排列在蓋結構520與線路基底200之間，可適當地維持線路基底200與側壁部分520B之間的距離Dx。換句話說，透過保持蓋結構520與線路基底200之間的距離Dx來控制在將蓋結構520貼合到線路基底200上的期間施加的力道。舉例來說，第一間隙物結構40用於防止距離Dx過小（過度施加的力道），且防止距離Dx過大（低施加的力道）。此外，側壁部分520B的寬度W1與所使用的黏合材料ADM的量直接相關。因此，也將寬度W1控制在一定的範圍內，使得蓋結構520的側壁部分520B足夠寬以覆蓋第一間隙物結構40，同時防止施加過量的黏合材料ADM。
在某些實施例中，當寬度W1對距離Dx的比率（W1:Dx）保持在上述範圍內時，可防止在對蓋結構520進行貼合期間由低施加的力道引起的問題（引起高熱阻的厚的熱介面材料510）或由過度施加的力道引起的問題（黏合材料ADM的擠出及滲出），以及例如熱介面材料510及黏合劑的分層及不均勻排列等其他相關問題。另一方面，當寬度W1對距離Dx的比率（W1:Dx）在上述範圍之外時，存在熱介面材料510及黏合材料ADM具有不均勻排列從而引起滲出及擠出等的風險。
在一些實施例中，在將蓋結構520貼合在線路基底200上之後，是將多個導電球250放置在線路基底200的開口OY中，且將所述多個導電球250電性連接到導電焊盤220。在一些實施例中，導電球250是例如焊料球或BGA球。至此，完成了根據本公開的一些示例性實施例的封裝結構PK1。
圖3A到圖3C是根據本公開的一些示例性實施例的間隙物結構的各種設計。在上述實施例中，第一間隙物結構40被示出為具有球結構或球形結構。然而，本公開並不僅限於此，且可適當地調整第一間隙物結構40的設計。如圖3A中所示，第一間隙物結構40被示出為包括具有導電核40C的球結構。在一些實施例中，導電核40C可由任何導電材料或金屬材料（例如銅、鎢、鋁、銀、金等）製成，且本公開並不僅限於此。如圖3B中所示，除了具有導電核40C之外，第一間隙物結構40可還包括塗覆在導電核40C周圍的導電殼40S。換句話說，第一間隙物結構40可包括核-殼結構。在一些實施例中，導電殼40S的材料可為任何導電材料、金屬材料或金屬合金。在一個示例性實施例中，導電殼40S可為焊料殼。如圖3C中進一步所示，在一些實施例中，第一間隙物結構40包括柱結構或柱狀結構40CL。舉例來說，柱結構或柱狀結構40CL可由任何導電材料或金屬材料（例如銅、鎢、鋁、銀、金等）製成，且本公開並不僅限於此。
圖4A及圖4B是根據本公開的一些示例性實施例的將間隙物結構放置在線路基底上的各種方法的示意性剖面圖。參照圖4A，在一些實施例中，當第一間隙物結構40包括例如導電核40C等導電材料時，則可將第一間隙物結構40透過連接材料CM放置在線路基底200的導電焊盤210上或貼合到導電焊盤210。舉例來說，連接材料CM可為在先前實施例中使用的焊料膏310。在一些實施例中，導電核40C的底部部分40-BS與導電焊盤210接觸，而連接材料CM環繞導電核40C且接觸導電焊盤210。
在一個示例性實施例中，當例如導電核40C或導電殼40S等導電材料位於第一間隙物結構40的外表面上時，則第一間隙物結構40可透過回焊製程與線路基底200進行接合。舉例來說，在此種實施例中，在線路基底200上形成第一開口OP1及第二開口OP2，且將焊料膏310設置在線路基底200的第一開口OP1及第二開口OP2內。可將第一間隙物結構40放置在線路基底200的第二開口OP2內，而將半導體封裝SM的導電端子118設置在線路基底200的第一開口OP1內。此後，可執行回焊製程以將第一間隙物結構40及導電端子118二者與線路基底200的導電焊盤210進行接合。
參照圖4B，在一些其他實施例中，當第一間隙物結構40包括例如導電核40C等導電材料時，則可將第一間隙物結構40透過另一連接材料CM放置在線路基底200的介電層上或貼合到線路基底200的介電層。舉例來說，連接材料CM可為任何黏合劑320、膠水等。在一些實施例中，導電核40C的底部部分40-BS與線路基底200的介電層接觸，而連接材料CM環繞導電核40C且接觸線路基底200。
圖5A及圖5B是根據本公開的一些其他示例性實施例的間隙物結構的各種設計。在先前的實施例中，第一間隙物結構40透過導電材料貼合到線路基底200，但本公開並不僅限於此，且可應用其他材料。參照圖5A，在一些實施例中，第一間隙物結構40被示出為包括具有導電核40C的球結構，而導電核40C塗覆有聚合物殼40PS。換句話說，是將具有位於導電核40C的外表面上的非導電性的殼之核-殼結構應用於第一間隙物結構40。參照圖5B，在一些其他實施例中，第一間隙物結構40被示出為包括具有聚合物核40PC的球結構，而聚合物核40PC塗覆有聚合物殼40PS。換句話說，將具有位於聚合物核40PC的外表面上的非導電性的殼之核-殼結構應用於第一間隙物結構40。在一些替代實施例中，第一間隙物結構40可包括上面未塗覆有任何殼結構的聚合物核40PC。
圖6A及圖6B是根據本公開的一些示例性實施例的將間隙物結構放置在線路基底上的各種方法的示意性剖面圖。參照圖6A，在一些實施例中，當第一間隙物結構40包含非導電材料（例如覆蓋導電核40C的聚合物殼40PS）時，則可將第一間隙物結構40透過連接材料CM放置在線路基底200的導電焊盤210上或貼合到導電焊盤210。舉例來說，連接材料CM可為任何黏合劑320、膠水等。以類似的方式，聚合物殼40PS的底部部分40-BS與導電焊盤210接觸，而連接材料CM環繞聚合物殼40PS且接觸導電焊盤210。
在一個示例性實施例中，當例如聚合物核40PC或聚合物殼40PS等聚合物材料位於第一間隙物結構40的外表面上時，則可將第一間隙物結構40透過黏合劑320與線路基底200進行接合。舉例來說，在此種實施例中，在線路基底200上形成第一開口OP1及第二開口OP2，並且將第一間隙物結構40放置在第二開口OP2中，且透過黏合劑320將第一間隙物結構40與線路基底200的導電焊盤210進行接合。在一些實施例中，將焊料膏310設置在第一開口OP1內，且將半導體封裝SM的導電端子118設置在線路基底200的第一開口OP1內。此後，可執行回焊製程以將導電端子118與線路基底200的導電焊盤210進行接合。
參照圖6B，在一些其他實施例中，當第一間隙物結構40包括非導電材料（例如覆蓋聚合物核40PC的聚合物殼40PS）時，則可將第一間隙物結構40透過連接材料CM放置在線路基底200的介電層上或貼合到線路基底200的介電層。舉例來說，連接材料CM可為任何黏合劑320、膠水等。在一些實施例中，聚合核40PC的底部部分40-BS與線路基底200的介電層接觸，而連接材料CM環繞聚合核40PC且接觸線路基底200。
圖7A到圖7D是根據本公開的一些示例性實施例的製作封裝結構的方法中的各個階段的示意性剖面圖及上視圖。圖7A到圖7D中所示的方法類似於圖2A到圖2F中所示的方法，因此相同的元件符號將用於表示相同或類似的元件，且在本文中將省略其詳細說明。所述實施例之間的不同之處在於進一步提供了第二間隙物結構42。
參照圖7A，可執行圖2A到圖2C中闡述的相同方法，以將半導體封裝SM的導電端子118設置在第一開口OP1中，將第一間隙物結構40設置在第二開口OP2中，且將被動元件PDX設置在接觸開口OX中。如圖7A中所示，在一些實施例中，在線路基底200中進一步形成多個第三開口OP3，且將多個第二間隙物結構42設置在第三開口OP3內。在一些實施例中，透過使用如前文所述的連接材料CM將第一間隙物結構40及第二間隙物結構42貼合到線路基底200的導電焊盤210。在示例性實施例中，第二間隙物結構42的材料及設計可與第一間隙物結構40相同。在一些替代實施例中，第二間隙物結構42的材料及設計可不同於第一間隙物結構40。舉例來說，可將圖3A到圖3C、圖5A及圖5B中所示的間隙物結構的各種設計應用於第二間隙物結構42。
如圖7B中所示，圖7B是圖7A中所示結構的上視圖，在一些實施例中，可將第二間隙物結構42設置在線路基底200上以環繞第一間隙物結構40。舉例來說，第二間隙物結構42可環繞半導體封裝SM的四個側以平行的方式排列在第一間隙物結構40旁邊。然而，本公開並不僅限於此，且可基於設計要求來調整第二間隙物結構42的排列。舉例來說，在如圖7C中所示的一些替代實施例中，第一間隙物結構40與第二間隙物結構42在線路基底200上環繞半導體封裝SM以鋸齒形（zig-zag）方式排列或交錯排列。舉例來說，第一間隙物結構40及第二間隙物結構42可環繞中介層結構100’。
參照圖7D，在將第一間隙物結構40及第二間隙物結構42設置在線路基底200上之後，將蓋結構520透過黏合材料ADM貼合到線路基底200上。在示例性實施例中，第二間隙物結構42夾置在蓋結構520與線路基底200之間，且包括與蓋結構520接觸的頂部部分42-TS及與線路基底200接觸的底部部分42-BS。舉例來說，第二間隙物結構42與黏合材料ADM相鄰地設置在線路基底200與蓋結構520的側壁部分520B之間。
如圖7D中進一步所示，黏合材料ADM夾置在蓋結構520與線路基底200之間，且覆蓋及接觸第一間隙物結構40及第二間隙物結構42。此外，在一些實施例中，側壁部分520B的寬度W1對線路基底200與側壁部分520B之間的距離Dx的比率（W1:Dx）仍然保持在10:1到30:1的範圍內。這樣一來，可防止熱介面材料510及黏合材料ADM的分層及不均勻排列，以及這些材料的擠出及滲出的問題。
舉例來說，在示例性實施例中，當寬度W1對距離Dx的比率（W1:Dx）保持在上述範圍內時，可防止在對蓋結構520進行貼合期間由低施加的力道引起的問題（引起高熱阻的厚的熱介面材料510）或由過度施加的力道引起的問題（黏合材料ADM的擠出及滲出），以及例如熱介面材料510及黏合劑的分層及不均勻排列等其他相關問題。另一方面，當寬度W1對距離Dx的比率（W1:Dx）在上述範圍之外時，存在熱介面材料510及黏合材料ADM具有不均勻排列從而引起滲出及擠出等的風險。
在將蓋結構520貼合在線路基底200上之後，將多個導電球250放置在線路基底200的開口OY中，且將所述多個導電球250電性連接到導電焊盤220。至此，完成了根據本公開的一些示例性實施例的封裝結構PK2。
圖8A到圖8C是根據本公開的一些示例性實施例的各種封裝結構的放大剖面圖。對於包括第一間隙物結構40及第二間隙物結構42的實施例，進一步闡述它們相對於黏合材料ADM的排列。參照圖8A，在一些實施例中，將蓋結構520的側壁部分520B透過黏合材料ADM貼合到線路基底200，由此黏合材料ADM覆蓋且接觸第一間隙物結構40及第二間隙物結構42二者。然而，本公開並不僅限於此。
參照圖8B，在一些實施例中，蓋結構520的側壁部分520B透過黏合材料ADM貼合到線路基底200，但黏合材料ADM與第一間隙物結構40及第二間隙物結構42間隔開。換句話說，黏合材料ADM不接觸第一間隙物結構40及第二間隙物結構42。在此種實施例中，第一間隙物結構40及第二間隙物結構42進一步遠離彼此（相對於圖8A中所示的排列）設置。在某些實施例中，黏合材料ADM位於第一間隙物結構40與第二間隙物結構42之間的空間中，且夾置在線路基底200與蓋結構520的側壁部分520B之間。
參照圖8C，在一些實施例中，蓋結構520的側壁部分520B透過黏合材料ADM貼合到線路基底200，由此黏合材料ADM覆蓋且接觸第一間隙物結構40，並且與第二間隙物結構42間隔開。然而，本公開並不僅限於此。在一些替代實施例中，黏合材料ADM覆蓋且接觸第二間隙物結構42，並且與第一間隙物結構40間隔開。換句話說，黏合材料ADM可覆蓋所述多個第一間隙物結構40及所述多個第二間隙物結構42中的至少一者，同時與所述多個第一間隙物結構40及所述多個第二間隙物結構42中的另一者間隔開。此種實施例可透過在將蓋結構520貼合到線路基底200期間選擇性地將黏合材料ADM設置在第一間隙物結構40或第二間隙物結構42之上來實現。
圖9是根據本公開的一些其他示例性實施例的封裝結構。圖9中所示的封裝結構PK3類似於圖7D中所示的封裝結構PK2，因此相同的元件符號將用於表示相同或類似的元件，且在本文中將省略其詳細說明。所述實施例之間的不同之處在於第二間隙物結構42的設計。在先前的實施例中，第一間隙物結構40及第二間隙物結構42二者在封裝結構中具有球結構設計。然而，本公開並不僅限於此。參照圖9，在一些實施例中，第一間隙物結構40具有球結構而第二間隙物結構42具有柱結構或柱狀結構。在其中第一間隙物結構40與第二間隙物結構42具有不同設計的情況下，它們仍然可具有實質上相同的高度。基於上述實施例，可注意到的是，可適當地調整間隙物結構（40/42）的設計及排列，而只要間隙物結構（40/42）有助於控制線路基底200與蓋結構520之間的高度或距離即可。
圖10A及圖10B是根據本公開的一些其他示例性實施例的製作封裝結構的方法中的各個階段的示意性剖面圖。圖10A及圖10B中所示的方法類似於圖2A到圖2F中所示的方法，因此相同的元件符號將用於表示相同或類似的元件，且在本文中將省略其詳細說明。所述實施例之間的不同之處在於將第一間隙物結構40貼合到線路基底200的方法。
在先前的實施例中，可將第一間隙物結構40透過連接材料CM（例如焊料膏310或黏合劑320，以及利用或不利用回焊製程）貼合到線路基底200（或者在介電層上或者在導電焊盤210上）。然而，本公開並不僅限於此，且可省略連接材料CM。舉例來說，參照圖10A，在一些實施例中，首先透過將第一間隙物結構40與黏合材料ADM進行混合來形成混合物MX。在某些實施例中，將混合物MX分配到線路基底200上。舉例來說，可將混合物MX分配在線路基底200上，使得第一間隙物結構40位於線路基底200的第二開口OP2內，同時黏合材料ADM覆蓋第一間隙物結構40。在一些替代實施例中，可將混合物MX分配在線路基底200上，使得第一間隙物結構40設置在線路基底200的介電層上。
參照圖10B，在將混合物MX分配在線路基底200上之後，可將蓋結構520透過黏合材料ADM貼合到線路基底200，由此將第一間隙物結構40夾置在蓋結構520與線路基底200之間。至此，可完成根據本公開的一些其他示例性實施例的封裝結構PK1’。應注意的是，在其中存在第二間隙物結構42的其他實施例中，第二間隙物結構42也可透過形成混合物而設置在線路基底200上，且可將所述混合物分配在線路基底200上用於對蓋結構520進行貼合。
圖11是根據本公開的一些其他示例性實施例的封裝結構。圖11中所示的封裝結構PK4類似於圖2F中所示的封裝結構PK1，因此相同的元件符號將用於表示相同或類似的元件，且在本文中將省略其詳細說明。所述實施例之間的不同之處在於第一間隙物結構40及黏合材料ADM的設計及排列。
如圖11中所示，在一些實施例中，黏合材料可被形成為第一間隙物結構40的部分。舉例來說，在示例性實施例中，第一間隙物結構40可包括載體CX、位於載體CX的一個表面上的黏合材料ADM1以及位於載體CX的另一表面上的另一黏合材料ADM2。舉例來說，第一間隙物結構40可為雙面膠間隙物。在某些實施例中，黏合材料ADM1貼合到蓋結構520，而黏合材料ADM2貼合到線路基底200。類似於上述實施例，蓋結構520可透過黏合材料（ADM1及ADM2）貼合到線路基底200，而第一間隙物結構40（包括ADM1、CX及ADM2）夾置在蓋結構520與線路基底200之間。類似地，在示例性實施例中，側壁部分520B的寬度W1對線路基底200與側壁部分520B之間的距離Dx的比率（W1:Dx）仍然保持在10:1到30:1的範圍內。這樣一來，可防止熱介面材料510及黏合材料（ADM1/ADM2）的分層及不均勻排列，以及這些材料的擠出及滲出的問題。
舉例來說，在示例性實施例中，當寬度W1對距離Dx的比率（W1:Dx）保持在上述範圍內時，可防止在對蓋結構520進行貼合期間由低施加的力道引起的問題（引起高熱阻的厚的熱介面材料510）或由過度施加的力道引起的問題（熱介面材料510的擠出及滲出），以及例如熱介面材料510及黏合劑的分層及不均勻排列等其他相關問題。另一方面，當寬度W1對距離Dx的比率（W1:Dx）在上述範圍之外時，存在熱介面材料510及黏合材料具有不均勻排列從而引起滲出及擠出等的風險。
至此，完成了根據本公開的一些示例性實施例的封裝結構PK4。
圖12是根據本公開的一些比較實施例的封裝結構。圖12中所示的比較封裝結構PK0類似於圖2F中所示的封裝結構PK1，因此相同的元件符號將用於表示相同或類似的元件，且在本文中將省略其詳細說明。所述實施例之間的不同之處在於從封裝結構PK0省略了第一間隙物結構40。
參照圖12，在一些比較實施例中，由於在蓋結構520與線路基底200之間不存在間隙物結構，因此難以控制在將蓋結構520貼合到線路基底200上的期間施加的力道。這樣一來，封裝結構PK0可能遭受許多問題，例如熱介面材料510及黏合材料ADM的分層及不均勻排列。舉例來說，在一些實施例中，當在對蓋結構520進行貼合期間施加過大的力道時，熱介面材料510可能被擠出且覆蓋半導體封裝SM的側壁，從而引起可靠性問題。類似地，黏合材料ADM可能傾向於朝相鄰的被動元件PDX滲出且潛在地損壞被動元件PDX。
圖13是根據本公開的一些其他示例性實施例的封裝結構。圖13中所示的封裝結構PK5類似於圖2F中所示的封裝結構PK1，因此相同的元件符號將用於表示相同或類似的元件，且在本文中將省略其詳細說明。所述實施例之間的不同之處在於半導體封裝的設計。如圖2F中所示，半導體封裝SM涉及晶圓上晶片（chip-on-wafer，CoW）封裝。然而，本公開並不僅限於此。舉例來說，參照圖13，提供半導體封裝SM2來代替圖2F中所示的半導體封裝SM。
在示例性實施例中，半導體封裝SM2包括半導體晶粒602、介電層604、絕緣密封體606、重佈線層608、導電焊盤610及導電球612。半導體晶粒602位於介電層604上。絕緣密封體606位於介電層604上且環繞半導體晶粒602。在一些實施例中，半導體晶粒602包括半導體基底602A、多個導電焊盤602B、鈍化層602C、後鈍化層602D、多個導電柱或導通孔602E以及保護層602F。如圖13中所示，所述多個導電焊盤602B設置在半導體基底602A上。鈍化層602C形成在半導體基底602A之上且具有局部地暴露出半導體基底602A上的導電焊盤602B的開口。半導體基底602A可為塊狀矽基底或絕緣體上矽（SOI）基底，且還包括形成在其中的主動元件（例如，電晶體等）及可選的被動元件（例如，電阻器、電容器、電感器等）。導電焊盤602B可為鋁焊盤、銅焊盤、或其他合適的金屬焊盤。鈍化層602C可為氧化矽層、氮化矽層、氮氧化矽層、或由任何合適的介電材料形成的介電層。
此外，在一些實施例中，後鈍化層602D可選地形成在鈍化層602C之上。後鈍化層602D覆蓋鈍化層602C，且具有多個接觸開口。後鈍化層602D的接觸開口局部地暴露出導電焊盤602B。後鈍化層602D可為苯並環丁烯（benzocyclobutene，BCB）層、聚醯亞胺層、聚苯並噁唑（polybenzoxazole，PBO）層、或由其他合適的聚合物形成的介電層。在一些實施例中，透過鍍覆在導電焊盤602B上形成導電柱或導通孔602E。在一些實施例中，在覆蓋導電柱或導通孔602E的後鈍化層602D上形成保護層602F，以保護導電柱或導通孔602E。儘管本文中僅示出一個半導體晶粒602，然而，應注意的是，本公開並不僅限於此，且半導體封裝SM2中的半導體晶粒602的數目可多於一個。
此外，如圖13中所示，重佈線層608形成在絕緣密封體606上且電性連接到半導體晶粒602。在一些實施例中，形成重佈線層608包括以交替方式依序地形成一個或多個介電層608B及一個或多個金屬化層608A。在某些實施例中，金屬化層608A夾置在介電層608B之間。儘管在本文中僅示出三層金屬化層608A及四層介電層608B，然而，本公開的範圍不受本公開的實施例限制。在其他實施例中，可基於產品要求來調整金屬化層608A及介電層608B的數目。在一些實施例中，金屬化層608A電性連接到半導體晶粒602的導電柱602E。
在一些實施例中，在金屬化層608A的最頂層的被暴露出的頂表面上設置有用於與導電球電性連接的多個導電焊盤610。在某些實施例中，導電焊盤610是例如用於球安裝的球下金屬（UBM）圖案。如圖13中所示，導電焊盤610形成在重佈線層608上且電性連接到重佈線層608。在一些實施例中，導電焊盤610的材料可包括銅、鎳、鈦、鎢、或其合金等，且可例如透過電鍍製程來形成導電焊盤610。導電焊盤610的數目在本公開中不受限制，且可基於設計佈局來選擇。在一些替代實施例中，可省略導電焊盤610。換句話說，可將在後續步驟中形成的導電球612直接設置在重佈線層608上。
如圖13中所示，在導電焊盤610上及重佈線層608之上設置有多個導電球612。在一些實施例中，可透過植球製程或回焊製程在導電焊盤610上設置導電球612。在一些實施例中，導電球612是例如焊料球或球柵陣列（BGA）球。在一些實施例中，導電球612透過導電焊盤610連接到重佈線層608。在某些實施例中，導電球612中的一些導電球612可透過重佈線層608電性連接到半導體晶粒602。導電球612的數目並不僅限於本公開，且可基於導電焊盤610的數目來指定及選擇。
在示例性實施例中，半導體封裝SM2透過覆晶接合設置在線路基底200上。在一些實施例中，半導體封裝SM2透過導電球612電性連接到線路基底200的導電焊盤210。在某些實施例中，導電球612進一步受到底部填充結構UX的保護。類似於上述實施例，由於第一間隙物結構40位於蓋結構520與線路基底200之間，因此可防止黏合材料ADM的分層及不均勻排列，以及黏合材料ADM的擠出及滲出的問題。
在上述實施例中，封裝結構包括夾置在蓋結構與線路基底之間的多個第一間隙物結構。這樣一來，當將蓋結構貼合到線路基底時，可適當地控制施加的力道。舉例來說，可防止在對蓋結構進行貼合期間由低施加的力道引起的問題（引起高熱阻的厚的熱介面材料）或過度施加的力道引起的問題（材料的擠出及滲出），以及例如熱介面材料及黏合劑的分層及不均勻排列等其他相關問題。總體而言，可獲得具有更好可靠性的封裝結構。
根據本公開的一些實施例，一種封裝結構包括線路基底、半導體封裝、蓋結構以及多個第一間隙物結構。所述半導體封裝設置在所述線路基底上且電性連接到所述線路基底。所述蓋結構設置在所述線路基底上，覆蓋所述半導體封裝，其中所述蓋結構透過黏合材料貼合到所述線路基底。所述多個第一間隙物結構環繞所述半導體封裝，其中所述第一間隙物結構夾置在所述蓋結構與所述線路基底之間，且包括與所述蓋結構接觸的頂部部分及與所述線路基底接觸的底部部分。
根據本公開的一些其他實施例，一種封裝結構包括線路基底、中介層結構、多個半導體晶粒、蓋結構、熱介面材料、以及多個第一間隙物結構。所述中介層結構設置在所述線路基底上且電性連接到所述線路基底。所述多個半導體晶粒設置在所述中介層結構上且電性連接到所述中介層結構。所述蓋結構設置在所述線路基底上，其中所述蓋結構包括蓋體部分及側壁部分，所述蓋體部分位於所述多個半導體晶粒之上，所述側壁部分與所述蓋體部分進行接合且環繞所述多個半導體晶粒及所述中介層結構，且所述側壁部分透過黏合材料貼合到所述線路基底。所述熱介面材料設置在所述多個半導體晶粒與所述蓋結構的所述蓋體部分之間。所述多個第一間隙物結構與所述黏合材料相鄰地設置在所述線路基底與所述蓋結構的所述側壁部分之間。
根據本公開的再一實施例，闡述一種製作封裝結構的方法。所述方法包括以下步驟。提供線路基底。將多個第一間隙物結構放置在所述線路基底上，其中所述多個第一間隙物結構包括頂部部分及底部部分，且所述底部部分與所述線路基底接觸。將半導體封裝設置到所述線路基底上的被所述第一間隙物結構環繞的區域內。將蓋結構透過黏合材料貼合到所述線路基底上，其中所述蓋結構環繞所述半導體封裝，所述多個第一間隙物結構夾置在所述蓋結構與所述線路基底之間，且所述蓋結構與所述多個第一間隙物結構的所述頂部部分接觸。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
40:第一間隙物結構/間隙物結構 40-BS、42-BS:底部部分 40C:導電核 40CL:柱結構或柱狀結構 40PC:聚合物核 40PS:聚合物殼 40S:導電殼 40-TS、42-TS:頂部部分 42:第二間隙物結構/間隙物結構 100:中介層結構/中介層 100’:中介層結構 102:核心部分 102a:第一表面 102b:第二表面 104:穿孔 106、210、220、602B、610:導電焊盤 110:電性連接器 112、UX:底部填充結構 114:絕緣密封體 114a、116s:頂表面 114b、D1-X、D2-X:背側表面 116:重佈線結構 116a、604、608B:介電層 116b:金屬化圖案 118:導電端子 200:線路基底 200A:第一側 200B:第二側 230、608A:金屬化層 250、612:導電球 310:焊料膏 320:黏合劑 510:熱介面材料 520:蓋結構 520A:蓋體部分 520B:側壁部分 602:半導體晶粒 602A:半導體基底 602C:鈍化層 602D:後鈍化層 602E:導電柱或導通孔 602F:保護層 606:絕緣密封體 608:重佈線層 ADM、ADM1、ADM2:黏合材料 CM:連接材料 CR、CX:載體 D1:半導體晶粒 D2:半導體晶粒/晶粒 D1A、D2A:本體 D1B、D2B:連接焊盤 D1-S、D2-S:主動表面 DL:切割道 Dx:距離 FR:框架 MX:混合物 OP1:第一開口 OP2:第二開口 OP3:第三開口 OX:接觸開口 OY:開口 PDX:被動元件 PKR:封裝區 PK0、PK1、PK1’、PK2、PK3、PK4、PK5:封裝結構 SM:半導體封裝/半導體封裝結構 SM2:半導體封裝 TP:條帶 Tx、Ty:厚度 W1:寬度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的臨界尺寸（critical dimension）。 圖1A到圖1H是根據本公開的一些示例性實施例的製作半導體封裝的方法中的各個階段的示意性剖面圖。 圖2A到圖2F是根據本公開的一些示例性實施例的製作封裝結構的方法中的各個階段的示意性剖面圖及上視圖。 圖3A到圖3C是根據本公開的一些示例性實施例的間隙物結構的各種設計。 圖4A及圖4B是根據本公開的一些示例性實施例的將間隙物結構放置在線路基底上的各種方法的示意性剖面圖。 圖5A及圖5B是根據本公開的一些其他示例性實施例的間隙物結構的各種設計。 圖6A及圖6B是根據本公開的一些示例性實施例的將間隙物結構放置在線路基底上的各種方法的示意性剖面圖。 圖7A到圖7D是根據本公開的一些示例性實施例的製作封裝結構的方法中的各個階段的示意性剖面圖及上視圖。 圖8A到圖8C是根據本公開的一些示例性實施例的各種封裝結構的放大剖面圖。 圖9是根據本公開的一些其他示例性實施例的封裝結構。 圖10A及圖10B是根據本公開的一些其他示例性實施例的製作封裝結構的方法中的各個階段的示意性剖面圖。 圖11是根據本公開的一些其他示例性實施例的封裝結構。 圖12是根據本公開的一些比較實施例的封裝結構。 圖13是根據本公開的一些其他示例性實施例的封裝結構。
40:第一間隙物結構/間隙物結構
40-BS:底部部分
40-TS:頂部部分
100’:中介層結構
102:核心部分
104:穿孔
106、210、220:導電焊盤
110:電性連接器
114:絕緣密封體
116b:金屬化圖案
200:線路基底
230:金屬化層
310:焊料膏
510:熱介面材料
520:蓋結構
520A:蓋體部分
520B:側壁部分
ADM:黏合材料
D1:半導體晶粒
D2:半導體晶粒/晶粒
Dx:距離
PDX:被動元件
PK1:封裝結構
SM:半導體封裝/半導體封裝結構
UX:底部填充結構
W1:寬度

Claims (20)

  1. 一種封裝結構，包括： 線路基底； 半導體封裝，設置在所述線路基底上且電性連接到所述線路基底； 蓋結構，設置在所述線路基底上，覆蓋所述半導體封裝，其中所述蓋結構透過黏合材料貼合到所述線路基底；以及 多個第一間隙物結構，環繞所述半導體封裝，其中所述多個第一間隙物結構夾置在所述蓋結構與所述線路基底之間，且包括與所述蓋結構接觸的頂部部分及與所述線路基底接觸的底部部分。
  2. 如請求項1所述的封裝結構，其中所述線路基底包括多個開口，所述多個開口暴露出所述線路基底的導電焊盤，且所述多個第一間隙物結構設置在所述多個開口內且連接到所述導電焊盤。
  3. 如請求項1所述的封裝結構，更包括環繞所述多個第一間隙物結構的多個第二間隙物結構，其中所述多個第二間隙物結構夾置在所述蓋結構與所述線路基底之間，且包括與所述蓋結構接觸的頂部部分及與所述線路基底接觸的底部部分。
  4. 如請求項3所述的封裝結構，其中所述黏合材料位於所述多個第一間隙物結構與所述多個第二間隙物結構之間，且與所述多個第一間隙物結構及所述多個第二間隙物結構間隔開。
  5. 如請求項3所述的封裝結構，其中所述黏合材料覆蓋且接觸所述多個第一間隙物結構及所述多個第二間隙物結構。
  6. 如請求項3所述的封裝結構，其中所述黏合材料覆蓋所述多個第一間隙物結構或所述多個第二間隙物結構中的一者，且與所述多個第一間隙物結構或所述多個第二間隙物結構中的另一者間隔開。
  7. 如請求項1所述的封裝結構，其中所述多個第一間隙物結構中的每一者是球結構、核-殼結構或柱結構。
  8. 一種封裝結構，包括： 線路基底； 中介層結構，設置在所述線路基底上且電性連接到所述線路基底； 多個半導體晶粒，設置在所述中介層結構上且電性連接到所述中介層結構； 蓋結構，設置在所述線路基底上，其中所述蓋結構包括蓋體部分及側壁部分，所述蓋體部分位於所述多個半導體晶粒之上，所述側壁部分與所述蓋體部分進行接合且環繞所述多個半導體晶粒及所述中介層結構，且所述側壁部分透過黏合材料貼合到所述線路基底； 熱介面材料，設置在所述多個半導體晶粒與所述蓋結構的所述蓋體部分之間；以及 多個第一間隙物結構，與所述黏合材料相鄰地設置，且位於所述線路基底與所述蓋結構的所述側壁部分之間。
  9. 如請求項8所述的封裝結構，其中所述線路基底包括多個開口，所述多個開口暴露出所述線路基底的導電焊盤，且所述多個第一間隙物結構設置在所述多個開口內且連接到所述導電焊盤。
  10. 如請求項8所述的封裝結構，其中所述多個第一間隙物結構貼合在所述線路基底的介電層上。
  11. 如請求項8所述的封裝結構，其中所述側壁部分的寬度W1對所述線路基底與所述側壁部分之間的距離Dx的比率W1:Dx，處於10:1到30:1的範圍內。
  12. 如請求項8所述的封裝結構，還包括環繞所述多個第一間隙物結構的多個第二間隙物結構，其中所述多個第二間隙物結構與所述黏合材料相鄰地設置，且位於所述線路基底與所述蓋結構的所述側壁部分之間。
  13. 如請求項12所述的封裝結構，其中所述黏合材料位於所述多個第一間隙物結構與所述多個第二間隙物結構之間，且與所述多個第一間隙物結構及所述多個第二間隙物結構間隔開。
  14. 如請求項12所述的封裝結構，其中所述黏合材料覆蓋所述多個第一間隙物結構及所述多個第二間隙物結構中的至少一者。
  15. 如請求項12所述的封裝結構，其中所述多個第一間隙物結構與所述多個第二間隙物結構以鋸齒形方式排列在所述線路基底上，且環繞所述中介層結構。
  16. 一種製作封裝結構的方法，包括： 提供線路基底； 將多個第一間隙物結構放置在所述線路基底上，其中所述多個第一間隙物結構包括頂部部分及底部部分，且所述底部部分與所述線路基底接觸； 將半導體封裝設置到所述線路基底上的被所述多個第一間隙物結構環繞的區域內；以及 將蓋結構透過黏合材料貼合到所述線路基底上，其中所述蓋結構環繞所述半導體封裝，所述多個第一間隙物結構夾置在所述蓋結構與所述線路基底之間，且所述蓋結構與所述多個第一間隙物結構的所述頂部部分接觸。
  17. 如請求項16所述的方法，還包括： 在所述線路基底上形成多個第一開口及多個第二開口； 將焊料膏設置在所述多個第一開口及所述多個第二開口內； 將所述多個第一間隙物結構放置在所述線路基底的所述多個第二開口內； 透過將所述半導體封裝的多個導電端子設置在所述線路基底的所述多個第一開口內以將所述半導體封裝設置到所述線路基底上；以及 執行回焊製程，以將所述多個第一間隙物結構與所述線路基底進行接合，且將所述多個導電端子與所述線路基底進行接合。
  18. 如請求項16所述的方法，還包括： 在所述線路基底上形成多個第一開口及多個第二開口； 將所述多個第一間隙物結構放置在所述線路基底的所述多個第二開口內，且使用黏合劑將所述多個第一間隙物結構與所述線路基底進行接合； 將焊料膏設置在所述多個第一開口內；以及 透過將所述半導體封裝的多個導電端子設置在所述線路基底的所述多個第一開口內以將所述半導體封裝設置到所述線路基底上，並執行回焊製程以將所述多個導電端子與所述線路基底進行接合。
  19. 如請求項16所述的方法，其中將所述多個第一間隙物結構放置在所述線路基底上包括： 透過將所述多個第一間隙物結構與所述黏合材料進行混合來形成混合物並將所述混合物分配在所述線路基底上； 透過將所述蓋結構按壓到所述混合物上以使所述蓋結構透過所述黏合材料貼合到所述線路基底以將所述蓋結構貼合到所述線路基底上，且其中所述多個第一間隙物結構夾置在所述蓋結構與所述線路基底之間。
  20. 如請求項16所述的方法，還包括： 將多個第二間隙物結構放置在所述線路基底上使其環繞所述多個第一間隙物結構；以及 將所述蓋結構透過所述黏合材料貼合到所述線路基底上，使得所述多個第二間隙物結構夾置在所述蓋結構與所述線路基底之間。
TW109138654A 2019-12-25 2020-11-05 封裝結構及其製作方法 TWI756907B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962953488P 2019-12-25 2019-12-25
US62/953,488 2019-12-25
US16/925,326 US11450654B2 (en) 2019-12-25 2020-07-09 Package structure and method of fabricating the same
US16/925,326 2020-07-09

Publications (2)

Publication Number Publication Date
TW202125655A true TW202125655A (zh) 2021-07-01
TWI756907B TWI756907B (zh) 2022-03-01

Family

ID=76458796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138654A TWI756907B (zh) 2019-12-25 2020-11-05 封裝結構及其製作方法

Country Status (3)

Country Link
US (1) US11855060B2 (zh)
CN (1) CN113035788A (zh)
TW (1) TWI756907B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830115B (zh) * 2021-08-12 2024-01-21 台灣積體電路製造股份有限公司 封裝結構及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239136B1 (en) * 2020-07-28 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesive and thermal interface material on a plurality of dies covered by a lid

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
TWI414061B (zh) * 2010-04-06 2013-11-01 Kingpak Tech Inc 具有封裝結構之晶圓級影像感測器模組製造方法
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US20180348434A1 (en) * 2017-05-31 2018-12-06 Intel Corporation Photonic die package with edge lens

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830115B (zh) * 2021-08-12 2024-01-21 台灣積體電路製造股份有限公司 封裝結構及其製造方法

Also Published As

Publication number Publication date
US20220359487A1 (en) 2022-11-10
CN113035788A (zh) 2021-06-25
TWI756907B (zh) 2022-03-01
US11855060B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
US11018088B2 (en) Dummy features in redistribution layers (RDLS) and methods of forming same
US11189603B2 (en) Semiconductor packages and methods of forming same
TWI730879B (zh) 封裝結構及其製作方法
TWI717580B (zh) 封裝結構及其製造方法
CN113782455A (zh) 芯片封装及其形成方法
US11756855B2 (en) Method of fabricating package structure
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
TWI727879B (zh) 封裝結構及製作所述封裝結構的方法
US11450654B2 (en) Package structure and method of fabricating the same
US11424219B2 (en) Package structure and method of fabricating the same
KR20190049411A (ko) 팬 아웃 구조물을 갖는 패키지
US11855060B2 (en) Package structure and method of fabricating the same
CN115295507A (zh) 集成电路器件和其形成方法
US11756854B2 (en) Package structure and method of fabricating the same
CN114765110A (zh) 封装结构及其制造方法
KR20220133068A (ko) 집적 회로 패키지 및 방법
US20220302011A1 (en) Package structure and method of fabricating the same
US20230420331A1 (en) Semiconductor package and method