JP4137356B2 - 表面弾性波素子を含む高周波モジュール部品の製造方法 - Google Patents

表面弾性波素子を含む高周波モジュール部品の製造方法 Download PDF

Info

Publication number
JP4137356B2
JP4137356B2 JP2000271122A JP2000271122A JP4137356B2 JP 4137356 B2 JP4137356 B2 JP 4137356B2 JP 2000271122 A JP2000271122 A JP 2000271122A JP 2000271122 A JP2000271122 A JP 2000271122A JP 4137356 B2 JP4137356 B2 JP 4137356B2
Authority
JP
Japan
Prior art keywords
mounting
acoustic wave
surface acoustic
gold
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000271122A
Other languages
English (en)
Other versions
JP2002084155A (ja
Inventor
文男 内木場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000271122A priority Critical patent/JP4137356B2/ja
Priority to DE60131342T priority patent/DE60131342T2/de
Priority to EP01121392A priority patent/EP1187320B1/en
Priority to CNB011355700A priority patent/CN1174475C/zh
Priority to US09/947,358 priority patent/US6698084B2/en
Publication of JP2002084155A publication Critical patent/JP2002084155A/ja
Application granted granted Critical
Publication of JP4137356B2 publication Critical patent/JP4137356B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H03H7/465—Duplexers having variable circuit topology, e.g. including switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Description

【０００１】
【発明の属する技術分野】
本発明は、セラミック多層基板に実装されたフリップチップ実装型の表面弾性波素子を含む高周波モジュール部品の製造方法に係り、とくに使用時の信頼性を高め、実装時の装着性の向上、さらに製品寸法の低背化が可能であり、且つ生産性の向上を図ることができる、表面弾性波素子を含む高周波モジュール部品の製造方法に関する。
【０００２】
【従来の技術】
電子機器において、その小型化は市場要求が常にあり、使用される部品についても小型化、軽量化が要求される。携帯電話に代表される、高周波機器においてはこの傾向が著しく、使用する部品においても、特にこの傾向が顕著に見られる。高周波機器においては、部品の搭載においても、高密度化が顕著に進み、小型、軽量化の要求に対応してきている。素子を搭載する基板も、このような小型化に対応するために、導体層が単層の基板に代わって複数層ある多層基板がおもに用いられている。
【０００３】
セラミック多層基板は多層基板の絶縁層を電気的に絶縁体のセラミックで、また、導体層を銀等で形成する。一般的な樹脂多層基板に対して、高周波での損失が少ない、熱伝導がよい、寸法精度がよい、信頼性に優れる等の特徴を併せ持つ。
【０００４】
また、セラミック多層基板においては、内導体をコイル形状にする、あるいは平行に対向させることで、それぞれ内部にインダクタンス、キャパシタンスを形成することが可能で、低損失で寸法精度がよいことから、Ｑの高く、また、公差の小さい素子を内部に形成することができる。
【０００５】
こうした特徴は、特に携帯電話等の高周波回路において、表面に様々な部品を搭載し、あわせて高特性、小型化を併せ持つ集合素子、つまり、モジュールとして活かされている。
【０００６】
高周波モジュールは、一方で、回路をその機能ごとにまとめるために、従来のディスクリート部品を一つ一つ搭載して、回路を形成していく手法に比べて、機器の構造がシンプルになり、信頼性、特性に優れるものを提供できるようになる。また、従来のデスクリート部品においては各部品ごとの特性を組み合わせて、機能を果たしていくために、設計が複雑になっているが、モジュール化することによってモジュールごとに特性仕様が決まっているために、機器の設計を行う際に、設計の構造化ができ、短期間化、省力化ができる。
【０００７】
図９にＧＳＭデュアルバンド型携帯電話の高周波回路ブロック図を示す。図中、ＡＮＴは電波の送受信用のアンテナ、ＤＰＸは複数周波分離フィルタとしてのダイプレクサ（２周波切り換えフィルタ）、Ｔ／Ｒ ＳＷは送受信切り替え手段としての送受切り替えスイッチ、ＬＰＦは送信段高調波抑圧フィルタとしてのローパスフィルタ、ＢＰＦは受信段のバンドパスフィルタである。
【０００８】
このような携帯電話用回路において、モジュール化はいくつかの機能で行われており、例えば送信系回路内のパワーアンプ部、また、アンテナスイッチ部で実際に多層基板上に素子を搭載することで進められている。
【０００９】
図１０にアンテナスイッチ部にあたるモジュールの例を示す。図中、１０はセラミック多層基板であり、内部にインダクタ部１１、キャパシタ部１２が設けられ、外部電極１３を有している。また、セラミック多層基板１０上にはスイッチ素子としてのダイオードや抵抗等のチップ部品１５が搭載され、さらにセラミック多層基板上部全体を覆うようシールドケース１６が設けられている。但し、図１０のモジュールは表面弾性波素子（以下、ＳＡＷ素子という）は含んではいないか、含むとしてもパッケージ部品を搭載していた。
【００１０】
現在は、パワーアンプ、アンテナスイッチモジュール等の単機能でモジュール化が実現されているが、より広範の機能がモジュール化されれば、さらに、モジュール化の利点が引き出されることになる。勿論ＳＡＷ素子を加えたモジュール化も重要となる。
【００１１】
従来のＳＡＷ素子は、いわゆるパッケージ部品を用いていた。勿論、パッケージ部品を搭載してモジュール化を行うことも可能であるが、本発明で後述するように素子チップを直接基板に搭載する方が、小型、低背形状が実現でき、さらに低コストが実現できると思われる。
【００１２】
セラミック多層基板はインダクタンス、キャパシタンスが内蔵でき、そのために小型化ができることが特徴になるが、反面、そのために、低背化が困難になる。そのため、基板にさらにパッケージを搭載する一般的なモジュールにおいては、今後進む低背化の需要に十分にこたえられない。また、パッケージ品においては、もともとのベアチップに比べて広い占有面積を必要とする。使用部品の中で、ＳＡＷ素子はもっとも高背のもので、また、占有面積も広い。こうした状況では、ＳＡＷチップを何らかの形で、パッケージを用いずに、直接、セラミック多層基板に搭載することが望まれている。
【００１３】
一方、ＳＡＷ素子の製造においては、ＳＡＷチップを作成する工程とパッケージに搭載、密閉する工程の各々があり、各々のコストが同程度かかっている。仮に、セラミック多層基板に直接搭載が可能ならば、パッケージに搭載、密閉する工程を経ることがないために、安価なものを作成することもできる。
【００１４】
以上、記してきたように高周波モジュールにおいては、ＳＡＷ素子をチップのまま直接、他の部品をはんだ付けでセラミック多層基板に搭載することが望ましい。
【００１５】
【発明が解決しようとする課題】
ところで、上述したものを実現するためには、以下に記す課題がある。
【００１６】
(1) ＳＡＷ素子のチップを気密封止する必要がある。
(2) 表面弾性波に影響のない支持方法で、温度の変化に対して耐性のある構造を実現し、はんだ付け工程とＳＡＷ素子搭載の工程を両立させる必要がある。
(3) モジュールの表面が平らであり、しかも低背を実現しなければならない。
(4) セラミック多層基板を複数まとめて処理することで生産性を向上させる必要がある。
【００１７】
(1) ＳＡＷ素子を気密封止する必要がある点について
ＳＡＷ素子は例えばタンタル酸リチウム基板上に、アルミニウムの梯子状電極をサブμｍの精度で形成することによって作成される。この電極パターンは、共振周波数、帯域幅、挿入損失、帯域外損失等重要な特性を得るために、精密に設計がなされている。例えば１μｍの誤差は、設計仕様を満たさないほどになる。
【００１８】
このように精密に設計された素子は、外気からの影響を非常に受けやすい。湿度による水分、粉塵等の付着は特性に致命的な影響を与える。
【００１９】
こうした場合に、何らかの方法で封止を行う必要があり、本発明が対象とするモジュールのような場合、小型、低背、そして、他の部品との同時搭載を両立する工法を採用する必要があり、そのための製造方法を確立しなければならない。
【００２０】
(2) 表面弾性波に影響のない支持方法で、温度の変化に対して耐性のある構造を実現し、はんだ付け工程とＳＡＷ素子搭載の工程を両立させる必要がある点について
シリコンをベースにした集積回路のベアチップ搭載においては、基板にチップを接着剤等を用いて強固に、また、全面を接着し搭載することができる。しかしながら、ＳＡＷ素子の場合、表面に弾性波が存在することによって、共振特性を得るために、チップを接着剤等を用いて全面で強固に基板に固着することができない。
【００２１】
現行の小型ＳＡＷ素子の場合は、例えば特開平１０−７９６３８号公報に示すように、フリップチップ搭載と呼ばれる方法で、セラミック基板、又は樹脂基板に固定されている。これを図１１に示し、図中、２０は基板、３０はＳＡＷ素子としてのフリップチップである。基板２０には表面が金（Ａｕ）の電極２１が形成され、フリップチップ３０はＳＡＷ用の梯子状電極を形成した主面に金スタッドバンプ３１を形成したものである。そして、ＳＡＷ用の梯子状電極を形成した主面を下向きとしてフリップチップ３０は金−金接合によりフリップ搭載（フェースダウンボンディング）される。
【００２２】
本発明においても、ＳＡＷ素子の搭載においてはこの方法に倣うことが有効と考えるが、他のはんだ接合部品と混載しても問題の無い物としなければならない。とくに、ＳＡＷ素子単体の場合と異なり、他の部品との複合モジュールを組む場合、セラミック多層基板は厚いものとなる。この場合、接合部にかかる応力は通常のパッケージ品に比べ大さなものとなる。
【００２３】
はんだ付け工程は、一般的に、基板表面のランド部分にはんだペーストを塗布し、次いで、素子を乗せ、リフロー炉等の熱処理を行うことによって固着する。この場合、はんだペースト中のフラックスが気化して、表面電極との界面を活性化してはんだの濡れ性を確保する。
【００２４】
本発明の場合、ＳＡＷ素子は露出したかたちで搭載されることになるので、先に搭載された場合、気密性を確保しないと、フラックスの付着がおき、ＳＡＷの特性に大きな影響を与えることになる。
【００２５】
また、ＳＡＷ素子の接合は金−金のバンプ接合で行うのが一般的であり、はんだ接合の場合、基板上の金属の表面は錫、又は、はんだ皮膜であり、各々めっきで形成するのが通常である。
【００２６】
本発明のようにベア状態のＳＡＷ素子と、はんだによる搭載部品を混載する方法を確立しなければならない。
【００２７】
(3) モジュールの表面が平らでしかも低背を実現しなければならない点について 電子部品の搭載においては、自動搭載機を使う方法が確立され、広く用いられている。この装置においては部品のハンドリングは、真空吸着ノズルを用いるのが通常で、部品表面は、少なくともノズル径よりも広い部分が平坦である必要がある。従来方法によれば、複合モジュールの表面を金属板で覆うことによっている。しかしながら、本発明においては気密構造にさらに平坦化構造を追加するのは低背化の方向に反する。
【００２８】
(4) セラミック多層基板を複数まとめて処理することで生産性を向上させる必要がある点について
通常は工程を通して個別で処理する方法が考えられる。しかしながら、一つ一つの処理となり、労力が多くかかり、生産性が向上せず、ひいてはコストの高いものとなりかねない。したがって、なんらかの方法で、複数個を一括処理する方法の採用が望まれる。
【００２９】
特開平６−９７３１５号公報にＳＡＷ素子を他の回路部品と共に搭載し、封止した先行例が開示されている。この先行例においては、樹脂基板に、ＳＡＷ素子を表向きに固定し、ワイヤーボンドにより、電気的接続を取っていて、本発明のように、セラミック多層基板にＳＡＷ素子をフリップチップ搭載したものと明らかに異なる。本発明においては、フリップチップ搭載を行うことによって、さらに小型化ができる、またフリップチップという形態をとることによって基板との熱膨張率の差による影響を小さくできる点が相違する。特開平６−９７３１５号公報においては、セラミック基板は熱膨張率の差があって、そのために、問題があるとしているが、本発明の場合には、そのような影響は極めて小さくなる。特に、ＳＡＷ素子の温度係数と、熱膨張率の差は打ち消す方向にあり、ＳＡＷ素子をフリップチップ搭載した樹脂基板の場合とセラミック基板の場合のフリップチップ中心周波数の温度特性は図４に示すようにむしろセラミック基板の方が良好になる。
【００３０】
また、特開平６−９７３１５号公報は、一見、他の受動部品との混載を開示しているように見えるが、本発明のように、はんだ搭載部品との混載は開示されていない。特に封止にはんだを用いているが、この場合、フラックスによる汚染を避けるために、瞬間加熱方式を開示している。つまり、はんだ搭載部品との混載は、極めて難しいことを示唆している。本発明によれば、他のはんだ部品の混載が可能となり、より、簡便で、多様な部品の混載が可能になる。
【００３１】
本発明の第１の目的は、上記の点に鑑み、ＳＡＷ素子をベアチップとして搭載するとともに、他のはんだ付け部品との混載を可能とした表面弾性波素子を含む高周波モジュール部品の製造方法を提供することを目的とする。
【００３２】
本発明の第２の目的は、ＳＡＷ素子をベアチップとして搭載することにより小型化、低背化、生産性の向上、コスト低減を図ることのできる表面弾性波素子を含む高周波モジュール部品の製造方法を提供することを目的とする。
【００３３】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００３４】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明は、
セラミック多層基板上に、表面弾性波素子と表面弾性波素子以外の素子とを搭載する表面弾性波素子を含む高周波モジュール部品の製造方法であって、
前記セラミック多層基板の導体表面の少なくとも部品接着部分に金めっきを施して搭載電極とする金めっき処理工程と、
前記金めっき処理工程の後で、前記表面弾性波素子としてのフリップチップを金−金接合によって前記セラミック多層基板にフェースダウンボンディングで搭載する表面弾性波素子搭載工程と、
前記フリップチップを囲む側壁となる部材を接着剤で前記セラミック多層基板に接着する側壁形成工程と、
前記表面弾性波素子搭載工程の後で、前記側壁の開口を塞ぐ蓋となる部材を接着剤によって前記側壁となる部材に接着する蓋形成工程と、
前記蓋形成工程の後で、表面弾性波素子以外の素子であるはんだ部品をはんだによって少なくとも１つ搭載するはんだ部品搭載工程とを備え、
前記側壁形成工程にて前記側壁となる部材に複数個の前記セラミック多層基板を接着し、前記表面弾性波素子搭載工程及び前記はんだ部品搭載工程を含む後の工程の少なくとも一部を一括して行ってから、前記側壁となる部材を個々のセラミック多層基板毎に裁断することを特徴としている。
【００３５】
本願請求項２の発明は、請求項１において、前記金めっきによる金皮膜を０．０５μｍ以上４μｍ以下の膜厚で形成し、該金皮膜の形成面に、線径１０μｍ以上４０μｍ以下の金線で形成したスタッドバンプを用いて、前記フリップチップと前記搭載電極との間隔が１０μｍ以上４０μｍ以下となるように金−金接合を施すことを特徴としている。
【００３７】
本願請求項３の発明は、請求項１又は２において、前記蓋の面積を、前記セラミック多層基板の面積に対して３０％以上で、かつ前記セラミック多層基板の面積よりも小さく設定することを特徴としている。
【００３８】
本願請求項４の発明は、請求項１，２又は３において、前記はんだ部品をはんだによって搭載する前記搭載電極の部分に、はんだペーストをゴム転写によって転写することを特徴としている。
【００３９】
本願請求項５の発明は、請求項１，２又は３において、前記はんだ部品をはんだによって搭載する前記搭載電極の部分に、はんだペーストをディスペンサーによって塗布することを特徴としている。
【００４０】
【発明の実施の形態】
以下、本発明に係る表面弾性波素子を含む高周波モジュール部品の製造方法の実施の形態を図面に従って説明する。
【００４１】
図１乃至図３で本発明の第１の実施の形態を説明する。図１はその製造工程を、図２は表面弾性波素子を含む高周波モジュール部品の完成状態を、図３はその回路図をそれぞれ示す。
【００４２】
図１（Ａ）において、４０はセラミック多層基板であり、このセラミック多層基板には、例えばアルミナガラス複合セラミックを絶縁層とし、内導体層４１を１５層有するものを用いた。外形は約６mm×４mmで厚みは０．８mmとした。セラミック多層基板４０の表面導体層４２は、銀の焼結導体で形成した。
【００４３】
図１（Ｂ）の金めっき処理工程ではセラミック多層基板４０の表面導体層４２（銀の焼結導体）上に下地めっき層として２〜３μｍ程度のニッケルをめっきした後、金をめっきすることで金皮膜を有する搭載電極４３を形成した。
【００４４】
図１（Ｃ）のＳＡＷ素子搭載工程は、ＳＡＷ素子を金−金接合（金ボールボンド法による接合）によりフリップ実装する工程であり、この工程において、ＳＡＷ素子は、パッケージ品ではなくフリップチップ実装型ＳＡＷ素子、つまりベアチップである図１１のようなフリップチップ３０を用いる。フリップチップ３０は、パッケージ品と同様のプロセスを経て、ＳＡＷ用の梯子状電極を形成した主面に金スタッドバンプ３１を形成したものである（つまり、パッケージ品における後半のパッケージに搭載、密閉する工程を省略して得られる）。そして、セラミック多層基板４０上の搭載電極４３に対して、ＳＡＷ用の梯子状電極を形成した主面を下向きとしてフリップチップ３０は金−金接合によりフリップ搭載（フェースダウンボンディング）される。
【００４５】
その際の金線の直径、及び形成条件を変化させることによって、金スタッドバンプ３１の直径を変え、適切な直径範囲とすることができ、また、金線の長さを変えることで金スタッドバンプ３１の長さを変え、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔を適正範囲に設定可能である。前記フリップチップ３０のフェースダウンボンディングは、セラミック多層基板４０にフリップチップ３０を伏せた形で、所定の位置におき、フリップチップ３０側から９Ｗの超音波を０．６秒間、同時に３００ｇの荷重をかけながら印加して、金スタッドバンプ３１と基板側搭載電極４３の金表面との接合を超音波ボンディングで行った。
【００４６】
図１（Ｄ）の側壁形成工程では、前記ＳＡＷ素子としてのフリップチップ３０の搭載後、樹脂側壁６０となる部材、つまりＳＡＷ素子としてのフリップチップ３０を収納する部分をくりぬいた方形枠状エポキシ樹脂板をセラミック多層基板４０上に接着してフリップチップ３０の周囲を囲むようにする。さらに、図１（Ｅ）のように蓋形成工程では、蓋６１となるエポキシ樹脂板を側壁６０上に重ねて接着剤で接着し、樹脂側壁６０の上部開口を塞ぐようにする。さらに、それらを強固に接着させるために、真空中で５時間接着を行う。これらの側壁６０及び蓋６１のセラミック多層基板４０への接着により、フリップチップ３０は気密封止されることになる。
【００４７】
図１（Ｆ）のはんだペースト塗布工程では、セラミック多層基板４０上において、前記金皮膜を形成後の搭載電極４３のはんだ接合部に、はんだペースト４４を塗布する。この工程においては、先にＳＡＷ素子の搭載及び封止を行っているために、凹凸のある面にはんだペーストを塗布する必要がある。一般的には平坦な面にメタルマスクを介して印刷することによって行うが、本発明の実施の形態ではこれが採用できない。本例では、ゴム転写によってはんだペーストを塗布、又はディスペンサーによってはんだペーストを塗布（ディップ）することが可能である。
【００４８】
その後、図１（Ｇ）のはんだ部品搭載工程では、はんだペーストを塗布した搭載電極４３に対して、図３の回路中のインダクタンス、キャパシタンス、抵抗、ダイオード等を構成するそれぞれのはんだ部品５０（はんだ付けで装着する表面実装素子）を搭載した。その後、リフロー炉に通して、はんだの固着を行った。これにより、金皮膜を施した表面導体層４２、つまり搭載電極４３にはんだを介して各部品５０が固着されることになる。
【００４９】
なお、搭載電極４３の金めっき厚みとＳＡＷ素子のフリップチップ３０及びはんだ部品５０の横押し強度との関係は表１の説明のところで後述する。また、フリップチップ３０実装時（超音波ボンディング時）の金線の直径とフリップチップ３０の横押し強度及び熱衝撃試験結果に与える影響は表２の説明のところで後述する。さらに、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔がフリップチップ３０の横押し強度、及び熱衝撃試験結果に与える影響を表３の説明のところで後述する。なお、表１乃至表３の測定に際しては電子顕微鏡で断面を観察して、実装時の金バンプ及び界面の観察を行った。
【００５０】
以上の図１（Ａ）乃至（Ｇ）の工程により、図２に示す内導体層４１を持つセラミック多層基板４０上に、ＳＡＷ素子としてのフリップチップ３０とその他の表面実装素子としてのはんだ部品５０とが搭載され、金バンプ３１を持つフリップチップ３０がセラミック多層基板４０の金皮膜を施した搭載電極４３上に金−金接合（金ボールボンド法）でフェースダウンボンディングされ、さらにフリップチップ３０がセラミック多層基板４０上に固着された樹脂側壁６０と該側壁の開口を覆う樹脂蓋６１とで覆われることによって気密封止されるとともに、はんだ部品５０がはんだ付けでセラミック多層基板４０上に搭載された高周波モジュール部品が得られる。この高周波モジュール部品の外形は、縦横約６mm×４mmで、高さは１．５mmである。
【００５１】
図３の回路図のうち、ＳＡＷ素子を除く部分は、モジュールとしてすでに製品化しており、その大きさは同様に約６mm×４mmの大きさとなっている。今回同様の大きさのものに、ＳＡＷ素子を２個搭載でき、そのことでも小型化が可能であることが十分わかる。また、本実施の形態に係るモジュール部品の高さは１．５mmであり、図８のように従来製品（セラミック多層基板４０上にはんだ部品５０を装着したモジュール）に単にＳＡＷパッケージ品７０を搭載する場合は、高さが約２mmとなり、図８と対比した場合も、低背化が十分に行えることがわかる。なお、図１と同一又は相当部分に同一符号を付した。
【００５２】
図４は本実施の形態のようにセラミック基板にＳＡＷ素子のフリップチップを搭載した場合（点線）と、樹脂基板に同様にフリップチップを搭載した場合（実線）の中心周波数の温度特性を示す。セラミック多層基板の方が温度変化に伴う周波数変化が小さいことが判る。
【００５３】
以下の表１は、基板４０上の搭載電極４３の金めっき厚さを０．０３μｍから７．０μｍの範囲で変えた試料をそれぞれ作製した場合の横押し強度を、フリップチップ３０とはんだ部品５０としての１００５チップインダクタ（１×０．５×０．５mm）について測定した結果を示す。但し、フリップチップ３０実装時のスタッドバンプ３１の金線径２５μｍ、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔２０μｍ、搭載電極４３と１００５チップインダクタ間のギャップ間隔２０μｍとした。
【００５４】
【表１】
Figure 0004137356
この表１の結果から、金皮膜、つまり金めっき層の膜厚が０．０５μｍに満たない場合、金−金接合の場合においても、また、金−はんだ接合の場合においても強度が著しく低いことがわかった。また、金めっき層の厚みが４μｍをこえると金−金接合では特に問題がなかったが、はんだ接合においては、横押し強度が著しく低くなった。このとき、めっき層と下地の銀との間で剥離が生じていた。これは、はんだを固着する際に応力が界面に集中するためと解釈される。従って、金皮膜としての金めっき厚みは０．０５μｍ以上４μｍ以下が好ましく、より好ましい範囲は０．３μｍから２μｍの範囲である。
【００５５】
以下の表２はＳＡＷ素子としてのフリップチップ３０を基板４０上にフェースダウンボンディングするときの金線の直径を５μｍ乃至５０μｍの範囲で変化させた試料をそれぞれ作製して、その金線の径が、フリップチップ３０の横押し強度及び熱衝撃試験結果に与える影響を測定したものである。
【００５６】
【表２】
Figure 0004137356
ここで、熱衝撃試験はさらに条件を明確にするために行ったものであり、試験条件は低温側で−４０℃、高温側で８５℃、各々３０分間保持を１００サイクル実施した。評価はＳＡＷ素子の挿入損失の測定を行い、初期に２ｄＢ程度であったものが、５ｄＢ以上となったものを不合格とし、試料１００個中の不合格数で判断した。また、他の測定条件は、基板側搭載電極４３の金めっき皮膜０．５μｍ、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔２０μｍとした。
【００５７】
表２の結果から、金線径が１０μｍを下回ると、強度が著しく低下し、また、熱衝撃後の不良率が多くなる。４０μｍを超えた場合は、横押し強度は十分高いが、熱衝撃試験で不良率が増大した。この場合、ＳＡＷ素子の電極側に剥離が頻発することがわかった。これは、金線径が著しく太くなった場合には熱衝撃の応力が、ＳＡＷ素子側に集中することが示唆される。従って、実装時の金線径は１０μｍ以上４０μｍ以下であることが好ましく、より好ましい範囲は２０μｍから３０μｍの範囲である。
【００５８】
以下の表３は基板４０上の搭載電極４３とＳＡＷ素子としてのフリップチップ３０間のギャップ間隔を５μｍから７０μｍの範囲で変化させた試料をそれぞれ作製して、ギャップ間隔がフリップチップ３０の横押し強度、及び熱衝撃試験結果に与える影響を測定したものである。但し、基板側搭載電極４３の金めっき皮膜０．５μｍ、金線径２５μｍ、−４０℃〜８５℃熱衝撃試験１００サイクルとした。
【００５９】
【表３】
Figure 0004137356
前記ギャップ間隔が１０μｍに満たないと、強度は十分であるが熱衝撃試験で不合格が頻発する。また、４０μｍを超えると熱衝撃試験では問題がないが、横押し強度が著しく低下する。従って、ギャップ間隔は１０μｍ以上４０μｍ以下が好ましく、より好ましい範囲は２０μｍから３０μｍである。
【００６０】
この第１の実施の形態によれば、次の通りの効果を得ることができる。
【００６１】
(1) セラミック多層基板４０とそれに直接搭載するＳＡＷ素子としてのフリップチップ３０を含む高周波電子回路部品において、樹脂側壁６０と樹脂蓋６１を用いることによって、ＳＡＷ素子の気密性を得ると共に、はんだ部品５０のはんだ付けによる搭載工程の影響を除き、生産性の向上を可能とし、且つ使用時の信頼性を高め、実装時の装着性の向上を、さらに製品寸法の低背化を行うことができる。
【００６２】
このように、モジュールの部品搭載面の側部及び上部が樹脂側壁６０と樹脂蓋６１によって覆われることによって気密封止された高周波モジュール部品の構造にすることができ、［発明が解決しようとする課題］で述べた(1)ＳＡＷ素子の気密封止の課題は解決できる。
【００６３】
(2) ＳＡＷ素子としてのフリップチップ３０をセラミック多層基板４０の金皮膜を施した電極上に金−金接合でフェースダウンボンディング（フリップチップ搭載）することで、［発明が解決しようとする課題］で述べた(2)ＳＡＷ素子に影響の無い支持方法で温度変化に耐性を持たせる旨の課題を解決できる。とくに、金−金接合によってフリップチップ搭載することに加えて、セラミック多層基板上の金めっきの厚みと金バンプに用いる金線の径、またセラミック多層基板４０側の搭載基板４３とフリップチップ３０間のギャップ間隔を適正にすることによって、さらに好ましくなる。具体的には、セラミック多層基板４０上に形成された搭載電極４３の金めっき皮膜が０．０５μｍ以上４μｍ以下、前記金−金接合のための金バンプに用いる金線の直径が１０μｍ以上４０μｍ以下、ＳＡＷ素子としてのフリップチップ３０と搭載電極４３との間隔が１０μｍ以上４０μｍ以下となるように設定する。また、ＳＡＷ素子をはんだ部品搭載前に気密封止しておくことで、はんだ付け工程と両立させることができる。
【００６４】
また、本実施の形態の工程においては、ＳＡＷ素子の搭載及び封止を先に行うために、凹凸のある面にはんだペーストを塗布する必要がある。一般的には平坦な面にメタルマスクを介して印刷することによって行うが、本実施の形態の場合にはこれが採用できない。本実施の形態の場合には、ゴム転写、又はディスペンサーによって塗布することで対応可能である。
【００６５】
(3) ［発明が解決しようとする課題］で述べた(3)モジュールの上面が平らで低背を実現しなければならない旨の課題は、樹脂側壁６０に平坦な樹脂蓋６１を被せて封止することで達成できる。実際の部品搭載においては、さまざまな搭載機に対して対応することが望ましい。勿論すべての部分が平坦であれば問題がないが、おおむねモジュールの上面の３０％以上の部分が平坦であればよい。なお好ましくは５０％以上である。
【００６６】
図５は本発明の第２の実施の形態であって、セラミック多層基板を複数個まとめて処理する製法を示す。この場合、図５（Ｐ）のセラミック多層基板４０を用いるとともに、図６のように樹脂側壁６０となる部分を複数一体化（好ましくは１０個以上一体化）した格子状の樹脂部材６３を用い、図５（Ｑ）のように前記格子状樹脂部材６３に複数（好ましくは１０個以上）のセラミック多層基板４０を接着する。以後、複数のセラミック多層基板４０に対してＳＡＷ素子としてフリップチップ３０をフェースダウンボンディングし、図５（Ｒ）のように蓋６１を複数一体化した樹脂板６４を接着する工程を一括して行い、さらに、はんだ部品５０を搭載し、最後に図５（Ｔ）のように樹脂部材６３及び樹脂板６４を裁断して１個のセラミック多層基板４０を有するように個品に分割する。なお、図５中、図１と同一又は相当部分に同一符号を付した。なお、セラミック多層基板にＳＡＷ素子を搭載した後に、樹脂部材６３に複数のセラミック多層基板を接着するようにしてもよい。
【００６７】
この第２の実施の形態によれば、第１の実施の形態の作用効果に加えて、少なくとも一部の工程においてセラミック多層基板４０を分割時に側壁となる樹脂部材６５に複数個接着してつなぎ合わせ、複数個の基板を一括して工程を流すことによって、大幅に省力化して生産性を向上させ、コスト低減を図ることができる。つまり、［発明が解決しようとする課題］で述べた(4)セラミック多層基板を複数まとめて処理することで生産性を向上させる旨の課題を解決できる。
【００６８】
図７は本発明の第３の実施の形態であって、樹脂側壁６５でＳＡＷ素子が他の部品と隔離されているとともに、他のはんだ部品５０同士も当該樹脂側壁６５で隔離されている構造を示す。この場合、側壁６５を構成する樹脂部材６６は単なる方形枠ではなく、ＳＡＷ素子としてのフリップチップ３０やはんだ部品５０を個別に収納するようにくりぬいた穴部を持つものであり、その樹脂部材６６をセラミック多層基板４０上に接着し、さらに樹脂蓋６７となるエポキシ樹脂板を接着剤で接着している。この場合、蓋６７の装着後にはんだ部品を搭載することになるため、はんだ部品５０を収納した箇所は開口６８となっている。
【００６９】
その他の構成は前述の第１の実施の形態と同様であり、同一又は相当部分に同一符号を付して説明を省略する。
【００７０】
この第３の実施の形態によれば、ＳＡＷ素子としてのフリップチップ３０、他のはんだ部品５０相互間にも樹脂側壁６５を設けることができ、各々の部品相互の隔離を行うことができる。また、この場合、樹脂の側壁６５、蓋６７からなる構造体を強固なものとすることもでき、さらに望ましいものとなる。その他の作用効果は第１の実施の形態と同様である。
【００７１】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００７２】
【発明の効果】
以上説明したように、本発明に係る表面弾性波素子を含む高周波モジュール部品の製造方法によれば、セラミック多層基板とそれに直接搭載するフリップチップ実装型表面弾性波素子（ＳＡＷ素子）を含む高周波電子回路部品において、側壁となる部材と蓋となる部材を用いることによって、表面弾性波素子の気密性を得ると共に、製造時の他の表面実装型素子の搭載工程の影響を除き、生産性の向上を可能とし、且つ使用時の信頼性を高め、実装時の装着性の向上を、さらに製品寸法の低背化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る表面弾性波素子を含む高周波モジュール部品の製造方法を示す製造工程の説明図である。
【図２】図１の製造工程で得られた表面弾性波素子を含む高周波モジュール部品の正断面図である。
【図３】図１の製造工程で得られた表面弾性波素子を含む高周波モジュール部品の回路図である。
【図４】ＳＡＷ素子の温度特性を示すセラミック基板及び樹脂基板の特性図である。
【図５】本発明の第２の実施の形態を示す製造工程の説明図である。
【図６】第２の実施の形態で用いる樹脂部材の平面図である。
【図７】本発明の第３の実施の形態を示す正断面図である。
【図８】従来のＳＡＷ素子のパッケージ品を搭載したモジュールの例を示す正断面図である。
【図９】ＧＳＭデュアルバンド型携帯電話の高周波回路ブロック図である。
【図１０】アンテナスイッチ部を含むフロントエンドモジュールの例を示す正断面図である。
【図１１】ＳＡＷ素子の金−金接合によるフェースダウンボンディング（フリップチップ搭載）の例を示す正面図である。
【符号の説明】
１０，４０ セラミック多層基板
１５ チップ部品
１１ インダクタ部
１２ キャパシタ部
１３ 外部電極
１６ シールドケース
３０ フリップチップ
３１ 金スタッドバンプ
４１ 内導体層
４２ 表面導体層
４３ 搭載電極
４４ はんだペースト
５０ はんだ部品
６０，６５ 樹脂側壁
６１，６７ 樹脂蓋
６３，６６ 樹脂部材
６４ 樹脂板
６８ 開口
７０ ＳＡＷパッケージ品

Claims (5)

  1. セラミック多層基板上に、表面弾性波素子と表面弾性波素子以外の素子とを搭載する表面弾性波素子を含む高周波モジュール部品の製造方法であって、
    前記セラミック多層基板の導体表面の少なくとも部品接着部分に金めっきを施して搭載電極とする金めっき処理工程と、
    前記金めっき処理工程の後で、前記表面弾性波素子としてのフリップチップを金−金接合によって前記セラミック多層基板にフェースダウンボンディングで搭載する表面弾性波素子搭載工程と、
    前記フリップチップを囲む側壁となる部材を接着剤で前記セラミック多層基板に接着する側壁形成工程と、
    前記表面弾性波素子搭載工程の後で、前記側壁の開口を塞ぐ蓋となる部材を接着剤によって前記側壁となる部材に接着する蓋形成工程と、
    前記蓋形成工程の後で、表面弾性波素子以外の素子であるはんだ部品をはんだによって少なくとも１つ搭載するはんだ部品搭載工程とを備え、
    前記側壁形成工程にて前記側壁となる部材に複数個の前記セラミック多層基板を接着し、前記表面弾性波素子搭載工程及び前記はんだ部品搭載工程を含む後の工程の少なくとも一部を一括して行ってから、前記側壁となる部材を個々のセラミック多層基板毎に裁断することを特徴とする表面弾性波素子を含む高周波モジュール部品の製造方法。
  2. 前記金めっきによる金皮膜を０．０５μｍ以上４μｍ以下の膜厚で形成し、該金皮膜の形成面に、線径１０μｍ以上４０μｍ以下の金線で形成したスタッドバンプを用いて、前記フリップチップと前記搭載電極との間隔が１０μｍ以上４０μｍ以下となるように金−金接合を施す請求項１記載の表面弾性波素子を含む高周波モジュール部品の製造方法。
  3. 前記蓋の面積を、前記セラミック多層基板の面積に対して３０％以上で、かつ前記セラミック多層基板の面積よりも小さく設定する請求項１又は２記載の表面弾性波素子を含む高周波モジュール部品の製造方法。
  4. 前記はんだ部品をはんだによって搭載する前記搭載電極の部分に、はんだペーストをゴム転写によって転写する請求項１，２又は３記載の表面弾性波素子を含む高周波モジュール部品の製造方法。
  5. 前記はんだ部品をはんだによって搭載する前記搭載電極の部分に、はんだペーストをディスペンサーによって塗布する請求項１，２又は３記載の表面弾性波素子を含む高周波モジュール部品の製造方法。
JP2000271122A 2000-09-07 2000-09-07 表面弾性波素子を含む高周波モジュール部品の製造方法 Expired - Fee Related JP4137356B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000271122A JP4137356B2 (ja) 2000-09-07 2000-09-07 表面弾性波素子を含む高周波モジュール部品の製造方法
DE60131342T DE60131342T2 (de) 2000-09-07 2001-09-06 Verfahren zur Herstellung von Bauteilen eines Radiofrequenzmoduls mit Oberflächenwellenelementen
EP01121392A EP1187320B1 (en) 2000-09-07 2001-09-06 Method for manufacturing radio frequency module components with surface acoustic wave element
CNB011355700A CN1174475C (zh) 2000-09-07 2001-09-07 用于制造具有声表面波单元的射频模块元件的方法
US09/947,358 US6698084B2 (en) 2000-09-07 2001-09-07 Method for manufacturing radio frequency module components with surface acoustic wave element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271122A JP4137356B2 (ja) 2000-09-07 2000-09-07 表面弾性波素子を含む高周波モジュール部品の製造方法

Publications (2)

Publication Number Publication Date
JP2002084155A JP2002084155A (ja) 2002-03-22
JP4137356B2 true JP4137356B2 (ja) 2008-08-20

Family

ID=18757452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271122A Expired - Fee Related JP4137356B2 (ja) 2000-09-07 2000-09-07 表面弾性波素子を含む高周波モジュール部品の製造方法

Country Status (5)

Country Link
US (1) US6698084B2 (ja)
EP (1) EP1187320B1 (ja)
JP (1) JP4137356B2 (ja)
CN (1) CN1174475C (ja)
DE (1) DE60131342T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4172566B2 (ja) * 2000-09-21 2008-10-29 Ｔｄｋ株式会社 セラミック多層基板の表面電極構造及び表面電極の製造方法
JP2004022587A (ja) * 2002-06-12 2004-01-22 Denso Corp 筐体
US20040135473A1 (en) * 2003-01-15 2004-07-15 Byers Charles L. Piezoelectric devices mounted on integrated circuit chip
JP4173024B2 (ja) * 2003-02-14 2008-10-29 富士通メディアデバイス株式会社 電子部品の製造方法及びそのベース基板
JP2004335865A (ja) * 2003-05-09 2004-11-25 Murata Mfg Co Ltd 電子部品の製造方法および電子部品
JP2005136683A (ja) * 2003-10-30 2005-05-26 Tdk Corp 電子部品
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
US20050189630A1 (en) * 2004-02-26 2005-09-01 Berry Cynthia W. Bonding arrangement and method for LTCC circuitry
EP1631137A4 (en) * 2004-03-30 2009-05-27 Panasonic Corp MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
CN100437623C (zh) * 2004-04-05 2008-11-26 财团法人工业技术研究院 可编辑式射频辨识装置及编辑该射频辨识装置的系统
JP4454410B2 (ja) * 2004-06-28 2010-04-21 京セラ株式会社 弾性表面波装置およびその製造方法ならびに通信装置
GB2417127A (en) * 2004-08-12 2006-02-15 Vetco Gray Controls Ltd Surface metallization of contact pads
US7637415B2 (en) 2005-10-31 2009-12-29 General Electric Company Methods and apparatus for assembling a printed circuit board
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7838976B2 (en) * 2006-07-28 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a semiconductor chip enclosed by a body structure and a base
KR101478810B1 (ko) * 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
JP4379542B2 (ja) * 2007-03-16 2009-12-09 パナソニック株式会社 弾性表面波デバイス
JP4555369B2 (ja) 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
US10998879B2 (en) 2019-08-26 2021-05-04 Intel Corporation Monolithic die with acoustic wave resonators and active circuitry
WO2022209737A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3105197A1 (de) * 1981-02-13 1982-09-09 Standard Elektrik Lorenz Ag, 7000 Stuttgart Quarzoszillator
JPH0661778A (ja) * 1992-08-12 1994-03-04 Murata Mfg Co Ltd 弾性表面波部品及びその製造方法
JP3161831B2 (ja) 1992-09-09 2001-04-25 株式会社日立製作所 回路素子モジュール
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
US5564181A (en) * 1995-04-18 1996-10-15 Draper Laboratory, Inc. Method of fabricating a laminated substrate assembly chips-first multichip module
US5761053A (en) * 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
JPH1079638A (ja) 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 表面弾性波フィルタ及びその製造方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2000058593A (ja) * 1998-08-03 2000-02-25 Nec Corp 表面弾性波素子の実装構造及びその実装方法
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法

Also Published As

Publication number Publication date
DE60131342T2 (de) 2008-02-28
US20020053127A1 (en) 2002-05-09
EP1187320A2 (en) 2002-03-13
CN1174475C (zh) 2004-11-03
CN1346177A (zh) 2002-04-24
EP1187320A3 (en) 2004-09-22
JP2002084155A (ja) 2002-03-22
US6698084B2 (en) 2004-03-02
EP1187320B1 (en) 2007-11-14
DE60131342D1 (de) 2007-12-27

Similar Documents

Publication Publication Date Title
JP4049239B2 (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
JP4137356B2 (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
JP4172566B2 (ja) セラミック多層基板の表面電極構造及び表面電極の製造方法
US7385463B2 (en) Surface acoustic wave device and electronic circuit device
US20130057361A1 (en) Surface acoustic wave device and production method therefor
US20050116352A1 (en) Acoustic wave device and method of fabricating the same
EP1233528A1 (en) High-frequency composite switch module
US8682403B2 (en) Filter having impedance matching circuits
JPH11127055A (ja) 複合電子部品
JP4582352B2 (ja) 表面弾性波素子を含む高周波モジュール部品及びその集合体
JP2002261581A (ja) 高周波モジュール部品
JP2001102469A (ja) 半導体素子収納用パッケージ
JP2000223989A (ja) 弾性表面波装置
JP3948925B2 (ja) 高周波モジュール部品
JP4737580B2 (ja) 複合高周波部品及びそれを用いた無線送受信装置
JP3911426B2 (ja) 弾性表面波フィルタ用パッケージおよび弾性表面波フィルタ装置
JP3389985B2 (ja) 配線基板、半導体装置およびその製造方法
KR100550917B1 (ko) Ｐｃｂ 기판을 이용한 ｓａｗ 듀플렉서
JP2003008393A (ja) 高周波モジュール部品
JP2003051733A (ja) 高周波モジュール部品
JP2004146878A (ja) 弾性表面波フィルタ用パッケージ
JPH07130902A (ja) 集積回路用セラミック製パッケージ本体
JP2013251743A (ja) 弾性表面波デバイスとその製造方法
JPH11126956A (ja) 複合電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080528

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees