CN1346177A - 用于制造具有声表面波单元的射频模块元件的方法 - Google Patents

用于制造具有声表面波单元的射频模块元件的方法 Download PDF

Info

Publication number
CN1346177A
CN1346177A CN01135570A CN01135570A CN1346177A CN 1346177 A CN1346177 A CN 1346177A CN 01135570 A CN01135570 A CN 01135570A CN 01135570 A CN01135570 A CN 01135570A CN 1346177 A CN1346177 A CN 1346177A
Authority
CN
China
Prior art keywords
unit
sound wave
goldleaf
chip
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01135570A
Other languages
English (en)
Other versions
CN1174475C (zh
Inventor
内木场文男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1346177A publication Critical patent/CN1346177A/zh
Application granted granted Critical
Publication of CN1174475C publication Critical patent/CN1174475C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H03H7/465—Duplexers having variable circuit topology, e.g. including switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

用于制造具有声表面波的射频模块元件的方法，包括镀金步骤:至少在所述陶瓷多层基片的导电表面上的元件接合部分处镀金以便具有安装电极,声表面波单元安装步骤:利用金箔－金箔连接在该陶瓷多层基片上面朝下接合作为声表面波单元的倒装片,侧壁形成步骤:利用粘剂将环绕倒装片30的侧壁构件60焊接到陶瓷多层基片40上,盖形成步骤:在安装倒装片30之后,利用粘剂将封闭侧壁开口的一个盖构件61焊接到所述侧壁构件上,和焊接元件安装步骤,在盖形成步骤之后,用焊剂安装焊接元件50。

Description

用于制造具有声表面波 单元的射频模块元件的方法
发明领域
本发明涉及一种用于制造具有表面声波单元的射频模块元件的方法，所述声表面波单元是封装在陶瓷多层基片上的倒装片封装类型，尤其涉及一种制造具有声表面波单元的射频模块部件的方法，这种声表面波单元能够提高使用过程中的可靠性，改善装配能力、降低产品尺寸并提高生产率。
发明背景
在电子设备中，市场上总有减少电子设备尺寸的要求，并要求减少使用的部件尺寸和重量。在由便携式电话机代表的射频装置中，这种趋势很明显，并且在使用的部件中同样可以引人注目地看到这些趋势。射频装置随着封装元件高密度化进展以解决减少尺寸和重量的需求。主要采用提供多个导电层的多层基片代替单层基片来安装元件，以便解决这种小型化。
陶瓷多层基片具有由电绝缘体的陶瓷构成多层基片的一个绝缘层，和由银构成的导电层。陶瓷多层基片比典型的树脂多层基片有较小的高频损耗、更好的导热性、较高的尺寸精度和较高的可靠性。
该陶瓷多层基片中，内部导体形状象一个线圈，或并行对置以形成内部电感或电容，并且由于小损耗和高尺寸精度，可以在内部形成具有高Q值和小容差的单元。
特别在用于便携式电话机的射频电路中，这些特征作为一种集合单元或把各种元件安装在表面上的一个模块而有效地使用，从而具有高性能和小尺寸。
另一方面，每个功能具有模块化电路的射频模块能够比形成分立元件安装电路的常规方法的模块具有较高可靠性和更好特性的简单设备结构。同样，在常规分立元件中，这种设计使完成每个元件的组合特性的功能变得复杂，而模块化允许每个模块的特征规格被确定，并且设备的设计被构成，结果形成较短的周期和节省劳动力。
图9是用于GSM双波段类型的便携式电话机的射频电路方框图。在该图中，参考符号ANT表示用于发送和接收电波的天线，DPX表示作为多频分离滤波器的双工器(两个频率开关滤波器)，T/R SW表示作为发送/接收转换装置的发送/接收转换开关，LPF表示作为发送级谐波抑制滤波器的低通滤波器，和BPF表示接收级的带通滤波器。
在这种便携式电话机电路中，有几个功能被模块化，例如包括发送系统电路之内的功率放大器部分、天线转换部分，其中这些单元实际上安装在该多层基片上。
图10表示该天线转换部分中的一个模块实例。在该图中，参考数字10表示陶瓷多层基片，内部装备有电感部分11和电容部分12，并具有外部电极13。同样，作为开关元件的二极管和诸如电阻的芯片元件15安装在该陶瓷多层基片10上，并设置屏蔽壳16覆盖该陶瓷多层基片的整个上部。图10中的模块不包含声表面波单元(以下简称为SAW单元)，或者在安装的封装元件中具有SAW单元。
目前，功率放大器或者天线转换模块是具有单一功能的模块化电路，但是如果更宽范围的功能被模块化，那么模块化的优点就能够得到。当然重要的是把SAW单元加到模块。
常规的SAW单元采用所谓的封装元件。当然，有可能通过安装封装元件生产一个模块，但是如稍后将描述的，如果把该单元芯片直接安装在基片上，则该电路能够减少尺寸和高度，具有低成本。
该陶瓷多层基片可以包含一个电感和一个电容，因此具有较小尺寸的特点，但是另一方面，很难降低高度。因此，在具有另外安装在基片上的一个封装组件的典型模块中，不能满足对进一步发展的较小高度的需要。同样，该封装组件产品将比适当的裸片要求更宽的占用区域。使用的元件中，在该占用区域中SAW单元最高和最宽。在这些情况下，期望SAW芯片以某种形状而不使用封装组件直接安装在多层基片上。
另一方面，SAW单元的制造包括用于生产SAW芯片的步骤和用于在封装组件上安装和密封SAW芯片的步骤，几乎是相同的成本数量。如果SAW单元能够直接安装在陶瓷多层基片上，则不经历在组件上安装和密封SAW芯片的步骤，由此可以廉价地生产该电路。
在如上的射频模块中，最好是SAW单元直接作为芯片安装，而其他元件通过焊接安装到陶瓷多层基片上。
顺便地说一下，实现上述电路有以下问题。
(1)气密地密封SAW单元芯片。
(2)利用对表面声波没有影响的支持方法实现经受温度变化的一种结构以便产生一致的焊接步骤和SAW单元安装步骤。
(3)具有小高度的平坦模块表面。
(4)集合地处理多个陶瓷基片以便提高生产率。
(1)气密地密封SAW单元芯片
例如，通过在由锂钽酸盐构成的基片上以几个μm的精度形成铝梯形电极产生该SAW单元。此电极图进行精确设计以便获得重要的特性，诸如谐振频率、频带宽度、插入损耗和带外损耗。例如，1μm的差错不能满足设计规范。
精确设计的单元受外部空气的极大影响。水含量或由于湿度引起的灰尘粘附对此特性有致命的影响。
在这些情况下，需要以某种方式密封SAW单元，并且对于本发明应用的此模块来说，需要较小、较低，并且采用与其他元件同时安装SAW单元的处理，由此建立一种制造方法。
(2)利用对表面声波没有影响的支持方法实现经得起温度变化的一种结构以便产生一致的焊接步骤和SAW单元安装步骤。
在基于硅树脂的集成电路上安装裸片时，可以利用粘剂将芯片与整个接面稳固地安装在基片上。但是，在本SAW单元的情况下，因为表面声波出现在表面上，则以粘剂该芯片不能牢固地固定在基片整个面以获得共振特性。
在目前小SAW单元的情况下，该芯片利用被称为倒装片安装的方法固定在陶瓷基片或者树脂基片上，例如所述方法公开在JP-A-10-79638中。此方法在图11中表示。在该图中参考数字20表示基片，30表示作为该SAW单元的倒装片。在基片20上，形成具有金(AU)表面的电极21，倒装片30在由SAW梯形电极形成的主平面上具有金制立柱凸起(stud band)31。倒装片30翻转安装在金箔-金箔接合处(面朝下接合)，以梯形电极形成的主平面对于SAW是向下。
此方法在安装SAW单元时是有效的，但是当安装其他焊接的元件时必须不出现问题。尤其是，不象SAW单元那样简单，当与其他元件构造一种复合模块时，该陶瓷多层基片增厚了。在这种情况下，比起正常组件产品则连接部分的应力更大。
焊接步骤通常包括：在基片表面的焊盘部分涂敷焊剂，接着安放该单元，并在回流熔炉中进行热处理固定。在这种情况下，焊接膏中的焊剂将汽化以便活化与该表面电极的界面并保持焊接的可湿性。
在SAW单元以露出方式安装的情况下，如果SAW单元预先安装，那么必须保持气密性以防止焊剂粘合于此并对SAW特性产生重大作用。
同样，此SAW单元通常利用金箔-金箔块接合进行安装，虽然在焊接情况下，基片上的金属表面是锡或者焊接膜，但通常是电镀的。
因此，需要建立一种方法，用于在承受(bear)状态安装此SAW单元并一起焊接元件。
(3)具有小高度的平坦模块表面。
在安装此电子元件时，已经制定并广泛采用了一种使用自动安装机器的方法。在此机器里，通常使用真空吸附喷嘴来处理这些元件，并且元件表面必须是比此喷管直径更宽区域的平面。利用此常规方法，复合模块的表面被金属镀层覆盖。但是，此变平结构和不透气结构与较小高度的方向相反。
(4)集合地处理多个陶瓷多层基片以便提高生产率。
通常，通过单个过程单独地处理多个陶瓷多层基片。但是，单个处理占用更多劳力，造成较低生产率和较高成本。从而，希望使用以某种方式集合地处理多个陶瓷多层基片的方法。
在JP-A-6-97315中，已经公开了把SAW单元和其它电路元件一起安装和密封的先有技术实例。在此先有技术实例中，SAW单元固定在树脂基片上，SAW单元面对前面，以便通过导线焊接进行电连接，并且显然地不同于如在此发明中把SAW单元倒装安装在此陶瓷多层基片上。现有技术与本发明的不同之处在于：通过倒装安装能够进一步减少尺寸，并通过采取倒装法形式，有可能减少由于来自基片的热膨胀系数差异导致的影响。在JP-A-6-97315中，陶瓷基片具有热膨胀系数差，因此存在此问题，但是在本发明中，这种影响非常小。尤其是，SAW单元的温度系数和热膨胀系数差趋向于相互抵消，并且如图4所示，在SAW单元倒装安装在树脂基片上并存在陶瓷基片的情况下，在此陶瓷基片中，倒装片中心频率处的温度特性更加好。
在JP-A--97315中，看起来SAW单元连同其他无源元件一起安装，而不是象该发明中连同焊接元件一起安装。尤其是，使用该焊接密封，但是在这种情况下，公开了瞬时加热方法以便避免焊剂的污染。也就是说，建议焊接元件很难一起安装。根据此发明，此SAW单元可以与其他焊接元件一起安装，并可以以一种简单方式将各种元件安装在一起。
发明目的
按照上述方面，本发明的第一目的是提供一种用于制造具有声表面波单元的射频模块元件的方法，其中该SAW单元作为裸片安装并且可以连同其他焊接元件一起安装。
本发明的第二目的是提供一种用于制造具有声表面波单元的射频模块元件的方法，其中该SAW单元作为裸片安装，使得它能够减少尺寸和高度，提高生产率，并且降低成本。
从本实施例的随后详细说明中本发明的其他目的和新特点将是显而易见的。
发明方案概述
为了实现上述目的，根据本发明的第一方面，提供了一种用于制造具有声表面波单元的射频模块方法，其中该声表面波单元和其他单元而不是声表面波单元安装在陶瓷多层基片上，该方法包括：
镀金步骤：至少在该陶瓷多层基片的导电表面上的元件接合部分处镀涂金箔以便具有安装电极，
声表面波单元安装步骤：在镀金步骤之后利用金箔-金箔连接在该陶瓷多层基片上面朝下接合作为声表面波单元的倒装片，
侧壁形成步骤：利用胶粘剂将环绕倒装片的侧壁构件焊接到陶瓷多层基片上，
盖形成步骤：在声表面波单元安装步骤之后，利用胶粘剂将封闭侧壁开口的一个盖构件焊接到侧壁构件上，和
焊接的元件安装步骤：在盖形成步骤之后，利用焊料安装至少一个焊接的元件，所说的焊接元件是除了该表面声波单元之外的一个单元。
根据本发明的第二方面，在用于制造具有声表面波单元的射频模块元件的方法中，镀金的金箔膜是膜厚从0.05μm到4μm，具有在该金箔薄膜的形成表面省的金箔-金箔连接，使用从10μm到140μm的导线直径的金导线形成的立柱凸起，使得倒装片和安装电极之间的间隔可以从10μm到40μm。
根据本发明的第三方面，在用于制造具有声表面波单元的射频模块元件的方法中，在侧壁形成步骤多个陶瓷多层基片焊接到侧壁构件上，和共同地执行包括声表面波单元安装步骤和焊接的元件安装步骤的至少部分后续处理之后，该侧壁构件被切断为单个的陶瓷多层基片。
根据本发明的第四方面，在用于制造具有声表面波单元的射频模块元件的方法中，盖区域设置为陶瓷多层基片区域的30％到100％。
根据本发明的第五方面，在制造具有声表面波单元的射频模块元件的方法中，焊膏由橡胶传送带传送到安装电极的一部分，利用焊料焊接元件。
根据本发明的第六方面，在用于制造具有声表面波的射频模块元件的方法中，焊接工将焊膏涂敷到安装电极的一部分，利用焊料安装焊接元件。
附图简述
图1A到1G是表示根据本发明第一实施例的具有声表面波单元的射频模块元件制造方法的制造过程说明视图；
图2是通过图1的制造过程获得的具有声表面波单元的射频模块元件的前剖视图；
图3是经由图1的制造过程获得的具有声表面波单元的射频模块元件的电路图；
图4是表示SAW单元的温度特性的陶瓷基片和树脂基片的特性曲线图；
图5A到5E是根据本发明第二实施例的制造过程说明视图；
图6是第二实施例使用的树脂构件的平面图；
图7是表示本发明第三实施例的前剖视图；
图8是表示具有常规安装的SAW单元的组件产品模块实例的前剖视图；
图9是用于GSM双波段类型的便携式电话机的射频电路方框图。
图10是表示包含天线转换部分的前端模块实例的前剖视图；和
图11是表示利用金箔-金箔连接面朝下接合(倒装安装)SAW单元的例子的前视图。
下面将参考附图描述根据本发明实施例用于制造具有声表面波单元的射频模块元件的一种方法。
优选实施例叙述
将结合图1A到3阐述本发明的第一实施例。图1A到1G表示其制造过程，图2表示具有声表面波的射频模块元件的一个完整状态，图3表示其电路图。
在图1A中，参考数字40表示陶瓷多层基片，具有由例如氧化铝玻璃复合的陶瓷构成的绝缘层，和十五个内部导电层41。其外部形状大约达6mm×4mm，和0.8mm厚。该陶瓷多层基片40的表面导电层42由凝固的银导体形成。
如在图1B所示的镀金步骤中，在该陶瓷多层基片40上对表面导电层42(银的凝固导体)电镀大约2到3μm厚的镍作为粗略镀层，然后把金箔镀到其上以便形成具有金箔膜的安装电极43。
如图1C所示的SAW单元安装步骤是：通过该金箔-金箔连接翻转安装SAW单元(即利用金箔球焊触点)。在此步骤中，该SAW单元不是封装产品而是倒装安装类型。换句话说，使用图11所示的裸片的倒装片30。该倒装片30具有形成在主平面上的金箔立柱凸起31，在该主平面上具有用于SAW的梯形电极，这是经过如封装产品相同过程形成的(即它是通过省略安装和焊接封装产品的后半步骤获得的)。倒装片30是通过在陶瓷多层基片40上的安装电极43的金箔-金箔连接翻转(面向下焊接)安装的，具有SAW的梯形电极的主平面面向下形成。
通过改变金导线的直径和成形条件改变金箔立柱凸起31的直径以便具有一个适当的直径范围。同样，通过改变金导线的长度改变金箔立柱凸起31的长度使得在基片40上的安装电极43与倒装片30之间的缝隙间隔可以设定在一个适当范围。通过在陶瓷多层基片40上的预定位置面向下放置倒装片30、在300g负荷下从倒装片30的一侧施加9w的超声波波0.6秒来执行倒装片30的向下(phasedown)焊接，以便通过超声波焊接将金箔立柱凸起31与基片侧的安装电极43的金箔表面焊接。
在如图1D所示的侧壁成形步骤中，在安装作为SAW单元的倒装片30之后，树脂侧壁60即像具有接收作为SAW单元的倒装片30的凹陷部分的一个正方形框架型的环氧树脂镀层被焊接到陶瓷多层基片40上以便环绕该倒装片。另外，在如图1E所示的盖成形步骤中，作为盖61的环氧树脂镀层覆盖该侧壁60并通过粘剂焊接以便封闭该树脂侧壁60的一个上开口。另外，为稳固地焊接，可以放在真空中五小时。侧壁60和盖61焊接到陶瓷多层基片40上，使得该倒装片30是气密封闭的。
如在图1F所示的焊剂应用过程中，金箔膜在陶瓷多层基片40上成形之后，焊剂44应用在安装电极43的焊接部分处。在此过程中，必须在不规则的表面敷上焊剂，因为要安装和密封SAW单元。通常，这是通过平面上的金属掩膜打印(printing)形成的，而可以不采用在本发明的实施例中。在这例子中，焊剂可以是通过橡胶传送带涂敷的，或者利用焊接工涂敷(或者浸渍)。
此后，在如图1G所示的焊接元件安装过程中，由图3电路中电感、电容、电阻和二极管组成的每个焊接元件50(通过焊接固定的表面封装单元)安装在具有涂敷焊剂的电极43上。接着，其焊接通过回流熔炉进行固定。从而，每个元件50在具有涂敷的金箔膜的表面导电层42即安装的电极由焊料固定。
随后结合表1描述用于电极43的镀金层厚度和倒装片30与用于SAW单元的焊接元件50的抗剪强度之间的关系。而且，稍后将结合表2描述安装(超声波焊接)倒装片30的金导线直径和倒装片30的抗剪强度以及对热冲击试验结果的影响。另外，稍后将结合表3描述基片40上的安装电极43和倒装片30之间的间隔对倒装片30的抗剪强度的影响以及热冲击试验结果。在表1到3的测量中，利用一个电子显微镜通过横截面观察安装中的金箔凸起和界面。
通过图1A到1G的上述处理，作为SAW单元的倒装片30和作为其他表面封装单元的焊接元件50安装在具有一个内部导电层41的陶瓷多层基片40上，如图2所示，具有金箔凸起31的倒装片30面向下焊接在安装电极43上，安装电极43具有利用金箔-金箔(金箔球焊方法)涂敷在陶瓷多层基片40上的金箔膜，而倒装片30被固定在陶瓷多层基片40上的树脂侧壁60和覆盖侧壁的一个开口树脂盖61覆盖并且气密封闭，由此通过焊接产生具有安装在陶瓷多层基片40上的焊接元件50的射频模块元件。此射频模块元件的外形是大约6mm×4mm大和1.5mm高。
在图3的电路图中，除了SAW单元之外的部分已经作为模块生产了，并具有大约6mm×4mm大的相同尺寸。目前，两个SAW单元可以安装在该相同的部分，从中将看到该电路可以小型化。根据本发明的这个实施例的模块元件高度是1.5mm。而当一个SAW封装产品70简单地安装在常规产品(具有固定在陶瓷多层40上的焊接元件50的一个模块)时，高度是2mm，如图8所示。因此，和图8对比，将看到其高度充分地降低了。注意图1到8中相同的或者相似的部件以相同的数字表示。
图4表示在此实施例中在SAW单元的倒装片安装在陶瓷基片上的情况下其中心频率处的温度特性。将发现陶瓷多层基片由于温度变化而有小的频率变化。
在下面的表1列出了当在基片40上生产具有安装电极43镀金层的厚度从0.03μm到7.0μm的范围变化的样品时，倒装片30抗剪强度和作为焊接元件50的1005芯片电感(1×0.5×0.5mm)的测度结果。假定封装倒装片30中的立柱凸起31的金导线直径是25μm，基片40上的安装电极43和倒装片30之间的间隔是20μm，并且安装电极43和1005芯片电感在安装电极43和1005芯片电感之间的缝隙间隔是20μm。
                            (表1)
            镀金厚度对SAW单元和焊接芯片的抗剪强度的影响
    金镀层厚度(μm)     SAW抗剪强度(gf)     片元件抗剪强度(gf)
    0.03     310     600
    0.05     400     1000
    0.1     400     1200
    0.3     430     1500
    0.5     450     1600
    1.0     480     1700
    2.0     480     1600
    3.0     480     1300
    5.0     480     1000
    7.0     480     800出现剥落
从表1的结果中，已经发现当金箔膜或者镀金层薄膜厚度小于0.05μm时，其金箔-金箔连接和金箔到焊接接缝内的强度非常地低。同样，如果镀金层厚度超过4μm，不存在特别问题，但是在焊接接缝内的抗剪强度非常地低。此时，在镀层和表面银之间引起剥落。这是要考虑的，因为在固定其焊剂时应力集中在界面处。从而，作为金箔膜的镀金层厚度最好是从0.05μm到4μm，更好是0.3μm到2μm。
下面的表2列出当生产样品具有面向下焊接作为基片40上的SAW单元的倒装片30的金导线的直径从5μm到50μm变动时，金导线直径对倒装片30的抗剪强度和耐热冲击强度测试的测量结果之影响。
                            (表2)
金导线直径对SAW单元的抗剪强度和热冲击试验的影响
    金线直径(μm)     SAW抗剪强度(gf)     热冲击测试故障(1000pcs之间)
    5     280     14
    10     410     1
    20     430     0
    25     450     0
    30     430     0
    40     480     2
    50     480     10
这里，执行耐热冲击试验以便使其状态更清晰，其中此测试状态包括在较低温度侧的-40℃和较高温度侧的85℃，对于每个循环保持30分钟的样品进行100个循环。进行估价使得通过测量其SAW单元的插入损耗判决100个样品中的不合格个数，并判决开始具有约2dB并增加到5dB以上的样值作为不合格品。同样，其它测量条件包括基片上的安装电极43的镀金膜是0.5μm和基片40上的安装电极43与倒装片30之间的缝隙间隔是20μm。
从表2的结果中，已经发现当金导线的直径小于10μm时，其强度非常地低，并在热冲击试验中部分损坏增加了。在这种情况下，已经发现在SAW单元的电极侧经常地出现剥落情况。认为这是由于当金导线的直径非常厚时，热冲击应力集中在该SAW单元侧。从而，封装中的金导线直径厚度最好是从10μm到40μm，更好是从20μm到30μm。
下面的表3列出当生产样品具有在基片40上的安装电极43和作为SAW单元的倒装片30之间缝隙间隔从5μm到70μm范围内变动时，缝隙间隔对倒装片30的抗剪强度和热冲击强度测试的测量结果之影响。假定基片侧上的安装电极43的镀金薄膜是0.5μm，金导线的直径是25μm，在-40℃到85℃的热冲击试验执行100个循环。
                            (表3)
            缝隙间隔对SAW单元的抗剪强度和耐热冲击试验的影响
    间隙距离(μm)     SAW抗剪强度(gf)     热冲击测试故障(1000pcs之间)
    5     430     10
    10     450     0
    20     450     0
    30     460     0
    50     420     0
    70     330     0
如果缝隙间隔小于10μm，那么强度是足够的，但是在热冲击试验中常常出现不合格品。同样如果间隔超过40μm，那么在热冲击试验中没有问题，但是抗剪强度显著降低。从而，缝隙间隔厚度最好是从10μm到40μm，更好是从20μm到30μm。
借助于此第一实施例，可以实现以下效果。
(1)在包含陶瓷多层基片40和作为SAW单元直接安装在该基片上的倒装片30的射频电子电路元件中，使用树脂60和树脂盖61获得该SAW单元的密封，并除去了利用焊剂的焊接元件50的安装步骤的影响，由此有可能提高生产率，加强使用期间的可靠性，改善安装能力并降低产品的高度。
以这种方法，利用树脂侧壁60和树脂盖61覆盖模块的元件安装面的侧面和上部，使得能够生产气密封的射频模块元件结构。因此，就可以解决如上述提到的密封SAW单元的问题(1)。
(2)通过将电极上的作为SAW单元的倒装片30与涂敷在陶瓷多层基片40上的金箔膜面朝下接合(倒装安装)，利用金箔-金箔连接，能够解决前面提出的在SAW单元没有影响的支持方法而经受温度变化的问题(2)。特别是，除利用金箔-金箔连接安装倒装片之外，陶瓷多层基片上的镀金厚度和金箔凸起使用的金导线直径或者陶瓷多层基片40侧的安装基片43与倒装片30之间的缝隙间隔最好制做的合适。具体地，形成在陶瓷多层基片40上的安装电极43的镀金薄膜设置为0.05μm到4μm，用于金箔-金箔连接的金箔凸起使用的金导线直径是10μm到40μm，而作为SAW单元的倒装片30与安装电极43之间的间隔是10μm到40μm。同样，该SAW单元在安装焊接元件之前是气密封的，并且安装步骤可以与焊接步骤一起执行。
在此实施例过程中，需要在不规则的表面涂敷焊剂以便事先安装和密封该SAW单元。通常，经过在平面上的金属掩膜打印进行的，但是在此实施例中不能进行。在实施例中，是橡胶传送带或者使用焊接工(dispenser)涂敷焊剂。
(3)通过在树脂侧壁60覆盖平面树脂盖61和密封能够实现上述的模块平顶面和小高度的问题(3)。在元件的实际安装中，希望适应各种安装机器。当然如果所有部分都是平的，则不会有问题，但是模块上表面大约30％以上可能是平的。最好，50％以上为平面。
图5表示根据此发明第二实施例用于共同地处理多个陶瓷多层基片的制造方法。在此情况中，使用图5P的陶瓷多层基片40，和如6所示的，具有多个(最好十个以上)部分的每个部分整体用于树脂侧壁60的点阵树脂构件63，多个(最好十个以上)陶瓷多层基片40与该点阵树脂构件63焊接，如图5Q所示。此后，共同地执行把作为SAW单元的倒装片30面向下焊接到该多个陶瓷多层基片40上的步骤，然后焊接具有多个集成的盖61的树脂板64，如图5R所示的。另外，安装焊接元件50，并最后剪断树脂构件63和树脂板64，并分成单个产品以便具有每个陶瓷多层基片40，如图5T所示的。注意图1到图5中相同或者相似的部分以相同的数字表示。在陶瓷多层基片上安装该SAW单元之后，多个陶瓷多层基片可以焊接到树脂构件63上。
借助于第二实施例，除了第一实施例的作用和效果外，多个陶瓷多层基片40焊接和叠接(spliced)到变成侧壁的构件65上，在至少一部分处理中，当分离和集体地通过处理时，由此有可能极大地节省劳动力，提高生产率并降低成本。也就是说，如概要段落阐述通过集体地处理多个陶瓷多层基片能够解决提高生产率的问题(4)。
图7表示根据本发明第三实施例的一个结构，其中SAW单元通过侧壁65从其他元件中隔离以及其它元件50通过树脂侧壁65彼此隔离。在这种情况下，组成侧壁65的树脂部件66不是简单正方形框架，而是一个凹腔部分以便分别接收作为SAW单元的倒装片30或焊接元件50，其中树脂构件6焊接到陶瓷多层基片40上并且变成树脂盖67的另外的一个环氧树脂镀层通过粘剂接合。在这种情况下，由于焊接元件是在固定该盖67之后安装的，用于接受焊接元件50的部分用作一个开口。
另一个构成与第一实施例相同，其中相同相似的部分以相同数字表示，这里不再描述。
借助于第三实施例，树脂侧壁65能够提供在作为此SAW单元的倒装片30上和其他焊接元件50之间，由此这些元件能够彼此隔离。在这种情况下，由树脂侧壁65和盖67组成的结构能够牢固，并变得更优越。另外的作用和效果与第一实施例相同。
通过上面已经叙述本发明的优选实施例，本发明不局限于这些情况，本发明可以以多种方式改变或者变更而不脱离权利要求定义的此发明的精神或者范围，对本领域技术人员来说这是显而易见的。
如上所述，借助于根据本发明用于制造具有声表面波单元的射频模块元件方法，在包含陶瓷多层基片和安装在其上的倒装片封装类型的声表面波单元(SAW单元)的射频电子电路元件中，采用侧壁构件和盖构件获得声表面波单元的气密封，并排除了在制造过程中其他表面封装类型单元安装步骤的影响，从而可能提高生产率，增强使用期间的可靠性改善安装能力并降低产品的高度。

Claims (6)

1.用于制造具有声表面波单元的射频模块元件的方法，其中所述声表面波单元和其他单元安装在陶瓷多层基片上，所述方法包含：
镀金步骤：至少在所述陶瓷多层基片的导电表面上的元件接合部分处镀金以便具有安装电极，
声表面波单元安装步骤：在所述镀金步骤之后利用金箔-金箔连接面朝下接合作为声表面波单元的倒装片；
侧壁形成步骤：利用粘剂将环绕所述倒装片的侧壁构件焊接到所述陶瓷多层基片上，
盖形成步骤：在所述声表面波单元安装步骤之后，用粘剂将封闭所述侧壁开口的一个盖构件接合到所述侧壁构件上；和
焊接的元件安装步骤：在所述盖形成步骤之后，利用焊料安装至少一个焊接元件，所说的焊接元件是除了所述表面声波外的一个单元。
2.根据权利要求1用于制造具有声表面波单元的射频模块元件方法，其中形成在通过所述镀金的金箔膜厚度从0.05μm到4μm，所述金箔-金箔连接是在所述金箔膜的形成表面上进行，使用具有导线直径从10μm到40μm的金导线形成的立柱凸起，使得所述倒装片和所述安装电极之间的间隔可以10μm到40μm。
3.根据权利要求1的用于制造具有声表面波单元的射频模块元件方法，其中在所述侧壁形成步骤，多个陶瓷多层基片焊接到所述侧壁构件上，并在共同地执行包括所述声表面波单元安装步骤和所述焊接元件安装步骤的至少部分后面的处理之后，所述侧壁构件被切断为单个的陶瓷多层基片。
4.根据权利要求1所述的用于制造具有声表面波单元的射频模块元件方法，其中所述盖的区域设置为所述陶瓷多层基片区域的30％到100％。
5.根据权利要求1所述的用于制造具有声表面波单元的射频元件的方法，其中焊剂由橡胶传送带传送到所述安装电极部分，用焊剂安装所述焊接元件。
6.根据权利要求1所述的用于制造具有声表面波单元的射频模块元件的方法，其中焊剂由焊接工涂敷到所述安装电极部分，以焊剂安装所述焊接元件。
CNB011355700A 2000-09-07 2001-09-07 用于制造具有声表面波单元的射频模块元件的方法 Expired - Fee Related CN1174475C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP271122/00 2000-09-07
JP2000271122A JP4137356B2 (ja) 2000-09-07 2000-09-07 表面弾性波素子を含む高周波モジュール部品の製造方法
JP271122/2000 2000-09-07

Publications (2)

Publication Number Publication Date
CN1346177A true CN1346177A (zh) 2002-04-24
CN1174475C CN1174475C (zh) 2004-11-03

Family

ID=18757452

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011355700A Expired - Fee Related CN1174475C (zh) 2000-09-07 2001-09-07 用于制造具有声表面波单元的射频模块元件的方法

Country Status (5)

Country Link
US (1) US6698084B2 (zh)
EP (1) EP1187320B1 (zh)
JP (1) JP4137356B2 (zh)
CN (1) CN1174475C (zh)
DE (1) DE60131342T2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437623C (zh) * 2004-04-05 2008-11-26 财团法人工业技术研究院 可编辑式射频辨识装置及编辑该射频辨识装置的系统
CN100533968C (zh) * 2004-06-28 2009-08-26 京瓷株式会社 弹性表面波装置及通信装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4172566B2 (ja) * 2000-09-21 2008-10-29 Ｔｄｋ株式会社 セラミック多層基板の表面電極構造及び表面電極の製造方法
JP2004022587A (ja) * 2002-06-12 2004-01-22 Denso Corp 筐体
US20040135473A1 (en) * 2003-01-15 2004-07-15 Byers Charles L. Piezoelectric devices mounted on integrated circuit chip
JP4173024B2 (ja) * 2003-02-14 2008-10-29 富士通メディアデバイス株式会社 電子部品の製造方法及びそのベース基板
JP2004335865A (ja) * 2003-05-09 2004-11-25 Murata Mfg Co Ltd 電子部品の製造方法および電子部品
JP2005136683A (ja) * 2003-10-30 2005-05-26 Tdk Corp 電子部品
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
US20050189630A1 (en) * 2004-02-26 2005-09-01 Berry Cynthia W. Bonding arrangement and method for LTCC circuitry
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
GB2417127A (en) * 2004-08-12 2006-02-15 Vetco Gray Controls Ltd Surface metallization of contact pads
US7637415B2 (en) 2005-10-31 2009-12-29 General Electric Company Methods and apparatus for assembling a printed circuit board
US7838976B2 (en) * 2006-07-28 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a semiconductor chip enclosed by a body structure and a base
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
WO2008114490A1 (ja) * 2007-03-16 2008-09-25 Panasonic Corporation 弾性表面波デバイス
JP4555369B2 (ja) 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
US10998879B2 (en) 2019-08-26 2021-05-04 Intel Corporation Monolithic die with acoustic wave resonators and active circuitry
WO2022209737A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
CN117792320B (zh) * 2024-02-23 2024-07-02 甬矽电子(宁波)股份有限公司 芯片封装方法和封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3105197A1 (de) * 1981-02-13 1982-09-09 Standard Elektrik Lorenz Ag, 7000 Stuttgart Quarzoszillator
JPH0661778A (ja) * 1992-08-12 1994-03-04 Murata Mfg Co Ltd 弾性表面波部品及びその製造方法
JP3161831B2 (ja) 1992-09-09 2001-04-25 株式会社日立製作所 回路素子モジュール
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
US5564181A (en) * 1995-04-18 1996-10-15 Draper Laboratory, Inc. Method of fabricating a laminated substrate assembly chips-first multichip module
US5761053A (en) * 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
JPH1079638A (ja) 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 表面弾性波フィルタ及びその製造方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2000058593A (ja) * 1998-08-03 2000-02-25 Nec Corp 表面弾性波素子の実装構造及びその実装方法
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437623C (zh) * 2004-04-05 2008-11-26 财团法人工业技术研究院 可编辑式射频辨识装置及编辑该射频辨识装置的系统
CN100533968C (zh) * 2004-06-28 2009-08-26 京瓷株式会社 弹性表面波装置及通信装置

Also Published As

Publication number Publication date
EP1187320A2 (en) 2002-03-13
DE60131342D1 (de) 2007-12-27
EP1187320B1 (en) 2007-11-14
US6698084B2 (en) 2004-03-02
US20020053127A1 (en) 2002-05-09
CN1174475C (zh) 2004-11-03
DE60131342T2 (de) 2008-02-28
EP1187320A3 (en) 2004-09-22
JP2002084155A (ja) 2002-03-22
JP4137356B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
CN1174475C (zh) 用于制造具有声表面波单元的射频模块元件的方法
CN1214458C (zh) 包括表面弹性波元件的射频模块部件及其制造方法
CN1197152C (zh) 陶瓷多层基片上的表面电极结构及其制造方法
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
CN1158757C (zh) 封装的表面声波部件及其制造方法
US8378372B2 (en) Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
CN1107349C (zh) 一种半导体器件引线框架及引线接合法
CN1041035C (zh) 多芯片模块
US8241962B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader, a signal post and a cavity
WO2022183831A1 (zh) 射频模组系统级封装结构及其制作方法和电子设备
CN1224301C (zh) 高频模块
CN101044805A (zh) 复合多层基板及其制造方法
US20050045369A1 (en) Circuit component built-in module and method for manufacturing the same
US7951622B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and a signal post
CN1551720A (zh) 陶瓷叠层器件
CN1136220A (zh) 载片及其制造方法和安装方法
CN1617445A (zh) 声波器件及其制造方法
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
CN101013688A (zh) 电子电路模块及其制造方法
US20110003437A1 (en) Method of making a semiconductor chip assembly with a post/base/flange heat spreader and a cavity in the flange
US7362038B1 (en) Surface acoustic wave (SAW) device package and method for packaging a SAW device
CN1794574A (zh) 电子器件及其制造方法
CN117936530A (zh) 一种射频模组制备方法及射频模组
CN111181520B (zh) 一种表面声波滤波器封装结构及其制作方法
CN1260588A (zh) 半导体器件的生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103