CN1197152C - 陶瓷多层基片上的表面电极结构及其制造方法 - Google Patents

陶瓷多层基片上的表面电极结构及其制造方法 Download PDF

Info

Publication number
CN1197152C
CN1197152C CNB011371536A CN01137153A CN1197152C CN 1197152 C CN1197152 C CN 1197152C CN B011371536 A CNB011371536 A CN B011371536A CN 01137153 A CN01137153 A CN 01137153A CN 1197152 C CN1197152 C CN 1197152C
Authority
CN
China
Prior art keywords
ceramic multilayer
multilayer board
surface electrode
layer
jin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011371536A
Other languages
English (en)
Other versions
CN1344022A (zh
Inventor
内木场文男
五井智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1344022A publication Critical patent/CN1344022A/zh
Application granted granted Critical
Publication of CN1197152C publication Critical patent/CN1197152C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在陶瓷多层基片上的表面电极结构中，其中基片上具有通过金-金接合用以安装倒装片30作为表面声波器件的表面SAW器件安装表面电极和焊接部件安装表面电极，至少最下层是由烧结银导体51制成，其中该导体部分地埋置在陶瓷多层基片40中，所包含的镍或镍合金层52作为中间层，并且最上层为银层53。因此，提供了一种在陶瓷多层基片上的表面电极结构，其适用于通过金-金接合安装SAW器件和通过焊接安装其他部件，并且其中使用陶瓷多层基片能够进行各个部件的一致性安装，以提供较高的可靠性。

Description

陶瓷多层基片上的表面 电极结构及其制造方法
发明领域
本发明涉及一种陶瓷多层基片上的表面电极结构，以及在基片上制造表面电极的方法，其可应用于制造高频组合式部件，该组合式部件包括焊接的表面安装部件和在陶瓷多层基片上倒装的表面声波器件，并且其可使各部件一致安装以提供较高的可靠性。
市场上总是需要较小的电子设备，并且它也需要所使用的部件在尺寸和重量上减小。这种趋势在以蜂窝电话为代表的高频设备方面是很明显的，特别是在所使用部件方面所表现的。在高频设备中，部件安装密度日益增大，以满足尺寸减小和重量减轻的要求。器件安装基片也不例外，并且为了满足尺寸减小的要求，具有单层导体的基片基本上要由多层基片来代替。
陶瓷多层基片具有由电气绝缘陶瓷制成的绝缘层，并具有由银或类似物制成的导体层。与通常树脂多层基片相比，陶瓷多层基片具有许多优点，包括高频下的低损耗，良好的热传导，以及高的尺寸密度和可靠性。
陶瓷多层基片具有的进一步优点在于，通过制成内部导体线圈或它的平行板，使其内部可提供电感或电容。而且，低损耗和高尺寸精度特性可使其能够在内部制成高质量和小公差的器件。
这些特性可考虑用于蜂窝电话和其他高频电路中，如安装在表面上的组件或各种部件的器件组合，并且也具有高的性能，以及满足小尺寸的需求。
在高频组件中，电路是按功能组合的，与通过安装各个分离部件制成的电路的常用技术相比，其简化了设备的结构，并且能够提供较好可靠性和性能的设备。进一步就常用分离部件来说，可将各特性进行组合以实现所预想的功能，而这会导致复杂的设计。在组件化中，每个组件特性的技术要求都是预定的，因此设备的设计可以结构化，并且可以以较低的工作量在较短的时间期间内完成。
图6是一方框图，用以表示世界上终端数量最多的所使用的GSM双频带蜂窝电话。在附图中，ANT表示用于传输和接收无线电波的天线，DPX表示作为滤波器的双工器(双频切换滤波器)用以分离两个频率，T/R SW表示传输/接收转换开关作为无线电波传输与接收之间的转换工具，LPF表示作为滤波器的低通滤波器，用以抑制在传输级上的谐波，和BPF表示在接收级上的带通滤波器。
在蜂窝电话的所示电路中，实现了用于几项功能的组件化，在一般情况下，器件实际上是安装在天线/开关部分中的多层基片上。
图7表示用于天线/开关部分的典型组件。在附图中，标号10表示陶瓷多层基片，其内部具有电感部分11和电容部分12，以及外部电极13。片状部件15如作为开关元件的二极管和电阻可安装在陶瓷多层基片10上，并且可提供保护外壳16，用以盖在陶瓷多层基片的顶部。注意，图7所示组件不包括表面声波器件(下面称作SAW器件)或它们安装成封装部件。
到今天为止，组件化还是以单功能器件实现的，如功率放大器和天线/开关组件。如果组合的功能范围较广的话，将会进一步获得组件化的优点。当然，包含SAW器件的各器件组件化也是很重要的。
常用的SAW器件已经使用了所谓的“封装”部件。当然，组件化可以通过安装封装部件而实现，然而，正象后面本发明中将要描述的，在基片上直接安装器件电路片会被认为在实现较小和较低外型以及较低成本方面会更有效。
陶瓷多层基片的特征在于，它能够象现有部件一样包含电感和电容，由此使尺寸减小。另一方面，较小的外型是难以实现的。因此，具有在基片上所安装封装外壳的共用模块不能满足对于较小外型的日益增长的需要。另外，封装器件将占用比最初裸露的电路片更大的区域。在所使用的部件中，SAW器件具有最高外型，并且占有较宽的区域。在这些条件下，需要设法直接将SAW器件安装到陶瓷多层基片上而不用封装外壳。
SAW器件的制造是由两个步骤组成的，一个步骤是制造SAW电路片，另一步骤是将其加以安装和封装，每个步骤均需要同样的成本数量。如果直接安装在陶瓷多层基片上是可能的话，那么在无安装和封装SAW器件的情况下也可以制造便宜的设备。
如上所述，对于高频组件的需求，就是将SAW器件作为电路片直接安装在陶瓷多层基片上并且其他部件可通过焊接来安装。
最后，陶瓷多层基片必须是可与倒装SAW器件的步骤和焊接其他部件的步骤二者是相适应的。
SAW器件可通过与金(Au)接合的金-金突起而共同连接，形成在陶瓷多层基片上最顶层的表面电极。在通过焊接接合时，在基片上的焊接表面可共同地由锡或焊接膜制成，其中的每个通常是通过电镀制成的。
焊接处理过程通常包括下列步骤，将焊锡浆料施加到基片表面上的焊接区，然后放置待焊接的部件，和进行热处理，如软熔，以固定部件。在这种情况下，在焊锡浆料中的焊剂会蒸发，并且与表面电极的界面会活化以保证焊锡的湿润性。
在本发明中，可以预想，SAW器件可安装成外露的，因此如果它们首先进行安装的话，它们的性能将会受到在焊接其他部件的接下来的步骤中所敷焊剂的极大影响。因此，还没有出现一种方法，使得能够象本发明一样实现在暴露状态下安装SAW器件和焊接其他部件两个步骤。
近来现有小型SAW器件，如典型的在未审公告日本专利申请(公开)号JP10-79638/(1998)中所公开的，可通过所谓“倒装”安装方法固定到陶瓷基片或树脂基片上。正如图8所示，其中20表示基片，30表示倒装片作为SAW器件。在基片20上形成电极21，它的表面是由金(Au)制成，并且倒装片30具有金双头突起31，其形成在具有SAW梯形电极的主表面上。由于带有主表面的SAW梯形电极面向下，使倒装片30可通过金-金接合(面向下接合)而倒装。
该方法将有效地适用于本发明中，用以安装SAW器件，而它必须满足如果要将SAW器件与焊接部件安装在一起时不出现问题的条件。与只有单独的SAW器件组件化的情况不同，将具有其他部件的复合组件进行组装将会增大陶瓷多层基片的厚度。在这种情况下，接合区域将会经受比普通封装器件中大的应力。
未审公告日本专利申请(公开)号JP6-97315/(1994)公开了一种与其他部件安装并封装在一起的现有技术情况。在该现有技术情况下，SAW器件可以面朝上地固定到树脂电极上，并且可通过导线接合建立电连接；这明显不同于本发明，即采用将SAW器件倒装到陶瓷多层基片上。本发明进一步可通过采用倒装来获得尺寸的减小。另一差异在于，不同于基片的热膨胀的影响可以通过使用“倒装”结构来减小。按照前述未审已公开的日本专利申请(公开)号JP6-97315/(1994)，陶瓷基片具有热膨胀差异并因此会出现问题，而在本发明中，所述影响会极大地减小。特别是，SAW器件的温度系数和热膨胀差会相互抵消，并且如果人们比较一下对于倒装在树脂基片和陶瓷基片上的中心频率温度特性的话，其结果会好于图5所示的陶瓷基片。
首先看来，所述未审公告日本专利申请(公开)号JP6-97315/(1994)，教导了SAW器件与其他无源部件的混合安装，而它未预先设想到象本发明那样与待焊接部件的混合安装。为了密封的目的，在专利中使用了焊接，在这方面，同样提出了加热，以避免焊剂的污染。换句话说，所建议的与焊接部件的混合安装是非常难以实现。
上面的描述要求达到两个目的。一个目的是提供一种电极结构，使其能够在焊接步骤和倒装SAW步骤中建立连接；另一目的是开发一处理流程，其将不会对某个步骤产生任何影响。说到处理流程，可首先安装焊接部件，然后通过干法腐蚀或类似方法除去待安装SAW器件表面上的焊剂，这使得能够进行SAW器件的安装。
本发明特别涉及第一目的，即提供一种改进的电极结构。为了实现该目的，需要解决下列问题。
(1)提供以这样的结构由这样的材料制成的最上层，即使得适合于金-金接合和焊接。
(2)通过形成具有较小高度差异并具有少量表面颗粒的电极，以便形成一致的金-金接合。
发明概述
本发明已经在一定的情况下实现了，其目的是提供一种在陶瓷多层基片上的表面电极结构，以及一种制造在基片上的表面电极的方法，其适用于通过金-金接合来安装SAW器件和通过焊接来安装其他部件，并且其可使用陶瓷多层基片使各个部件一致安装，以提供较高的可靠性。
本发明的其他目的和新的特征将通过下列完成发明形式的描述而更加清楚。
为了实现本发明的上述目的，按照本发明的一个方面，提供一种在具有表面SAW器件的陶瓷多层基片上的表面电极结构，其可安装表面电极，用以通过金-金接合和焊接部件进行安装表面电极来安装表面声波器件，其中最下层是由烧结的银导体制成的，其部分地埋置在陶瓷多层基片中，中间层，其由镍或镍合金层制成，和最上层，其由金层制成。
进一步地，按照本发明第二方面，镍或镍合金的中间层具有1μm-10μm的厚度，金层的最上层具有0.3μm-3μm的厚度。
还有，按照本发明的第三方面，烧结的银导体具有10μm-40μm的厚度，并且烧结银导体被埋置在所述陶瓷多层基片中的深度为所述烧结银导体厚度的60％-95％。
再有，按照本发明的第四方面，安装表面电极的SAW器件具有不大于3μm高度的空隙。
另外，按照本发明第五方面，提供一种在具有表面SAW器件的陶瓷多层基片上制造表面电极的方法，其上可安装表面电极用以通过金-金接合和焊接部件安装表面电极来安装表面声波器件，该方法包括下列步骤：压制未经焙烧的陶瓷多层基片，其上涂覆有银导体，然后焙烧陶瓷多层基片，以形成最下层的烧结银导体，其部分地埋置在陶瓷多层基片中；通过无电敷镀形成镍或镍合金层作为中间层；和通过电镀或无电敷镀形成金层作为最上层。
(1)为了满足提供最上层的要求，其中最上层是以这样的结构由这样的材料制成的，即适合于金-金接合和焊接，表面电极的最上层可以由金制成。需要注意的是，具有至少99.99％纯度的金最适合用于金-金接合，以便在应用超声波时提供良好的附着性。该纯金具有高焊料湿润性，并且适合于作为表面电极用于焊接部件。然而，纯金较软，并且易受到熔焊料的腐蚀，使其有时不能保持电极形状。
对于陶瓷多层基片来说，烧结银通常可用作其上的表面导体。为了保证与陶瓷材料的良好附着性，可将少量的玻璃添加到烧结银中。烧结银最初是一种粉末，通过该粉末生成颗粒，因此它不可避免地具有低的表面平滑度。与金的接合性和与焊料的湿润性也是较差的，其正是本发明试图提供的电极结构所要满足的两个要求。
人们可以认为，这些问题可以通过采用由烧结银导体和金层组成的双结构而很容易解决，而银与金之间的附着性是较差的，并且取决于各种条件，银也易受到焊料的腐蚀，并且在下层中的微粒不能只由金来吸收，因此使其难以进行金突起的一致性接合。由于存在这些和其他问题，双结构不是实际可行的方法。
这些问题可通过在银和金之间插入适当厚度的镍层或镍合金层来解决。镍层或镍合金层可通过例如电镀以相当大的厚度淀积，并且与银和金二者均很好地粘着。另外，它们不会受到焊料的侵蚀，并且可以吸收在烧结银导体表面中的微粒。
大的改进可通过在烧结之前压制或其他平整化烧结的银导体来实现。如果烧结的银导体通过压制而部分地埋置在陶瓷烧结体中的话，陶瓷基片与烧结银导体之间的附着性会得到改善。
(2)至于减小基片上表面电极之间的高度差以便进行一致性金-金接合的要求，可以进行下列处理。为了形成烧结的银导体，银浆料通常可通过丝网印刷而形成在陶瓷多层基片上。在这种情况下，浆料的涂覆量会随着丝网上所提供图型的大小而变化，并且它会随着图型尺寸的增加而变厚。如果表面电极之间的高度存在差异的话，那么在SAW件和表面电极上的金突起之间将会出现不良接合。
该问题可通过初始烧结银导体的平整化而更加有效地得到处理，并且在烧结之后存留的高度差异可以更加明显地被吸收，如下面将要描述的。高度上的差异还会通过电镀而增大。为了覆盖银表面上的微粒，有时会电镀约5μm厚的镍镀层；在这种情况下，镀层厚度必须是可防止图型之间的变化。为此，无电敷镀是特别适用。
现在来说金，它可以淀积较小的厚度，因此如果保证特定薄膜厚度的话就没有特别的问题，尽管如此，薄的膜淀积将会使成本节省，因此也可优选无电敷镀。
按照本发明，所有这些问题均可以有效地得到解决。
附图简述
优选实施例的简要说明
图1A表示按照本发明实施例在陶瓷多层基片上表面电极结构的截面图；
图1B表示比较实例的截面图；
图2A和2B说明了在焙烧之前压制用银导体所涂覆的陶瓷多层基片过程中的各步骤；
图3是表示在本发明实施例中用于制造高频组件的示例性表面电极图型和部件布图的平面图；
图4是高频组件的电路图；
图5是表示在陶瓷基片和树脂基片上所安装的SAW器件温度特性的特性图；
图6是在GSM双带蜂窝电话中高频电路的方框图；
图7是包括天线/开关部分的正端组件的正视图；和
图8是表示SAW器件如何通过金-金接合而面向下接合(倒装)的正视图。
优选实施例的详细描述
在下面的各页上，将参照附图描述完成本发明的方式，其涉及用于陶瓷多层基片的表面电极结构，和在基片上制造表面电极的方法。
图1A表示完成本发明的方式，其涉及在陶瓷多层基片上的表面电极结构，用以制造包含SAW器件的高频组件，其应与图1B所示比较表面电极结构进行比较。图2A和2B表示在完成本发明的方式中表面电极平面化方法中的各步骤；图3表示在制造包含SAW器件的高频组件的情况下表面导体图型和部件布图；和图4是用于高频组件的电路图。
在图1A中，参考标号40表示陶瓷多层基片，其在经过考虑的情况下可在绝缘层和内部导体层(未示出)中使用氧化铝玻璃复合陶瓷材料。陶瓷多层基片的外部尺寸约为6mm×4mm和0.8mm厚度。在图3中示出了，表面导体层的图型，也就是说，表面电极50，其陶瓷多层基片40上，以及用以安装SAW器件、二极管Di、电阻R、电感L等的位置。
在陶瓷多层基片40上的表面电极50具有由烧结银导体51制成的最下层。如图2A中所示，还有待于焙烧的陶瓷/银双层40A，其将用作陶瓷多层基片40，可通过用银浆料51A进行丝网印刷来涂覆，其中银导体浆料51A可进行烧结以制成烧结的银导体；压制板45可向涂覆表面施加压力，使得如图2B所示进行平面化。然后，将陶瓷/银双层40A和银导体浆料51A同时进行焙烧，以制成具有部分埋置于基片中的烧结银导体51的陶瓷多层基片40。
在焙烧陶瓷多层基片40以后，烧结银导体51的厚度最好调整到10μm-40μm范围内，使得在陶瓷多层基片40中烧结银导体51的埋置深度可以设置在所述银导体51厚度的60％-95％的范围内。
在焙烧以后的烧结银导体的埋置状态、烧结导体51之间的间隙(高度差)和表面粗糙状态之间的关系作为在压制步骤中所施加压力的函数将结合表1的说明在下面加以描述。
如图1A所示，具有烧结银导体51以形成最下层的陶瓷多层基片40可提供以镍或镍合金层52，其通过电镀或无电敷镀而形成特定膜厚度，其可作为下置层而用作中间层(如下所述，优选使用无电敷镀)。
然后，通过电镀或无电敷镀制成特定膜厚度的金膜，其可用作金层53以形成最上层。
结果，在陶瓷多层基片40上形成表面电极50，其每个电极是由烧结银导体51(最下层)、镍或镍合金层52(中间层)和金层53组成。
为了在具有上述电极结构的陶瓷多层基片40上安装焊接部件，焊接料可施加到表面电极50的所在区域上，其中电极要经受焊接，并且可安装各个部件如电感、电容、二极管和电阻，然后接着通过软熔炉以固定焊料。然后，进行等离子清洁，以除去SAW器件安装表面(即将要接着安装SAW器件的表面)的焊剂。
为了安装SAW器件，它们要通过金-金接合(金球焊接方法)而进行倒装。待安装的SAW器件不是封装器件，而是可倒装的SAW器件，或倒装片，其可以是图8中由30表示的裸片中的一个。倒装片30可以通过与封装器件相同的方法制成，并且其具有在主表面上所形成的金双头突起31，其中在主表面上形成有SAW梯形电极(因此，用以制造封装器件包括安装和封装步骤的后半部分方法可以省略)。然后，通过具有面向下主表面(具有SAW梯形电极)的金-金接合(面向下焊接)而将倒装片30倒装到陶瓷多层基片40上的表面电极50上。在图1A中，倒装片30，其可安装到表面电极50上，可由虚线表示。倒装片30的面向下焊接可按下列步骤进行：放置倒装片30，使其面向下，使其在陶瓷多层基片40上的预定位置上，并且以300g同时施加的负载对上述倒装片30施加0.6秒的9W的超声波，使得金双头突起31通过超声焊接而焊接到基片上的表面电极50金表面上。
下面将结合表2的说明来描述在表面电极50上的电镀类型、它的厚度、间隙和侧压强度之间的关系。为了测量表1和2中的数据，截面的检查是通过电子显微镜进行的。
在研究中的实施例中，各部件如二极管Di、电阻R和电感L(参见图3)可焊接到陶瓷多层基片40上，并且作为SAW器件的倒装片30可面向下焊接以制造图4所示电路的高频组件。它的外部尺寸约为6mm×4mm和1.5mm高。
图4所示电路除了SAW器件以外均可在市场上以组件的形式应用，并且它还具有约6mm×4mm的尺寸。按照本发明，两个SAW器件可以安装在相同大小的组件上，其是另一足够事实，表明尺寸的减小可以通过本发明来实现。在研究中的实施例中的组件具有1.5mm高，并且与将封装SAW器件简单安装到通常产品(其是一组件，它具有可安装到陶瓷多层基片上的焊接部件)上的情况相比，将会实现另人满意的低外型。
图5表示对于两种情况的中心频率的温度特性，其中一种情况是在研究中的实施例中，可将SAW器件倒装到陶瓷基片上(其以虚线表示)，另一种情况是，将同样倒装片安装到树脂基片上(其以实线表示)。很明显，陶瓷多层基片会随温度使频率变化较小。
烧结银导体51的厚度，其在基片40上形成表面电极50的最下层，在10μm、30μm和40μm下变化，并且施加的压力也会变化，使得埋置在基片40中的导体50的量将会由50％到100％变化。因此所制备的试样可测量导体51与表面粗糙度之间的间隙(高度差异)，其结果示于下面的表1中。所使用的导体图型示于图3中，并且实际的测量点是A和B，其对应于与金突起相接的实际各点。
表1  银导体埋置量，其间隙，和表面粗糙度
导体厚度(μm) 埋置量(％) 间隙(μm) 表面粗糙度(μm)   观察
    10     50     12     9
    60     2     6
    70     2     5
    80     2     5
    90     1     5
    95     1     5
    100     1     3   有裂缝
    30     50     11     11
    60     3     7
    70     3     6
    80     2     6
    90     1     5
    95     1     5
    100     1     4   有裂缝
    40     50     10     15
    60     3     8
    70     3     5
    80     2     5
    90     1     4
    95     1     5
    100     1     4   有裂缝
如果省略图2所示压制步骤的话，处于最下层的烧结银导体51就不会象图1B所示的比较例中那样埋置，结果，表面电极50之间的间隙会增大，并且表面会粗糙。另一方面，如果在最下层上的烧结银导体51通过压制步骤而部分埋置在基片40中的话，间隙会减小并且表面粗糙度会降低，如表1所示。表1中的间隙数据会随着接下来的电镀步骤而有很大变化，但是通常理想的是，在该级中，保持间隙不大于约3μm。表面粗糙度还可以通过接下来的电镀步骤来减小，但是理想的是，保持不大于约5μm。不管烧结银导体51是否具有10μm、30μm或40μm的导体厚度，其均会存在一定范围，以满足间隙和表面粗糙度的要求。然而，应当注意的是，对于10μm-40μm烧结银导体51的导体厚度范围，如果埋置量小于60％的话，与省略压制步骤的情况相比，可获得在间隙和表面粗糙度方面的略微改善，但是改善并不明显。如果埋置量超过95％的话，在焙烧时在与陶瓷的界面上会出现裂纹。因此埋置量的理想范围是在60％和95％之间，更好是80％-90％的范围。
下面讨论关于镀镍。为了将电镀与无电敷镀进行比较，将30μm厚度埋置95％的烧结银导体按不同的时间周期进行实际的电镀。
当进行电镀时，厚度与随着电极的位置而由很大的变化，并且最厚的区域至少3μm，以便覆盖这个表面。如下所述，具有至少2μm厚度的镍层是理想的，以便吸收在烧结银导体51中的微粒，而另一方面，最厚的区域必须为6μm厚，以便使最薄的区域将达到2μm厚，这最终会产生约4μm的间隙。
当进行无电敷镀时，即使在最厚的区域为5μm厚时，间隙也会使最薄的区域为约3μm厚。因此，可以发现，为了上述目的，镍最好是通过无电敷镀来淀积。
各等级的NiP和NiB体系对于镍的无电敷镀都是公知的，在讨论中的本实施例中，意味着在“广义”上的镀镍，当然也包括每个体系。
下列表2表示镀镍和镀金类型之间的关系、它们的厚度、电极间间隙、剪切强度、和热冲击试验的结果。
表2  电镀类型之间的关系、镀层厚度、间隙和剪切强度(烧结银导体：厚度，30μm；埋置量，90％)
    电镀类型和厚度(μm) 间隙(μm) 表面粗糙度(μm) 剪切强度(gf) 在热冲击试验中的损坏(在100pcs之中)     表现
  无电镀Ni    无电镀Au
    0.5     0.5     1     5   320     25   大的表面粗糙度
    1     0.5     1     3   450
    2     0.5     1     2   480
    3     0.5     2     2   500
    5     0.5     2     2   500
    7     0.5     2     1   450
    10     0.5     2     1   400
    15     0.5     3     1   400     -   镀层扩大造成短略
 无电镀Ni    电镀Au
    0.5     0.5     1     5   300     25   大的表面粗糙度
    1     0.5     1     3   460
    2     0.5     1     2   480
    3     0.5     2     2   480
    5     0.5     2     2   510
    7     0.5     2     2   420
    10     0.5     2     1   400
    15     0.5     3     1     -   镀层扩大造成短路
无电镀Ni    无电镀Au
    5     0.1     2     2   300     16
    0.2     2     2   350     10
    0.3     2     1   450     0
    0.5     2     1   500     0
    0.7     1     1   520     0
    1     1     1   500     0
    2     1     1   510     0
    3     1     1   480     1
    5     3     5   60     -   镀金剥落
    10     4     4   55     -   镀金剥落
将镍在0.5-15μm的膜厚范围内进行无电敷镀，并且接着将金在0.1μm-10μm膜厚范围内进行电或无电敷镀，由此制备的试样进行测量。为了测量剪切强度，可将金双头突起预先形成在SAW片上，其可面向下放置在多层基片上的预定位置上，并且从SAW器件侧施加0.6秒的9W超声波，并同时施加300g负荷，使得金双头突起与基片的金表面接合。在这种情况下，测量每个试样的剪切强度，并且通过电子显微镜进行截面检查。进行热冲击试验，以便更加清楚地描述具体情况。在试验中，在冷侧(-40℃)保持30分钟并在热侧(85℃)变成30分钟，其重复100次。为了进行评价，可测量安装在基片40上的SAW器件的插入损耗，并且插入损耗从约2dB的初始值增加到大于5dB的试样会被列入“损坏”，并且在100个试样中的损坏数量可以进行计数。
按照表2，当以至少1μm厚度进行无电敷镀镍时，将会实现基本平滑的表面。当淀积厚度大于10μm时，镀层会扩大使得频繁出现图型之间的短路。因此，无电敷镀镍最好具有1μm-10μm的膜厚，更好是2μm-5μm。
当镀金层小于0.3μm的厚度时，金接合强度会明显地减弱，并且剪切强度也如此。减弱还会出现在3μm以上，并且镀层会剥落。因此，最好是在0.3μm-3μm的范围内。如上所述，通过将间隙调节到不大于3μm或将表面粗糙度调节到不大于3μm可以进一步稳定金-金接合(剪切强度和热冲击试验)。
按照研究中的实施例，可以获得下列优点。
(1)在通过倒装安装SAW器件并将部件焊接到陶瓷多层基片40上来制造高频电子电路组件的情况下，SAW器件安装表面电极和焊接部件安装表面电极的每个均可通过按次序叠置所述最下层(烧结银导体51，其部分地埋置基片40中)、镍或镍合金层52(中间层)和金层53(最上层)来制造。因此，电极结构可以实现，使得其可象SAW器件一样通过金-金接合(面向下焊接)而将倒装片30倒装并通过焊接而安装可焊接部件；该结构不仅保证了在SAW器件安装区域上一致的金-金接合，而且保证了在焊接区域上的高机械强度和良好的焊料湿润性。
(2)通过进行焊接使镍或镍合金层52具有1μm-10μm厚度和金层53具有0.3μm-3μm厚度，表面粗糙度得到减小，并且保证了必要的足够的剪切强度，同时消除了在热冲击试验中的不合格产品。
(3)在陶瓷多层基片40和烧结银导体51焙烧之前，以特定压力进行压制，使得烧结银导体51的厚度可调整为在10μm-40μm范围内，烧结银导体51埋置在陶瓷多层基片40中的深度为烧结银导体51厚度的60％～95％。因此，不仅减小了在最下层中烧结银导体51之间的间隙(高度差)，而且减小了表面粗糙度。由于这导致了在接下来的步骤中在镀镍或镍合金层作为中间层和镀金层作为最上层以后减小了间隙和表面粗糙度，因此SAW器件的金-金接合可以以令人满意方式来完成。
在这里，应当注意的是，本发明可应用于使用通用陶瓷多层基片的组件，其要求通过金-金接合来安装SAW器件和通过焊接来安装焊接部件，并且本发明不意味着限于图3所示部件布局和图4所示的电路型式。
在上面对完成本发明的形式进行了描述的同时，并不意味着限于特定的形式，对于本技术领域的普通技术人员来说，可以进行各种改型和变形，但均不会脱离权利要求所限定的范围。例如，如果第三镀层形成中间层的话，当然可以获得相同的结果。
如上所述，在通过在陶瓷多层基片安装可倒装SAW器件和可焊接部件而制造高频电子电路组件的情况下，SAW器件安装表面电极和焊接部件安装表面电极的每个均可通过按次序叠置所述最下层(烧结银导体，其部分地埋置在基片中)、镍或镍合金层(中间层)和金层(最上层)来制造。因此，电极结构可实现，使得可通过金-金接合来安装SAW器件和通过焊接来安装可焊接部件；该结构不仅保证了在SAW器件安装区域上的一致的金-金接合，而且保证了在焊接区域上的高机械强度和良好的焊料湿润性。

Claims (5)

1、一种在陶瓷多层基片上的表面电极结构，其基片具有通过金-金接合安装表面声波器件的SAW器件安装表面电极和焊接部件安装表面电极，它包括：
由烧结银导体制成的最下层，其中银导体部分地埋置在陶瓷多层基片中；
由镍或镍合金层制成的中间层；和
由金层制成的最上层；
其特征在于所述烧结银导体埋置在所述陶瓷多层基片中的深度为所述烧结银导体厚度的60％-95％。
2、按照权利要求1的在陶瓷多层基片上的表面电极结构，其中所述由镍或镍合金层制成的中间层具有1μm-10μm的厚度，并且所述由金层制成的最上层具有0.3μm-3μm的厚度。
3、按照权利要求1的在陶瓷多层基片上的表面电极结构，其中所述烧结银导体具有10μm-40μm的厚度。
4、按照权利要求1的在陶瓷多层基片上的表面电极结构，其中所述SAW器件安装表面电极具有不大于3μm高度的间隙。
5、一种在陶瓷多层基片上制成表面电极的方法，其基片具有通过金-金接合安装表面声波器件的表面SAW器件安装表面电极和焊接部件安装表面电极，该方法包括下列步骤：
压制涂覆有银导体浆料的未经焙烧的陶瓷多层基片，然后焙烧陶瓷多层基片，以形成烧结银导体的最下层，其部分地埋置在陶瓷多层基片中；
通过无电敷镀形成镍或镍合金层作为中间层；和
通过电镀或无电敷镀形成金层作为最上层；
其特征在于所述烧结银导体埋置在所述陶瓷多层基片中的深度为所述烧结银导体厚度的60％-95％。
CNB011371536A 2000-09-21 2001-09-21 陶瓷多层基片上的表面电极结构及其制造方法 Expired - Lifetime CN1197152C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP286410/00 2000-09-21
JP286410/2000 2000-09-21
JP2000286410A JP4172566B2 (ja) 2000-09-21 2000-09-21 セラミック多層基板の表面電極構造及び表面電極の製造方法

Publications (2)

Publication Number Publication Date
CN1344022A CN1344022A (zh) 2002-04-10
CN1197152C true CN1197152C (zh) 2005-04-13

Family

ID=18770332

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011371536A Expired - Lifetime CN1197152C (zh) 2000-09-21 2001-09-21 陶瓷多层基片上的表面电极结构及其制造方法

Country Status (6)

Country Link
US (1) US6623842B2 (zh)
EP (1) EP1191829B1 (zh)
JP (1) JP4172566B2 (zh)
CN (1) CN1197152C (zh)
DE (1) DE60137182D1 (zh)
MY (1) MY124950A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870210A (zh) * 2010-05-07 2013-01-09 旭硝子株式会社 元件搭载用基板及其制造方法
CN106032327A (zh) * 2015-03-20 2016-10-19 深圳光启高等理工研究院 陶瓷基超材料及其制造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6935553B2 (en) * 2002-04-16 2005-08-30 Senju Metal Industry Co., Ltd. Reflow soldering method
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
KR20100013033A (ko) * 2008-07-30 2010-02-09 삼성전자주식회사 도금 층을 구비한 도전성 잉크 및 페이스트 인쇄회로기판및 그 제조 방법
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
KR101085642B1 (ko) * 2009-07-16 2011-11-22 삼성전기주식회사 세라믹 기판의 제조방법
CN102554488B (zh) * 2010-12-16 2015-11-25 北京有色金属研究总院 Led封装用高导热焊锡浆
US8950862B2 (en) 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
WO2012118111A1 (ja) 2011-03-03 2012-09-07 株式会社村田製作所 基板、デュプレクサ及び基板モジュール
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9698129B2 (en) * 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US9110310B2 (en) * 2011-03-18 2015-08-18 Johnson & Johnson Vision Care, Inc. Multiple energization elements in stacked integrated component devices
US9233513B2 (en) 2011-03-18 2016-01-12 Johnson & Johnson Vision Care, Inc. Apparatus for manufacturing stacked integrated component media inserts for ophthalmic devices
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
WO2012132762A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 ガラスセラミック基板およびその製造方法
KR20140117618A (ko) * 2012-01-26 2014-10-07 존슨 앤드 존슨 비젼 케어, 인코포레이티드 안과용 장치를 위한 적층 집적 구성요소 매체 삽입체
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
CN105074051B (zh) * 2013-02-08 2017-07-11 三菱电机株式会社 非电解镀敷方法、及陶瓷基板
CN103594395A (zh) * 2013-10-24 2014-02-19 天津大学 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法
JP2014060446A (ja) * 2013-12-05 2014-04-03 Asahi Glass Co Ltd 素子搭載用基板
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US10847691B2 (en) * 2014-12-11 2020-11-24 Luminus, Inc. LED flip chip structures with extended contact pads formed by sintering silver
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices
JP7498680B2 (ja) 2021-03-22 2024-06-12 日本特殊陶業株式会社 配線基板
CN115448758B (zh) * 2022-09-16 2023-08-29 北京七星华创微电子有限责任公司 一种ltcc基板的制作方法及ltcc基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6056073A (ja) * 1983-09-05 1985-04-01 Hitachi Ltd セラミツク基板への部分厚付け金被覆方法
JP3161831B2 (ja) 1992-09-09 2001-04-25 株式会社日立製作所 回路素子モジュール
JP3423855B2 (ja) * 1996-04-26 2003-07-07 株式会社デンソー 電子部品搭載用構造体および電子部品の実装方法
JPH1079638A (ja) 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 表面弾性波フィルタ及びその製造方法
JPH10107078A (ja) * 1996-09-30 1998-04-24 Toshiba Electron Eng Corp 電子部品の製造方法及び電子部品
DE19646369B4 (de) * 1996-11-09 2008-07-31 Robert Bosch Gmbh Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
JPH10242327A (ja) * 1997-02-27 1998-09-11 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージの電極構造及びその製造方法
JP3081559B2 (ja) * 1997-06-04 2000-08-28 ニッコー株式会社 ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
JPH11150355A (ja) * 1997-11-17 1999-06-02 Hitachi Ltd セラミック基板のめっき方法
JP2000022295A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 回路基板
JP4137356B2 (ja) * 2000-09-07 2008-08-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870210A (zh) * 2010-05-07 2013-01-09 旭硝子株式会社 元件搭载用基板及其制造方法
CN106032327A (zh) * 2015-03-20 2016-10-19 深圳光启高等理工研究院 陶瓷基超材料及其制造方法

Also Published As

Publication number Publication date
CN1344022A (zh) 2002-04-10
US6623842B2 (en) 2003-09-23
US20020058151A1 (en) 2002-05-16
EP1191829A2 (en) 2002-03-27
JP4172566B2 (ja) 2008-10-29
EP1191829B1 (en) 2008-12-31
EP1191829A3 (en) 2005-12-21
MY124950A (en) 2006-07-31
DE60137182D1 (de) 2009-02-12
JP2002100877A (ja) 2002-04-05

Similar Documents

Publication Publication Date Title
CN1197152C (zh) 陶瓷多层基片上的表面电极结构及其制造方法
CN1158757C (zh) 封装的表面声波部件及其制造方法
CN1214458C (zh) 包括表面弹性波元件的射频模块部件及其制造方法
CN1174475C (zh) 用于制造具有声表面波单元的射频模块元件的方法
US7703198B2 (en) Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate
CN1574309A (zh) 堆栈型半导体装置
EP0788153B1 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
CN101044805A (zh) 复合多层基板及其制造方法
CN1577813A (zh) 电路模块及其制造方法
JPH10501102A (ja) Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
US6909185B1 (en) Composite material including copper and cuprous oxide and application thereof
CN101048863A (zh) 电子部件模块以及无线通信设备
CN1765162A (zh) 多层陶瓷基板
US20030146498A1 (en) Composite material including copper and cuprous oxide and application thereof
JP2000323618A (ja) 銅回路接合基板及びその製造方法
US6783867B2 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
CN100352317C (zh) 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备
CN1260588A (zh) 半导体器件的生产方法
CN1574301A (zh) 陶瓷封装及其制造方法
JP3239549B2 (ja) 半導体用セラミックス放熱体およびその製造方法
JP2001156413A (ja) 銅回路接合基板及びその製造方法
JP2000340716A (ja) 配線基板
CN1118093C (zh) 印刷集成电路板的制备方法
JP2003229521A (ja) 半導体モジュール及びその製造方法
CN101055844A (zh) 具有电感的晶片级构装结构及其构装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170510

Address after: American California

Patentee after: Snaptrack, Inc.

Address before: Tokyo, Japan, Japan

Patentee before: TDK Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20050413

CX01 Expiry of patent term