JP2000022295A - 回路基板 - Google Patents

回路基板

Info

Publication number
JP2000022295A
JP2000022295A JP10183966A JP18396698A JP2000022295A JP 2000022295 A JP2000022295 A JP 2000022295A JP 10183966 A JP10183966 A JP 10183966A JP 18396698 A JP18396698 A JP 18396698A JP 2000022295 A JP2000022295 A JP 2000022295A
Authority
JP
Japan
Prior art keywords
wiring conductor
surface wiring
conductor
plating layer
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10183966A
Other languages
English (en)
Inventor
Yoichi Makino
洋一 牧野
Akihiro Sakanoue
聡浩 坂ノ上
Tsutomu Oda
勉 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10183966A priority Critical patent/JP2000022295A/ja
Publication of JP2000022295A publication Critical patent/JP2000022295A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明は、ワイヤーボンディング信頼性を確
保でき、また、材料減、工程減によりコスト低減するこ
とができ、半田塗れ性が良好な、かつ、実際の工程に適
用した回路基板を提供する。 【解決手段】 ガラス−セラミック材料からなる基体1
に、該基体1と同時焼成によって形成されるV2 5
含有するAgを主成分とする表面配線導体2を被着形成
し、前記表面配線導体2の一部に電子部品5をボンディ
ングワイヤWを介して接続される回路基板である。そし
て、前記表面配線導体2には、膜厚0.3μm以下のA
uフラッシュメッキ層21が被着形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ガラスセラミック
材料を用いて、低温、例えば800〜1050℃で焼成
可能な回路基板に関するものである。
【0002】
【従来の技術】従来より、焼成温度を800〜1050
℃と比較的低い温度で焼成可能な材料を用いた回路基板
が提案されている。
【0003】回路基板は、複数の誘電体(絶縁)層から
なる多層基板の各層間に内部配線導体を有し、同時に、
多層基板の厚み方向に所定内部配線導体を接続するビア
ホール導体を有し、さらに、多層基板の表面に、ICチ
ップなどチップ状電子部品を搭載するための表面配線導
体が形成されている。
【0004】内部配線導体の導電率を高め、回路の高速
化のために、内部配線導体として、Ag系の導体膜が使
用されている。また、誘電体層としては、Ag系導体の
Agの融点から、低温で焼成可能なガラスーセラミック
層が用いられる。
【0005】また、表面配線導体としては、ICチップ
を搭載して、AlやAuのワイヤーによるボンディング
接合が可能なように、Ag系やAu系の導体膜が必要で
ある。のような制約を満足するものとして、特開平7−
326835号が提案されている。
【0006】しかし、Ag系表面配線導体は、大気中に
露出しているため、大気中の放置(100時間以上)に
より表面が劣化してしまう。例えば、Ag系表面配線導
体がイオウ成分と反応し硫化したり、塩素成分と反応じ
たりして、表面配線導体が劣化する。このい結果、半田
濡れ性が低下してしまう。
【0007】また、表面配線導体とICチップとをワイ
ヤを用いてディング接続する場合、このワイヤーにAl
ワイヤーを用いるとAgとAlとの接合部分でAlが腐
食してしまうという問題があった。即ち、ワイヤを用い
てディング接続する場合、ワイヤの材料などに安価なA
lが使用できないという大きな制約があった。
【0008】一般に、半田濡れ性、ワイヤーボンディン
グ性を同時に満足するものとして、特許第273571
6号などのように、基体にMo、Wなどの表面配線導体
を配置し、その表面に、Niメッキ中間層、Auメッキ
表面層を形成していた。
【0009】
【発明が解決しようとする課題】このような構造で、ワ
イヤーボンディング性を良好に維持するために、Niメ
ッキの膜厚1μmぐらい、Au膜厚が2〜3μm以上と
することが重要であり、この結果、工程数、時間、さら
に材料コストがかかってしまう。
【0010】また、Ag系表面配線導体はWやMoなど
の高融点材料を用いており、低温焼成しよとしても、低
温、例えは800〜1050℃で焼成する基体材料には
使用できないものであった。
【0011】また、Ag系の導体とAu系の導体との接
続界面には、Ag成分がAu導体へ移行し易いため、上
述のAuメッキの下部に、別の金属などのメッキ層を介
在させていたが、これにより製造工程中、厚膜技法(導
電性ペーストの印刷など)を中心とする工程に、メッキ
工程が途中で行わなくてはならず、製造工程の煩雑化を
おこしてしまうことになり、実際の工程に供さないもの
であった。
【0012】また、NiメッキとAu膜厚2〜3μm以
上でワイヤーボンディング信頼性を確保できるものの、
材料コストがかかっていた。
【0013】本発明は、上述の問題に鑑みて案出された
ものであり、その目的は、Ag系導体とAu導体との間
に別の金属部材を用いることなく、しかもAu導体は
0.3μm以下と薄くてもワイヤーボンディング信頼性
を確保でき、また、材料減、工程減によりコスト低減す
ることができ、半田塗れ性が良好な、かつ、実際の工程
に適用した回路基板を提供するものである。
【0014】
【課題を解決するための手段】本発明によれば、ガラス
−セラミック材料からなる基体に形成したV2 5 を含
有するAg系表面配線導体の表面に、Auフラッシュメ
ッキ層を被覆するとともに、前記Auフラッシュメッキ
層上によりボンディングワイヤを介して接続された電子
部品を基体に配置したことを特徴とする回路基板であ
る。
【0015】
【作用】本発明では、基体上にV2 5 を含有するA系
表面配線導体の表面に、Auのフラッシュメッキ層(厚
み0.3μm 以下)が被着形成されている。そして、
Auフラッシュメッキ層は、ICチップ、他チップ部品
と直接電気的に接続する部材であり、Auフラッシュメ
ッキ層を被着することにより、例えば、Al材料から成
るワイヤでボンディング接続しても、Al−Agの合金
によるAlワイヤの腐食が防止でき、安定な接続が可能
となり、また、ワイヤ材料の制約が解消されることにな
る。
【0016】また、半田接合時においては、Ag系表面
配線導体が大気中に露出することがないため、経時的な
変化が発生せず、半田の濡れ性が良好に維持できる。
【0017】また、従来のように、下地導体層と表面メ
ッキ層との間に、Niなどの中間メッキ層を用いていな
い。即ち、メッキという異なる工程を減少させることが
できるため、製造工程も非常に簡素化されることにな
る。
【0018】しかも、Ni中間メッキ層がなく、また、
Au表面メッキ層の厚みも2〜3μmも被着させる必要
がないため、材料コストを低減できる。また、はんだ濡
れ性が良好となる。
【0019】尚、Ni中間メッキ層の排除により、表面
配線導体に半田の接合を行った場合、半田のSn成分が
表面配線導体側に拡散してしまい、特に熱エージング
(150℃以上の環境)により、基体と表面配線導体と
の強固を接合を劣化させてしまうが、本発明では、Ag
系の表面配線導体には、V2 5 成分を含んでいるた
め、基体と表面配線導体との接合を強固に維持した状態
となる。
【0020】
【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて説明する。図1は、本発明に係る回路基板の断
面図である。尚、実施例の基体1は、4層の誘電体(絶
縁)層が積層した多層構造となっている。
【0021】図1において、10は回路基板であり、1
は基体、2はAg系表面配線導体であり、3は内部配線
層、4はビアホール導体、5はボンディングワイヤによ
って接続された電子部品(ICチップ)、6は半田を介
して接続された電子部品である。尚、表面配線導体2に
は、Auフラッシュメッキ層21が被着される。
【0022】基体1は、誘電体層1a〜1dが積層され
て成り、誘電体層1a〜1dの厚み方向には、ビアホー
ル導体4が形成されている。また、誘電体層1a〜1d
の層間には、内部配線3が配置されている。同時に、基
体1の表面には、基体1と同時焼成されて形成されるA
g系表面配線導体2が形成されている。
【0023】誘電体層1a〜1dは、ガラス成分と無機
物フィラーであるセラミック成分とから構成されてい
る。ガラスーセラミック材料は、例えば850〜105
0℃前後の比較的低い温度で焼成可能となるため、セラ
ミック成分としては、クリストバライト、石英、コラン
ダム(αアルミナ)、ムライト、コージライトなどが例
示できる。また、ガラス成分として複数の金属酸化物を
含むガラスフリットを焼成処理することによって、コー
ジェライト、ムライト、アノーサイト、セルジアン、ス
ピネル、ガーナイト、ウイレマイト、ドロマイト、ペタ
ライトやその置換誘導体の結晶を少なくとも1種類を析
出するものである。この誘電体層1a〜1dの厚みは、
例えば100〜300μm程度である。
【0024】内部配線層3、ビアホール導体4は、Ag
系(Ag単体、Ag−PdなどのAg合金)など導体膜
(導体)からなり、内部配線層3の厚みは8〜15μm
程度であり、ビアホール導体4の直径は任意な値とする
ことができるが、例えば直径は80〜250μmであ
る。
【0025】また、基体1の表面には、Ag系表面配線
導体2が配置されている。表面配線導体2は、基体1と
同時に焼成された形成され、その表面にはAuフラッシ
ュメッキ層21が被着されている。このAg系表面配線
導体2は、Ag系(Ag単体、Ag−Pd、Ag−Pt
などのAg合金)導体材料と、基体1のアンカー効果に
より強固な接合を達成するV2 5 を含むものである。
【0026】Agフラッシュメッキ層21が被着された
表面配線導体2は、主に基体の表面の回路配線を構成す
るとともに、ボンディングワイヤWによって接続される
電子部品5のボンディングパッドを構成したり、半田を
介して接続される電子部品6の接続パッドを構成した
り、また、厚膜抵抗膜、厚膜コンデンサ素子や外部回路
と接続する端子電極となる。
【0027】Ag系表面配線導体2は、表面に膜厚0.
3μm以下のAuフラッシュメッキ層21が形成されて
いるため、ワイヤーWの材料が、Alであっても、ま
た、メッキ層21の膜厚が薄くても支障なくボンディン
グが可能である。しかも、この膜厚により、材料コス
ト、メッキ時間の低減化が可能となる。当然、高価なワ
イヤーWの材料であるAuであってもボンディングが可
能である。
【0028】また、Auフラッシュメッキ層21により
はんだ濡れ性が良好に維持できる。
【0029】これは、表面配線導体2の大気放置などに
よって発生する硫化などを、Auフラッシュメッキ層2
1の存在により、大気との遮断ができるためである。
【0030】また、半田接合時に半田のSn成分が、表
面配線導体2側に拡散し、基体1と表面配線導体2との
接合状態を劣化させることが考えられるが、本発明で
は、表面配線導体2にはV2 5 成分が含まれているた
め、表面配線導体2と基体1との間で強固なアンカー効
果が示され、半田接合後の熱エージングを行っても、
1.0kg重/2mm角以上の初期状態の接合強度が持
続しな得られることになる。即ち、V2 5 成分を含む
Ag系表面配線導体2により、従来のようにNi中間メ
ッキ層が膜厚の厚いAuメッキ層が不要となると言え
る。
【0031】上述の回路基板の製造方法について説明す
る。
【0032】まず、誘電体層1a〜1dとなるガラスー
セラミック材料から成るグリーンシートを形成する。具
体的には、セラミック粉末、低融点ガラス成分のフリッ
ト、有機バインダ、有機溶剤を均質混練したスラリー
を、ドクターブレード法によって所定厚みにテープ成形
して、所定大きさに切断してシートを作成する。
【0033】セラミック粉末は、クリストバライト、石
英、コランダム(αアルミナ)、ムライト、コージライ
トなどの絶縁セラミック材料、BaTiO3 、Pb4
2Nb2 12、TiO2 などの誘電体セラミック材
料、Ni−Znフェライト、Mn−Znフェライト(広
義の意味でセラミックという)などの磁性体セラミック
材料などが挙げられ、その平均粒径1.0〜6.0μ
m、好ましくは1.5〜4.0μmに粉砕しものを用い
る。尚、セラミック材料は2種以上混合して用いられて
もよい。特に、コランダムを用いた場合、コスト的に有
利となる。
【0034】低融点ガラス成分のフリットは、焼成処理
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するものであればよく、例
えば、B2 3 、SiO2 、Al2 3 、ZnO、アル
カリ土類酸化物を含むガラスフリットが挙げられる。こ
の様なガラスフリットは、ガラス化範囲が広くまた屈伏
点が600〜800℃付近にあるため、850〜105
0℃程度の低温焼成に適し、Ag系内部配線層3、Ag
系表面配線導体2の導体膜との焼結挙動が近似してい
る。尚、このガラスフリットの平均粒径は、1.0〜
6.0μm、1.5〜3.5μmである。
【0035】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
ために、セラミック材料が10〜60wt%、好ましく
は30〜50wt%であり、ガラス材料が90〜40w
t%、好ましくは70〜50wt%である。
【0036】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
【0037】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2.
2.4−トリメチル−1.3−ペンタンジオールモノイ
ソベンチートなどが用いられ、水系溶剤の場合には、水
溶性である必要があり、モノマー及びバインダには、親
水性の官能基、例えばカルボキシル基が付加されてい
る。その付加量は酸価で表せば2〜300であり、好ま
しくは5〜100である。
【0038】付加量が少ない場合は水への溶解性、固定
成分の粉末の分散性が悪くなり、多い場合は熱分解性が
悪くなるため、付加量は、水への溶解性、分散性、熱分
解性を考慮して、上述の範囲で適宜付加される。
【0039】次に、誘電体層1a〜1dとなるグリーン
シートに、各層のビアホール導体4の形成位置に対応し
て、所定径の貫通孔をパンチングによって形成する。
【0040】次に、グリーンシートの貫通孔に、ビアホ
ール導体4の導体をAg系導電性ペーストを印刷・充填
するとともに、誘電体層1b〜1dとなるグリーンシー
ト上に、各内部配線層3となる導体膜を印刷し、乾燥処
理を行う。
【0041】ここで、ビアホール導体、内部配線層を形
成するAg系導電性ペーストは、Ag系(Ag単体、A
g−PdなどのAg合金)粉末、ホウ珪酸系低融点ガラ
スフリット、エチルセルロースなどの有機バインダー、
溶剤を均質混合したものが用いられる。
【0042】また、誘電体層1aとなるグリーンシート
上に、表面配線導体2となる導体膜を、表面配線導体用
Ag系導電性ペーストを用いて印刷し、乾燥処理を行
う。この時の厚みは、10〜50μm程度である。
【0043】このAg系導電性ペーストは、例えば、A
g粉末、Pt粉末、低融点ガラスフリット、有機バイン
ダー、溶剤を均質混合したものが用いられる。尚、その
他に、V2 5 粉末を各金属成分に対して0.2 〜
1.0wt%添加すると、基体1との接着強度が向上し
て望ましい。尚、V2 5 粉末を各金属成分に対して
0.2wt%未満では、充分なアンカー効果が得られ
ず、また、1.0wt%を越えると表面配線導体2の表
面に析出されてしまい、Auフラッシュメッキ層21が
被着できなくなってしまう。
【0044】このようにビアホール導体4となる導体、
内部配線導体膜3となる導体膜が形成された誘電体層1
b〜1dとなるグリーンシート、表面配線導体2となる
導体膜が形成された誘電体層1aとなるグリーンシート
を、基体1の誘電体層1a〜1dの積層順に応じて積層
一体化する。
【0045】次に、未焼成の積層体を、酸化性雰囲気ま
たは大気雰囲気で焼成処理する。焼成処理は、脱バイン
ダ過程と焼結過程からなる。
【0046】脱バインダ過程は、誘電体層1a〜1dと
なるグリーンシート、内部配線導体膜3となる導体膜、
ビアホール導体4となる導体、表面配線導体2となる導
体膜に含まれる有機成分を焼失するためのものであり、
例えば600℃以下の温度領域で行われる。
【0047】また、焼結過程は、グリーンシートのガラ
ス成分を結晶化させると同時にセラミック粉末の粒界に
均一に分散させ、基体に一定強度が発生し、内部配線層
3となる導体膜、ビアホール導体4となる導体、表面配
線導体2となる導体膜の導電材料の金属粉末、Ag粉末
等が粒成長させて、低抵抗化させ、誘電体層1a〜1d
と一体化させるものである。これは、ピーク温度850
〜1050℃に達するまでに行われる。
【0048】次に、基体1と同時焼成された表面配線導
体2上に、Auの無電解メッキによるAuフラッシュメ
ッキ層21を被着形成する。尚、膜厚0.3μm以下と
いう膜厚の制御は、メッキ中のAuの濃度及び浸漬時間
などの条件の設定によって達成できる。尚、膜厚に関し
ては、メッキ厚みの0.3μmとはAuメッキによるA
uの消費量を従来に比較して1/10に抑え、低コスト
化を達成するものであり、技術的には0.1μm以上あ
れば、Ag系表面配線導体2を硫化などによる劣化から
防止できる。そして、Ag系表面配線導体2の全体を安
定して被覆ができるように、膜厚0.3μmとしてい
る。
【0049】この工程で、基体内部の内部配線層3、ビ
アホール導体4が形成され、且つ基体表面にAuフラッ
シュメッキ層21が被覆された表面配線導体2が形成さ
れた基体1が達成されることになる。
【0050】次に、必要に応じて、所定形状の絶縁保護
膜を形成して、各種電子部品5、6を実装・接続を行
う。例えば、電子部品5は、チップ抵抗器、積層セラミ
ックコンデンサなどであり、所定表面配線導体2に半田
を介して接続が行われる。また、電子部品6は、ICチ
ップなどであり、所定表面配線導体2に機械的に接続さ
れた後、所定表面配線導体2にボンディングワイヤWを
介してボンディング接続される。ここで、ボンディング
ワイヤとは、AlまたはAuの細線である。
【0051】これにより、図1に示す回路基板が達成す
ることになる。
【0052】
【実験例】本発明者は、試料1〜試料4を作成し、Al
ワイヤを用いたワイヤボンディング性及び半田ヌレ性を
調べ、さらに、150℃の高温に曝す熱エージング試験
による基体と表面配線導体との接合強度について調べ
た。
【0053】試料1は、基体1に同時焼成により形成す
る表面配線導体2が、Ag単体とした。試料2は、基体
1に同時焼成により形成する表面配線導体2が、Ag−
Pt(Ag99wt%、Pt1%)と、この金属成分に
対して、V2 5 成分が0.2wt%含有した導体とし
た。試料3は、試料1の表面配線導体2上に、Ni中間
メッキ層(1μm)、Au表面メッキ層(3μm)を形
成した。
【0054】試料4(本発明品)は、試料2の表面配線
導体2上に、膜厚0.2μmのAuフラッシュメッキ層
21を形成した。
【0055】その結果、試料1のワイヤボンディング性
について、Ag−Alとの接合部分でAlワイヤの腐食
が発生してしまい、安定したワイヤボンディングが達成
できなかった。同時に、大気放置により、Agの表面配
線導体の表面に硫化などの劣化が発生してしまい、充分
な半田ヌレ性が得られなかった。さらに、基体1と表面
配線導体2との接着強度が初期において1.0kgf/
2mm角以上であったものの、熱エージング後では0.
5kgf/2mm角以下となってしまう。
【0056】また、試料2ではワイヤボンディング性
も、比較例1同様に、Alの腐食が発生してしまい、安
定したワイヤボンディングが達成できなかった。尚、半
田を塗布した後の熱エージング試験では、初期の接合状
態と同様の1.0kgf/2mm角以上を維持できた。
【0057】また、試料3では、ワイヤボンディング
性、半田ヌレ性及び熱エージング後の接着強度も良好で
あるものの、Ni中間メッキ層のメッキ処理が必要とな
り、また、Auの消費によるコスト高が避けられなかっ
た。また、試料3について、150℃の高温に曝す熱エ
ージングを行うと、これらに対して、本発明品では、A
uのボンディングワイヤに比較して安価なAlワイヤを
用いしても、安定したワイヤボンディング性が確保で
き、また、はんだ濡れ性が良好であり、しかも、製造工
程が簡略化し、低コスト化が可能な回路基板となる。ま
た、半田を塗布した後の熱エージング試験では、初期の
接合状態と同様の1.0kgf/2mm角以上を維持で
きた。これは、半田の成分であるSn成分が表面配線導
体2中に拡散されれも、V2 5 による基体1と表面配
線導体2とのアンカー効果による強固な接合が維持され
ているためである。
【0058】
【発明の効果】以上のように本発明によれば、基体の表
面配線導体が、V2 5 を含有するAgを主成分とする
表面配線導体にAuフラッシュメッキ層を被着形成して
いるため、ボンディングワイヤの材料の制約がなく(A
uでもAlでもボンディングできる)、しかも、安定し
たボンディング性が確保できる。また、半田ぬれ性も良
好であるため、基体の表面に電子部品を搭載し、あらゆ
る接続方法であって、電気的に接続できる。
【0059】また、従来のNi中間メッキ層や膜厚が厚
いAuメッキ層を排除しても、基体と表面配線導体との
強固な接合が安定して得られ、製造工程の簡略化及び低
コスト化が達成できる。
【図面の簡単な説明】
【図1】本発明に係る回路基板の断面図である。
【符号の説明】
10・・・・・回路基板 1・・・・・基体 1a〜1d・・・誘電体層 2・・・・・・・表面配線導体 21・・・・・・Auフラッシュメッキ層 3・・・・・・・内部配線導体 4・・・・・・・ビアホール導体 5・・・・・・・ワイヤボンディングによって接続され
る電子部品 6・・・・・・・半田よって接続される電子部品
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA07 BB18 BB31 BB33 CC07 CC12 DD05 DD06 DD20 DD31 EE02 EE08 EE13 GG15 GG20 5E336 AA04 BB18 BC15 BC34 CC53 CC55 EE01 GG06 GG30 5E346 AA53 CC18 CC38 CC39 DD13 DD23 FF18 GG04 GG06 GG15 HH33

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ガラス−セラミック材料からなる基体に
    形成したV2 5 を含有するAg系表面配線導体の表面
    に、Auフラッシュメッキ層を被覆するとともに、前記
    Auフラッシュメッキ層上によりボンディングワイヤを
    介して接続された電子部品を配置したことを特徴とする
    回路基板。
JP10183966A 1998-06-30 1998-06-30 回路基板 Pending JP2000022295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10183966A JP2000022295A (ja) 1998-06-30 1998-06-30 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10183966A JP2000022295A (ja) 1998-06-30 1998-06-30 回路基板

Publications (1)

Publication Number Publication Date
JP2000022295A true JP2000022295A (ja) 2000-01-21

Family

ID=16144947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10183966A Pending JP2000022295A (ja) 1998-06-30 1998-06-30 回路基板

Country Status (1)

Country Link
JP (1) JP2000022295A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1191829A3 (en) * 2000-09-21 2005-12-21 TDK Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1191829A3 (en) * 2000-09-21 2005-12-21 TDK Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same

Similar Documents

Publication Publication Date Title
JP3961033B2 (ja) 積層ガラス−セラミック回路基板
JP3686687B2 (ja) 低温焼成セラミック回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JP2000022295A (ja) 回路基板
JP2002076609A (ja) 回路基板
JP3152873B2 (ja) 低温焼成回路基板
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP2000049431A (ja) セラミック回路基板
JP3493294B2 (ja) 回路基板
JP3493264B2 (ja) 回路基板
JPH09298368A (ja) セラミック配線基板
JP2002076639A (ja) 回路基板
JP2001284819A (ja) 積層回路基板
JP3792271B2 (ja) 低温焼成回路基板
JP3642648B2 (ja) 回路基板
JP2002198624A (ja) 回路基板
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JP3336204B2 (ja) 回路基板
JPH11135899A (ja) セラミック回路基板
JP2001284754A (ja) ガラスセラミック回路基板
JP2002076640A (ja) 回路基板
JP2002050842A (ja) 回路基板
JP2002141625A (ja) 回路基板
JP2002141646A (ja) 回路基板
JPH11186681A (ja) 電子部品搭載基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307