JPS6056073A - セラミツク基板への部分厚付け金被覆方法 - Google Patents

セラミツク基板への部分厚付け金被覆方法

Info

Publication number
JPS6056073A
JPS6056073A JP16194083A JP16194083A JPS6056073A JP S6056073 A JPS6056073 A JP S6056073A JP 16194083 A JP16194083 A JP 16194083A JP 16194083 A JP16194083 A JP 16194083A JP S6056073 A JPS6056073 A JP S6056073A
Authority
JP
Japan
Prior art keywords
gold
layer
plating
ceramic substrate
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16194083A
Other languages
English (en)
Inventor
Osamu Miyazawa
修 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16194083A priority Critical patent/JPS6056073A/ja
Publication of JPS6056073A publication Critical patent/JPS6056073A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、セラミック基板上に金被覆を部分的に厚付け
する部分厚付は金被覆方法に関する。このような部分厚
付は金被覆方法は、例えば小型電子部品などのICパッ
ケージ等として用いるセラミック基板上への金被覆など
に利用される。
〔発明の背景〕
小型電子部品とりわけ半導体を搭載し、集積回路を形成
するセラミック基板等にあっては、従来より厚みを異に
する金被覆を同一面上に形成したいという要請が大きい
。この場合、従来技術として無電解金めつきと電気金め
つきとを組合せて行なうものが知られている。しかしか
かる従来技術では、電気めっきのマスキングに、#丘と
んどの場合接着テープなどを用いる方法がとられている
(例えば特公昭57−45299参照)。そのほかには
、薄金を形成した後、直接、マスキングと導通を一体と
なす冶具を用いて、電気金めつきする方法もとられてい
る。しかし、これらの方法については以下の問題が生じ
ている。
(1)めつき液のまわ如込みあるいはテープ剥離による
異常析出が発生し、不必要な部分にも、厚付は金が形成
される。テープ剥離によっても異常析出が発生し、同様
に不必要な厚付けがなされてしまうことがある。
(2)接着テープやめつき冶具では高精細なマスキング
が不可能であるため、高精細のパターンを有するセラミ
ック基板には適用できない。
(3)量産性が悪く、歩走りが落ちる。
又、上記従来方法を用−ると、これに使用しためつき液
においても、以下のような問題が生じた。
(4)無電解N I/Auめっきで、異常析出や析出む
らが発生した。
更に、 (5) めっき前処理工程がどうしても非常に多くなシ
、工程数に基づく、歩止シの低下や高価格化がもたらさ
れる。
〔発明の目的〕
本発明の目的は上記した従来の部分厚付は金被覆法の欠
点をなくシ、斂産性良く、歩止シ高くかつ高精細なパタ
ーンが形成できるセラミック基板への部分厚付は金被覆
方法を提供することにある。
〔発明の概要〕
本発明は、タングステン又はモリブデンにょシ金属部を
形成したセラミック基板の部分厚付は金被覆方法におい
て、 (a) 金M部を素地としてこの金属部に#i電解二ツ
ケルめつき法によりニッケル層を形成する第1工程と、 (b) 該ニッケル層上に無電解金めつき法によシ薄金
の第2層を形成する第2工程と、 (C)該第2層上に選択的に厚付は金第3層を電気めっ
きするに必要な外部リードを導電性ペーストにて形成す
る導電ペースト塗布第3工程と、(d) 第2層薄金の
内、厚付は金第3層を必要としない部分と導電ペースト
部分とを絶縁体にて被覆するめつきレジスト塗布第4工
程と、(C) さらに第2層の全土の必要部にのみ厚付
は金第3層を電気めっきで、形成する電気金めつき第5
工程と、 (f) 該導電ペーストおよびめっきレジストを除去す
る剥離第6エ程と を備えることを特徴とするものでおる。
上記本発明の実施に当たっては、次のような態様をとる
ことができる。
まず、薄金第2層は、その厚さを0.05〜0.3μm
として形成できる。又、厚付は金第3層は、厚さ1〜5
μmで形成できる。
無電解ニッケルめっき第1工程は、セラミック基板のタ
ングステンもしくはモリブデンメタライズ上の酸化膜を
アルカリ処理によシ除去し、トリエチレンテトラミンを
錯化剤としたパラジウム活性化液によシバラジウムを付
着させ、その上に無電解ニッケルめっきを形成する態様
を採用できる。
特に前記パラジウム活性化液において、トリエチレンテ
トラミン錯化剤がパラジウムイオンとの錯生成定数が非
常に大きいため、高pH領域でも水酸化パラジウムの沈
殿を防止し、したがって、析出むら、異常析出を皆無と
することができる。
第2工程は、水溶性シアン化金塩、塩化アンモニウム、
クエン酸塩を必須成分とした処理液に浸漬して、ニッケ
ルー金の置換反応を利用して、金を0.05〜0.3μ
mの厚みで、形成させる態様を採用できる。
第3工程としては、銀又は銅を含む導電ペーストを印刷
にて塗布し、60〜100℃で硬化させる態様を用い得
る。この工程は次の電気金めっきを行なうための外部リ
ードを設けるためのもので、後工程で除去される。これ
は厚付は金を不必要とする薄全土にも形成される。特に
多層セラミック基板においては、内層を通じて、タング
ステンメタライズがグランドとして導通しているため、
かかる工程を用いるのが有利である。ついで、めっきレ
ジストを飲布する第4工程では、電気金めつきで厚付け
する必要のない部分をめっきレジストで覆い、マスキン
グし、さらに露出の導電ペーストも同時にめっきレジス
トで覆うことによって行なえる。この工程は、導電ペー
スト上に電気金めつきが!6接形成されると後工程でペ
ーストが剥離し難いため、このようにしておくものであ
る。又、電気めっきを行なう場合の外部通電端子はこの
めっきレジストを貫通して導電ペーストにふれるように
し、出来るだけ、導電ペーストの露出を防止する。この
めっきレジストの塗布方法は印刷にて行なうことにより
、量産性を上げることが出来る。
又、超密度のパターンを有する基板に対して娘高精細に
塗布できるので、極めて有効でおる。めつきレジストの
硬化は後工程の剥離性を考慮すると60〜100℃の温
度を加えることが望ましいが、100℃以上で150℃
までの温度範囲でも可能である。めっきレジストは電気
金めつき液(pH6〜8以内)に耐え得るものでなけれ
ばならない。
これを満たすものとして、溶剤剥離型のめつきレジスト
、例えば、ポリエステル系樹脂を含むものが適当である
続く電気金めつき第5工程においては、電気金めつき液
は、シアン化金塩を主成分とし、微量にタリウム塩を添
加してなるものが適する。これは析出金の結晶を微細化
し、ボンディング性等を良くする効果がある。また金の
厚みは1〜5μmが適当でボンディング性等にも耐え、
コスト的に有効である。
最後の導電ペースト、めっきレジストを剥離する第6エ
程では、トリクレン中に浸漬し、かつ超音波照射する態
様を採用できる。特に、トリクレンは加温することが望
ましく、85℃程度まで上げることが適当である。その
他、スプレー法にて、剥離する方法も可能である。又、
溶剤はアセトンでも使用できる。
〔発明の実施例〕
以下、本発明の実施例を例示し、これに従って詳細に説
明する。
第1図に示すセラミック基板3を用い、これに部分厚付
は金被覆を施した。この基板3上にはパターンとして金
属部でるるタングステンメタライズが形成されている。
この金Jj4部は、内側に位置する円形バット1−2と
、外側に位置する角形バット1−1とから成る。内側円
形バット1−2は薄い金のみでよく、外側角形バット1
−1は厚付は金が必要な部分である。
この基板3において、隣シ合う円形バット1−2と角形
バット1−1とは、それぞれ内層を通して導通している
が、円形バット1つから全面の角形バットに通じてはい
ない。したがって、円形ノくット部全面を導電ペースト
で扱い、この部分から電気めっきの導電をとる必要があ
る。
このように、一般的なこの極のセラミック基板において
は、内層を通じて金属部の一部、特にタングステンメタ
ライズがグランドと導通しているので、このように電気
めっきの通電をとるための工程を要するのである。
以下、下記の第1工程から第6エ程を用い、セラミック
基板への部分厚付は金被覆を実施した。
各工程における基板の断面図は第2図に示す。
(1) 無電解ニッケルめっき第1工程まず、第2図(
−)に示す如きセラミック基板3をアルカリ脱脂液に浸
漬し、タングステン(もしくはモリブデン)メタライズ
1−1 、1−2を脱脂した。
(a)脱脂液組成および条件 ついで、水洗(10〜20分間浸漬)後、次のパラジウ
ム活性化液に浸漬した。
(b) パラジウム活性化液組成および条件浸漬時間:
3〜30分 ついで、水洗後(5〜20分間)、無電解ニッケルめっ
き液に浸漬した。
(C)無電解ニッケルめっき液組成および条件とれによ
シ、無電解ニッケルめっき層2−1を得た。このニッケ
ルめっきまでの第1層2−1を、第2図(b)に示す。
(1)無電解金めつき第2工程 ついで、水洗後薄付けの金を下記組織液、条件でめっき
した。
(a) 無電解金めつき液組成9条件 KAu (CN) 2 : 5 1171これにより、
無電解金めっき層2−2を得た(第2図(C)参照)。
(厘)導電ペースト塗布第3工程 ついで、水洗し、ドライヤーで乾燥後、エンゲルハルト
製#13の銀ペーストを用い、印刷用マスク(テフロン
製200メツシユ)にて印刷した。
その後70℃(60〜100℃で可)、5〜1o分で乾
燥した。
第3工程後の、導電ペースト2−3を第2図(d)に示
す。
(IIV) めっきレジスト塗布第4工程ついで、サン
タ製GR−147B めっきレジストを用い、印刷マス
ク(同上)で、印刷した。その後、70℃、10分で乾
燥硬化させた。得られためつきレジスト2−4を第2図
(e)に示す。
(V) 電気金めつき第5工程 ついで上記サンプルをアルカリ脱脂、塩酸処理、電気金
めつきした。液組成1条件は以下のようでおる。
(−) アルカリ脱脂液組成および条件(b) 塩酸処
理液条件 (C)電気金めつき液組成および条件 電気金めつき液は国中貴金属製テンペレックス401を
用いた。
ライで、湯洗し、イソプロピルアルコールで洗浄後、乾
燥させた。これによシ、電気金めつき層2−5を得た(
第2図(f)参照)。
(Vl) 剥離第6エ程 上記サンプルをトリクレン中に浸漬シ7、超音波照射し
た。この手法にょシめっきレジスト、銀ペーストは剥離
した。
このような第6エ程終了後の状態を第2図(g)に示す
なお、上記有機溶剤をスプレーで高速噴射して、剥離す
る方法も良好な結果を得た。
〔発明の効果〕
以上のように、本発明によれば、従来技術では不可能で
あった、セラミック基板への部分厚付は金の被覆が可能
となシ、量産性良く、歩留シ高く、組着な部分厚付は金
の導体パターンを形成できた。
又、y1貴もボンディング性良好なものを得ることがで
きた。又、本めっき方法を採用した結果、異常析出、め
っきむらなどのめっき自体で起きる問題も低減できた。
【図面の簡単な説明】
第1図は、セラミック基板のメタライズパターンを示す
。 第2図(−)〜(g)は各々、セラミック基板への部分
厚付は金被覆の各工程を断面図にて示したものである。 1−1・・・タングステン(もしくはモリブデン)メタ
ライズ角形バット(厚付は金めつきする部分)、1−2
・・・タングステン(もしくはモリブデン)メタライズ
円形バット(薄金めっきする部分) 、2−1・・・無
電解ニッケルめっき、2−2・・・無電解金めっき、2
−3・・・導電ペース)、2−4・・・めっきレジスト
、2−5・・・電気金めつき。 代理人 弁理士 秋 本 正 実 第7図

Claims (1)

  1. 【特許請求の範囲】 1、 タングステン又はモリブデンによシ金属部を形成
    したセラミック基板の部分厚付は金被覆方法において、 (a) 金属部を素地としてこの金属部に無電解ニッケ
    ルめっき法によシニッケル層を形成する第1工程と、 (b) 該ニッケル層上に無電解金めつき法によシ薄金
    の第2層を形成する第2工程と、 (C)該第2層上に選択的に厚付は金第3層を電気めっ
    きするに必要な外部リードを導電性ペーストにて形成す
    る導電ペースト塗布第3工程と、(d) 第2層薄金の
    内、厚付は金第3層を必要としない部分と導電ペースト
    部分とを絶縁体にて被覆するめつきレジストa布第4工
    程と、(e) さらに第2層の全土の必要部にのみ厚付
    は金第3層を電気めっきで形成する電気金めつき第5工
    程と、 (f) 該導電ペーストおよびめっきレジストを除去す
    る剥離第6エ程と を備えていることを特徴とするセラミック基板への部分
    厚付は金被覆方法。 2、前記薄金第2層の層厚は0.05〜0.3μmであ
    シ、厚付は金第3層の層厚は1〜5μmであることを特
    徴とする特許請求の範囲第1項に記載のセラミック基板
    への部分厚付は金被覆方法。 3、前記無電解ニッケルめっき第1工程が、水溶性水酸
    化アルカリ金属塩から成る処理液に浸漬する脱脂工程; パラジウム塩とその錯化剤であるトリエチレンテトラミ
    ンとを必須成分とする活性化液に浸漬するパラジウム活
    性化工程: 次亜リン酸ソーダ、ヒドラジン、ジメチルアミノボラン
    塩又は水素化はう氷塊を還元剤とする無電解ニッケルめ
    っき液に浸漬するニッケルめっき工程; を含むことを特徴とする特許請求の範囲第1項に記載の
    セラミック基板への部分厚付は金被覆方法。 4.前記無電解金めつき第2工程が、 水溶性シアン化金塩、塩化アンモニウム、クエン酸塩を
    必須成分とする処理液に浸漬する無電解金めつき工程を
    含むことな特徴とする特許請求の範囲第1項に記載のセ
    ラミック基板への部分厚付は金被覆方法。 5、前記導電ペースト塗布第3工程が、銀あるいは銅金
    属のフィラーと、フェノール系あるいはポリエステル系
    樹脂を含んでなるペーストを用いてこれを印刷して、塗
    布し、かつ60〜100℃で硬化させることを特徴とす
    る特許請求の範囲第1項に記載のセラミック基板への部
    分厚付は金被覆方法。 6、前記めっきレジスト塗布第4工程が、ポリエステル
    系樹脂を含むレジストを用いてこれを印刷し、60〜1
    50℃で硬化させることを特徴とする特許請求の範囲第
    1項に記載のセラミック基板への部分厚付は金被覆方法
    。 7、前記電気金めつき第5工程が、水溶性シアン化傘塩
    と添加剤としてのタリウム塩を含んでなるめっき液を用
    い、このめっき液中に0.1〜2.OVdm2の電流を
    流して金を形成する電気めっき工程を含むことを特徴と
    する特許請求の範囲第1項に記載のセラミック基板への
    部分厚付は金被覆方法。 8、 前記剥離第6エ程が、トリクレン又はアセトン中
    で、超音波照射にょシ剥離を行なう工程、あるいは上記
    有機溶剤をスプレーすることにょシ剥離を行なう工程を
    含むことを特徴とする特許請求の範囲第1項に記載のセ
    ラミック基板への部分厚付は金被覆方法。
JP16194083A 1983-09-05 1983-09-05 セラミツク基板への部分厚付け金被覆方法 Pending JPS6056073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16194083A JPS6056073A (ja) 1983-09-05 1983-09-05 セラミツク基板への部分厚付け金被覆方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16194083A JPS6056073A (ja) 1983-09-05 1983-09-05 セラミツク基板への部分厚付け金被覆方法

Publications (1)

Publication Number Publication Date
JPS6056073A true JPS6056073A (ja) 1985-04-01

Family

ID=15744928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16194083A Pending JPS6056073A (ja) 1983-09-05 1983-09-05 セラミツク基板への部分厚付け金被覆方法

Country Status (1)

Country Link
JP (1) JPS6056073A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228799A (ja) * 1987-03-18 1988-09-22 日本ミクロン株式会社 印刷配線基板の製造方法
JPS6457799A (en) * 1987-08-28 1989-03-06 Nippon Sanmo Deying Ferrite with conductive metal film and manufacture thereof
US5134461A (en) * 1989-12-07 1992-07-28 Sumitomo Electric Industries, Ltd. Ceramics substrate with an improved surface structure for electronic components
JPH0740692A (ja) * 1991-06-24 1995-02-10 At & T Corp 個人用データカードとその製造方法
EP1191829A2 (en) 2000-09-21 2002-03-27 TDK Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same
US6486551B1 (en) 1998-01-28 2002-11-26 Ngk Spark Plug Co., Ltd. Wired board and method of producing the same
JP2007027489A (ja) * 2005-07-19 2007-02-01 Eastern Co Ltd 配線基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228799A (ja) * 1987-03-18 1988-09-22 日本ミクロン株式会社 印刷配線基板の製造方法
JPS6457799A (en) * 1987-08-28 1989-03-06 Nippon Sanmo Deying Ferrite with conductive metal film and manufacture thereof
US5134461A (en) * 1989-12-07 1992-07-28 Sumitomo Electric Industries, Ltd. Ceramics substrate with an improved surface structure for electronic components
JPH0740692A (ja) * 1991-06-24 1995-02-10 At & T Corp 個人用データカードとその製造方法
US6486551B1 (en) 1998-01-28 2002-11-26 Ngk Spark Plug Co., Ltd. Wired board and method of producing the same
EP1191829A2 (en) 2000-09-21 2002-03-27 TDK Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same
EP1191829A3 (en) * 2000-09-21 2005-12-21 TDK Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same
JP2007027489A (ja) * 2005-07-19 2007-02-01 Eastern Co Ltd 配線基板の製造方法
JP4544070B2 (ja) * 2005-07-19 2010-09-15 セイコーエプソン株式会社 配線基板の製造方法

Similar Documents

Publication Publication Date Title
EP0475567B1 (en) Method for fabricating printed circuits
US2699424A (en) Electroplating process for producing printed circuits
JPH0383395A (ja) 印刷回路基板の製造方法
KR20040048196A (ko) 테이프기판 및 그의 주석도금방법
US3528090A (en) Method of providing an electric connection on a surface of an electronic device and device obtained by using said method
JPH10287994A (ja) ボンディング部のメッキ構造
JPS6056073A (ja) セラミツク基板への部分厚付け金被覆方法
US5766492A (en) Method of metal-plating electrode portions of printed-wiring board
JPH01303789A (ja) セラミック配線基板の部分厚付け金被覆膜形成方法
US20190027266A1 (en) Printed circuit surface finish, method of use,and assemblies made therefrom
CA1224276A (en) Process for producing printed circuits
US6203690B1 (en) Process of reworking pin grid array chip carriers
DE10018025A1 (de) Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
US6773760B1 (en) Method for metallizing surfaces of substrates
JP4096671B2 (ja) 電子部品のめっき方法、及び電子部品
US20030039760A1 (en) Copper on polymer component having improved adhesion
JPH06260759A (ja) プリント回路板の製造方法
JPS60187090A (ja) セラミツク基板への部分厚付け金被覆方法
JPH05148658A (ja) 無電解錫めつき方法
JPH07297237A (ja) Tab用テープキャリアの製造方法
JPS6182493A (ja) セラミツク配線基板の製造方法
JP2954214B2 (ja) 金めっき導体の製造方法
JPH06140733A (ja) 回路基板及びその製造方法
KR20130046723A (ko) 인쇄회로기판의 제조방법
JPS5892293A (ja) 回路板およびその製造方法