KR20130046723A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20130046723A
KR20130046723A KR1020110111266A KR20110111266A KR20130046723A KR 20130046723 A KR20130046723 A KR 20130046723A KR 1020110111266 A KR1020110111266 A KR 1020110111266A KR 20110111266 A KR20110111266 A KR 20110111266A KR 20130046723 A KR20130046723 A KR 20130046723A
Authority
KR
South Korea
Prior art keywords
film layer
plating
layer
circuit pattern
circuit board
Prior art date
Application number
KR1020110111266A
Other languages
English (en)
Inventor
방정윤
이동준
조성민
문정수
김정석
이은혜
시모지 테루야키
김치성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110111266A priority Critical patent/KR20130046723A/ko
Publication of KR20130046723A publication Critical patent/KR20130046723A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 베이스 기판상에 제1 회로 패턴 형성 영역이 오픈된 제1 필름층을 도포하는 단계, 제1 필름층이 도포된 베이스 기판상에 제1 도금층을 형성하는 단계, 제1 도금층이 형성된 베이스 기판상에 제2 회로 패턴 형성 영역이 오픈된 제2 필름층을 도포하는 단계, 제2 회로 패턴 형성 영역에 제2 도금층을 형성하여 회로 패턴을 형성하는 단계 및 제2 필름층, 제1 도금층 및 제1 필름층을 순차적으로 제거하는 단계를 포함하는 인쇄회로기판의 제조방법으로 기판상에 잔존하는 촉매로 인해 번짐이 발생하는 현상을 방지할 수 있다.

Description

인쇄회로기판의 제조방법{Method for manufacturing Printed Circuit Board}
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, NSMD(Non Solder Mask Defined)형의 인쇄회로기판에 있어서, 표면 처리 공정 시 기판상에 잔존하는 촉매로 인해 번짐이 발생하는 현상을 방지할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
최근에 전자 제품이 소형화 및 경량화되는 추세에 따라 전자 제품은 더욱 다기능화 및 고성능화를 요구하고 있다. 이에 따라, 하나의 인쇄회로기판상에 다양한 전자부품을 부착하는 반도체 모듈에 대한 관심이 높아지고 있다.
이와 같은 반도체 모듈은 기판, 기판상에 부착된 전자 부품, 전자 부품을 포함하는 기판상에 배치된 수지를 포함할 수 있으며, 여기서, 기판은 랜드 패턴을 구비할 수 있다.
이때, 랜드 패턴은 전자 부품의 실장영역일 수 있는데, 그 구조에 따라 SMD(Solder Mask Defined)형과 NSMD(Non Solder Mask Defined)형으로 나눌 수 있다. 여기서, SMD형은 솔더 마스크가 전자 부품과 전기적으로 접속되는 패드의 에지를 덮는 형태이며, 반면, NSMD형은 전자 부품과 전기적으로 접속되는 패드의 에지를 노출하는 형태이다. 즉, NSMD형은 솔더 마스크의 오픈 영역 내부에 패드가 배치된다.
여기서, NSMD형은 SMD형에 비해 기판과 전자 부품 간의 전기적 접합강도가 크기 때문에, 반도체 모듈의 신뢰성을 확보할 수 있다.
종래에는 NSMD형의 인쇄회로기판을 제조하기 위해 기판상에 촉매 입자의 흡착을 통해 무전해 도금을 수행하고, 무전해 도금된 기판상에 회로가 형성될 영역이 제거된 드라이 필름(dry film)을 도포한 후, 드라이 필름이 제거된 영역에 전해 도금을 수행하여 회로 패턴을 형성하였다. 그런 후, 드라이 필름 및 무전해 도금을 순차적으로 제거하고, 솔더 마스크를 도포한 후, 표면 처리 공정을 수행하여 인쇄회로기판을 제조하였다.
그러나, 무전해 도금을 제거할 때, 기판상에 흡착된 촉매 입자가 완전히 제거되지 못하고 표면 처리 공정 시 니켈(Ni)이나 금(Au) 등과 반응하여 비 도금된 영역에 번짐이 발생하는 문제점이 있었다.
이는 이후, 외관 불량을 일으킬 뿐만 아니라 회로와 회로 사이를 연결하게 되어 도통(leak) 불량을 초래하는 원인이 될 수 있었다.
본 발명의 사상은 필름층을 여러 번 도포하고 제거하는 방식을 통해 필름층에 흡착된 촉매를 함께 제거함으로써 표면 처리 공정 시 기판상에 잔존하는 촉매로 인해 번짐이 발생하는 현상을 방지할 수 있는 인쇄회로기판의 제조방법을 제공함에 있다.
본 발명의 다른 사상은 필름층을 여러 번 도포하고 제거하는 방식을 통해 기판상에 흡착된 촉매가 필름층과 함께 제거되게 함으로써 외관 불량이나 도통 불량을 방지할 수 있는 인쇄회로기판의 제조방법을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법은 베이스 기판상에 제1 회로 패턴 형성 영역이 오픈된 제1 필름층을 도포하는 단계; 상기 제1 필름층이 도포된 베이스 기판상에 제1 도금층을 형성하는 단계; 상기 제1 도금층이 형성된 베이스 기판상에 제2 회로 패턴 형성 영역이 오픈된 제2 필름층을 도포하는 단계; 상기 제1 및 제2 회로 패턴 형성 영역에 제2 도금층을 형성하여 회로 패턴을 형성하는 단계; 상기 제2 필름층, 제1 도금층 및 제1 필름층을 순차적으로 제거하는 단계를 포함한다.
여기서, 상기 제1 도금층을 형성하는 단계는 상기 제1 필름층이 도포된 베이스 기판상에 촉매를 흡착시키는 단계; 상기 촉매가 흡착된 베이스 기판을 금속으로 도금하는 단계를 포함할 수 있다.
그리고, 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법은 상기 제2 필름층, 제1 도금층 및 제1 필름층을 순차적으로 제거하는 단계 이후에, 솔더 레지스트를 도포하고, 상기 솔더 레지스트의 일부를 제거하는 단계; 상기 솔더 레지스트의 일부가 제거된 베이스 기판상에 표면 처리 공정을 수행하는 단계를 더 포함할 수 있다.
게다가, 상기 제1 필름층을 도포하는 단계는 상기 베이스 기판상의 전면에 상기 제1 필름층을 도포하는 단계; 상기 제1 회로 패턴 형성 영역이 오픈되도록 상기 제1 필름층을 선택적으로 노광, 현상 및 박리하는 단계를 포함할 수 있다.
이때, 상기 제1 도금층은 무전해 도금법을 사용하여 형성될 수 있다.
또한, 상기 제2 도금층은 전해 도금법을 사용하여 헝성될 수 있다.
아울러, 상기 촉매는 팔라듐(Pd)일 수 있다.
또, 상기 제2 회로 패턴 형성 영역은 상기 제1 회로 패턴 형성 영역과 동일한 면적을 가질 수 있다.
게다가, 상기 표면 처리 공정은 ENIG(Electroless Nickel Immersion Gold) 공법 또는 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 공법을 사용할 수 있다.
상술한 바와 같이 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법에 따르면, 필름층을 여러 번 도포하고 제거하는 방식을 통해 필름층에 흡착된 촉매를 함께 제거함으로써 기판상에 잔존하는 촉매로 인해 번짐이 발생하는 현상을 방지할 수 있는 장점이 있다.
이로 인해, 외관 불량이나 도통 불량을 방지하여 인쇄회로기판의 신뢰성을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 보여주는 동작 흐름도이다.
도 2 내지 도 13은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도들이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 보여주는 동작 흐름도 및 도 2 내지 도 13은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도들을 나타낸다.
여기서, 본 발명의 일실시예에 의한 인쇄회로기판은 NSMD형의 인쇄회로기판을 사용할 수 있는데, NSMD형의 인쇄회로기판은 전자 부품과 전기적으로 접속되는 패드의 에지를 노출하는 형태이다. 즉, NSMD형의 인쇄회로기판은 솔더 마스크의 오픈 영역 내부에 패드가 배치되는 형태로서, SMD형에 비해 기판과 전자 부품 간의 전기적 접합강도가 크기 때문에, 반도체 모듈의 신뢰성을 확보할 수 있다.
도 1 및 도 2에 도시한 바와 같이, 베이스 기판(110)상에 제1 필름층(120)을 도포한다(S100). 여기서, 제1 필름층(120)은 포토 레지스트(Photo Resist), 포토 솔더 레지스트(Photo Solder Resist) 또는 드라이 필름(Dry Film) 등과 같은 다양한 감광성 물질로 이루어질 수 있으며, 이에 국한되지 않고 다양한 물질로 대체할 수 있음은 물론이다.
다음으로, 도 3에서와 같이, 제1 필름층(120)의 일부를 제거하여 제1 회로 패턴 형성 영역(A)을 오픈시킨다(S101). 이때, 제1 회로 패턴 형성 영역(A)은 제1 필름층(120)을 선택적으로 노광, 현상 및 박리하여 오픈된 형태로 형성될 수 있다.
그리고, 도 1에서와 같이, 제1 필름층(120)이 도포된 베이스 기판(110)상에 무전해 도금법을 사용하여 제1 도금층(140)을 형성할 수 있다(S102). 여기서, 무전해 도금법이란 외부로부터 전기 에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 방법을 말한다. 또한, 무전해 도금법은 화학 도금 또는 자기 촉매 도금이라고도 하며, 수용액 내의 환원제가 금속이온이 금속분자로 환원되도록 전자를 공급하는 반응이 촉매 표면에서 일어날 수 있다. 무전해 도금법은 전기 도금법에 비해서 도금층이 치밀하고 도체뿐만 아니라 플라스틱이나 유기체 같은 다양한 기판에 대해서 적용할 수 있는 장점이 있다. 또한, 무전해 도금 공정은 일반적으로 전해 도금 공정을 진행하기 위한 전처리 공정으로 수행된다. 이때, 전해 도금 공정을 원활하게 진행하기 위해서는 무전해 도금층을 일정 두께 이상이 될 것이 요구될 수 있다.
이를 위해 도 4에서와 같이, 제1 필름층(120)이 도포된 베이스 기판(110)상에 촉매(130)를 흡착시킬 수 있다(S102a). 이때, 촉매(130)로는 팔라듐(Pd)이 사용될 수 있다.
상술한 촉매 흡착 과정에 대하여 예를 들어 설명하면, 팔라듐(Pd) 성분이 들어간 전처리 용액을 사용하여 팔라듐 촉매 입자를 흡착시킬 수 있는데, 염화팔라듐(PdCl2) 0.02g/L, 염화주석(SnCl2) 20g/L, 염산(HCl) 150㎖/L 가 함유된 전처리 용액을 준비하고, 대략 65℃의 온도로 유지한 전처리용액에 베이스 기판(110)을 대략 5분간 침지한 뒤에 물로 씻어낸다. 이러한 과정을 통하여 베이스 기판상에 팔라듐 촉매 입자가 흡착될 수 있다.
그런 후, 도 5에서와 같이, 촉매(130)가 흡착된 베이스 기판(110)을 금속으로 도금하여 제1 도금층(140)을 형성한다(S102b). 여기서, 금속은 니켈(Ni), 구리(Cu), 은(Ag) 또는 금(Au) 중에서 선택되는 하나 이상을 포함할 수 있다.
상기 금속 도금 과정을 예를 들어 설명하면, 36℃의 구리 무전해 도금 용액이 담긴 도금 조에 팔라듐 촉매 입자가 흡착된 베이스 기판을 대략 20분간 침지시킨다. 그러면, 촉매 입자가 흡착된 부분만 선택적으로 무전해 도금이 되어 제1 도금층(140)이 형성될 수 있다.
한편, 본 발명의 일실시예에서는 촉매 흡착 단계 및 금속 도금 단계를 사용한 무전해 도금법을 개시하였으나, 촉매 흡착 단계를 수행하기 전에 표면을 세척하고, 표면에 요철을 주어 접착력 향상시키는 공정을 수행할 수 있으며, 이에 한정되지 않고 다양한 방법으로 대체할 수 있음은 물론이다.
다음으로, 도 6을 참조하면, 제1 도금층(140)이 형성된 베이스 기판(110)상에 제2 필름층(150)을 도포한다(S103). 여기서, 제2 필름층(150)은 제1 필름층(120)과 동일하게 포토 레지스트(Photo Resist), 포토 솔더 레지스트(Photo Solder Resist) 또는 드라이 필름(Dry Film) 등과 같은 다양한 감광성 물질로 이루어질 수 있으며, 이에 국한되지 않고 다양한 물질로 대체할 수 있음은 물론이다.
그 다음으로, 도 7에서와 같이, 제2 필름층(150)의 일부를 제거하여 제2 회로 패턴 형성 영역(B)을 오픈시킨다(S104). 이때, 제2 필름층(150)에 형성된 제2 회로 패턴 형성 영역(B)은 제1 필름층(120)에 형성된 제1 회로 패턴 형성 영역(A)과 동일한 면적을 가지거나 약간 넓게 형성될 수 있다.
그 후, 도 8에서와 같이, 제1 및 제2 회로 패턴 형성 영역(A)(B)에 제2 도금층(160)을 형성하여 회로 패턴을 형성할 수 있다. 여기서, 제2 도금층(160)은 전해 도금법을 사용하여 형성될 수 있는데, 전해 도금법이란 전기 분해의 원리를 이용하여 금속의 표면에 다른 금속의 얇은 막을 입히는 방법을 말한다.
그리고, 도 9에서와 같이, 제2 필름층(150)을 제거(S106)하고, 도 10에서와 같이, 외부에 노출된 제1 도금층(140)을 에칭하여 제거한다(S017). 이때, 제1 도금층(140)을 에칭하는 방식으로는 플래시(flash) 에칭 방식을 사용할 수 있으나, 이에 한정되지는 않는다.
다음으로, 도 11에서와 같이, 제1 필름층(120)을 제거(S108)하고, 도 12에서와 같이, 솔더 레지스트(170)를 도포하고, 솔더 레지스트(170)의 일부를 제거할 수 있다(S109).
그런 후, 도 13에서와 같이, 표면 처리 공정을 수행(S110)하여 금속층(180)을 도포할 수 있다. 이때, 표면 처리 공정으로는 '무전해 니켈/치환 금(Electroless Nickel Immersion Gold : ENIG)' 공법 또는 친환경 및 저비용 표면 처리 공법인 '무전해 니켈/팔라듐/금 도금(Electroless Nickel Electroless Palladium Immersion Gold : ENEPIG)' 공법을 사용할 수 있는데, 여기서, ENEPIG 공법은 무전해 니켈/무전해 팔라듐/치환 금의 3층 구조를 형성하는 무전해 도금으로서, 리드 프레임의 PPF(Pb-Pre-Plated-frame) 도금의 무 전해판이라고 할 수 있다. 그리고, 니켈층과 금층의 사이에 팔라듐층을 끼워넣음으로써 니켈의 열확산을 억제할 수 있어 ENIG 공법에 비하여 납땜 접합 강도가 높아지고, ENIG 공법과 비교하여 가격 면에서 불리하지만 높은 납땜접속 강도가 요구되는 플립칩 BGA에 적합한 장점이 있다.
이와 같이, 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법은 필름층을 여러 번 도포하고 제거하는 방식을 통해 필름층에 흡착된 촉매를 함께 제거함으로써 표면 처리 공정 시 기판상에 잔존하는 촉매로 인해 번짐이 발생하는 현상을 방지할 수 있다.
이로 인해, 외관 불량이나 도통 불량을 방지하여 인쇄회로기판의 신뢰성을 향상시킬 수 있는 장점이 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시 예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
110. 베이스 기판 120. 제1 필름층
130. 촉매 140. 제1 도금층
150. 제2 필름층 160. 제2 도금층
170. 솔더 레지스트

Claims (9)

  1. 베이스 기판상에 제1 회로 패턴 형성 영역이 오픈된 제1 필름층을 도포하는 단계;
    상기 제1 필름층이 도포된 베이스 기판상에 제1 도금층을 형성하는 단계;
    상기 제1 도금층이 형성된 베이스 기판상에 제2 회로 패턴 형성 영역이 오픈된 제2 필름층을 도포하는 단계;
    상기 제1 및 제2 회로 패턴 형성 영역에 제2 도금층을 형성하여 회로 패턴을 형성하는 단계;
    상기 제2 필름층, 제1 도금층 및 제1 필름층을 순차적으로 제거하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 도금층을 형성하는 단계는,
    상기 제1 필름층이 도포된 베이스 기판상에 촉매를 흡착시키는 단계;
    상기 촉매가 흡착된 베이스 기판을 금속으로 도금하는 단계를 포함하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 제2 필름층, 제1 도금층 및 제1 필름층을 순차적으로 제거하는 단계 이후에, 솔더 레지스트를 도포하고, 상기 솔더 레지스트의 일부를 제거하는 단계;
    상기 솔더 레지스트의 일부가 제거된 베이스 기판상에 표면 처리 공정을 수행하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 제1 필름층을 도포하는 단계는,
    상기 베이스 기판상의 전면에 상기 제1 필름층을 도포하는 단계;
    상기 제1 회로 패턴 형성 영역이 오픈되도록 상기 제1 필름층을 선택적으로 노광, 현상 및 박리하는 단계를 포함하는 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 제1 도금층은,
    무전해 도금법을 사용하여 형성되는 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 제2 도금층은,
    전해 도금법을 사용하여 헝성되는 인쇄회로기판의 제조방법.
  7. 제 2 항에 있어서,
    상기 촉매는,
    팔라듐(Pd)인 인쇄회로기판의 제조방법.
  8. 제 1 항에 있어서,
    상기 제2 회로 패턴 형성 영역은,
    상기 제1 회로 패턴 형성 영역과 동일한 면적을 갖는 인쇄회로기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 표면 처리 공정은,
    ENIG(Electroless Nickel Immersion Gold) 공법 또는 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 공법을 사용하는 인쇄회로기판의 제조방법.
KR1020110111266A 2011-10-28 2011-10-28 인쇄회로기판의 제조방법 KR20130046723A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110111266A KR20130046723A (ko) 2011-10-28 2011-10-28 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110111266A KR20130046723A (ko) 2011-10-28 2011-10-28 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20130046723A true KR20130046723A (ko) 2013-05-08

Family

ID=48658333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110111266A KR20130046723A (ko) 2011-10-28 2011-10-28 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20130046723A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019022284A1 (ko) * 2017-07-24 2019-01-31 한국기계연구원 방열 기판 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019022284A1 (ko) * 2017-07-24 2019-01-31 한국기계연구원 방열 기판 및 이의 제조방법

Similar Documents

Publication Publication Date Title
JP5573429B2 (ja) 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
US4152477A (en) Printed circuit board and method for making the same
WO2011149019A1 (ja) 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置
CN112867275B (zh) 无引线局部镀镍金方法
EP2910666A1 (en) Pre-treatment process for electroless plating
JP2014053608A (ja) 回路基板及びその製造方法
KR101287761B1 (ko) 인쇄회로기판 및 그의 제조방법
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
KR20140035701A (ko) 금 박막 형성 방법 및 인쇄회로기판
JP2796270B2 (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
US10566103B2 (en) Printed circuit surface finish, method of use, and assemblies made therefrom
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
KR20130046723A (ko) 인쇄회로기판의 제조방법
JPS6056073A (ja) セラミツク基板への部分厚付け金被覆方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP4705972B2 (ja) プリント配線板及びその製造方法
KR20160107435A (ko) 인쇄회로기판 제조방법
JP2014197568A (ja) 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
KR101184487B1 (ko) 인쇄회로기판의 제조방법
JP3812280B2 (ja) スズ−はんだ２色めっきｔａｂテープの製造方法
JP5808042B2 (ja) パラジウムアンミン錯塩水溶液からなるパラジウム触媒付与液およびそれを用いた銅配線基板の無電解ニッケルめっき方法
JP3843695B2 (ja) スズ−はんだ２色めっきｔａｂテープの製造方法
JP4343675B2 (ja) プリント配線基板の製造方法
KR20120048983A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application