KR20160107435A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20160107435A
KR20160107435A KR1020150030143A KR20150030143A KR20160107435A KR 20160107435 A KR20160107435 A KR 20160107435A KR 1020150030143 A KR1020150030143 A KR 1020150030143A KR 20150030143 A KR20150030143 A KR 20150030143A KR 20160107435 A KR20160107435 A KR 20160107435A
Authority
KR
South Korea
Prior art keywords
plating
copper foil
pad
mask
plating mask
Prior art date
Application number
KR1020150030143A
Other languages
English (en)
Inventor
박재형
김두현
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020150030143A priority Critical patent/KR20160107435A/ko
Publication of KR20160107435A publication Critical patent/KR20160107435A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 베이스동박 위에 제1 도금마스크를 얹고 MSAP 프로세스 공법으로 동도금을 실시하여 동박회로 영역과 패드영역을 형성하고, 상기 제1 도금마스크를 박리하지 않은 상태에서 그 위에 드라이필름을 피복한 후, 상기 패드영역이 노출되도록 상기 드라이필름을 선택적으로 개구하여 제2 도금마스크를 형성해서, 금도금이 진행될 동박패드의 표면을 노출시키고, 하부의 베이스동박을 인입선으로 해서 동박패드에 전해도금을 위한 전기를 공급한다.
제1 도금마스크와 제2 도금마스크를 사용해서 전해 금도금이 완료되고 나면 제1, 2 도금마스크를 박리 제거하고 해프에칭을 실시해서, 동박패드와 동박패드 사이에 존재하는 베이스동박을 제거함으로써 회로를 구성한다.

Description

인쇄회로기판 제조방법{MANUFACTURING METHOD OF PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판(PCB; Printed Circuit Board) 제조방법에 관한 것으로서, 특히 미세패턴의 회로에 대해 선택적으로 전해 금도금 마감 처리(finish process)를 할 수 있는 공법에 관한 것이다. 보다 상세하게는, 본 발명은 디자인 자유도를 높이고 원하는 영역에만 금도금 마감처리를 할 수 있는 전해 금도금 공법에 관한 것이다.
부품을 접합하기 위한 솔더(solder)와, 기판 동박패드 표면의 전기적 접속력을 증가시키기 위해, 동박패드 표면에는 추가의 금속을 피복한다. 당업계에서는 흔히 무전해 또는 전해방식으로 니켈-금(Ni/Au)의 박막을 입히는 공법이 적용되고 있다.
무전해도금의 경우는, 외부로부터 전기에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 방법이므로, 회로의 단선 여부에 관계 없이 (즉, 전기 인입선 필요없이) 전체적으로 도금막을 얻을 수 있는 장점이 있으나, 회로패턴이 미세화함에 따라 무전해 금도금 방식을 적용하는 것이 용이하지 않다.
전해도금의 경우는 전기적으로 연결이 되어 있는 부분만 도금이 되기 때문에, 전기적으로 단선이 되어 있는 부분에 도금을 하기 위해서는 리드선(Lead Line)을 추가적으로 공급해야 한다.
그런데, 전기공급을 위한 리드선(또는 '인입선'이라 칭하기도 함)은 인쇄회로기판의 동박회로들과 함께 형성되므로, 인쇄회로기판 표면에 전해도금 목적의 리드선이 최종제품에도 남아 있게 되고, 추가로 에치백(etch back) 공정이 필요한 단점이 있다.
따라서 리드선으로 인하여 기판의 유효회로밀도(실제 기능을 수행하는 회로)가 떨어지고, 회로설계 시에 리드선의 인입을 고려하여야 하므로 설계자유도(Design flexibility)가 떨어진다. 더욱이, 최종제품에 남아 있는 리드선은 고주파 잡음의 원인으로 작용하므로 바람직하지 않다.
최근들어, 전술한 리드선에 의한 설계자유도 문제를 개선하기 위해 베이스동박(base copper)을 이용하여 전해 금도금을 실시하는 공법이 활용되고 있다. 도1a 내지 도1l는 종래기술에 따라 베이스동박을 리드선으로 이용해서 전해 금도금을 진행하는 공법을 나타낸 도면이다.
도1a를 참조하면, 절연층(100b) 양면에 베이스동박(100a, 100c)이 피복된 기판이 도시되어 있다. 도1b를 참조하면, 기판의 양면에 드라이필름(110)을 피복한다. 도1c를 참조하면, 노광, 사진, 현상 등 일련의 이미지 프로세스를 진행해서 회로패턴을 드라이필름(110)에 전사함으로써 도금마스크를 형성한다.
도1d를 참조하면, 도금마스크가 씌워진 상태에서 동도금을 실시하여 베이스동박(100a, 100c) 위에 추가의 동박(120a, 120c)을 형성한다. 도1e를 참조하면, 드라이필름(110)을 박리한다. 도1f를 참조하면, 기판의 양면에 다시 드라이필름(130)을 도포한다.
도1g를 참조하면, 노광, 사진, 현상 등 일련의 이미지 프로세스를 진행해서 회로패턴을 드라이필름(130)에 전사함으로써 금도금을 하고자 하는 영역만을 노출하는 마스크를 형성한다. 이어서, 도1h를 참조하면, 플래시 에칭 과정을 거쳐 베이스에칭(100a, 100c)를 선택적으로 식각한다. 이때에 금도금을 해야 할 패드가 반대면의 동박과 비아홀로 연결되어 있지 않는 단독 패드의 경우에는, 전해 금도금을 위하여 필요한 베이스동박(100a, 100c)은 남겨 둔다.
도1h는 기판의 단면을 도시하고 있어서, 단독 패드에 전원을 공급하기 위한 테일(tail)이 도시되어 있지 않지만, 도2의 평면도를 참조하면 베이스동박 테일(300)을 관찰할 수 있다.
도1i를 참조하면, 다시 드라이필름(140)을 도포한다. 도1j를 참조하면, 노광, 사진, 현상 등 일련의 이미지 프로세스를 진행해서 회로패턴을 드라이필름(140)에 전사함으로써 금도금을 하고자 하는 동박 표면만을 노출하는 마스크를 형성한다.
도1k를 참조하면, 위의 도1i의 마스크를 도금마스크로 해서 전해 금도금을 실시함으로써 원하는 부위의 동박패드 위에만 금도금(150)을 실시한다. 이때에, 동박에 전원을 공급하는 테일 표면에는 도금마스크(140)가 덮여 있으므로 금도금이 입혀지지 않는다. 마지막으로, 도1l을 참조하면 드라이필름(140)을 벗겨내고 해프에칭을 실시하여 베이스동박(100a, 100c)를 선택적으로 식각한다.
전술한 종래기술에 따른 전해 금도금 공법의 경우, 패드가 상층 또는 하층의 동박에 의해 연결되지 않은 경우, 예를 들어 단독 패드인 경우, 전원공급을 위해 테일을 반드시 만들어주어야 하는 단점이 있다. 그 결과, 패드 위치 결정을 위한 레이아웃 설계에 있어서 복잡함이 나타나게 된다.
또한, 종래기술의 경우 드라이필름을 2회 도포하고 선택식각(selective etch) 공정을 2회 실시하여야 하므로, 회로패턴이 미세화함에 따라 2회의 선택식각 공정 사이에 발생하는 허용공차의 한계로 인하여 선택적으로 금도금을 실시하는 것이 용이하지 않게 된다.
1. 대한민국 특허공개 제10-2007-0113706호. 2. 대한민국 등록특허 제1,378,756호. 3. 대한민국 특허공개 제10-2010-0073484호.
따라서, 본 발명의 목적은 미세회로패턴에 대해 리드선 없이 전해 금도금 마감 처리를 가능하게 하는 인쇄회로기판 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해, 본 발명은 베이스동박 위에 제1 도금마스크를 얹고 MSAP 프로세스 공법으로 동도금을 실시하여 동박회로 영역과 패드영역을 형성하고, 상기 제1 도금마스크를 박리하지 않은 상태에서 그 위에 드라이필름을 피복한 후, 상기 패드영역이 노출되도록 상기 드라이필름을 선택적으로 개구하여 제2 도금마스크를 형성한다.
본 발명은 제2 도금마스크를 통해 금도금이 진행될 동박패드의 표면을 노출시키고, 하부의 베이스동박을 인입선으로 해서 동박패드에 전해도금을 위한 전기를 공급하게 된다. 또한, 잔류하고 있는 제1 도금마스크는 패드영역 내에서 동박패드와 동박패드 사이를 분리해서 금도금이 되지 않도록 베이스동박 표면을 덮는 역할을 한다.
제1 도금마스크와 제2 도금마스크를 사용해서 전해 금도금이 완료되고 나면 제1, 2 도금마스크를 박리 제거하고 해프에칭을 실시해서, 동박패드와 동박패드 사이에 존재하는 베이스동박을 제거함으로써 회로를 구성한다.
본 발명은 단1회의 선택식각 방식으로 베이스동박을 제거하므로 공정이 단순하고 리드타임(Lead Time)을 절감하여 원가를 절감할 수 있다. 또한, 종래기술의 경우 2회의 선택식각을 진행하여야 하므로, 미세회로패턴을 전사하여야 할 경우 마스크 정렬 공차로 인하여 제품불량이 발생하는 빈도가 높다. 이에 반하여, 본 발명은 단1회만 선택식각을 실시하므로 정렬공차로 불량문제를 해소하므로, 협소한 공차가 요구되는 고사양의 제품에 적용할 수 있다. 또한, 종래기술과 달리 단독패드의 경우에도 버스라인 연결을 위한 테일을 만들 필요가 없어서 설계자유도를 높이는 장점이 있다.
도1a 내지 도1l는 종래기술에 따라 베이스동박을 리드선으로 이용해서 전해 금도금을 진행하는 공법을 나타낸 도면.
도2는 종래기술에 따라 제작할 경우 단독 패드의 평면도를 나타낸 도면.
도3a 내지 도3i는 본 발명에 에 따라 베이스동박을 리드선으로 이용해서 전해 금도금을 진행하는 공법을 나타낸 도면.
본 발명은 인쇄회로기판의 패드를 금도금으로 마감처리하는 방법에 있어서, (a) 기판의 동박 위에 패드(PAD) 패턴을 정의하는 제1 도금 마스크를 피복하고 동도금을 실시해서 동도금층을 형성하는 단계; (b) 상기 제1 도금마스크를 피복한 상태에서 상기 동도금층 중 패드 표면이 개구되도록 기판 표면에 제2 도금마스크를 형성하는 단계; (c) 상기 제2 도금마스크를 마스크로 해서 표면이 노출된 패드 위에 전해 금도금층을 형성하는 단계; (d) 상기 제1 도금마스크 및 제2 도그마스크를 박리 제거하는 단계; 및 (e) 해프에칭을 실시해서 표면이 노출된 부위의 동(Cu)을 제거하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.
이하, 첨부도면 도3a 내지 도3i를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다. 도3a 내지 도3i는 본 발명에 에 따라 베이스동박을 리드선으로 이용해서 전해 금도금을 진행하는 공법을 나타낸 도면이다.
도3a 내지 도3d까지의 공정은 도1a 내지 도1d까지의 공정과 실질적으로 동일하다. 즉, 도3a에 도시된 대로 절연층(100b) 양면에 베이스동박(100a, 100c)이 피복된 기판을 시작재료로 해서, MSAP(modified semi-additive process)를 진행한다. MSAP 프로세스에 관한 공정설명은 본원 출원인의 선등록 특허 제1,378,756호에 상술되어 있으므로, 이를 참조할 수 있다.
도3b를 참조하면, 기판의 양쪽 베이스동박(100a, 100c) 표면에 드라이필름(110)을 피복한다. 도3c를 참조하면, 노광, 사진, 현상 등 일련의 이미지 프로세스를 진행해서 회로패턴을 드라이필름(110)에 전사함으로써 MSAP 프로세스를 위한제1 도금마스크를 형성한다.
도3d를 참조하면, 제1 도금마스크가 씌워진 상태에서 동도금을 실시하여, 베이스동박(100a, 100c) 위에 추가로 동도금층(120a, 120c)을 형성한다. 추가의 동도금층(120a, 120c)을 통해 소정의 두께를 지닌 회로영역과 패드영역이 만들어진다.
본 발명은 상기 제1차 MSAP 프로세스를 마친 후에 제1 도금마스크로 사용하였던 드라이필름(110)을 벗겨내지 않은 상태에서, 추가로 드라이필름을(200)을 피복하는 것을 특징으로 한다. 도3e를 참조하면, 기판의 양 표면에 드라이필름(200)이 피복되어 있다.
도3f를 참조하면, 노광, 사진, 현상 등 일련의 이미지 프로세스를 진행해서 회로패턴을 드라이필름(130)에 전사함으로써, 금도금을 하고자 하는 영역만을 노출하는 제2 도금마스크를 형성한다.
이어서, 도3g를 참조하면, 금도금을 실시해서 표면이 노출된 동박 표면 위에 금도금층(150)을 형성한다. 즉, 제1 도금마스크를 박리하지 않은 상태에서 그 위에 드라이필름을 피복한 후, 상기 패드영역이 노출되도록 상기 드라이필름(200)을 선택적으로 개구하여 제2 도금마스크를 형성한다.
본 발명은 제2 도금마스크를 통해 금도금이 진행될 동박패드의 표면을 노출시키고, 하부의 베이스동박(100a, 100c)을 인입선으로 해서 동박패드에 전해도금을 위한 전기를 공급하게 된다. 또한, 잔류하고 있는 제1 도금마스크는 패드영역 내에서 동박패드와 동박패드 사이를 분리해서 금도금이 되지 않도록 베이스동박 표면을 덮는 역할을 한다.
도3h를 참조하면, 기판 표면에 남아 있는 드라이필름(200, 110)을 모두 벗겨낸다. 최종적으로, 도3i를 참조하면 해프에칭을 실시해서 베이스동박(100a, 100c)을 식각하면 회로가 완성된다. 즉, 제1 도금마스크와 제2 도금마스크를 사용해서 전해 금도금이 완료되고 나면 제1, 2 도금마스크를 박리 제거하고 해프에칭을 실시해서, 동박패드와 동박패드 사이에 존재하는 베이스동박을 제거함으로써 회로를 구성한다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 단1회의 선택식각 방식으로 베이스동박을 제거하므로 공정이 단순하고 리드타임(Lead Time)을 절감하여 원가를 절감할 수 있다. 본 발명은 단1회만 선택식각을 실시하므로 정렬공차로 불량문제를 해소하므로, 협소한 공차가 요구되는 고사양의 제품에 적용할 수 있다. 또한, 종래기술과 달리 단독패드의 경우에도 버스라인 연결을 위한 테일을 만들 필요가 없어서 설계자유도를 높이는 장점이 있다. 그 결과, 패키지 작업시 납기 및 원가절감의 효과가 있다.
100a, 100c : 베이스동박
110 : 드라이필름(제1 도금마스크)
120a, 120c : 동도금층
150 : 금도금층
200 : 드라이필름(제2 도금마스크)

Claims (1)

  1. 인쇄회로기판의 패드를 금도금으로 마감처리하는 방법에 있어서,
    (a) 기판의 동박 위에 패드(PAD) 패턴을 정의하는 제1 도금 마스크를 피복하고 동도금을 실시해서 동도금층을 형성하는 단계;
    (b) 상기 제1 도금마스크를 피복한 상태에서 상기 동도금층 중 패드 표면이 개구되도록 기판 표면에 제2 도금마스크를 형성하는 단계;
    (c) 상기 제2 도금마스크를 마스크로 해서 표면이 노출된 패드 위에 전해 금도금층을 형성하는 단계;
    (d) 상기 제1 도금마스크 및 제2 도그마스크를 박리 제거하는 단계; 및
    (e) 해프에칭을 실시해서 표면이 노출된 부위의 동(Cu)을 제거하는 단계
    를 포함하는 인쇄회로기판 제조방법.
KR1020150030143A 2015-03-04 2015-03-04 인쇄회로기판 제조방법 KR20160107435A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150030143A KR20160107435A (ko) 2015-03-04 2015-03-04 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150030143A KR20160107435A (ko) 2015-03-04 2015-03-04 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20160107435A true KR20160107435A (ko) 2016-09-19

Family

ID=57103319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150030143A KR20160107435A (ko) 2015-03-04 2015-03-04 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20160107435A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107920427A (zh) * 2016-10-09 2018-04-17 北大方正集团有限公司 电路板的金属连接结构的制备方法和印刷电路板
CN108650801A (zh) * 2018-04-02 2018-10-12 皆利士多层线路版(中山)有限公司 厚铜线路板的沉金方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070113706A (ko) 2006-05-26 2007-11-29 대덕전자 주식회사 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR20100073484A (ko) 2008-12-23 2010-07-01 대덕전자 주식회사 외층에 리드선이 없는 무단차 부품 실장용 패드를 구비한 인쇄회로기판 제조 방법
KR101378756B1 (ko) 2012-10-05 2014-03-27 아페리오(주) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070113706A (ko) 2006-05-26 2007-11-29 대덕전자 주식회사 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR20100073484A (ko) 2008-12-23 2010-07-01 대덕전자 주식회사 외층에 리드선이 없는 무단차 부품 실장용 패드를 구비한 인쇄회로기판 제조 방법
KR101378756B1 (ko) 2012-10-05 2014-03-27 아페리오(주) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107920427A (zh) * 2016-10-09 2018-04-17 北大方正集团有限公司 电路板的金属连接结构的制备方法和印刷电路板
CN108650801A (zh) * 2018-04-02 2018-10-12 皆利士多层线路版(中山)有限公司 厚铜线路板的沉金方法

Similar Documents

Publication Publication Date Title
CN1842254B (zh) 双面布线印制电路板及其制造方法
US7317245B1 (en) Method for manufacturing a semiconductor device substrate
TWI223348B (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
WO2015085933A1 (zh) 一种无引线局部镀硬金印制线路板制作方法
US6312614B1 (en) Method for production of interposer for mounting semiconductor element
JP2008004924A (ja) パッケージ基板製造方法
KR101287761B1 (ko) 인쇄회로기판 및 그의 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR101082778B1 (ko) 미세 피치의 인쇄회로기판 제조방법
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
KR20160107435A (ko) 인쇄회로기판 제조방법
TWI252721B (en) Method of manufacturing double-sided printed circuit board
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
TW201618622A (zh) 電路板及其製作方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101378756B1 (ko) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법
KR101114260B1 (ko) 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법
KR20170032945A (ko) 회로기판 제조방법
JP2005191131A (ja) 配線基板の製造方法
KR101420088B1 (ko) 회로기판 제조방법
CN103813657A (zh) 形成有局部镀铜的柔性印刷基板的厚度最小化方法
KR100841777B1 (ko) 솔더 범프 제조공정
JP2002368380A (ja) 両面可撓性回路基板の製造法
KR100869723B1 (ko) 도금인입선이 없는 반도체 패키지 기판 제조방법
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법

Legal Events

Date Code Title Description
E601 Decision to refuse application