CN1842254B - 双面布线印制电路板及其制造方法 - Google Patents

双面布线印制电路板及其制造方法 Download PDF

Info

Publication number
CN1842254B
CN1842254B CN2005100975996A CN200510097599A CN1842254B CN 1842254 B CN1842254 B CN 1842254B CN 2005100975996 A CN2005100975996 A CN 2005100975996A CN 200510097599 A CN200510097599 A CN 200510097599A CN 1842254 B CN1842254 B CN 1842254B
Authority
CN
China
Prior art keywords
mentioned
double
hole
circuit board
sided wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100975996A
Other languages
English (en)
Other versions
CN1842254A (zh
Inventor
珍田聪
宫本宣明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN1842254A publication Critical patent/CN1842254A/zh
Application granted granted Critical
Publication of CN1842254B publication Critical patent/CN1842254B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板，它可以在用于对通孔或盲孔壁面进行导通化处理的电镀处理时，在露出的铜箔面上析出铜，即使厚膜化也能形成微细布线图案。该方法是制作在环氧玻璃衬底材料(1)等的电绝缘衬底上粘接了由带载体层(3)的1～5μm左右的极薄铜箔(4)构成的带载体的极薄铜箔(2)的双面布线基础原板，在通孔(5)等形成前后剥离载体层(3)，接着通过电镀处理形成非电解镀铜膜(6)、电镀铜膜(7)而使上下两导通，通过蚀刻形成微细布线图案(8)后，形成表面处理膜(9)，从而得到双面印制电路板。

Description

双面布线印制电路板及其制造方法
技术领域
本发明涉及一种双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板，尤其是涉及在为使通孔或盲孔的壁面导通进行处理的电镀处理时，即使在露出的铜箔面上析出铜而使铜膜增厚时，也能形成微细布线的双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板。
背景技术
伴随电子器具的小型化、高集成化、高性能化的迅速发展，作为搭载IC芯片用的电路板，双面布线印制电路板受到注目。双面布线印制电路板的结构是，在由作为绝缘层的环氧玻璃或聚酰亚胺等构成的衬底的上下(表里)两面上具有铜箔图案层，进而在表里图案的任意位置上形成通孔或盲(有底)孔，对其内壁进行电镀处理或通过充填导电胶使其电导通(例如，参照专利文献1—日本特许第三593234号公报)。
这种双面布线印制电路板，因为在表里两面具有布线图案，所以在高密度安装方面是有利的，其优良的电气特性也被确认。
图5(a)～图5(f)，是采用环氧玻璃衬底(通孔加工)的现有的双面布线印制电路板的制造方法(各工序)的剖面图。
在双面布线基础原板的制作工序中，在夹持环氧玻璃衬底1的两面上粘贴有铜箔11(图5(a))。铜箔11的厚度考虑操作性，一般为18μm或以上的箔。
在上下布线的穿孔部的导通方法，一般是在利用蚀刻加工形成布线之前的铜箔的状态下，采用激光法、冲孔法、钻孔法等在期望的位置上形成贯通孔即通孔5(图5(b))，通过在露出的孔壁面上实施非电解镀铜，形成非电解镀铜膜6，使其初步地导通后(图5(c))，再通过实施电镀铜形成电镀铜膜7而获得后膜化的方法(图5(d))。
作为通孔壁面的初期导通化处理，在环氧玻璃衬底上，虽往往采用上述 的非电解镀铜处理，但也可以进行赋予钯催化剂、涂覆导电性物质等。
当穿孔方法为冲孔法或钻孔法时，通孔5的开口直径最小细到100um。使非电解镀铜液进入到这些微细的开口中，形成薄的铜膜后，如果把上下铜箔11作为阴极通电，就会在除通孔5的壁面以外的铜箔11上析出更厚的电镀铜，其结果，夹住环氧玻璃衬底1(绝缘衬底材料)、配置在上下两面的铜箔11便在形成通孔5的部分电导通。
其后，通常，用光刻蚀法加工铜箔从而形成微细布线图案8(图5(e))，进而在这些布线面上加工出与装载电子元器件、安装印制电路板、粘贴玻璃衬底、安装连接器端子等目的相吻合的表面处理膜9，则制成双面布线印制电路板(图5(f))。
图6(a)～图6(h)，是使用了聚酰亚胺衬底(盲孔加工)的现有的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
在双面布线基础原板的制作工序中，在夹住由具有挠性的聚酰亚胺带构成的聚酰亚胺衬底10的两面粘贴有铜箔11(图6(a))。对于具有这样的聚酰亚胺带特性的双面布线挠性印制电路板，为使铜箔11变薄虽尽量采用极薄的铜箔材料，但现状仍然是其极限达到厚度为12um左右。
在双面布线挠性印制电路板中，特别是为了提高布线密度至少对信号布线要求微小的间距。因此，导通用孔一般为非贯通的盲孔12(图6(b))。
盲孔12的形成往往通过激光加工进行。由于这种场合的穿孔的开口直径为40～80um，并能形成比冲孔法或钻孔法更细小的开口，所以多用在微细布线形成中。
盲孔12内的导通化处理虽与图5的环氧玻璃衬底1的情形大致相同，但在孔电镀时，如果通过镀铜使形成信号布线用铜箔厚膜化，由于要通过蚀刻形成更微细的间隙布线变得极其困难，所以在与孔的开口面相反的铜箔面上粘贴掩蔽胶带(绝缘性胶带)13进行掩蔽，采取了不使其厚膜化的措施(图6(c))。
接下来，对盲孔12的内壁施赋予钯催化剂14使其初步地导通后(图6(d))，采用通过电镀铜形成电镀铜膜7使其厚膜化的方法(图6(e))。
作为盲孔壁面的初步导通化处理，也可以进行非电解镀铜处理或涂覆导电性物质等来代替上述的施赋予钯催化剂的方法，或两者并用。
其后，在剥离掩蔽胶带13以后(图6(f))，用光蚀刻法加工铜箔11形成微细布线图案8(图6(g))，进而在这些布线面上加工出与装载电子元器件、安装印制电路板、粘贴玻璃衬底、安装连接器端子等目的相吻合的表面处理膜9，从而制成双面布线挠性印制电路板(图6(h))。
然而，若采用现有的双面布线印制电路板，用于通孔或盲孔的导通化处理的镀铜层的厚度，从确保衬底的耐热及耐湿可靠性这点出发，有必要做成15μm或以上的厚度；此时，导通用孔为贯通了的通孔时，在两面的铜箔面上进行镀铜；对于盲孔用绝缘性胶带等掩蔽单面铜箔时，在未进行掩蔽处理的孔的开口一侧的铜箔面上也进行镀铜，由于铜箔的厚度变成与原来的厚度合计约30μm或以上，因而存在难以形成微细布线的问题。为了用蚀刻法形成微细布线，铜箔的厚度越薄越有利。例如，若铜箔的厚度为35μm，用蚀刻法能形成的布线间距的极限为100μm；若厚度为25μm，则布线间距为80μm；若厚度为18μm，则布线间距为60μm。
因为电子产品小型化的强烈要求，装载电子零部件用的印制电路板的布线间距越来越狭窄，则布线要求更加微细。
发明内容
因此，本发明的目的在于提供一种在用于通孔或盲孔壁面导通化处理的电镀处理时，在露出的铜箔面上析出铜，即使厚膜化也可以形成微细布线图案的双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板。
为了实现上述目的，本发明提供一种双面布线印制电路板的制造方法，该双面布线印制电路板用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征是，具有以下工序：在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层的第一工序，剥离上述支撑衬底并在上述电绝缘衬底上残留上述金属层的第二工序，在具有上述金属层的上述绝缘衬底上形成上述通孔及/或上述盲孔的第三工序。
另外，为了实现上述目的，本发明提供一种双面布线印制电路板的制造 方法，该双面布线印制电路板用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征是，具有以下工序：在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层的第一工序，在具有上述带支撑衬底的金属层的上述绝缘衬底上形成上述通孔及/或上述盲孔的第二工序，剥离上述支撑衬底并在上述电绝缘衬底上残留上述金属层的第三工序。
再有，为了实现上述目的，本发明提供一种双面布线印制电路板的制造方法，该双面布线印制电路板用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过盲孔形成电导通，其特征是，具有以下工序：在上述电绝缘衬底的两面上粘贴带支撑衬底的金属层的第一工序；在将位于上述盲孔开口侧的上述支撑衬底剥离后，在上述绝缘衬底上形成上述盲孔；或者，在上述绝缘衬底上形成上述盲孔后，将位于上述盲孔开口侧的上述支撑衬底剥离的第二工序；在对上述盲孔的壁面进行导通化处理后，将位于上述盲孔开口面的相反一侧的上述支撑衬底剥离的第三工序。
另外，为了实现上述目的，本发明提供一种双面布线印制电路板，其用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征是，在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层，在剥离上述支撑衬底以后，进行上述通孔及上述盲孔的加工，通过电镀覆盖该孔内壁和至少在开口面露出的上述金属层并使其导通，接着对上下两面的金属层进行蚀刻以形成期望形状的图案。
再有，为了实现上述目的，本发明提供一种双面布线印制电路板，其用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征是，在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层，在形成上述通孔及上述盲孔后剥离上述支撑衬底，接着通过电镀覆盖该孔内壁和至少在开口面露出的上述金属层并使其导通，随后对上下两面的金属层进行蚀刻以形成期望形状的图案。
再有，为了实现上述目的，本发明提供一种双面布线印制电路板，其用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征是，上述金属布线图案由从粘贴在上述电绝缘衬底上的带支撑衬底的金属层将上述支撑衬底剥离后所形成的上述金属层和通过电镀在上述金属层的表面上形成的电镀层构成。
再有，为了实现上述目的，本发明提供种一种双面布线印制电路板的基础原板，用于制作搭载电子元器件的双面布线印制电路板，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征是，在上述双面布线印制电路板的至少一面上粘贴带支撑衬底的金属层。
通过本发明，在用于通孔或盲孔壁面的导通化处理的电镀处理时，在露出的铜箔面上析出铜，即使厚膜化也能得到可以形成微细布线的双面布线印制电路板。
附图说明
图1是采用环氧玻璃衬底(通孔加工)的实施1的双面布线印制电路板的制造方法(各工序)的剖面图。
图2是采用聚酰亚胺衬底(盲孔加工)的实施例2的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
图3是采用聚酰亚胺衬底(盲孔加工)的实施例3的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
图4是采用聚酰亚胺衬底(盲孔加工)的实施例4的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
图5是采用环氧玻璃衬底(通孔加工)的原来的双面布线印制电路板的制造方法(各工序)的剖面图。
图6是采用聚酰亚胺衬底(盲孔加工)的原来的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
符号说明
1、玻璃衬底     2、带载体的极薄铜箔      3、载体层
4、金属层(极薄铜箔)  5、通孔                6、非电解镀铜膜
7、电镀铜膜          8、微细布线图案        9、表面处理膜
10、聚酰亚胺衬底     11、铜箔               12、盲孔
13、掩蔽胶带         14、钯催化剂
具体实施方式
首先，说明本发明的双面布线印制电路板的制造方法。
本发明的双面布线印制电路板的制造方法主要由双面布线基础原板的制作、载体层剥离、通孔及/或盲孔加工、导通化处理、蚀刻处理、金属电镀处理的各工序组成，根据需要，进行掩蔽胶带的粘贴/剥离工序等。以下，详细说明各工序。
在双面布线基础原板的制作工序中，通过在聚酰亚胺衬底材料或环氧玻璃衬底材料等的电绝缘衬底的两面或一面粘贴带支撑衬底的金属层，制作双面布线基础原板。把带支撑衬底的金属层只粘贴在一面的场合，另一面也可以粘贴通常厚度的铜箔。
这里，所谓带支撑衬底的金属层是指具备以金属作为原料的载体层、在载体层上形成的剥离层和在剥离层上形成的金属层的层。具体地，可列举例如带载体的极薄铜箔作为最佳例子。
所谓带载体的极薄铜箔是指为了提供薄的铜箔，在15～35μm左右的厚的金属箔(载体层：多数情形为铜箔)上，形成具有弱粘贴性的在后续工序中能剥离的剥离层后，用电解法形成的1～5μm厚左右的薄的金属箔材料。作为市场销售的带载体的极薄铜箔，有日本オ—リンブラス(株)的“CopperBondExtra Thin Foil(商品名)”、三井金属矿业(株)的“Micro Thin(商品名)”等。
剥离层，虽然是只要能把载体层和金属层粘接而且剥离的材料没有特别限定的均可采用，但最好采用粘接力比电绝缘衬底与金属层的粘接力小的材料。
另外，在剥离层上形成的金属层，除铜箔外，可以采用铜合金箔、不锈钢箔、铝或其合金箔、镍或其合金箔、锡或其合金箔等。其厚度比上述的载体层的厚度更薄，最好是8μm或以下，优选5μm或以下，更优选3μm或以下。
带载体的极薄铜箔与电绝缘衬底的粘贴可以使用粘结剂，另外电绝缘衬底用热塑性树脂构成的场合，也可以用对衬底加热使其软化并将铜箔叠层的方法。进而，可以采用在带载体的极薄铜箔上涂覆聚酰亚胺的前驱物质漆状的聚酰胺酸以后使其热硬化的涂注法，另外也可以采取这些方法的组合法。
制作双面布线基础原板后，通过剥离由较厚的金属箔构成的载体层，就可以在绝缘衬底的两面上做成具有1～5μm左右的极薄铜箔层的双面布线印制电路板形成材料。
在该双面布线印制电路板形成材料上，实施通孔及/或盲孔加工及作为导通化处理的电镀的方法，可以应用与原来同样的方法。即，在期望的位置上用激光法、冲孔法、钻孔法等形成通孔或盲孔，采用非电解镀铜、赋予钯催化剂、加导电性物质等方法使孔内壁的绝缘面电导通化后，浸入电镀铜液，若把铜箔作为阴极通电，使铜在孔内壁和铜箔面上析出，并使其电导通化。
其后，用光蚀刻法对铜箔进行加工以形成布线，进而通过金属电镀处理在这些布线面上形成与搭载电子元器件、安装印制电路板、粘结玻璃衬底、安装连接器端子等目的相吻合的表面处理膜，则制成了本发明的双面布线印制电路板。
在上述说明中，在将带载体的极薄的铜箔粘贴在绝缘衬底的至少一个面上后，虽然是在剥离载体层之后为形成通孔或盲孔进行加工，但是也可以在剥离载体层之前进行孔加工。这种场合，在通孔加工时，由于载体层具有支撑印制电路板的作用，所以具有运送容易的优点。在孔开口后并剥离载体层之后进入镀铜作业。
在设置有盲孔的双面布线挠性印制电路板中，在将带载体的极薄铜箔粘贴在绝缘衬底的两面时，在穿孔加工后在与孔开口面相反的面的铜箔面上粘贴绝缘性胶带进行掩蔽之后进行孔的电镀，当剥离掩蔽胶带时，与开口面相反的面的铜箔就成为1～5μm左右的极薄铜箔，进而也可以用蚀刻法形成微细的30μ间距以下的布线。1～5μm左右的极薄铜箔层也可以在用半添加法形成布线时的种晶层上形成。
其次，说明本发明的双面布线印制电路板。
利用上述制造方法制造的本发明的双面布线印制电路板，是用于搭载电 子元器件的具有在夹持电绝缘衬底的上下两面上形成金属布线图案，该上下两面的布线图案间在任意位置通过通孔及/或盲孔使其电导通的构造的双面布线印制电路板，是该金属布线图案由来自于粘贴在电绝缘衬底上的带支撑衬底的金属层中的金属层和通孔电镀或盲孔电镀时的电镀层构成的双面布线印制电路板。
本发明的双面布线印制电路板，由于至少实施通孔或盲孔电镀前的铜箔厚度为1～5μm左右的极薄厚度，所以在孔内壁实施15μm左右的电镀时，即使在露出的铜箔面上析出相同厚度的电镀铜，铜箔层的厚度也能确保16～20μm左右的薄厚。因此，利用蚀刻法形成微细布线变得容易，与通过双面布线形成高密度布线的叠加效果相应，能使布线密度进一步提高。
另外，在采用聚酰亚胺衬底材料等的双面布线挠性印制电路板中，布线印制电路板加工后的可挠性(折弯性)的保持虽很重要，但是本发明的双面布线挠性印制电路板，因为单侧的铜箔能做成20μm或以下，所以与原来的挠性印制电路板相比，可挠性很好。因此，减少了用原来的挠性印制电路板进行的通过用化学研磨使铜箔变薄，或者设计成在弯曲位置不残留铜箔等的追加工序或设计上下功夫的必要性。
在本发明的双面布线印制电路板的最佳实施例中，金属布线图案具有最小间距80μm或以下的微细布线图案。并且，在优选的实施例中，具有最小间距60μm或以下的微细布线图案。
以下举实施例具体说明本发明，但本发明不受这些实施例的限定。
实施例1
图1(a)～图1(g)是采用环氧玻璃衬底(通孔加工)的实施例1的双面布线印制电路板的制造方法(各工序)的剖面图。
准备了厚度为100μm、大小为500×500mm的环氧玻璃衬底1。环氧树脂为半硬化状态(B级状态)。
采用热压将带载体的极薄铜箔2(商品名：“CopperBond Extra Thin Foil”，日本オ—リンブラス株式会社制)粘接在该衬底1的上下两面上，从而使其夹持环氧玻璃衬底1。该铜箔2由极薄铜箔4(3μm)/可剥离层/载体铜箔3(18μm)构成。环氧玻璃衬底1和带载体的极薄铜箔2的粘接，通过将极薄 铜箔4的面粘贴在环氧玻璃衬底1上(图1(a))进行。
在制作的双面布线基础原板规定的位置上，使用钻孔形成直径为150μm的贯通孔5(图1(b))。
接下来，从粘贴上述双面铜箔的环氧玻璃衬底的上下两面，剥离由厚度为18μm的铜箔构成的载体层3(图1(c))。这样，就制成了具有以环氧玻璃衬底1为中心的上下各为3μm的极薄铜箔层4的形成通孔的三层结构材料。
接下来，把该三层结构材料浸入含有钯离子的水溶液中，在通孔5的壁面的绝缘部表面上赋予钯催化剂后，把该三层结构材料浸入非电解镀铜液，通过对包含通孔5的壁面的整个面进行镀铜，从而使非电解镀铜膜6析出约0.5μm的厚度(图1(d))。
随后，把实施了非电解镀铜膜6的三层结构材料浸入电镀铜液中，把上下两面的极薄铜箔4作为阴极进行电镀处理，在包含通孔5的壁面的上下两面的铜箔面上使电镀铜膜7析出15μm的厚度(图1(e))。遮样，通孔5内壁的电镀厚度虽为15μm，但是上下两面的铜箔，在初期的3μm上增加了镀铜膜15μm，各自变为18μm。
接着，在实施了电镀铜膜7的三层结构材料的上下两面的铜箔面上涂覆液状光致抗蚀剂，在干燥硬化后，经过曝光、显影的规定的工序，形成抗蚀剂图案。然后，向该铜箔面上喷射氯化铁水溶液以将未被光致抗蚀剂覆盖的铜箔露出部分溶解除去。接着，再用规定的方法剥离除去光致抗蚀剂膜，从而在上下两面完成铜的微细布线图案8(图1(f))。图案的最小间距为60μm。
随后，把微细布线图案8上的无需电镀部分用焊接保护膜覆盖后，用电镀法实施0.5μm的镀镍后，通过实施0.5μm的镀金形成表面处理膜9，从而制成搭载电子元器件用的双面布线印制电路板(图1(g))。
实施例2
图2(a)～图2(i)是采用聚酰亚胺衬底(盲孔加工)的实施例2的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
把热塑性聚酰亚胺系粘结剂涂覆在两面，准备数十米总厚为25μm的宽 度为70mm的聚酰亚胺带(聚酰亚胺衬底10)。
采用热压将带载体的极薄铜箔2(商品名：“CopperBond Extra Thin Foil”,日本オ—リンブラス株式会社制)粘接在该衬底10的一面上，而将厚度12μm的电解铜箔11粘贴在该衬底10的另一面上，使两者夹持聚酰亚胺衬底10(图2(a))。该带载体的极薄铜箔2由极薄铜箔4(3μm)/可剥离层/载体铜箔3(18μm)构成。聚酰亚胺衬底10和带载体的极薄铜箔2的粘接通过将极薄铜箔4的面粘贴在聚酰亚胺衬底10上进行。
接下来，剥离上述两面粘贴铜箔的聚酰亚胺衬底的、由带载体的铜箔2的厚度为18μm的铜箔构成的载体层3(图2(b))。这样，就制成了以聚酰亚胺衬底10为中心、上面为3μm的极薄铜箔4、下面为通常的12μm的电解铜箔11的三层结构材料。
随后，在上述三层结构材料的极薄铜箔4上的规定位置上，采用YAG激光，形成直径为50μm的盲(有底)孔12(图2(c))。激光穿孔后的污迹用湿式法除去。
接着，用耐化学性的带粘结剂的PET胶带13将上述三层结构材料的电解铜箔11的露出面全部掩蔽之后(图2(d))，浸入含有钯离子的水溶液中，在盲孔12壁面的绝缘部表面上赋予钯催化剂14(图2(e))。
接下来，把赋予了钯催化剂14的上述三层结构材料浸入电镀铜液，以极薄铜箔4作为阴极进行电镀处理，在包含盲孔12的壁面的极薄铜箔4的面上直接析出电镀铜膜7(图2(f))。电镀厚度为15μm。这样，盲孔12的内壁的电镀厚度虽为15μm，但是极薄铜箔4，在初期的3μm上增加了镀铜层15μm而成为18μm。
接着，从电解铜箔11上剥离掩蔽胶带13(图2(g))。
随后，在实施了电镀铜膜7的三层结构材料的上下两面的铜箔面上涂覆液状光致抗蚀剂，在干燥硬化后，经过曝光、显影的规定工序，形成抗蚀剂图案。然后，向上下两面的铜箔面上喷射氯化铁水溶液溶解除去未被光致抗蚀剂覆盖的铜箔露出部分后，用规定的方法剥离除去光致抗蚀剂膜，从而在上下两面制成铜的微细布线图案8(图2(h))。图案的最小间距，在孔电镀处厚膜化为18μm的孔的开口面一侧为60μm，利用胶带掩蔽而未电镀析出 的12μm厚的铜箔一侧为44μm。
随后，把微细布线图案8上的无需电镀部分用焊接保护膜覆盖后，用电镀法实施0.5μm的镀镍后，通过实施0.5μm的镀金形成表面处理膜9，从而制成搭载电子元器件用的双面布线挠性印制电路板(图2(i))。
再有，盲孔12的导通用镀铜，虽表示的是沿盲孔12壁面电镀析出的保形电镀法，但并不是特别限定于本法，也可以采用通过在镀铜液中加入微量添加剂的作用显示各向异性的成长性，盲孔12几乎完全被填充的孔填充电镀法。
实施例3
图3(a)～图3(i)是采用了聚酰亚胺衬底(盲孔加工)的实施例3的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
把热塑性聚酰亚胺系粘结剂涂覆在两面，准备数十米总厚25μm的宽度为70mm的聚酰亚胺带(聚酰亚胺衬底10)。
采用热压将带载体的极薄铜箔2(商品名：“CopperBond Extra Thin Foil”,日本オ—リンブラス株式会社制)粘接在该衬底10的两面上，使其夹持聚酰亚胺衬底10(图3(a))。该带载体的极薄铜箔2由极薄铜箔4(3μm)/可剥离层/载体铜箔3(18μm)构成。聚酰亚胺衬底10和带载体的极薄铜箔2通过将极薄铜箔4的面粘贴在聚酰亚胺衬底10上进行粘接。
接下来，剥离上述两面粘贴铜箔的聚酰亚胺衬底的、由两面带载体铜箔的厚度为18μm的铜箔构成的载体层3(图3(b))。这样，以聚酰亚胺衬底10为中心，制成了上下两面为3μm的极薄铜箔4的三层结构材料。
随后，在上述三层结构材料的极薄铜箔4上的规定位置上，采用YAG激光，形成了直径为50μm的盲(有底)孔12(图3(c))。通过激光穿孔的污迹用湿式法除去。
接着，用耐化学性的带粘结剂的PET胶带13将与上述三层结构材料的孔的开孔面相反的极薄铜箔4的露出面全部掩蔽之后(图3(d))，浸入含有钯离子的水溶液中，在盲孔12壁面的绝缘部表面上赋予钯催化剂14(图3(e))。
接下来，把赋予了钯催化剂14的上述三层结构材料浸入电镀铜液中，以 铜箔作为阴极进行电镀处理，在包含盲孔12壁面的极薄铜箔4的面上直接析出电镀铜膜7(图3(f))。电镀厚度为15μm。这样，盲孔12的内壁的电镀厚度虽为15μm，但是露出的极薄铜箔面，在初期的3μm上增加了镀铜层15μm而成为18μm。
接着，从与开口面相反的3μm厚的极薄铜箔4上剥离掩蔽胶带13(图3(g))。
随后，在实施了电镀铜膜7的三层结构材料的上下两面的铜箔面上涂覆液状光致抗蚀剂，在干燥硬化后，经过曝光、显影的规定工序，形成抗蚀剂图案。然后，向上下两面的铜箔面上喷射氯化铁水溶液，溶解除去未被光致抗蚀剂覆盖的铜箔露出部分后，用规定的方法剥离除去光致抗蚀剂膜，从而在上下两面制成铜的微细布线图案8(图3(h))。图案的最小间距，在孔电镀处使其厚膜化为18μm的孔的开口面一侧为60μm。另外，利用胶带掩蔽在孔电镀时未电镀析出铜的3μm厚的极薄铜箔4，可形成30μm间距的超微细布线图案8得到了确认。
接下来，把铜微细布线图案8上的无需电镀部分用焊接保护膜覆盖后，用电镀法实施0.5μm的电镀镍后，通过实施0.5μm的镀金形成表面处理膜9，制成搭载电子元器件用双面布线挠性印制电路板(图3(i))。
实施例4
图4(a)～图4(i)是采用聚酰亚胺衬底(盲孔加工)的实施例4的双面布线印制电路板(双面布线挠性印制电路板)的制造方法(各工序)的剖面图。
在实施例3中，在聚酰亚胺衬底10的两面上粘贴的带载体的极薄铜箔2的载体层3，虽在激光穿孔加工前两面都剥离了，但也可以如本实施例4那样，与开口相反的一面的载体层在激光穿孔加工前不剥离，而在通过蚀刻的铜箔成形之前剥离。
这种方法的特征是，由于直到孔的电镀工序前在与孔开口面相反的面上都残留载体层3，因而能维持聚酰亚胺衬底10的较高的机械强度，运送性能极其良好。另外，在掩蔽胶带13剥离时，因为载体层3用极弱的力就能方便地剥离，所以与把掩蔽胶带13直接粘贴在极薄铜箔4上的实施例3的方法相比，能减轻伴随剥离的对极薄铜箔4的机械应力负荷，不会损伤极薄铜箔4。

Claims (13)

1.一种双面布线印制电路板的制造方法，该双面布线印制电路板用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征在于，按顺序具有以下工序：
在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层的第一工序，
剥离上述支撑衬底并在上述电绝缘衬底上残留上述金属层的第二工序，
在具有上述金属层的上述绝缘衬底上形成上述通孔及/或上述盲孔的第三工序，
在所述第三工序之后对所述通孔和/或所述盲孔进行导通化处理。
2.一种双面布线印制电路板的制造方法，该双面布线印制电路板用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征在于，按顺序具有以下工序：
在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层的第一工序，
在具有上述带支撑衬底的金属层的上述绝缘衬底上形成上述通孔及/或上述盲孔的第二工序，
剥离上述支撑衬底并在上述电绝缘衬底上残留上述金属层的第三工序，
在所述第三工序之后对所述通孔和/或所述盲孔进行导通化处理。
3.根据权利要求1或2所述的双面布线印制电路板的制造方法，其特征在于，
上述金属层是铜或其合金箔、不锈钢箔、铝或其合金箔、镍或其合金箔、锡或其合金箔的任意一种。
4.根据权利要求1或2所述的双面布线印制电路板的制造方法，其特征在于，
上述带支撑衬底的金属层具备：以金属为原料的载体层、在上述载体层上形成的剥离层、在上述剥离层上形成的金属层，上述金属层粘接在上述电绝缘衬底上。 
5.根据权利要求4所述的双面布线印制电路板的制造方法，其特征在于，
上述金属层通过上述剥离层与上述载体层的粘接力比上述金属层与上述电绝缘衬底的粘接力小。
6.根据权利要求1或2所述的双面布线印制电路板的制造方法，其特征在于，
上述金属层的厚度在5μm以下。
7.根据权利要求4所述的双面布线印制电路板的制造方法，其特征在于，
上述金属层的厚度比上述载体层的厚度更薄。
8.根据权利要求1或2所述的双面布线印制电路板的制造方法，其特征在于，
上述通孔及上述盲孔的壁面导通化处理，采用电镀或非电解电镀，或二者组合进行。
9.一种双面布线印制电路板的制造方法，该双面布线印制电路板用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过盲孔形成电导通，其特征在于，具有以下工序：
在上述电绝缘衬底的两面上粘贴带支撑衬底的金属层的第一工序；
在将位于上述盲孔开口侧的上述支撑衬底剥离后，在上述绝缘衬底上形成上述盲孔；或者，在上述绝缘衬底上形成上述盲孔后，将位于上述盲孔开口侧的上述支撑衬底剥离的第二工序；
在对上述盲孔的壁面进行导通化处理后，将位于上述盲孔开口面的相反一侧的上述支撑衬底剥离的第三工序。
10.一种双面布线印制电路板，其用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征在于，
在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层，在剥离上述支撑衬底以后，进行上述通孔及上述盲孔的加工，通过电镀覆盖该孔内壁和至少在开口面露出的上述金属层并使其导通，接着对上下两面的金属层进行蚀刻以形成期望形状的图案。
11.一种双面布线印制电路板，其用于搭载电子元器件，其结构为在夹 持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征在于，
在上述电绝缘衬底的至少一面上粘贴带支撑衬底的金属层，在形成上述通孔及上述盲孔后剥离上述支撑衬底，接着通过电镀覆盖该孔内壁和至少在开口面露出的上述金属层并使其导通，接着对上下两面的金属层进行蚀刻以形成期望形状的图案。
12.一种双面布线印制电路板，其用于搭载电子元器件，其结构为在夹持电绝缘衬底的上下两面上形成金属布线图案，该布线图案间在任意位置通过通孔及/或盲孔形成电导通，其特征在于，
上述金属布线图案由从粘贴在上述电绝缘衬底上的带支撑衬底的金属层将上述支撑衬底剥离后所形成的上述金属层和通过电镀在上述金属层的表面上形成的电镀层构成。
13.根据权利要求12所述的双面布线印制电路板，其特征在于，
上述金属层具有1μm以上5μm以下的厚度。
CN2005100975996A 2005-03-29 2005-12-30 双面布线印制电路板及其制造方法 Expired - Fee Related CN1842254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-096270 2005-03-29
JP2005096270 2005-03-29
JP2005096270A JP2006278774A (ja) 2005-03-29 2005-03-29 両面配線基板の製造方法、両面配線基板、およびそのベース基板

Publications (2)

Publication Number Publication Date
CN1842254A CN1842254A (zh) 2006-10-04
CN1842254B true CN1842254B (zh) 2011-09-14

Family

ID=37031048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100975996A Expired - Fee Related CN1842254B (zh) 2005-03-29 2005-12-30 双面布线印制电路板及其制造方法

Country Status (5)

Country Link
US (1) US7681310B2 (zh)
JP (1) JP2006278774A (zh)
KR (1) KR100778990B1 (zh)
CN (1) CN1842254B (zh)
TW (1) TWI304716B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN101188909B (zh) * 2006-11-16 2010-06-16 比亚迪股份有限公司 一种挠性线路板及其镀铜方法
TWI340445B (en) * 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
JP2009021435A (ja) * 2007-07-12 2009-01-29 Sony Chemical & Information Device Corp 配線基板の製造方法
KR100902928B1 (ko) * 2007-12-06 2009-06-15 엘지전자 주식회사 연성 필름, 그를 포함하는 표시 장치, 및 표시 장치의 제조방법
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR100986290B1 (ko) 2008-07-29 2010-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US20140254113A1 (en) * 2008-12-02 2014-09-11 Arizona Board of Regents, a body corporate of the State of Arizona Acting for and on behalf of Arizo Method of providing an electronic device structure and related electronic device structures
JP5333758B2 (ja) * 2009-02-27 2013-11-06 東芝ライテック株式会社 照明装置および照明器具
JP5348410B2 (ja) 2009-06-30 2013-11-20 東芝ライテック株式会社 口金付ランプおよび照明器具
JP5354191B2 (ja) * 2009-06-30 2013-11-27 東芝ライテック株式会社 電球形ランプおよび照明器具
JP2011049527A (ja) 2009-07-29 2011-03-10 Toshiba Lighting & Technology Corp Ｌｅｄ照明装置
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP2011071242A (ja) 2009-09-24 2011-04-07 Toshiba Lighting & Technology Corp 発光装置及び照明装置
US8678618B2 (en) 2009-09-25 2014-03-25 Toshiba Lighting & Technology Corporation Self-ballasted lamp having a light-transmissive member in contact with light emitting elements and lighting equipment incorporating the same
CN102032481B (zh) * 2009-09-25 2014-01-08 东芝照明技术株式会社 附带灯口的照明灯及照明器具
JP5257622B2 (ja) 2010-02-26 2013-08-07 東芝ライテック株式会社 電球形ランプおよび照明器具
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
JP2012015330A (ja) * 2010-06-30 2012-01-19 Toshiba Lighting & Technology Corp 発光モジュールおよび照明装置
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
DE102011115223A1 (de) 2011-09-24 2013-03-28 Audi Ag Verfahren zum Betrieb eines Sicherheitssystems eines Kraftfahrzeugs und Kraftfahrzeug
CN102595797B (zh) * 2012-02-29 2014-05-28 博罗县精汇电子科技有限公司 利用阴阳板镀铜法制作多层软硬结合板的方法
KR20130113376A (ko) * 2012-04-05 2013-10-15 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
WO2014097645A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN103068188B (zh) * 2012-12-21 2015-10-28 福州瑞华印制线路板有限公司 一种单面板孔内镀铜的方法
CN104603932A (zh) 2012-12-21 2015-05-06 松下知识产权经营株式会社 电子部件封装件及其制造方法
JP5624696B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097643A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
KR20140123273A (ko) * 2013-04-12 2014-10-22 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
CN103369852B (zh) * 2013-05-08 2016-01-13 无锡江南计算技术研究所 含金属化盲槽镀金板表层图形制作方法
CN104290387B (zh) * 2013-07-16 2016-02-24 昆山雅森电子材料科技有限公司 天线板专用彩色化油墨保护膜及其制作方法
CN103732010A (zh) * 2014-01-17 2014-04-16 杨秀英 一种柔性线路板卷制孔的方法
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
TWI616120B (zh) * 2014-06-09 2018-02-21 結合載板的可撓性電路板結構及其製造方法
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6786372B2 (ja) 2016-12-09 2020-11-18 新光電気工業株式会社 配線基板、配線基板の製造方法
CN106954343B (zh) * 2017-04-14 2019-02-01 深圳市牧泰莱电路技术有限公司 一种厚导体层的母排电路板的制作方法
CN107105578A (zh) * 2017-04-17 2017-08-29 复旦大学 一种制备双面和多层电路的电镀剥离工艺
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
CN108848630A (zh) * 2018-07-24 2018-11-20 北大方正集团有限公司 电路板加工方法及电子设备
CN111816567B (zh) * 2020-07-17 2021-12-28 绍兴同芯成集成电路有限公司 一种双面厚膜电镀铜散热结构制作方法
CN112638041B (zh) * 2020-12-25 2022-03-08 深圳光韵达激光应用技术有限公司 一种散热基板制作工艺
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302179A (zh) * 1999-10-28 2001-07-04 味之素株式会社 使用粘结膜的多层印刷电路板的制造方法
CN1302531A (zh) * 1999-05-06 2001-07-04 三井金属鈜业株式会社 双面印制电路板或三层以上多层印刷电路板的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3948701A (en) * 1971-07-20 1976-04-06 Aeg-Isolier-Und Kunststoff Gmbh Process for manufacturing base material for printed circuits
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
JP3680321B2 (ja) * 1994-06-28 2005-08-10 日立化成工業株式会社 多層プリント配線板の製造法
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP3593234B2 (ja) 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
TW407453B (en) 1998-09-03 2000-10-01 Ibiden Co Ltd Multiple layer printed circuit board and method for manufacturing the same
JP2000151067A (ja) * 1998-11-06 2000-05-30 Mitsui Mining & Smelting Co Ltd 新規なプリント配線板および多層プリント配線板の製造方法
US6708404B1 (en) * 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
JP2003069232A (ja) 2001-08-30 2003-03-07 Hitachi Chem Co Ltd 配線板とその製造方法
JP2004031710A (ja) 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004087697A (ja) 2002-08-26 2004-03-18 Shinko Electric Ind Co Ltd 配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302531A (zh) * 1999-05-06 2001-07-04 三井金属鈜业株式会社 双面印制电路板或三层以上多层印刷电路板的制造方法
CN1302179A (zh) * 1999-10-28 2001-07-04 味之素株式会社 使用粘结膜的多层印刷电路板的制造方法

Also Published As

Publication number Publication date
TW200635460A (en) 2006-10-01
KR100778990B1 (ko) 2007-11-22
CN1842254A (zh) 2006-10-04
US7681310B2 (en) 2010-03-23
TWI304716B (en) 2008-12-21
JP2006278774A (ja) 2006-10-12
KR20060105412A (ko) 2006-10-11
US20060219428A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
CN1842254B (zh) 双面布线印制电路板及其制造方法
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
US5326412A (en) Method for electrodepositing corrosion barrier on isolated circuitry
CN1829413B (zh) 布线电路基板
CN101547571B (zh) 多层柔性印刷布线板及其制造方法
WO2007058147A1 (ja) プリント配線基板、その製造方法およびその使用方法
TWI461132B (zh) 製造電路載體層之方法及該方法用於製造電路載體之用途
CN110402020B (zh) 一种柔性印刷线路板及其制造方法
JP2008060504A (ja) 両面フレキシブルプリント配線板の製造方法
TWI357291B (zh)
CN102548195A (zh) 高精度柔性电路板及其制备方法
US7135119B2 (en) Method for making a multilayer module with high-density printed circuits
TWI312650B (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
KR100916646B1 (ko) 인쇄회로기판의 제조방법
KR100990575B1 (ko) 미세 패턴을 갖는 인쇄회로기판 및 그 제조 방법
KR101008676B1 (ko) 인쇄회로기판 제조방법
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
TW200938048A (en) Method for manufacturing wire substrate
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
CN104979733B (zh) 连接器的制造方法
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
JP4130873B2 (ja) プリント基板の製造方法
US20070158203A1 (en) Method for fabricating high-density IC board by selectively electroplating without electrical conductive route
CN117939778A (zh) 一种印制电路板及其制备方法
JP2007067276A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110914

Termination date: 20131230