CN1302179A - 使用粘结膜的多层印刷电路板的制造方法 - Google Patents

使用粘结膜的多层印刷电路板的制造方法 Download PDF

Info

Publication number
CN1302179A
CN1302179A CN00133154A CN00133154A CN1302179A CN 1302179 A CN1302179 A CN 1302179A CN 00133154 A CN00133154 A CN 00133154A CN 00133154 A CN00133154 A CN 00133154A CN 1302179 A CN1302179 A CN 1302179A
Authority
CN
China
Prior art keywords
processing step
resin combination
layer
basement membrane
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00133154A
Other languages
English (en)
Inventor
中村茂雄
横田忠彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ajinomoto Co Inc
Original Assignee
Ajinomoto Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ajinomoto Co Inc filed Critical Ajinomoto Co Inc
Publication of CN1302179A publication Critical patent/CN1302179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明是使用粘结膜制造良品率高、制造简便并且表面平滑性好的多层印刷电路板的方法。目的在于开发以交替堆积导体电路层和绝缘层的沉积方式简便的制造良品率高的多层印刷电路板的方法。其构成是在使用带有脱模层的支撑基膜和在该脱模层表面上叠层的具有与该表面相同或比该表面小的面积的热流动性、常温固态形状的树脂组合物构成的粘结膜,来制造多层印刷电路板。另外,还利用导电性糊膏进行层间连接,来制造多层电路板。

Description

使用粘结膜的多层印刷电路板的制造方法
本发明涉及在交替堆积导体电路层和绝缘层的沉积方式的多层印刷电路板的制造方法中，使用粘结膜，致使良品率提高、制造简单并且表面平滑性好的多层印刷电路板的制造方法。
近年来，在内层电路板的导体层上交替地堆积有机绝缘层的沉积方式的多层印刷电路板的制造技术引人注目。其中，因激光加工技术的发展，广泛采用这样的制造多层印刷电路板的方法，即在内层电路基板上附有热固化性树脂的铜箔，用热固化性树脂覆盖并加热固化，利用激光器和/或钻孔器进行开孔后，通过镀敷形成导体层。本发明人等还在特开平11-87927号公报中披露了电路通孔填孔性在使用有热流动性的树脂组合物的内层电路图形的覆盖性上良好的粘结膜，和使用该粘结膜的同样的多层印刷电路板的制造方法。尽管特开平11-69995号公报披露了在把热固化性树脂进行热固化以前的工艺步骤中，在电路基板上按大约80℃×5秒来真空叠层支撑在支撑基膜上的该树脂组合物层的方法，但却未谈及其后的热固化该树脂组合物的工艺步骤。在电路基板上真空叠层树脂组合物层之后，在剥离支撑基膜后固化该树脂组合物的情况下，在树脂的热固化中附着异物，存在引起以后的断线、短路等不良的问题，以及如图1所示，由于这种工艺方法的沉积基板在通路和/或通孔上不能形成电路和通路，存在设计自由度低，难以使用自动配置布线工具从而在电路设计上具有花费时间的缺点。作为消除这些缺点的方法，众所周知用填孔油墨和导电性糊膏来填充通路和/或通孔的工艺方法。因此如果用图2来说明以往的沉积基板的表面平滑化工艺方法，那么首先在内层电路基板的图形上涂敷或叠层热固化性树脂后，进行热固化。接着，利用激光器和/或钻孔器进行开孔。然后，用碱性氧化剂等粗化处理树脂表面，通过镀敷来形成导体层。在使用带有热固化性树脂的铜箔的情况下，通过镀敷进行孔内的导体连接，形成相同的结构。然后，用丝网印刷在孔内部填充填孔油墨和导电性糊膏，并进行热固化。接着，进行表面研磨，而且，通过再次镀敷来形成导体层，在通路和通孔上可形成电路。在这种以往的方法中，对每个通路和/或通孔的图形都必须高精度地制造填孔用的丝网印刷版，还必须进行表面研磨除去印刷后在表面附近溢出的填孔油墨和导电性糊膏那样的工艺步骤，存在工艺步骤长并复杂的问题。
本发明开发了一种多层印刷电路板的制造方法，该方法是在把带有支撑基膜的粘结膜的树脂组合物层高良品率地热固化在电路板上时，特别是可排除热固化的树脂组合物表面上的异物混入，并且简便地制造表面平滑性良好的多层印刷电路板。
本发明人等发现，通过使热固化性树脂组合物直接接触外部空气直至热固化，就可解决问题，并消除异物附着于固化中的树脂的缺点。就是说，本发明是使用带有脱模层的支撑基膜和在该脱模层表面上叠层的具有与该表面相同或比该表面小的面积的热流动性、常温固态形状的热固性树脂组合物构成的粘结膜，来制造多层印刷电路板的方法，该多层电路板的制造方法包括以下的必须工艺步骤：
1)在图形加工过的电路板的单面或双面上的至少该图形加工部分上，在直接覆盖重叠粘结膜的树脂组合物层的状态下，并在真空条件下进行加热、加压并进行叠层的工艺步骤；
2)在带有支撑基膜的状态下热固化该树脂组合物的工艺步骤；另外，
3)在至少剥离支撑基膜后，利用激光器和/或钻孔器进行开孔的工艺步骤，或在利用激光器和/或钻孔器开孔后，至少剥离支撑基膜，露出树脂组合物层的工艺步骤；
4)对该树脂组合物表面进行粗化处理的工艺步骤；
5)在该粗化表面上进行镀敷，形成导体层的工艺步骤；
此外，在利用导电性糊膏来进行层间连接的情况下，是使用具有脱模层的支撑基膜和与该脱模层表面叠层、并具有与该表面相同或比该表面小的面积的热流动性、常温固态的热固性树脂组合物构成的粘接膜来制造多层印刷电路板的方法，该多层电路板的制造方法包括以下的必须工艺步骤：
1)在图形加工过的电路基板的单面或双面上的至少该图形加工部分上，在直接覆盖重叠粘结膜的树脂组合物层的状态下，并在真空条件下进行加热、加压并进行叠层的工艺步骤；
2)在热固化该树脂组合物后，利用激光器和/或钻孔器进行开孔的工艺步骤；
3)在孔内填充导电性糊膏的工艺步骤；
4)至少在支撑基膜剥离后，进行热固化导电性糊膏的工艺步骤；或在热固化导电性糊膏后，进行至少剥离支撑基膜，露出树脂组合物层的工艺步骤；
5)对该树脂组合物表面进行粗化处理的工艺步骤；
6)接着在该粗化表面上进行镀敷，形成导体层的工艺步骤。
图1是以往的沉积基板剖面图。
图2是从上到下依次表示以往的平滑化工艺步骤。
图3是从上到下依次说明包括通过本发明的支撑基膜剥离产生的平滑化和随后的镀敷层及电路形成的多层印刷电路板的制造方法的流程。
作为本发明的常温固态的热固化性树脂组合物，没有特别限定，只要是以热固化性树脂和/或高分子为主要构成成分，并通过加热进行软化，并且是有薄膜形成效能的树脂组合物，而且，通过热固化可满足耐热性、电特性等层间绝缘材料所要求的特性的物质就可以。例如，可列举出环氧树脂系、丙烯酸树脂系、聚酰胺树脂系、聚酰胺酰亚胺树脂系、聚氰酸酯树脂系、聚酯树脂系、热固化型聚苯醚树脂系等，也可以把它们组合两种以上来使用，也可以形成具有多层结构的粘结膜。其中，作为层间绝缘材料，就可靠性和成本性良好的环氧树脂系来说，可列举特开平11-87927号公报技露的环氧树脂组合物。
可以采用以带有脱模层基膜作为支撑体，在把溶解在预定有机溶剂中的树脂透明涂料涂敷在脱模层上后，通过加热和/或喷吹热风来使溶剂干燥作成常温固态形状的热固化性树脂组合物的众所周知的方法来制作粘结膜。作为支撑基膜，可列举出聚乙烯、聚氯乙烯等聚烯烃、聚对苯二甲酸乙二醇酯等聚酯、聚碳酸酯、以及脱模纸和铜箔、铝箔那样的金属箔等。作为支撑基膜的厚度，一般为10～100μm。作为脱模层，可以使用与树脂透明涂料一致的众所周知的(聚)硅氧烷系、非(聚)硅氧烷系，而厚度一般在3μm以下。常温固态的热固化性树脂组合物的厚度在叠层的内层电路板的导体厚度以上，一般在导体厚度+(10～120)μm的范围内。常温固态的热固化性树脂组合物和支撑基膜构成的本发明的粘结膜原封不动的或在树脂组合物的另一面上还叠层脱模保护膜，通过卷成筒状来储存。
下面，使用图3具体地说明本发明的工艺步骤。首先，在图形加工完的电路基板上的单面或双面上的至少该图形加工部分，在直接覆盖重叠粘结膜的树脂组合物层的状态下，在真空条件下进行加热、加压进行叠层中，使用ニチゴ-·モ-トン(株)制真空敷帖器、(株)名机制作所制真空加压式叠层器、日立テクノエンジニァリンゲ(株)制真空滚轮式干涂料器等市场销售的真空叠层机。在上述粘结膜上存在保护膜的情况下，在除去保护膜后，在真空条件下，从支撑基膜侧一边加压、加热一边粘贴树脂组合物层。由于叠层时的树脂流动是在内层电路的导体厚度以上的条件下进行叠层的，所以可良好地进行内层电路图形的覆盖。具体地说，根据需要预热薄膜和内层电路板，压接温度为70～130℃，压接压力为1～11kgf/cm2，在10毫巴以下的减压下进行叠层也可以。叠层可以是分批式，也可以是滚轮的连续式。
接着，在带有支撑基膜的状态下热固化该树脂组合物。由此，在固化中的树脂表面上没有尘土和异物附着的情况，即消除了以往的异物附着问题，也不需要清洁炉等昂贵的设备。然后，在带有支撑基膜下，或在没有支撑基膜下，利用激光器或钻孔器来进行开孔。热固化的条件因树脂而有所不同，但可在100～200℃下10～90分钟的范围内选择。其中，从略微的低温向高温的分步硫化从加工质量方面看较好。为了在后面的开孔工艺步骤中孔形状的均匀性和导电性糊膏使用的情况下，对糊膏中含有的有机溶剂等的耐受性，热固化是必须的。就开孔来说，使用市场销售的二氧化碳气体、UV-YAG、受激准分子等激光器开孔机和/或钻孔机，按众所周知的方法在规定的位置上进行开孔。优选在开孔后通过喷射擦洗那样的机械处理和软腐蚀等化学处理来洗净孔内部。本发明的粘结膜通过在支撑基膜上带有脱模层，故在热固化性树脂组合物的热固化后可以容易地剥离。
在本发明方案1和3的工艺步骤中，在上述工艺步骤后，按照特开平11-87927号公报披露的以往工艺方法和与图2相同的工艺步骤来制造多层印刷电路板。另一方面，在使用导电性糊膏进行层间连接的本发明的第二工艺步骤中，在孔内填充导电性糊膏。作为导电性糊膏，除了市场销售的银糊膏、铜糊膏等金属粉糊膏外，可以使用含有导电性粒子的糊膏等。就填充来说，在目前市场销售的导电性糊膏的特性上，丝网印刷是一般的特性，但并不限于此。在内层电路基板两面上必须印刷的情况下，可选择两面同时印刷或单面印刷后进行热固化，并对里面进行印刷的方法。在印刷中，由于树脂组合物层和同时开孔的支撑基膜起到高精度接触掩模的作用，所以具有对孔部分以外的树脂组合物表面完全没有导电性糊膏的附着的良好特征。由此，利用以往难以使用的导电性糊膏就可进行有选择的电连接。此外，由于对小直径通路的埋入性的提高，在印刷后进入减压处理工艺步骤也可以。
接着，在支撑基膜剥离后热固化导电性糊膏的工艺步骤，或在热固化导电性糊膏之后，支撑基膜剥离，以使树脂组合物层露出。通过在支撑基膜上带有脱模层，所以本发明的粘结膜在热固化性树脂组合物和/或导电性糊膏的热固化后可以很容易地剥离。热固化的条件因树脂和导电性糊膏有所不同，可在100～200℃下10～90分钟的范围内选择。然后，在以往的工艺方法中，在对孔内部填充填孔油墨或导电性糊膏时，必须有研磨除去孔表面附近溢出部分的工艺步骤，但在本发明的工艺方法中，如上所述，由于没有对孔部分以外的树脂组合物表面的导电性糊膏的附着，所以可以省略研磨工艺步骤。剥离支撑基膜时脱模层也同时被剥离，但根据情况，有剥离层的一部分残留在树脂组合物层上的情况。即使该情况下，用以下的粗化工艺步骤，也可以除去附着的剥离层。
然后，粗化处理该树脂组合物表面，接着，在其上层上通过镀敷形成导体层。作为粗化方法，除了高锰酸盐、重铬酸盐、臭氧、过氧化氢/硫酸、硝酸等的氧化剂的化学药品处理外，还可列举抛光轮、喷沙器等的机械研磨和等离子体腐蚀等。在这样的树脂组合物表面上形成凹凸的锚位后，通过无电解、电解镀敷等镀敷来形成导体层。然后，按照众所周知的减层法和半加层法，即使在通路和通孔上也可以不受制约地形成电路。此外，形成与粗化处理后导体层相反图形的镀敷抗蚀剂，仅用无电解镀敷来形成导体层电路也可以。通过把以上的工艺步骤作为必要的工艺步骤的加工方法，可不需要表面研磨并除去以往方法中必须的通路和/或通孔的每个图形的填孔所用的丝网印刷版、以及在印刷后表面附近发现的填孔油墨和导电性糊膏的那些工艺步骤，从而可以缩短工艺步骤、减少成本。
【实施例】
示出以下实施例来具体地说明本发明，但本发明并不限于此。
【粘结膜制造例】在甲基-乙基甲酮中一边搅拌一边加热溶解液状双酚A型环氧树脂(油化壳环氧(シェルエポキシ)(株)制‘埃比科特环氧树脂(エピコ-ト)828EL’[商品名])20份、溴化双酚A型环氧树脂(东都化成(株)制‘YDB-500’)20份、甲酚酚醛清漆型环氧树脂(大日本油墨(インキ)化学(株)制‘埃比克劳恩(エピクロン)N-673[商品名])20份、末端环氧化聚丁二烯橡胶(ナガセ化成工业(株)制‘テナレックスR-45EPT’)15份，然后添加溴化苯氧树脂透明涂料(不挥发部分40wt％，东都化成(株)制‘YPB-40-PXM40’)50份、作为环氧固化剂的2,4-二氨基-6-(2-甲基-1-咪唑啉乙基)-1,3,5-三嗪·异氰脲酸加成物4份、以及微粉碎二氧化硅2份、三氧化锑4份、碳酸钙5份，制作树脂组合物透明涂料。在25μm厚度的带聚硅氧烷脱模层的聚对苯二甲酸乙二醇酯薄膜(东洋メタライシンゲ(株)制 セラピ-ルBK’)上，用模压涂料器以使干燥后的树脂厚度达到70μm地涂敷该透明涂料，并在80～120℃中进行干燥，获得粘结膜。
【实施例1】
1)在图形加工过的510×340mm的玻璃环氧树脂的双面电路板上(板厚度0.4mm，导体厚度35μm)，使制造例1得到的粘结膜为507×336mm的尺寸，将树脂侧作成图形面，并单张贴在基板两面上。接着，利用モ-トン·インタ-ナショナル·イン コ-ポレティド制真空涂抹器725，在真空度1毫巴、温度80℃、15秒模压下两面同时进行叠层。
2)在100℃下进行30分钟热固化，然后在170℃下再进行30分钟热固化。
3)在支撑基膜剥离后，利用市场销售的二氧化碳激光器和钻孔机在规定的位置上进行开孔。剥离可非常轻松容易地进行，在树脂表面上未发现异物附着等缺陷。
4)用高锰酸盐的碱性氧化剂粗化处理树脂组合物表面，
5)进行无电解和电解铜镀敷，按照减层法获得四层印刷电路板。
【实施例2】
1)在图形加工过的510×340mm的玻璃环氧树脂的双面电路板上(板厚度0.4mm，导体厚度35μm)，使制造例1得到的粘结膜为507×336mm的尺寸，将树脂侧作成图形面，并单张贴在基板两面上。接着，利用モ-トン·インタ-ナショナル·イン コ-ポレティド制真空涂抹器725，在真空度1毫巴、温度80℃、15秒模压下两面同时进行叠层。
2)在130℃下进行30分钟热固化后，利用市场销售的二氧化碳激光器和钻孔机在规定的位置上进行开孔。激光通路路径为150μm，通孔孔径为200μm。然后，通过喷射擦洗处理来洗净孔内部。
3)在激光通路和通孔内，通过丝网印刷来填充市场销售的银糊膏。印刷是在单面印刷后在130℃下进行10分钟热固化，然后再对里面进行同样的印刷。
4)在170℃进行30分钟热固化后，剥离支撑基膜。剥离可非常轻松容易地进行。
5)用高锰酸盐的碱性氧化剂粗化处理树脂组合物表面，
6)进行无电解和电解铜镀敷，按照减层法获得四层印刷电路板。
【实施例3】
1)在图形加工过的510×340mm的玻璃环氧树脂的双面电路板上(板厚度0.8mm，导体厚度35μm)，使制造例1得到的粘结膜为507×336mm的尺寸，将树脂侧作成图形面，并单张贴在基板两面上。接着，利用(株)名机制作所制真空模压机‘MVLP’，在真空度1毫巴、温度80℃、压力5kg、15秒模压下两面同时进行叠层。
2)在130℃下进行30分钟热固化后，利用市场销售的二氧化碳激光开孔机在规定的位置上进行激光通路路径150μm的开孔。
3)在激光通路内，通过丝网印刷来填充市场销售的铜糊膏。印刷是在单面印刷后，在130℃下进行10分钟热固化，然后对里面再进行同样的印刷。
4)在支撑基膜剥离后，在170℃中进行60分钟热固化。
5)用高锰酸盐的碱性氧化剂粗化处理树脂组合物表面，
6)然后形成与该导体层相反图形的镀敷抗蚀剂，仅按无电解镀敷来形成导体电路层，获得四层印刷电路板。
从实施例1的结果可见，如果按照本发明的方法使用粘结膜，可以简便地进行清洁的绝缘层的形成。另外，再从实施例2、3的结果可见，采用实施例2、3可省略以往必要的通路和/或通孔的每个图形的孔埋入使用的丝网印刷版和表面研磨工艺步骤，可以按简便的沉积法来制造表面平滑性好的多层印刷电路板。
按照本发明的方法，使用粘结膜，按良品率高、简便的沉积方法就可以制造多层印刷电路板。

Claims (3)

1．一种多层印刷电路板的制造方法，该方法是使用带有脱模层的支撑基膜和在该脱模层表面上叠层的具有与该表面相同或比该表面小的面积的热流动性、常温固态形状的树脂组合物构成的粘结膜，来制造多层印刷电路板的方法，该方法包括以下的必须工艺步骤：
(1)在图形加工过的电路板的单面或双面上的至少该图形加工部分上，在直接覆盖重叠粘结膜的树脂组合物层的状态下，并在真空条件下进行加热、加压并进行叠层的工艺步骤；
(2)在带有支撑基膜的状态下热固化该树脂组合物的工艺步骤；
(3)在至少剥离支撑基膜后，利用激光器和/或钻孔器进行开孔的工艺步骤，或在利用激光器和/或钻孔器开孔后，至少剥离支撑基膜，使树脂组合物层露出的工艺步骤；
(4)对该树脂组合物表面进行粗化处理的工艺步骤；和
(5)接着在该粗化表面上进行镀敷，形成导体层的工艺步骤。
2．一种多层印刷电路板的制造方法，该方法是使用带有脱模层的支撑基膜和在该脱模层表面上叠层的具有与该表面相同或比该表面小的面积的热流动性、常温固态形状的树脂组合物构成的粘结膜，来制造多层印刷电路板的方法，该方法包括以下的必须工艺步骤：
(1)在图形加工过的电路板的单面或双面上的至少该图形加工部分上，在直接覆盖重叠粘结膜的树脂组合物层的状态下，并在真空条件下进行加热、加压并进行叠层的工艺步骤；
(2)在使该树脂组合物热固化后，利用激光器和/或钻孔器进行开孔的工艺步骤；
(3)在孔内填充导电性糊膏的工艺步骤；
(4)至少在支撑基膜剥离后，进行热固化导电性糊膏的工艺步骤；或在热固化导电性糊膏后，进行至少剥离支撑基膜，露出树脂组合物层的工艺步骤；
(5)对该树脂组合物表面进行粗化处理的工艺步骤；和
(6)接着在该粗化表面上进行镀敷，形成导体层的工艺步骤。
3．一种多层印刷电路板的制造方法，该方法是使用带有脱模层的支撑基膜和在该脱模层表面上叠层的具有与该表面相同或比该表面小的面积的热流动性、常温固态形状的树脂组合物构成的粘结膜，来制造多层印刷电路板的方法，其中以，
(1)在图形加工过的电路板的单面或双面上的至少该图形加工部分上，在直接覆盖重叠粘结膜的树脂组合物层的状态下，并在真空条件下进行加热、加压并进行叠层的工艺步骤；
(2)在带有支撑基膜的状态下热固化该树脂组合物的工艺步骤作为必要的步骤形成绝缘层。
CN00133154A 1999-10-28 2000-10-25 使用粘结膜的多层印刷电路板的制造方法 Pending CN1302179A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP307091/1999 1999-10-28
JP30709199 1999-10-28
JP205132/2000 2000-07-06
JP2000205132A JP4300687B2 (ja) 1999-10-28 2000-07-06 接着フィルムを用いた多層プリント配線板の製造法

Publications (1)

Publication Number Publication Date
CN1302179A true CN1302179A (zh) 2001-07-04

Family

ID=26564972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00133154A Pending CN1302179A (zh) 1999-10-28 2000-10-25 使用粘结膜的多层印刷电路板的制造方法

Country Status (6)

Country Link
US (1) US6739040B1 (zh)
EP (1) EP1096842A3 (zh)
JP (1) JP4300687B2 (zh)
KR (1) KR20010051189A (zh)
CN (1) CN1302179A (zh)
TW (1) TW507510B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006042471A1 (fr) * 2004-10-20 2006-04-27 Huawei Technologies Co., Ltd. Carte a circuit imprime et son procede de fabrication
CN100428871C (zh) * 2003-12-19 2008-10-22 财团法人工业技术研究院 以喷墨法形成金属导线图案的方法
US7681310B2 (en) 2005-03-29 2010-03-23 Hitachi Cable, Ltd. Method for fabricating double-sided wiring board
CN102104007A (zh) * 2009-12-21 2011-06-22 北大方正集团有限公司 一种特种电路板的制造方法和设备
CN102281712A (zh) * 2010-06-10 2011-12-14 富士通株式会社 叠层电路基板、粘结片及它们的制造方法
CN101765341B (zh) * 2008-12-26 2012-01-04 南亚电路板股份有限公司 激光辅助基板线路成型结构与方法
CN101803485B (zh) * 2007-09-14 2012-01-25 味之素株式会社 多层印刷电路板的制造方法
CN104290387A (zh) * 2013-07-16 2015-01-21 昆山雅森电子材料科技有限公司 天线板专用彩色化油墨保护膜及其制作方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1009206A3 (en) * 1998-12-02 2003-01-15 Ajinomoto Co., Inc. Method of vacuum-laminating adhesive film
JP4666830B2 (ja) * 2001-07-27 2011-04-06 京セラ株式会社 多層配線基板及びその製造方法
KR20030016515A (ko) * 2001-08-21 2003-03-03 주식회사 코스모텍 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP4707289B2 (ja) * 2001-09-27 2011-06-22 京セラ株式会社 多層配線基板の製造方法
JP2003158358A (ja) * 2001-11-26 2003-05-30 Hitachi Via Mechanics Ltd レーザー穴あけ加工方法及び装置
JP3927516B2 (ja) * 2002-05-15 2007-06-13 積水化学工業株式会社 樹脂シート
JPWO2004054337A1 (ja) * 2002-12-09 2006-04-13 株式会社野田スクリーン プリント配線基板の製造方法
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
TW592030B (en) * 2003-04-29 2004-06-11 Quanta Comp Inc Functional module and manufacturing method thereof
TWI321975B (en) * 2003-06-27 2010-03-11 Ajinomoto Kk Resin composition and adhesive film for multi-layered printed wiring board
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
KR100790350B1 (ko) * 2006-04-04 2008-01-02 엘지전자 주식회사 인쇄회로기판의 제조방법
US20070246158A1 (en) * 2006-04-21 2007-10-25 3M Innovative Properties Company Wiring board, production process thereof and connection method using same
US7789738B2 (en) * 2006-07-03 2010-09-07 San Fang Chemical Industry Co., Ltd. Sheet for mounting polishing workpiece and method for making the same
US7316605B1 (en) * 2006-07-03 2008-01-08 San Fang Chemical Industry Co., Ltd. Sheet for mounting polishing workpiece and method for making the same
JP4993068B2 (ja) * 2006-08-21 2012-08-08 富士電機株式会社 絶縁膜形成方法
US20080064310A1 (en) * 2006-09-08 2008-03-13 Chung-Chih Feng Polishing pad having hollow fibers and the method for making the same
TWI337058B (en) * 2007-02-16 2011-02-01 Unimicron Technology Corp Circuit board process
CN101637070B (zh) * 2007-03-29 2012-02-01 住友电木株式会社 带基材绝缘片、多层印刷布线板、半导体装置和多层印刷布线板的制造方法
US20090252876A1 (en) * 2007-05-07 2009-10-08 San Fang Chemical Industry Co., Ltd. Sheet for mounting polishing workpiece and method for making the same
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
TWI548320B (zh) * 2007-09-11 2016-09-01 Ajinomoto Kk Manufacturing method of multilayer printed circuit board
KR101960247B1 (ko) * 2007-11-22 2019-03-21 아지노모토 가부시키가이샤 다층 프린트 배선판의 제조 방법
JP4922207B2 (ja) * 2008-02-29 2012-04-25 積水化学工業株式会社 多層絶縁フィルムと多層プリント配線板の製造方法
JP5310849B2 (ja) * 2009-06-24 2013-10-09 富士通株式会社 配線基板の製造方法
TW201110839A (en) 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
WO2012164612A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 接合体の製造方法及び接合体
JP5669773B2 (ja) * 2012-02-24 2015-02-18 三菱電機株式会社 曲面形状基板および曲面形状基板の製造方法
WO2014024478A1 (ja) * 2012-08-07 2014-02-13 パナソニック株式会社 接合体の製造方法及び接合体
WO2015186712A1 (ja) 2014-06-03 2015-12-10 三菱瓦斯化学株式会社 微細ビアホール形成のためのプリント配線板用樹脂積層体、並びに、樹脂絶縁層に微細ビアホールを有する多層プリント配線板及びその製造方法
JP2016072334A (ja) 2014-09-29 2016-05-09 日本ゼオン株式会社 積層体の製造方法
JP2016072333A (ja) * 2014-09-29 2016-05-09 日本ゼオン株式会社 積層体の製造方法
JP2016072419A (ja) 2014-09-30 2016-05-09 日本ゼオン株式会社 積層体の製造方法
WO2016059828A1 (ja) * 2014-10-16 2016-04-21 味の素株式会社 支持体、接着シート、積層構造体、半導体装置及びプリント配線板の製造方法
JP6783614B2 (ja) 2016-10-11 2020-11-11 株式会社ディスコ 配線基板の製造方法
JP6821261B2 (ja) 2017-04-21 2021-01-27 株式会社ディスコ 被加工物の加工方法
JP2020077670A (ja) 2018-11-05 2020-05-21 株式会社ディスコ 配線基板の製造方法
DE102018127630A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung einer beidseitig bedruckten Trägerfolie mit Fülldruck
DE102018127631A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung in einer beidseitig bedruckten Trägerfolie mit mehrstufiger Bohrung
CN111683472A (zh) 2019-03-11 2020-09-18 罗门哈斯电子材料有限责任公司 印刷线路板、其制造方法及包含其的制品
CN110121240A (zh) * 2019-04-30 2019-08-13 胜宏科技（惠州）股份有限公司 一种替代树脂塞孔的铝基板全胶压合方法
JP7088133B2 (ja) * 2019-07-12 2022-06-21 味の素株式会社 プリント配線板の製造方法、及び無機層付き樹脂シート
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
US20240049397A1 (en) * 2022-08-08 2024-02-08 Reophotonics, Ltd. Methods to fill through-holes of a substrate with metal paste

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956041A (en) 1972-07-11 1976-05-11 Kollmorgen Corporation Transfer coating process for manufacture of printing circuits
US5153987A (en) 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
EP0377332A3 (en) 1988-12-28 1990-11-07 Somar Corporation Laminate film having a thermosetting resin layer and use thereof for forming electrically insulating layer over conducting surface
US5057372A (en) * 1989-03-22 1991-10-15 The Dow Chemical Company Multilayer film and laminate for use in producing printed circuit boards
DE3914727A1 (de) 1989-04-28 1990-10-31 Schering Ag Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
US5344893A (en) 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH1027960A (ja) * 1996-07-09 1998-01-27 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法
JP4117690B2 (ja) 1996-12-26 2008-07-16 味の素株式会社 多層プリント配線板用接着フィルムを用いた多層プリント配線板の製造方法
ID19337A (id) 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
JPH10284840A (ja) * 1997-04-04 1998-10-23 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP3568371B2 (ja) 1997-08-28 2004-09-22 日本電子株式会社 ペルオキシダーゼの測定方法
JPH11340625A (ja) * 1998-03-23 1999-12-10 Ajinomoto Co Inc 接着フィルムの真空積層法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428871C (zh) * 2003-12-19 2008-10-22 财团法人工业技术研究院 以喷墨法形成金属导线图案的方法
WO2006042471A1 (fr) * 2004-10-20 2006-04-27 Huawei Technologies Co., Ltd. Carte a circuit imprime et son procede de fabrication
US7681310B2 (en) 2005-03-29 2010-03-23 Hitachi Cable, Ltd. Method for fabricating double-sided wiring board
CN1842254B (zh) * 2005-03-29 2011-09-14 日立电线株式会社 双面布线印制电路板及其制造方法
CN101803485B (zh) * 2007-09-14 2012-01-25 味之素株式会社 多层印刷电路板的制造方法
CN101765341B (zh) * 2008-12-26 2012-01-04 南亚电路板股份有限公司 激光辅助基板线路成型结构与方法
CN102104007A (zh) * 2009-12-21 2011-06-22 北大方正集团有限公司 一种特种电路板的制造方法和设备
CN102104007B (zh) * 2009-12-21 2013-04-17 北大方正集团有限公司 一种特种电路板的制造方法和设备
CN102281712A (zh) * 2010-06-10 2011-12-14 富士通株式会社 叠层电路基板、粘结片及它们的制造方法
CN104290387A (zh) * 2013-07-16 2015-01-21 昆山雅森电子材料科技有限公司 天线板专用彩色化油墨保护膜及其制作方法
CN104290387B (zh) * 2013-07-16 2016-02-24 昆山雅森电子材料科技有限公司 天线板专用彩色化油墨保护膜及其制作方法

Also Published As

Publication number Publication date
TW507510B (en) 2002-10-21
JP2001196743A (ja) 2001-07-19
US6739040B1 (en) 2004-05-25
EP1096842A2 (en) 2001-05-02
EP1096842A3 (en) 2003-06-18
KR20010051189A (ko) 2001-06-25
JP4300687B2 (ja) 2009-07-22

Similar Documents

Publication Publication Date Title
CN1302179A (zh) 使用粘结膜的多层印刷电路板的制造方法
US8356405B2 (en) Method of manufacturing printed circuit board
JP3853219B2 (ja) 半導体素子内蔵基板および多層回路基板
US8730647B2 (en) Printed wiring board with capacitor
JP2008103548A (ja) 多層プリント配線板及びその製造方法
JP2002043752A (ja) 配線基板，多層配線基板およびそれらの製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2007013048A (ja) 多層配線基板の製造方法
JP3217381B2 (ja) 多層配線基板の製造方法
WO2004073369A1 (ja) 多層配線基板及びその製造方法
JP2004055777A (ja) 複合多層配線基板の製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JPH07106728A (ja) リジッドフレックスプリント配線板およびその製造方法
JP3071764B2 (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
CN1376018A (zh) 多层印刷布线基板及其制造方法
JP4200664B2 (ja) 積層基板およびその製造方法
JP2004241427A (ja) 配線基板の製造方法
JP2020098825A (ja) 配線基板及びその製造方法
KR20060027676A (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP5429646B2 (ja) 両面プリント配線板の製造方法
JP4239650B2 (ja) 多層配線板の製造方法
JP4492071B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication