CN102104007A - 一种特种电路板的制造方法和设备 - Google Patents

一种特种电路板的制造方法和设备 Download PDF

Info

Publication number
CN102104007A
CN102104007A CN 201010188444 CN201010188444A CN102104007A CN 102104007 A CN102104007 A CN 102104007A CN 201010188444 CN201010188444 CN 201010188444 CN 201010188444 A CN201010188444 A CN 201010188444A CN 102104007 A CN102104007 A CN 102104007A
Authority
CN
China
Prior art keywords
layer
conductive layer
conducting surface
bearing bed
line layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010188444
Other languages
English (en)
Other versions
CN102104007B (zh
Inventor
苏新虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Founder Holdings Development Co ltd
Original Assignee
Peking University Founder Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN 201010188444 priority Critical patent/CN102104007B/zh
Publication of CN102104007A publication Critical patent/CN102104007A/zh
Application granted granted Critical
Publication of CN102104007B publication Critical patent/CN102104007B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明实施例公开了一种奇数层特种电路板的制造方法,该方法为:在第一承载层的一个导电面上制作起始层,在该起始层可见的导电面上制作第一导电层;将第二承载层与第一导电层进行叠层处理;将第一承载层剥离,在剥离后所述起始层的另一个导电面上制作第一线路层,并在第一线路层上制作第二导电层;将第一线路层、第二导电层进行层压半固化片处理;将第二承载层剥离,在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层;第一承载层和第二承载层为表层具备导电性能的芯板。本发明实施例还公开了一种偶数层特种电路板的制造方法和设备。采用本发明,能够实现任意层数的特种电路板的制造。

Description

一种特种电路板的制造方法和设备
技术领域
本发明涉及基层线路板制造领域,尤其涉及一种特种电路板的制造方法和设备。
背景技术
传统的IC封装,是使用导线框架作为IC导通线路与支撑IC的载具,它连接引脚于导线框架的两旁或四周。随着IC封装技术的发展,引脚数增多(超过300个引脚),传统的QFP等封装形式已对其发展有所限制。这样,在20世纪90年代中期一种以BGA、CSP为代表的新型IC封装形式问世,随之也产生了一种半导体芯片封装的必要新载体,这就是IC封装基板,又称为IC封装载板(substrate)。IC封装基板应用于半导体芯片封装,实现互连和安装裸芯片或封装芯片的支撑作用,同时作为导体图形和无源元件的绝缘介质,并作为将热从芯片上传导出去的导热媒体,具有控制高速电路中的特性阻抗、串扰以及信号延迟的作用。
传统的IC封装基板的制造过程大致如下:
开料(取材为带双面铜箔的基材,称为中心层)---在中心层上钻通孔---将通孔进行PTH处理---在通孔的孔形内电镀铜---在中心层的双面制作线路层---对通孔进行棕化处理---对通孔进行树脂塞孔处理(或先塞孔再棕化或只棕化不塞孔)---取另一单面带铜箔的基材与中心层的一面进行层压---在带铜箔的一面进行激光钻孔---将通孔进行PTH处理---在通孔的孔形内电镀铜---对通孔进行塞孔处理(或直接电镀塞孔)---对基材进行磨板处理---在磨板的一面制作线路层---对通孔进行棕化处理---再取一单面带铜箔的基材与中心层的另一面进行层压---在带铜箔的一面进行激光钻孔---PTH处理---电镀铜---塞孔处理---磨板处理---制作线路层---棕化处理-----以此类推,每次均增加两层,加上中心层也是双面,该类流程只能制造偶数层板。
在实现本发明的过程中发明人发现现有技术中至少存在如下技术问题:
现有的IC封装基板的制造过程中,先制作导通的中心层,通过在覆有铜箔的中心层进行双面增层,只能制造具有偶数层的线路层的IC封装基板。
发明内容
本发明实施例提供一种奇数层特种电路板的制造方法及设备,用于解决现有技术中无法制造具有奇数层线路层的特种电路板的问题。
本发明实施例提供一种奇数层特种电路板的制造方法,该方法包括:
在第一承载层的一个导电面上制作起始层,在该起始层可见的导电面上制作第一导电层;
将第二承载层与第一导电层进行叠层处理;
将第一承载层剥离,在剥离后所述起始层的另一个导电面上制作第一线路层,并在第一线路层上制作第二导电层;
将第一线路层、第二导电层进行层压半固化片处理;
将第二承载层剥离,在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层;第一承载层和第二承载层为表层具备导电性能的芯板。
本发明实施例一种奇数层特种电路板的制造装置,该装置包括:
起始层制作模块,用于在第一承载层的一个导电面上制作起始层;
第一导电层制作模块,用于在所述起始层可见的导电面上制作第一导电层;
第一叠层处理模块,用于将第二承载层与第一导电层进行叠层处理;
第一承载层蚀刻模块,用于将第一承载层剥离;
第一线路层制作模块,用于在剥离后所述起始层的另一个导电面上制作第一线路层;
第二导电层制作模块,用于在第一线路层上制作第二导电层;
第二叠层处理模块,用于将第一线路层、第二导电层进行层压半固化片处理;
第二承载层蚀刻模块,用于将第二承载层剥离;
第二线路层制作模块,用于在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层;第一承载层和第二承载层为表层具备导电性能的芯板。
本发明实施例还提供一种偶数层特种电路板的制造方法及设备,用于实现制造避免出现发生弯曲、涨缩等现象的偶数层特种电路板。
所述偶数层特种电路板的制造方法,包括:
在第一承载层的一个导电面上制作第一线路层,在第一线路层上制作第一导电层;
将第一线路层、第一导电层进行层压半固化片处理;
在层压半固化片处理后的可见导电面上制作保护层;
将第一承载层剥离;
在所述保护层上制作第二线路层。
所述偶数层特种电路板的制造装置,包括:
第一线路层制作模块,用于在第一承载层的一个导电面上制作第一线路层;
第一导电层制作模块,用于在第一线路层上制作第一导电层;
第一叠层处理模块,用于将第一线路层、第一导电层进行层压半固化片处理;
第一保护层制作模块,用于在层压半固化片处理后的可见导电面上制作保护层;
第一承载层蚀刻模块,用于将第一承载层剥离;
第二线路层制作模块,用于在所述保护层上制作第二线路层。
本发明实施例提供的奇数层特种电路板的制造方法和偶数层特种电路板的制造方法中,通过引入在后期制作过程中会被去除的承载层使得能够通过单面叠层来实现奇数层和偶数层特种电路板的制造,因为承载层能够抵抗单面叠层过程中产生的内应力或机械力引起的弯曲、涨缩等不良后果,从而实现避免出现发生弯曲、涨缩等现象的任意奇偶数层数的特种电路板的制造。
附图说明
图1为本发明实施例提供的方法流程示意图;
图2为本发明实施例一的流程示意图;
图3为本发明实施例提供的另一方法流程示意图;
图4为本发明实施例二的流程示意图;
图5为本发明实施例提供的装置结构示意图;
图6为本发明实施例提供的另一装置结构示意图。
具体实施方式
为了能够制造具有奇数层线路层的特种电路板,本发明实施例提供一种奇数层特种电路板的制造方法,本方法中,采用无核技术、电镀铜柱法、喷溅铜钛等技术制造具有奇数层线路层的特种电路板。特种电路板包括IC封装基板等任何电路板,下面以IC封装基板为例说明。
参见图1,本发明实施例提供的奇数层IC封装基板的制造方法,具体包括以下步骤:
步骤10:选取表层具备导电性能的芯板作为第一承载层;
步骤11:在第一承载层的一个导电面上制作起始层;
步骤12:在起始层可见的导电面上制作第一导电层;
步骤13:选取另一表层具备导电性能的芯板作为第二承载层,将第二承载层与第一导电层进行叠层处理,即将第二承载层与半固化片压紧,并将第一导电层压入半固化片;
步骤14:将第一承载层剥离;
步骤15:在剥离第一承载层后起始层可见的另一个导电面上制作第一线路层;
步骤16:在第一线路层上制作第二导电层;
步骤17:将第一线路层、第二导电层进行层压半固化片处理,即将第一线路层和第二导电层压入半固化片;
步骤18:将第二承载层剥离;
步骤19:在剥离第二承载层后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层。
本发明中的起始层,是指产品的第一次含有图形及整体产品尺寸补偿数据的图形层。根据IC封装基板不同的层数及叠层结构从中间开始有针对性的选取其势层,如3层奇数层IC封装基板选取L2层或L2到L1层间的导通铜柱层或新增一导通孔的互连层作为起始层,5层奇数层IC封装基板选取L3或L3-L2层间的导通铜柱层或新增一导通孔的互连层作为起始层,其他奇数层IC封装基板以此类推。4层偶数层封装基板选取L3层或L2到L3层间的导通铜柱层作为起始层,6层板偶数层封装基板选取L4层或L4到L3层间的导通铜柱层作为起始层,其他偶数层IC封装基板以此类推。
本发明中的承载层,是指IC封装基板开始制造时附着的板材,该板材在后期制作中除去,主要起到导电、承受一定压力和生产过程中产生的弯曲涨缩等。承载层要求有一定硬度抵抗生产过程中的内应力或机械力引起的弯曲、涨缩等,可以选择表层可导电的芯板作为承载层,如采用0.3mm厚的半硬度压延铜箔。可采用化学蚀刻法或机械磨板法将承载层在制作过程中同成品或半成品剥离。
本发明中的保护层,是指承载层与半成品或产品之间起隔离作用的层别,保护层的作用在于:在承载层除去过程中,为保护产品本身的完整性,防止蚀刻承载层时药水咬蚀到产品本身的铜金属。保护层可以采用电镀铜、镍、铜层方式或采用电镀金、镍、铜层方式,通过只蚀刻铜不蚀刻镍、金的碱性化学蚀刻法完成保护层同承载层分离。采用电镀金、镍、铜层方式制作保护层时同时该保护层也可以作为奇数层IC封装基板的起始层。
本发明中的导通层,是指在各线路层间因介质层非导电性特性分开时,在线路层与线路层需要相互连接的点建立埋在介质层中的导电层,导通层可以通过接触或非接触方式与线路层联通或断开。导通层主要起到线路层与线路层之间点到点的导电能力。
较佳的,步骤11中,在第一承载层的一个导电面上制作起始层之前,在该导电面上制作具有抗腐蚀性能的保护层。那么,步骤14中可以采用化学蚀刻法或机械磨板法将第一承载层与该保护层剥离。
较佳的,步骤13中在将第二承载层与第一导电层进行叠层处理之前,在第二承载层的、与第一导电层进行叠层处理的导电面反面的导电面上制作具有抗腐蚀性能的保护层。那么,步骤18中可以采用化学蚀刻法或机械磨板法将第二承载层与该保护层剥离。
较佳的,在步骤18和步骤19之间,将剥离第二承载层后第一导电层和第二导电层所在的导电面进行磨板处理,并在磨板处理后的导电面上喷溅铜钛。磨板处理的作用在于可以使得板面平整及使板面达到一定的粗糙度。喷溅铜钛的作用在于通过喷溅铜钛制造种子层以实现层间结合从而进行后续的增层制造。种子层是指可直接在该层表面进行图像制作,并在电镀线路时能够有效引导电流分布的层别。
步骤12和步骤16中,具体可以采用电镀铜柱法实现导电层的制作。具体的,步骤12中可以在起始层可见的导电面上电镀设定高度的铜柱作为第一导电层;步骤16中可以在第一线路层上电镀设定高度的铜柱作为第二导电层。
当然,制作导电层的方法并不局限于电镀铜柱法,还可以采用激光钻孔法,以PTH孔作为导电层。想比于激光钻孔法,电镀铜柱法以实心的导通铜柱作为导电层,导电、散热性能更好,并且实心的堆叠微孔结构占用更少的空间,可以达到更高的线密度。
较佳的,在步骤19之后,还可以制作第四线路层和第五线路层,即制作具有5层线路层的IC封装基板。具体的,首先,在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;在第三线路层上制作第四导电层,将第三线路层、第四导电层进行层压半固化片处理;然后,在第三导电层所在的导电面上和第四导电层所在的导电面上分别制作线路层作为第四线路层和第五线路层,在制作第四线路层和第五线路层之前,还可以将第三导电层所在的导电面和第四导电层所在的导电面进行磨板处理以及喷溅铜钛。
当然,还可以继续制作第六线路层和第七线路层,同样的,首先,在第四线路层上制作第五导电层,将第四线路层、第五导电层进行层压半固化片处理;在第五线路层上制作第六导电层,将第五线路层、第六导电层进行层压半固化片处理;然后,将第五导电层所在的导电面和第六导电层所在的导电面进行磨板处理以及喷溅铜钛后制作第六线路层和第七线路层,依次类推,可以制作任意奇数层的IC封装基板。
下面结合附图2,对三层IC封装基板的制造方法进行说明:
步骤S01:选取表层具备导电性能的芯板作为第一承载层,在第一承载层上电镀导通孔互联层,即制作起始层;
步骤S02:在起始层上电镀中心铜柱层作为第一导电层;
步骤S03:选取另一表层具备导电性能的芯板作为第二承载层,在第二承载层的一个导电面上电镀保护层,将电镀了保护层的导电面与半固化片压紧;
步骤S04:将第一导电层压入半固化片;
步骤S05:蚀刻第一承载层,即将第一承载层与起始层剥离;
步骤S06:在露出的起始层的另一导电面制作第一线路层,在第一线路层上电镀中心铜柱层作为第二导电层;
步骤S07:将第一线路层和第二导电层压入半固化片;
步骤S08:蚀刻第二承载层,即将第二承载层与保护层剥离;
步骤S09:将剥离第二承载层后第一导电层和第二导电层所在的导电面进行磨板处理;
步骤S10:在进行磨板处理的两面喷溅铜钛制作种子层;
步骤S100:在喷溅铜钛后的两面分别制作线路层作为第二线路层和第三线路层。
参见图3,本发明实施例还提供一种偶数层IC封装基板的制造方法,具体包括以下步骤:
步骤30:选取表层具备导电性能的芯板作为第一承载层;
步骤31:在第一承载层的一个导电面上制作第一线路层;
步骤32:在第一线路层上制作第一导电层;
步骤33:将第一线路层、第一导电层进行层压半固化片处理,即将第一线路层和第一导电层压入半固化片;
步骤34:在层压半固化片处理后的可见导电面上制作保护层;
步骤35:将第一承载层剥离;
步骤36:在保护层上制作第二线路层。
较佳的,在步骤30和步骤31之间,可以在该导电面上制作具有具有抗腐蚀性能的保护层。那么,步骤35中可以采用化学蚀刻法或机械磨板法将第一承载层与该保护层剥离。
较佳的,步骤33和步骤34之间,可以将步骤33层压半固化片处理后的可见导电面进行磨板处理,并在磨板处理后的导电面上喷溅铜钛。
步骤32中,可以采用电镀铜柱法实现第一导电层的制作。具体的,在第一线路层上电镀设定高度的铜柱作为第一导电层。当然,制作导电层的方法并不局限于电镀铜柱法,还可以采用激光钻孔法等。
较佳的,在步骤36之后,还可以制作第三线路层和第四线路层,即制作具有4层线路层的IC封装基板。具体的,首先在第一线路层上制作第二导电层,将第一线路层、第二导电层进行层压半固化片处理;在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;然后,在第二导电层所在的导电面上和第三导电层所在的导电面上分别制作线路层作为第三线路层和第四线路层。在制作第三线路层和第四线路层之前,还可以将第二导电层所在的导电面和第三导电层所在的导电面进行磨板处理以及喷溅铜钛。
当然,还可以继续制作第五线路层和第六线路层,同样的,首先,在第三线路层上制作第四导电层,将第三线路层、第四导电层进行层压半固化片处理;在第四线路层上制作第五导电层,将第四线路层、第五导电层进行层压半固化片处理;然后,在第四导电层所在的导电面和第五导电层所在的导电面进行磨板处理以及喷溅铜钛后分别制作第五线路层和第六线路层。
下面结合附图4,对四层IC封装基板的制造方法进行说明:
步骤S11:选取表层具备导电性能的芯板作为第一承载层,在第一承载层上电镀保护层;
步骤S12:在保护层上制作第一线路层;
步骤S13:在第一线路层上电镀中心铜柱层作为第一导电层;
步骤S14:将第一线路层和第一导电层压入半固化片;
步骤S15:将半固化片可见的导电面进行磨板处理;
步骤S16:在磨板处理后的面上喷溅铜钛制造种子层,并在种子层上电镀保护层;
步骤S17:蚀刻第一承载层,并在保护层上制作第二线路层;
步骤S18:在第一线路层上电镀中心铜柱层作为第二导电层,在第二线路层上电镀中心铜柱层作为第三导电层;
步骤S19:蚀刻种子层;
步骤S20:将第一线路层、第二导电层进行层压半固化片处理,将第二线路层、第三导电层进行层压半固化片处理;
步骤S21:将半固化片处理后可见的两个导电层进行磨板处理;
步骤S22:在磨板处理后的两面喷溅铜钛制造种子层;
步骤S23:在两个种子层上分别制作线路层作为第三线路层和第四线路层。
参见图5,本发明实施例还提供一种奇数层IC封装基板的制造装置,该装置包括:
起始层制作模块50,用于在第一承载层的一个导电面上制作起始层;
第一导电层制作模块51,用于在所述起始层可见的导电面上制作第一导电层;
第一叠层处理模块52,用于将第二承载层与第一导电层进行叠层处理;
第一承载层蚀刻模块53,用于将第一承载层剥离;
第一线路层制作模块54,用于在剥离后所述起始层的另一个导电面上制作第一线路层;
第二导电层制作模块55,用于在第一线路层上制作第二导电层;
第二叠层处理模块56,用于将第一线路层、第二导电层进行层压半固化片处理;
第二承载层蚀刻模块57,用于将第二承载层剥离;
第二线路层制作模块58,用于在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层;第一承载层和第二承载层为表层具备导电性能的芯板。
该装置还包括:
第一保护层制作模块59,用于在所述起始层制作模块在第一承载层的一个导电面上制作起始层之前,在所述导电面上制作具有抗腐蚀性能的保护层。
该装置还包括:
第二保护层制作模块60,用于在所述第一叠层处理模块将第二承载层与第一导电层进行叠层处理之前,在第二承载层与第一导电层进行叠层处理的导电面的反面导电面上制作具有抗腐蚀性能的保护层。
所述第一承载层蚀刻模块53或第二承载层蚀刻模块57用于:
采用化学蚀刻法或机械磨板法将第一承载层或第二承载层与保护层剥离。
该装置还包括:
磨板处理模块61,用于在所述第二承载层蚀刻模块将第二承载层剥离之后、并且所述第二线路层制作模块在剥离后第一导电层和第二导电层所在导电面上分别制作线路层之前,将剥离后第一导电层和第二导电层所在的导电面进行磨板处理;
金属喷溅模块62,用于在磨板处理后的导电面上喷溅铜钛。
所述第一导电层制作模块51用于:
在所述起始层可见的导电面上电镀设定高度的铜柱作为第一导电层;
所述第二导电层制作模块55用于:
在第一线路层上电镀设定高度的铜柱作为第二导电层。
该装置还包括:
第三叠层处理模块63,用于在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;在第三线路层上制作第四导电层,将第三线路层、第四导电层进行层压半固化片处理;
第三线路层制作模块64,用于在第三导电层所在的导电面上和第四导电层所在的导电面上分别制作线路层作为第四线路层和第五线路层。
参见图6,本发明实施例还提供一种偶数层IC封装基板的制造装置,该装置包括:
第一线路层制作模块70,用于在第一承载层的一个导电面上制作第一线路层;
第一导电层制作模块71,用于在第一线路层上制作第一导电层;
第一叠层处理模块72,用于将第一线路层、第一导电层进行层压半固化片处理;
第一保护层制作模块73,用于在层压半固化片处理后的可见导电面上制作保护层;
第一承载层蚀刻模块74,用于将第一承载层剥离;
第二线路层制作模块75,用于在所述保护层上制作第二线路层。
该装置进一步包括:
磨板处理模块76,用于在所述第一保护层制作模块在层压半固化片处理后的可见导电面上制作保护层之前,将层压半固化片处理后的可见导电进行磨板处理;
金属喷溅模块77,用于在磨板处理后的导电面上喷溅铜钛。
该装置进一步包括:
第二保护层制作模块78,用于在所述第一线路层制作模块在第一承载层的一个导电面上制作第一线路层之前,在所述导电面上制作具有具有抗腐蚀性能的保护层。
所述第一承载层蚀刻模块74用于:
采用化学蚀刻法,或机械磨板法将第一承载层与保护层剥离。
所述第一导电层制作模块71用于:
在第一线路层上电镀设定高度的铜柱作为第二导电层。
该装置进一步包括:
第二叠层处理模块79,用于在第一线路层上制作第二导电层,将第一线路层、第二导电层进行层压半固化片处理;在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;
第三线路层制作模块80,用于在第二导电层所在的导电面上和第三导电层所在的导电面上分别制作线路层作为第三线路层和第四线路层。
综上,本发明的有益效果包括:
本发明实施例提供的奇数层特种电路板的制造方案中,在第一承载层的一个导电面上制作起始层,在该起始层可见的导电面上制作第一导电层;将第二承载层与第一导电层进行叠层处理(单面叠层);将第一承载层剥离,在剥离后所述起始层的另一个导电面上制作第一线路层,并在第一线路层上制作第二导电层;将第一线路层、第二导电层进行层压半固化片处理(单面叠层);将第二承载层剥离,在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层;第一承载层和第二承载层为表层具备导电性能的芯板。本发明实施例提供的偶数层特种电路板的制造方案中,在第一承载层的一个导电面上制作第一线路层,在第一线路层上制作第一导电层;将第一线路层、第一导电层进行层压半固化片处理(单面叠层);在层压半固化片处理后的可见导电面上制作保护层;将第一承载层剥离;在所述保护层上制作第二线路层。
可见,本发明中通过引入在后期制作过程中会被去除的承载层使得能够通过单面叠层来实现奇数层和偶数层特种电路板的制造,因为承载层能够抵抗单面叠层过程中产生的内应力或机械力引起的弯曲、涨缩等不良后果,实现了无核(Core-less)特种电路板的制造。
并且,本发明中的电镀铜柱法制作导电层的方法,导电、散热性能更好,堆叠微孔结构占用更少的空间,可以达到更高的线密度;通过溅射(sputter)铜钛制作种子层能够实现层间结合进而进行增层制造。
本发明可以实现任意奇偶数层数特种电路板的制造,基板层数无奇、偶数限制,不限制于制造2、4、6、8......的偶数层特种电路板,还可制造1、3、5、7......的奇数层特种电路板。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (28)

1.一种特种电路板的制造方法,其特征在于,该方法包括:
在第一承载层的一个导电面上电镀金属起始层,在该金属起始层可见的导电面上制作第一导电层;
将第二承载层与第一导电层进行叠层处理;
将第一承载层剥离,在剥离后所述金属起始层可见的另一个导电面上制作第一线路层,并在第一线路层上制作第二导电层;
将第一线路层、第二导电层进行层压半固化片处理;
将第二承载层剥离,在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层;第一承载层和第二承载层为表层具备导电性能的芯板。
2.如权利要求1所述的方法,其特征在于,在第一承载层的一个导电面上制作起始层之前,该方法进一步包括:在所述导电面上制作具有抗腐蚀性能的保护层。
3.如权利要求1所述的方法,其特征在于,在将第二承载层与第一导电层进行叠层处理之前,该方法进一步包括:在第二承载层与第一导电层进行叠层处理的导电面反面的导电面上制作具有抗腐蚀性能的保护层。
4.如权利要求2或3所述的方法,其特征在于,所述保护层采用电镀铜、镍、铜层方式,或者电镀金、镍、铜层方式。
5.如权利要求4所述的方法,其特征在于,所述将第一承载层剥离或第二承载层剥离包括:
采用蚀刻铜、不蚀刻镍和金的碱性化学蚀刻法,或机械磨板法将第一承载层或第二承载层与保护层剥离。
6.如权利要求1所述的方法,其特征在于,在将第二承载层剥离之后、并且在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层之前,该方法进一步包括:
将剥离后第一导电层和第二导电层所在的导电面进行磨板处理,并在磨板处理后的导电面上喷溅铜钛。
7.如权利要求1所述的方法,其特征在于,所述在该起始层可见的导电面上制作第一导电层包括:
在所述起始层可见的导电面上电镀设定高度的铜柱作为第一导电层;
所述在第一线路层上制作第二导电层包括:
在第一线路层上电镀设定高度的铜柱作为第二导电层。
8.如权利要求1所述的方法,其特征在于,在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层之后,该方法进一步包括:
在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;在第三线路层上制作第四导电层,将第三线路层、第四导电层进行层压半固化片处理;
在第三导电层所在的导电面上和第四导电层所在的导电面上分别制作线路层作为第四线路层和第五线路层。
9.一种偶数层特种电路板的制造方法,其特征在于,该方法包括:
在第一承载层的一个导电面上制作第一线路层,在第一线路层上制作第一导电层;
将第一线路层、第一导电层进行层压半固化片处理;
在层压半固化片处理后的可见导电面上制作保护层;
将第一承载层剥离,并在所述保护层上制作第二线路层。
10.如权利要求9所述的方法,其特征在于,在层压半固化片处理后的可见导电面上制作保护层之前,该方法进一步包括:
将层压半固化片处理后的可见导电面进行磨板处理,并在磨板处理后的导电面上喷溅铜钛。
11.如权利要求9所述的方法,其特征在于,在第一承载层的一个导电面上制作第一线路层之前,该方法进一步包括:
在所述导电面上制作具有具有抗腐蚀性能的保护层。
12.如权利要求9或11所述的方法,其特征在于,所述保护层采用电镀铜、镍、铜层方式,或者电镀金、镍、铜层方式。
13.如权利要求12所述的方法,其特征在于,所述将第一承载层剥离包括:
采用蚀刻铜、不蚀刻镍和金的碱性化学蚀刻法,或机械磨板法将第一承载层与保护层剥离。
14.如权利要求9所述的方法,其特征在于,所述在第一线路层上制作第一导电层包括:
在第一线路层上电镀设定高度的铜柱作为第二导电层。
15.如权利要求9所述的方法,其特征在于,在所述保护层上制作第二线路层之后,该方法进一步包括:
在第一线路层上制作第二导电层,将第一线路层、第二导电层进行层压半固化片处理;在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;
在第二导电层所在的导电面上和第三导电层所在的导电面上分别制作线路层作为第三线路层和第四线路层。
16.一种奇数层特种电路板的制造装置,其特征在于,该装置包括:
起始层制作模块,用于在第一承载层的一个导电面上制作起始层;
第一导电层制作模块,用于在所述起始层可见的导电面上制作第一导电层;
第一叠层处理模块,用于将第二承载层与第一导电层进行叠层处理;
第一承载层蚀刻模块,用于将第一承载层剥离;
第一线路层制作模块,用于在剥离后所述起始层的另一个导电面上制作第一线路层;
第二导电层制作模块,用于在第一线路层上制作第二导电层;
第二叠层处理模块,用于将第一线路层、第二导电层进行层压半固化片处理;
第二承载层蚀刻模块,用于将第二承载层剥离;
第二线路层制作模块,用于在剥离后第一导电层和第二导电层所在的导电面上分别制作线路层作为第二线路层和第三线路层;第一承载层和第二承载层为表层具备导电性能的芯板。
17.如权利要求16所述的装置,其特征在于,该装置还包括:
第一保护层制作模块,用于在所述起始层制作模块在第一承载层的一个导电面上制作起始层之前,在所述导电面上制作具有抗腐蚀性能的保护层。
18.如权利要求16所述的装置,其特征在于,该装置还包括:
第二保护层制作模块,用于在所述第一叠层处理模块将第二承载层与第一导电层进行叠层处理之前,在第二承载层与第一导电层进行叠层处理的导电面的反面导电面上制作具有抗腐蚀性能的保护层。
19.如权利要求17或18所述的装置,其特征在于,所述第一承载层蚀刻模块或第二承载层蚀刻模块用于:
采用化学蚀刻法或机械磨板法将第一承载层或第二承载层与保护层剥离。
20.如权利要求16所述的装置,其特征在于,该装置还包括:
磨板处理模块,用于在所述第二承载层蚀刻模块将第二承载层剥离之后、并且所述第二线路层制作模块在剥离后第一导电层和第二导电层所在导电面上分别制作线路层之前,将剥离后第一导电层和第二导电层所在的导电面进行磨板处理;
金属喷溅模块,用于在磨板处理后的导电面上喷溅铜钛。
21.如权利要求16所述的装置,其特征在于,所述第一导电层制作模块用于:
在所述起始层可见的导电面上电镀设定高度的铜柱作为第一导电层;
所述第二导电层制作模块用于:
在第一线路层上电镀设定高度的铜柱作为第二导电层。
22.如权利要求16所述的装置,其特征在于,该装置还包括:
第三叠层处理模块,用于在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;在第三线路层上制作第四导电层,将第三线路层、第四导电层进行层压半固化片处理;
第三线路层制作模块,用于在第三导电层所在的导电面上和第四导电层所在的导电面上分别制作线路层作为第四线路层和第五线路层。
23.一种偶数层特种电路板的制造装置,其特征在于,该装置包括:
第一线路层制作模块,用于在第一承载层的一个导电面上制作第一线路层;
第一导电层制作模块,用于在第一线路层上制作第一导电层;
第一叠层处理模块,用于将第一线路层、第一导电层进行层压半固化片处理:
第一保护层制作模块,用于在层压半固化片处理后的可见导电面上制作保护层;
第一承载层蚀刻模块,用于将第一承载层剥离;
第二线路层制作模块,用于在所述保护层上制作第二线路层。
24.如权利要求23所述的装置,其特征在于,该装置进一步包括:
磨板处理模块,用于在所述第一保护层制作模块在层压半固化片处理后的可见导电面上制作保护层之前,将层压半固化片处理后的可见导电进行磨板处理;
金属喷溅模块,用于在磨板处理后的导电面上喷溅铜钛。
25.如权利要求23所述的装置,其特征在于,该装置进一步包括:
第二保护层制作模块,用于在所述第一线路层制作模块在第一承载层的一个导电面上制作第一线路层之前,在所述导电面上制作具有具有抗腐蚀性能的保护层。
26.如权利要求23所述的装置,其特征在于,所述第一承载层蚀刻模块用于:
采用化学蚀刻法,或机械磨板法将第一承载层与保护层剥离。
27.如权利要求23所述的装置,其特征在于,所述第一导电层制作模块用于:
在第一线路层上电镀设定高度的铜柱作为第二导电层。
28.如权利要求23所述的装置,其特征在于,该装置进一步包括:
第二叠层处理模块,用于在第一线路层上制作第二导电层,将第一线路层、第二导电层进行层压半固化片处理;在第二线路层上制作第三导电层,将第二线路层、第三导电层进行层压半固化片处理;
第三线路层制作模块,用于在第二导电层所在的导电面上和第三导电层所在的导电面上分别制作线路层作为第三线路层和第四线路层。
CN 201010188444 2009-12-21 2010-05-28 一种特种电路板的制造方法和设备 Expired - Fee Related CN102104007B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010188444 CN102104007B (zh) 2009-12-21 2010-05-28 一种特种电路板的制造方法和设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200910242988 2009-12-21
CN200910242988.1 2009-12-21
CN 201010188444 CN102104007B (zh) 2009-12-21 2010-05-28 一种特种电路板的制造方法和设备

Publications (2)

Publication Number Publication Date
CN102104007A true CN102104007A (zh) 2011-06-22
CN102104007B CN102104007B (zh) 2013-04-17

Family

ID=44156675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010188444 Expired - Fee Related CN102104007B (zh) 2009-12-21 2010-05-28 一种特种电路板的制造方法和设备

Country Status (1)

Country Link
CN (1) CN102104007B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426855A (zh) * 2012-05-18 2013-12-04 矽品精密工业股份有限公司 半导体封装件及其制法
CN103857202A (zh) * 2012-12-07 2014-06-11 北大方正集团有限公司 印刷电路板及其铜柱制作方法
CN104178796A (zh) * 2013-05-21 2014-12-03 北大方正集团有限公司 Pcb电镀生产线的剥挂铜的分离方法
CN104737637A (zh) * 2012-10-11 2015-06-24 阿莫技术有限公司 天线用电磁波屏蔽片、其制造方法、包括该天线用电磁波屏蔽片的天线及具备该天线的携带式终端用电池组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302179A (zh) * 1999-10-28 2001-07-04 味之素株式会社 使用粘结膜的多层印刷电路板的制造方法
CN1383706A (zh) * 2000-07-07 2002-12-04 三井金属鉱业株式会社 附载箔的复合铜箔、带电阻电路的印刷电路板的制造方法、和带电阻电路的印刷电路板
JP2006303057A (ja) * 2005-04-19 2006-11-02 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
CN101022703A (zh) * 2006-02-13 2007-08-22 新美亚通讯设备有限公司 介电层中嵌入导电元件的方法和工艺
CN101106094A (zh) * 2006-07-11 2008-01-16 欣兴电子股份有限公司 内埋式晶片封装结构及其制程

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302179A (zh) * 1999-10-28 2001-07-04 味之素株式会社 使用粘结膜的多层印刷电路板的制造方法
CN1383706A (zh) * 2000-07-07 2002-12-04 三井金属鉱业株式会社 附载箔的复合铜箔、带电阻电路的印刷电路板的制造方法、和带电阻电路的印刷电路板
JP2006303057A (ja) * 2005-04-19 2006-11-02 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
CN101022703A (zh) * 2006-02-13 2007-08-22 新美亚通讯设备有限公司 介电层中嵌入导电元件的方法和工艺
CN101106094A (zh) * 2006-07-11 2008-01-16 欣兴电子股份有限公司 内埋式晶片封装结构及其制程

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426855A (zh) * 2012-05-18 2013-12-04 矽品精密工业股份有限公司 半导体封装件及其制法
CN103426855B (zh) * 2012-05-18 2016-09-07 矽品精密工业股份有限公司 半导体封装件及其制法
CN104737637A (zh) * 2012-10-11 2015-06-24 阿莫技术有限公司 天线用电磁波屏蔽片、其制造方法、包括该天线用电磁波屏蔽片的天线及具备该天线的携带式终端用电池组
CN104737637B (zh) * 2012-10-11 2018-05-01 阿莫技术有限公司 天线用电磁波屏蔽片及其制造方法以及天线电池组
CN103857202A (zh) * 2012-12-07 2014-06-11 北大方正集团有限公司 印刷电路板及其铜柱制作方法
CN103857202B (zh) * 2012-12-07 2017-02-08 北大方正集团有限公司 印刷电路板及其铜柱制作方法
CN104178796A (zh) * 2013-05-21 2014-12-03 北大方正集团有限公司 Pcb电镀生产线的剥挂铜的分离方法

Also Published As

Publication number Publication date
CN102104007B (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
CN100562991C (zh) 半导体封装结构及其形成方法
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
CN103458628B (zh) 多层电路板及其制作方法
CN103687339B (zh) 电路板及其制作方法
CN101351087A (zh) 内埋式线路结构及其工艺
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN103687344A (zh) 电路板制作方法
KR20110042978A (ko) 인쇄회로기판 및 그 제조방법
CN102104007B (zh) 一种特种电路板的制造方法和设备
CN116646254A (zh) 具有高纵横比导通孔的封装载板及其加工方法
CN103906370A (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
JPWO2003056889A1 (ja) 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
CN103579173A (zh) 半导体封装件及其制法
CN103094223A (zh) 封装基板及其制法
CN110268510B (zh) 一种分立器件的封装方法及分立器件
CN102548254A (zh) 芯片载体的无核制作方法
CN102446772B (zh) 制造半导体封装的方法
KR20110042977A (ko) 인쇄회로기판의 제조방법
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN103681586A (zh) 无核心封装基板及其制法
CN103124009A (zh) 连接器结构及其制作方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
CN106548945A (zh) 芯片封装基板的制作方法以及芯片封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220919

Address after: 3007, Hengqin international financial center building, No. 58, Huajin street, Hengqin new area, Zhuhai, Guangdong 519031

Patentee after: New founder holdings development Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417