CN103681586A - 无核心封装基板及其制法 - Google Patents

无核心封装基板及其制法 Download PDF

Info

Publication number
CN103681586A
CN103681586A CN201210315143.2A CN201210315143A CN103681586A CN 103681586 A CN103681586 A CN 103681586A CN 201210315143 A CN201210315143 A CN 201210315143A CN 103681586 A CN103681586 A CN 103681586A
Authority
CN
China
Prior art keywords
layer
blind hole
metal
face
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210315143.2A
Other languages
English (en)
Other versions
CN103681586B (zh
Inventor
陈明志
胡迪群
王琮熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201210315143.2A priority Critical patent/CN103681586B/zh
Publication of CN103681586A publication Critical patent/CN103681586A/zh
Application granted granted Critical
Publication of CN103681586B publication Critical patent/CN103681586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种无核心封装基板及其制法，该无核心封装基板包括第一介电层、多个金属柱、增层结构与绝缘保护层，该金属柱埋设于该第一介电层中，且该第一介电层的一表面具有多个对应外露各该金属柱的第一盲孔，各该金属柱完全外露于该第一介电层的另一相对表面，且该金属柱的高度为100微米以上，而该增层结构则设于该第一介电层的第一表面上，其底层的各导电盲孔对应延伸至各该第一盲孔内并电性连接各该金属柱，该绝缘保护层形成于该第一介电层的第二表面上，且形成有多个对应外露各该金属柱的部份第二端面的绝缘保护层开孔。本发明能有效增进良率、减低成本与抑制翘曲。

Description

无核心封装基板及其制法
技术领域
本发明涉及一种封装基板及其制法，尤指一种无核心封装基板及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐朝向多功能与高效能的趋势。为了满足半导体封装件的高整合度（integration）及微型化（miniaturization）的封装需求，以供更多主、被动组件及线路的载接，半导体封装基板也逐渐由双层电路板演变成多层电路板（multi-layerboard），从而于有限的空间下运用层间连接技术（interlayer connection）以扩大半导体封装基板上可供利用的线路布局面积，并能配合高线路密度的集成电路（integrated circuit）的使用需求，且降低封装基板的厚度，而能使封装件达到轻薄短小及提高电性功能的目的。
现有技术中，封装基板由一核心板及对称形成于其两侧的线路增层结构所构成，因使用核心板将导致导电路径的长度及整体结构的厚度增加，难以满足电子产品功能不断提升与体积不断缩小的需求，遂发展出无核心层（coreless）结构的封装基板，而能缩短导电路径的长度及降低整体结构的厚度以符合高频化与微小化的趋势。
现有无核心层封装基板（例如第200730062号中国台湾专利）为了抑制翘曲产生，其线路增层方式需要电镀高厚度的铜；然而，电镀形成高厚度的铜容易有均匀性不佳、成本高与产率低等问题，导致整体良率较低。
因此，如何克服上述现有技术中的均匀性不佳、良率较低与成本较高的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明的主要目的在于揭露一种无核心封装基板及其制法，其具有整体良率较高、成本较低与抑制翘曲等优点。
本发明的无核心封装基板包括：第一介电层，其具有相对的第一表面与第二表面；多个金属柱，其埋设于该第一介电层中，并具有相对的第一端面与第二端面，且该第一介电层的第一表面具有多个对应外露各该金属柱的部份第一端面的第一盲孔，各该金属柱的第二端面完全外露于该第一介电层的第二表面，该金属柱的高度为100微米以上；增层结构，其设于该第一介电层的第一表面上，该增层结构包括至少一第二介电层、形成于该第二介电层上的线路层、多个形成于该第二介电层中的第二盲孔、与多个形成于该第二盲孔内且电性连接该线路层的导电盲孔，且该增层结构底层的各该导电盲孔对应延伸至各该第一盲孔内并电性连接各该金属柱的第一端面；以及绝缘保护层，其形成于该第一介电层的第二表面上，且形成有多个对应外露各该金属柱的部份第二端面的绝缘保护层开孔。
本发明还揭露一种无核心封装基板的制法，其包括：提供一承载件，其至少一表面上依序形成有蚀刻终止层与第二金属层；于该第二金属层上形成阻层，该阻层具有多个外露该第二金属层的阻层开孔；蚀刻移除该阻层开孔中的第二金属层，而形成多个金属柱；移除该阻层，而外露该金属柱原为该阻层所覆盖的第一端面；于该蚀刻终止层上形成包覆该等金属柱的第一介电层；于该第一介电层上形成增层结构，该增层结构包括至少一第二介电层、形成于该第二介电层上的线路层、多个形成于该第二介电层中的第二盲孔、与多个形成于该第二盲孔内且电性连接该线路层的导电盲孔，且该第一介电层形成有对应外露各该金属柱的部份第一端面的多个第一盲孔，且该增层结构底层的各该导电盲孔对应延伸至各该第一盲孔内并电性连接各该金属柱的第一端面；移除该承载件；以及移除部分该蚀刻终止层，以形成多个对应外露各该金属柱的部份第二端面的蚀刻终止层开孔。
由上可知，本发明以例如ABF做为蚀刻终止层的材质，因而不需电镀厚铜的步骤，进而解决现有技术的厚铜均匀性不佳、成本高、产率低及应力高等问题，使得本发明的无核心封装基板具有整体良率较高、成本较低与抑制翘曲等优点。
附图说明
图1A至图1P所示者为本发明的无核心封装基板及其制法的第一实施例的剖视图，其中，图1P为图1O的应用例。
图2A至图2D所示者为本发明的无核心封装基板及其制法的第二实施例的剖视图。
主要组件符号说明
10     承载件
100    承载板
101    金属箔
11     离型层
12     第一金属层
121    第一子金属层
122    第二子金属层
13     蚀刻终止层
130    蚀刻终止层开孔
14     第二金属层
141    金属柱
141a   第一端面
141b   第二端面
15     阻层
150    阻层开孔
16     第一介电层
16a    第一表面
16b    第二表面
160    第一盲孔
17     增层结构
171    第二介电层
1710   第二盲孔
172    线路层
173导电盲孔
18保护层
19表面处理层
20半导体芯片。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“端面”、“顶”、“底”、“上”、“下”、“侧”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
图1A至图1P所示者，其为本发明的无核心封装基板及其制法的第一实施例的剖视图，其中，图1P为图1O的应用例。
如图1A所示，提供一承载件10，其至少一表面上依序形成有离型层11与第一子金属层121，该承载件10包括承载板100及形成于该承载板100的至少一表面上的金属箔101。
如图1B所示，于该第一子金属层121上形成材质例如为铜的第二子金属层122，且该第二子金属层122还形成于该承载件10、离型层11与第一子金属层121的侧表面上，该第一子金属层121与第二子金属层122共同定义成第一金属层12。
如图1C所示，于该第二子金属层122上形成蚀刻终止层13，该蚀刻终止层13的材质可为ABF（Ajinomoto Build-up Film），且该蚀刻终止层13也为绝缘保护层的一种。
如图1D所示，于该蚀刻终止层13上形成第二金属层14，该第二金属层14较佳为100微米厚的铜箔。
如图1E所示，于该第二金属层14上形成阻层15，该阻层15具有多个外露该第二金属层14的阻层开孔150。
如图1F所示，蚀刻移除该阻层开孔150中的第二金属层14，而形成多个金属柱141，此时，该蚀刻终止层13并不会被蚀刻。
如图1G所示，移除该阻层15，而外露该金属柱141原为该阻层15所覆盖的第一端面141a。
如图1H所示，于该蚀刻终止层13上形成包覆该等金属柱141的第一介电层16，并借由激光移除部分该第一介电层16，以形成多个对应外露部分该第一端面141a的第一盲孔160，其中，该第一介电层16的材质为模压化合物（molding compound）或例如为型号GX-E4的ABF（Ajinomoto Build-up Film）、BCB（Benzocyclo-buthene）、SINR、PBO、甲基系硅胶、乙基系硅胶、环苯系硅胶或环氧树脂等高分子树脂。
如图1I所示，于该第一介电层16与金属柱141上形成第二介电层171。
如图1J所示，于对应各该第一盲孔160的之处移除部分该第二介电层171，以形成多个外露该第一端面141a的第二盲孔1710，且该第二盲孔1710的下部份的孔径小于该第一盲孔160的孔径并设于该第一盲孔160之内。
如图1K所示，于该第二介电层171上形成线路层172，并于该第二盲孔1710中形成电性连接该线路层172与金属柱141的导电盲孔173，且重复进行前述增层步骤，以构成增层结构17，该增层结构17包括至少一第二介电层171、形成于该第二介电层171上的线路层172、与多个形成于该第二介电层171中的第二盲孔1710内且电性连接该线路层172的导电盲孔173，该增层结构17底层的各该导电盲孔173接触该第二盲孔1710而未接触该第一盲孔160，且所接触的第二盲孔1710的下部份的孔径小于该第一盲孔160的孔径并设于该第一盲孔160之内。
如图1L所示，于该增层结构17上覆盖例如干膜的保护层18，并沿边缘切除侧表面的该第二子金属层122，且移除该承载件10与离型层11。
如图1M所示，移除该保护层18与第一金属层12。
如图1N所示，移除部分该蚀刻终止层13，以形成多个对应外露各该金属柱141的部份第二端面141b的蚀刻终止层开孔130。
如图1O所示，于该蚀刻终止层开孔130所外露的金属柱141的部份第二端面141b与该增层结构17顶层的外露的该线路层172上形成表面处理层19，至此即完成本发明的无核心封装基板。
如图1P所示，于该增层结构17顶层的线路层172上的表面处理层19上接置半导体芯片20，而形成封装结构。
要补充说明的是，以一般实际的工艺而言，图10所示已完成的无核心封装基板为由多个封装基板单元(unit)所组成的整版面(panel)的状态，复经切割即可得到分离的多个封装基板单元，由于此非本发明的重点所在，故图式仅以一封装基板单元来呈现；第1P图所示的封装结构，可以是整版面的封装结构，也可以是经切割分离后的单元封装结构。
第二实施例
图2A至图2D所示者，其为本发明的无核心封装基板及其制法的第二实施例的剖视图。
本实施例基本上相同于前一实施例，其主要不同之处在于：该第一盲孔160是与该增层结构17底层的第二介电层171的第二盲孔1710同时形成，且该增层结构17底层的各该导电盲孔173具有与各该第二盲孔1710接触的上部份与各该第一盲孔160接触的下部份，且所接触的第二盲孔1710的侧壁与所接触的第一盲孔160的侧壁相连接。在此仅说明与前一实施例有差异的步骤。
如图2A所示，其延续自图1G，于该蚀刻终止层13上形成包覆该等金属柱141的第一介电层16。
如图2B所示，于该第一介电层16上形成第二介电层171。
如图2C所示，借由激光移除部分该第一介电层16与第二介电层171，以同时形成多个对应外露部分该金属柱141的第一端面141a的第一盲孔160与第二盲孔1710，且该增层结构17底层的各该导电盲孔173具有与各该第二盲孔1710接触的上部份与各该第一盲孔160接触的下部份，且所接触的第二盲孔1710的侧壁与所接触的第一盲孔160的侧壁相连接。
如图2D所示，进行增层步骤，以于该第一介电层16上形成电性连接该金属柱141的增层结构17。
参照图1N，本发明还提供一种无核心封装基板，其包括：第一介电层16，其具有相对的第一表面16a与第二表面16b；多个金属柱141，其埋设于该第一介电层16中，并具有相对的第一端面141a与第二端面141b，且该第一介电层16的第一表面16a具有多个对应外露各该金属柱141的部份第一端面141a的第一盲孔160，该第一介电层16的第二表面16b完全外露各该金属柱141的第二端面141b，该金属柱141的高度为100微米（μm）以上；增层结构17，其设于该第一介电层16的第一表面16a上，该增层结构17包括至少一第二介电层171、形成于该第二介电层171上的线路层172、与多个形成于该第二介电层171中的第二盲孔1710内且电性连接该线路层172的导电盲孔173，且该增层结构17底层的各该导电盲孔173对应延伸至各该第一盲孔160内并电性连接各该金属柱141的第一端面141a；以及绝缘保护层（蚀刻终止层13），其形成于该第一介电层16的第二表面16b上，且形成有多个对应外露各该金属柱141的部份第二端面141b的绝缘保护层开孔（蚀刻终止层开孔130）。
于前所述的无核心封装基板中，还包括表面处理层19，其形成于该绝缘保护层开孔（蚀刻终止层开孔130）所外露的金属柱141的部份第二端面141b与该增层结构17顶层的外露的该线路层172上。
于本发明的无核心封装基板中，该增层结构17底层的各该导电盲孔173具有与各该第二盲孔1710接触的上部份与各该第一盲孔160接触的下部份，且所接触的第二盲孔1710的侧壁与所接触的第一盲孔160的侧壁相连接，或者，该增层结构17底层的各该导电盲孔173接触该第二盲孔1710而未接触该第一盲孔160，且所接触的第二盲孔1710的下部份的孔径小于该第一盲孔160的孔径并设于该第一盲孔160之内。
于本发明的无核心封装基板中，由于该金属柱141可能以蚀刻方式形成，故该金属柱141的第一端面141a可小于该金属柱的第二端面141b，且该金属柱141的连接该第一端面141a与第二端面141b的侧壁可为内凹的曲面。
综上所述，相比于现有技术，本发明以例如ABF做为蚀刻终止层的材质，因而不需电镀厚铜的步骤，进而解决现有技术的厚铜均匀性不佳、成本高、产率低及应力高等问题，使得本发明的无核心封装基板具有整体良率较高、成本较低与抑制翘曲等优点。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (11)

1.一种无核心封装基板，其包括：
第一介电层，其具有相对的第一表面与第二表面；
多个金属柱，其埋设于该第一介电层中，并具有相对的第一端面与第二端面，该第一介电层的第一表面具有多个对应外露各该金属柱的部份第一端面的第一盲孔，且各该金属柱的第二端面完全外露于该第一介电层的第二表面，该金属柱并具100微米以上的高度；
增层结构，其设于该第一介电层的第一表面上，该增层结构包括至少一第二介电层、形成于该第二介电层上的线路层、多个形成于该第二介电层中的第二盲孔、与多个形成于该第二盲孔内且电性连接该线路层的导电盲孔，且该增层结构底层的各该导电盲孔对应延伸至各该第一盲孔内，以电性连接各该金属柱的第一端面；以及
绝缘保护层，其形成于该第一介电层的第二表面上，且形成有多个对应外露各该金属柱的部份第二端面的绝缘保护层开孔。
2.根据权利要求1所述的无核心封装基板，其特征在于，该无核心封装基板还包括表面处理层，其形成于外露出该绝缘保护层开孔的金属柱的部份第二端面与该增层结构顶层的部分线路层上。
3.根据权利要求1所述的无核心封装基板，其特征在于，该增层结构底层的各该导电盲孔具有与各该第二盲孔接触的上部份与各该第一盲孔接触的下部份，且所接触的第二盲孔的侧壁与所接触的第一盲孔的侧壁相连接，或者，该增层结构底层的各该导电盲孔接触该第二盲孔而未接触该第一盲孔，且所接触的第二盲孔的下部份的孔径小于该第一盲孔的孔径并设于该第一盲孔之内。
4.根据权利要求1所述的无核心封装基板，其特征在于，该金属柱的第一端面小于该金属柱的第二端面。
5.根据权利要求4所述的无核心封装基板，其特征在于，该金属柱的连接该第一端面与第二端面的侧壁为内凹的曲面。
6.一种无核心封装基板的制法，其包括：
提供一承载件，其至少一表面上依序形成有蚀刻终止层与第二金属层；
于该第二金属层上形成阻层，该阻层具有多个外露该第二金属层的阻层开孔；
蚀刻移除该阻层开孔中的第二金属层，而形成多个金属柱；
移除该阻层，而外露该金属柱原为该阻层所覆盖的第一端面；
于该蚀刻终止层上形成包覆该等金属柱的第一介电层；
于该第一介电层上形成增层结构，该增层结构包括至少一第二介电层、形成于该第二介电层上的线路层、多个形成于该第二介电层中的第二盲孔、与多个形成于该第二盲孔内且电性连接该线路层的导电盲孔，且该第一介电层形成有对应外露各该金属柱的部份第一端面的多个第一盲孔，且该增层结构底层的各该导电盲孔对应延伸至各该第一盲孔内并电性连接各该金属柱的第一端面；
移除该承载件；以及
移除部分该蚀刻终止层，以形成多个对应外露各该金属柱的部份第二端面的蚀刻终止层开孔。
7.根据权利要求6所述的无核心封装基板的制法，其特征在于，该制法还包括于该蚀刻终止层开孔所外露的金属柱的部份第二端面与该增层结构顶层的外露的该线路层上形成表面处理层。
8.根据权利要求6所述的无核心封装基板的制法，其特征在于，该承载件包括承载板及形成于该承载板的至少一表面上的金属箔。
9.根据权利要求6所述的无核心封装基板的制法，其特征在于，该第一盲孔是于形成该增层结构之前形成，且该增层结构底层的各该导电盲孔接触该第二盲孔而未接触该第一盲孔，且所接触的第二盲孔的下部份的孔径小于该第一盲孔的孔径并设于该第一盲孔之内，或者，该第一盲孔是与该增层结构底层的第二介电层的第二盲孔同时形成，且该增层结构底层的各该导电盲孔具有与各该第二盲孔接触的上部份与各该第一盲孔接触的下部份，且所接触的第二盲孔的侧壁与所接触的第一盲孔的侧壁相连接。
10.根据权利要求6所述的无核心封装基板的制法，其特征在于，该第一金属层包括依序层叠的第一子金属层与第二子金属层，且该第二子金属层还形成于该承载件、离型层与第一子金属层的侧表面上。
11.根据权利要求6所述的无核心封装基板的制法，其特征在于，该承载件上还依序形成有离型层与第一金属层，该蚀刻终止层位于该第一金属层与第二金属层之间，且移除该承载件还包括移除该离型层与第一金属层。
CN201210315143.2A 2012-08-30 2012-08-30 无核心封装基板及其制法 Active CN103681586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210315143.2A CN103681586B (zh) 2012-08-30 2012-08-30 无核心封装基板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210315143.2A CN103681586B (zh) 2012-08-30 2012-08-30 无核心封装基板及其制法

Publications (2)

Publication Number Publication Date
CN103681586A true CN103681586A (zh) 2014-03-26
CN103681586B CN103681586B (zh) 2016-07-06

Family

ID=50318679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210315143.2A Active CN103681586B (zh) 2012-08-30 2012-08-30 无核心封装基板及其制法

Country Status (1)

Country Link
CN (1) CN103681586B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374692A (zh) * 2014-08-26 2016-03-02 矽品精密工业股份有限公司 封装基板及其制法
CN105934110A (zh) * 2016-06-08 2016-09-07 华进半导体封装先导技术研发中心有限公司 超薄多层板加工用的三明治结构和多层板制作方法
CN106550542A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956635A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 增层电路板细线路的结构及其制作方法
TW201044940A (en) * 2009-06-11 2010-12-16 Phoenix Prec Technology Corp Method for fabricating packaging substrate and base therefor
TW201101441A (en) * 2009-06-23 2011-01-01 Phoenix Prec Technology Corp Package substrate and base therefor and fabrication method thereof
CN102054710A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 无核层封装基板及其制法
CN102054814A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 无核心层封装基板及其制法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956635A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 增层电路板细线路的结构及其制作方法
TW201044940A (en) * 2009-06-11 2010-12-16 Phoenix Prec Technology Corp Method for fabricating packaging substrate and base therefor
TW201101441A (en) * 2009-06-23 2011-01-01 Phoenix Prec Technology Corp Package substrate and base therefor and fabrication method thereof
CN102054710A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 无核层封装基板及其制法
CN102054814A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 无核心层封装基板及其制法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374692A (zh) * 2014-08-26 2016-03-02 矽品精密工业股份有限公司 封装基板及其制法
CN106550542A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
US11051410B2 (en) 2015-09-17 2021-06-29 At&S (China) Co. Ltd. Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
CN105934110A (zh) * 2016-06-08 2016-09-07 华进半导体封装先导技术研发中心有限公司 超薄多层板加工用的三明治结构和多层板制作方法
CN105934110B (zh) * 2016-06-08 2018-09-28 华进半导体封装先导技术研发中心有限公司 超薄多层板加工用的三明治结构和多层板制作方法

Also Published As

Publication number Publication date
CN103681586B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN102867798B (zh) 无核心层的封装基板及其制造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
CN102770957B (zh) 模穿孔聚合物块封装
CN101789383B (zh) 具有凹穴结构的封装基板的制作方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
CN105405835B (zh) 中介基板及其制法
CN105304584B (zh) 中介基板及其制造方法
CN104349609A (zh) 印刷线路板及其制作方法
CN102256450A (zh) 埋入式无源器件的电路板及其制造方法
CN105323948B (zh) 中介基板及其制造方法
CN104681531A (zh) 封装基板及其制法
CN105514053B (zh) 半导体封装件及其制法
US11296042B2 (en) Triode packaging method and triode
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN103579173A (zh) 半导体封装件及其制法
CN104662655A (zh) 布线基板及其制造方法
CN103681586A (zh) 无核心封装基板及其制法
JP5865769B2 (ja) 多層配線基板の製造方法
CN105789161B (zh) 封装结构及其制法
CN104810339B (zh) 封装基板及其制法暨半导体封装件及其制法
CN102738112A (zh) 封装基板及其制法
CN203055903U (zh) 多层封装基板构造
CN117642851A (zh) 包括具有不同数量的层的堆积的玻璃芯衬底
US20170084509A1 (en) Substrate, chip package with same and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant