CN101351087A - 内埋式线路结构及其工艺 - Google Patents

内埋式线路结构及其工艺 Download PDF

Info

Publication number
CN101351087A
CN101351087A CNA2007101368218A CN200710136821A CN101351087A CN 101351087 A CN101351087 A CN 101351087A CN A2007101368218 A CNA2007101368218 A CN A2007101368218A CN 200710136821 A CN200710136821 A CN 200710136821A CN 101351087 A CN101351087 A CN 101351087A
Authority
CN
China
Prior art keywords
line pattern
dielectric layer
perforation
dielectric
recess patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101368218A
Other languages
English (en)
Other versions
CN100593963C (zh
Inventor
陈宗源
江书圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN200710136821A priority Critical patent/CN100593963C/zh
Publication of CN101351087A publication Critical patent/CN101351087A/zh
Application granted granted Critical
Publication of CN100593963C publication Critical patent/CN100593963C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种内埋式线路结构及其工艺。该内埋式线路结构工艺包括,提供基板、第一线路图案及介电层,其中第一线路图案及介电层配置在基板的基板表面上,且介电层覆盖第一线路图案。接着,经由激光加工移除局部的介电层,以形成凹陷图案于介电层的介电表面,并形成穿过介电层的至少一贯孔,其中贯孔暴露出第一线路图案的局部。接着,经由电镀将导电材料填入凹陷图案及贯孔,以形成第二线路图案于凹陷图案内,并形成导电孔道于贯孔内。接着,移除第二线路图案的超出凹陷图案的部分,以平整化第二线路图案至介电表面。

Description

内埋式线路结构及其工艺
技术领域
本发明涉及一种线路结构及其工艺,且特别涉及一种内埋式线路结构及其工艺。
背景技术
随着集成电路芯片的接点数及接点密度的增加,用来封装芯片的线路载板的接点密度及布线密度亦必须能够对应配合。除了芯片封装用的线路载板以外,随着电子产品的小型化及薄型化,电子产品的主机板所使用的线路载板也逐渐朝向高布线密度的趋势发展。因此,高布线密度的线路载板的需求逐渐上升。
目前线路载板的制作方式大致包括叠层法(laminating process)及增层法(build-up process)。
叠层法是先将位在介电层的表面的图案化线路层制作完成之后,再将所需的图案化线路层及介电层叠压成为叠层结构,之后进行电镀通孔(platedthrough hole,即PTH)步骤以连接位于两不同层次的图案化线路层。增层法乃是在基板上依序形成图案化线路层,并在依序制作图案化线路层的过程中一并制作连接前一层图案化线路层的导电孔(conductive via)。
发明内容
本发明提供一种内埋式线路结构工艺,用以在介电层上制作出埋入介电层的面的线路图案,并同时制作出穿过此介电层来连接介电层的两面的线路图案的导电孔道。
本发明提供一种内埋式线路结构,其具有导电孔道来电性连接其介电层的两面的两内埋线路图案。
本发明提出一种内埋式线路结构工艺。提供基板、第一线路图案及介电层,其中第一线路图案及介电层配置在基板的基板表面上,且介电层覆盖第一线路图案。接着,经由激光加工移除局部的介电层,以形成凹陷图案于介电层的介电表面,并形成穿过介电层的至少一贯孔,其中贯孔暴露出第一线路图案的局部。接着,经由电镀将导电材料填入凹陷图案及贯孔,以形成第二线路图案于凹陷图案内,并形成导电孔道于贯孔内。接着,移除第二线路图案的超出凹陷图案的部分,以平整化第二线路图案至介电表面。
在本发明的一实施例中,此工艺还包括移除基板。
在本发明的一实施例中,移除第二线路图案的部分的方式包括蚀刻或研磨。
在本发明的一实施例中,经由电镀将导电材料填入凹陷图案及贯孔的步骤包括经由化学电镀将导电材料全面性形成在介电表面、贯孔、受到贯孔所暴露的第一线路图案的局部的表面,以形成电镀种子层。接着,经由电解电镀将导电材料形成在电镀种子层上,以填满贯孔来形成导电孔道,并填满凹陷图案来形成第二线路图案。
在本发明的一实施例中,移除第二线路图案的超出凹陷图案的部分还包括移除电镀种子层的超出凹陷图案的部分,以平整化电镀种子层至介电表面。
在本发明的一实施例中,移除电镀种子层的部分的方式包括蚀刻或研磨。
本发明提出一种内埋式线路结构,其包括介电层、第一线路图案、第二线路图案及至少一导电孔道。介电层具有第一面及与的相对的第二面。第一线路图案埋入介电层的第一面。第二线路图案埋入介电层的第二面。导电孔道与第二线路图案一体成形,其中导电孔道的一端穿过介电层以连接第一线路图案。
在本发明的一实施例中,此结构还包括电镀种子层,其位于介电层及第二线路图案之间。
在本发明的一实施例中,此结构还包括电镀种子层,其位于介电层及导电孔道之间。
在本发明的一实施例中,此结构还包括电镀种子层,其位于第一线路图案及导电孔道之间。
本发明提出另一种内埋式线路结构工艺。提供基板、第一线路图案、第二线路图案、第一介电层及第二介电层,其中第一线路图案及第一介电层配置在基板的第一基板表面上,且第一介电层覆盖第一线路图案,而第二线路图案及第二介电层配置在基板的相对于第一基板表面的第二基板表面上,且第二介电层覆盖第二线路图案。接着,经由激光加工移除局部的第一介电层,以形成第一凹陷图案于第一介电层的第一介电表面,并形成穿过第一介电层的至少一第一贯孔,其中第一贯孔暴露出第一线路图案的局部。接着,经由激光加工移除局部的第二介电层,以形成第二凹陷图案于第二介电层的第二介电表面,并形成穿过第二介电层的至少一第二贯孔,其中第二贯孔暴露出第二线路图案的局部。接着,经由电镀将导电材料填入第一凹陷图案、第一贯孔、第二凹陷图案及第二贯孔,以形成第三线路图案于第一凹陷图案内、第一导电孔道于第一贯孔内、第四线路图案于第二凹陷图案内、第二导电孔道于第二贯孔内。接着,移除第三线路图案的超出第一凹陷图案的部分,以平整化第三线路图案至第一介电表面。接着,移除第四线路图案的超出第二凹陷图案的部分,以平整化第四线路图案至第二介电表面。
在本发明的一实施例中,移除第三线路图案的部分的方式包括蚀刻或研磨。
在本发明的一实施例中,移除第四线路图案的部分的方式包括蚀刻或研磨。
在本发明的一实施例中,经由电镀将导电材料填入第一凹陷图案、第二凹陷图案、第一贯孔及第二贯孔的步骤包括经由化学电镀将导电材料全面性形成在第一介电表面、第一贯孔及受到第一贯孔所暴露的第一线路图案的局部的表面,以形成第一电镀种子层,并经由化学电镀将导电材料全面性形成在第二介电表面、第二贯孔及受到第二贯孔所暴露的第二线路图案的局部的表面,以形成第二电镀种子层。接着,经由电解电镀将导电材料形成在第一电镀种子层上,以填满第一贯孔来形成第一导电孔道,并填满第一凹陷图案来形成第三线路图案,并经由电解电镀将导电材料形成在第二电镀种子层上,以填满第二贯孔来形成第二导电孔道,并填满第二凹陷图案来形成第四线路图案。
在本发明的一实施例中,移除第三线路图案的超出凹陷图案的部分还包括移除第一电镀种子层的超出第一凹陷图案的部分,以平整化第一电镀种子层至第一介电表面。
在本发明的一实施例中,移除第一电镀种子层的部分的方式包括蚀刻或研磨。
在本发明的一实施例中,移除第四线路图案的超出凹陷图案的部分还包括移除第二电镀种子层的超出第二凹陷图案的部分,以平整化第二电镀种子层至第二介电表面。
在本发明的一实施例中,移除第二电镀种子层的部分的方式包括蚀刻或研磨。
本发明提出另一种内埋式线路结构,包括基板、第一线路图案、第二线路图案、第一介电层、第二介电层、第三线路图案、第四线路图案、至少一第一导电孔道及至少一第二导电孔道。第一线路图案配置在基板的第一基板表面上。第二线路图案配置在基板的相对于第一基板表面的第二基板表面上。第一介电层配置在第一基板表面上,且第一介电层覆盖第一线路图案。第二介电层配置在第二基板表面上,且第二介电层覆盖第二线路图案。第三线路图案从第一介电层的较远离基板的第一介电表面埋入第一介电层。第四线路图案从第二介电层的较远离基板的第二介电表面埋入第二介电层。第一导电孔道与第三线路图案一体成形,其中第一导电孔道的一端穿过第一介电层以连接第一线路图案。第二导电孔道与第四线路图案一体成形,其中第二导电孔道的一端穿过第二介电层以连接第二线路图案。
在本发明的一实施例中,此结构还包括第一电镀种子层,其位于第一介电层及第三线路图案之间。
在本发明的一实施例中,此结构还包括第一电镀种子层,其位于第一介电层及第一导电孔道之间。
在本发明的一实施例中,此结构还包括第一电镀种子层,其位于第一线路图案及第一导电孔道之间。
在本发明的一实施例中,此结构还包括第二电镀种子层,其位于第二介电层及第四线路图案之间。
在本发明的一实施例中,此结构还包括第二电镀种子层,其位于第二介电层及第二导电孔道之间。
在本发明的一实施例中,此结构还包括第二电镀种子层,其位于第二线路图案及第二导电孔道之间。
基于上述,本发明可在介电层的面制作内埋线路图案的过程中同时制作导电孔道,以将上述内埋线路图案电性连接至介电层的另一面的线路图案。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举多个实施例,并配合附图,作详细说明如下。
附图说明
图1A至1E绘示本发明的一实施例的内埋式线路结构工艺。
图2A至2D绘示本发明的另一实施例的内埋式线路结构工艺。
附图标记说明
100:基板                  100a:基板表面
102:第一线路图案          104:介电层
104a:介电表面             106:凹陷图案
108:贯孔                  110:第二线路图案
112:导电孔道              114:电镀种子层
150:内埋式线路结构        200:基板
200a:第一基板表面         200b:第二基板表面
201:导电沟道              202:第一线路图案
204:第二线路图案          206:第一介电层
206a:第一介电表面         208:第二介电层
208a:第二介电表面         210:第一凹陷图案
212:第一贯孔              214:第二凹陷图案
216:第二贯孔              218:第三线路图案
220:第一导电孔道          222:第四线路图案
224:第二导电孔道          226:第一电镀种子层
228:第二电镀种子层        250:内埋式线路结构
具体实施方式
图1A至1E绘示本发明的一实施例的内埋式线路结构工艺。本实施例可制作出双层线路板,即具有两层线路图案的线路板。
请参考图1A,首先提供基板100、第一线路图案102及介电层104,其中第一线路图案102及介电层104配置在基板100的基板表面100a上,且介电层104覆盖第一线路图案102。在本实施例中,基板100可为支撑板。
请参考图1B,经由激光加工移除局部的介电层104,以形成凹陷图案106于介电层104的介电表面104a,并形成穿过介电层104的至少一贯孔108,其中贯孔108暴露出第一线路图案102的局部,其例如是第一线路图案102的孔垫(via pad)。
请参考图1C,经由电镀将导电材料填入凹陷图案106及贯孔108,以形成第二线路图案110于凹陷图案106内,并形成导电孔道112于贯孔108内。值得注意的是,导电孔道112与第二线路图案110因以电镀形成而一体成形,其中导电孔道112的一端穿过介电层104以连接第一线路图案102。
在经由电镀将导电材料填入凹陷图案106及贯孔108的步骤中,可包括先经由化学电镀将导电材料全面性形成在介电表面104a、贯孔108、受到贯孔108所暴露的第一线路图案102的局部的表面,以形成电镀种子层114。接着,经由电解电镀将导电材料形成在电镀种子层114上,以填满贯孔108来形成导电孔道112,并填满凹陷图案106来形成第二线路图案110。
请参考图1D,移除第二线路图案110的超出凹陷图案106的部分,以平整化第二线路图案110至介电表面104a。同时,移除电镀种子层114的超出凹陷图案106的部分,以平整化电镀种子层114至介电表面104a。在本实施例中,移除第二线路图案110的部分的方式可包括蚀刻或研磨。在移除电镀种子层114的超出凹陷图案106的部分之后,电镀种子层114将位于介电层104及第二线路图案110之间、位于介电层104及导电孔道112之间、位于第一线路图案102及导电孔道112之间。
请参考图1E,移除基板100。至此,介电层104及分别埋入介电层104的介电表面104a及相对的另一介电表面104b的第一线路图案102与第二线路图案110构成内埋式线路结构150。
在本实施例中,此内埋式线路结构150可作为具有内埋式线路的双层线路板,但本发明并不局限于本实施例来制作双层线路板,亦可配合后续工艺来制作多层线路板,即具有两层以上的线路图案的线路板。
图2A至2D绘示本发明的另一实施例的内埋式线路结构工艺。本实施例可制作出四层线路板,即具有四层线路图案的线路板。
请参考图2A,首先提供基板200、第一线路图案202、第二线路图案204、第一介电层206及第二介电层208,其中第一线路图案202及第一介电层206配置在基板200的第一基板表面200a上,且第一介电层206覆盖第一线路图案202,而第二线路图案204及第二介电层208配置在基板200的相对于第一基板表面200a的第二基板表面200b上,且第二介电层208覆盖第二线路图案204。
在本实施例中,基板200可为介电核心板。此外,为了电性连接第一线路图案202及第二线路图案204,基板200更可具有导电沟道201,其贯穿基板200而连接第一线路图案202及第二线路图案204。
请参考图2B,经由激光加工移除局部的第一介电层206,以形成第一凹陷图案210于第一介电层206的第一介电表面206a上,并形成穿过第一介电层206的至少一第一贯孔212,其中第一贯孔212暴露出第一线路图案202的局部,其例如是第一线路图案202的孔垫。
请同样参考图2B,经由激光加工移除局部的第二介电层208,以形成第二凹陷图案214于第二介电层208的第二介电表面208a上,并形成穿过第二介电层208的至少一第二贯孔216,其中第二贯孔216暴露出第二线路图案204的局部,其例如是第二线路图案204的孔垫。
请参考图2C,经由电镀将导电材料填入第一凹陷图案210、第一贯孔212、第二凹陷图案214及第二贯孔216,以形成第三线路图案218于第一凹陷图案210内、第一导电孔道220于第一贯孔212内、第四线路图案222于第二凹陷图案214内、第二导电孔道224于第二贯孔216内。值得注意的是,第一导电孔道220与第三线路图案218一体成形,其中第一导电孔道220的一端穿过第一介电层206以连接第一线路图案202,而第二导电孔道224与第四线路图案222一体成形,其中第二导电孔道224的一端穿过第二介电层208,经由第二线路图案204及导电沟道201连接第三线路图案218。
在本实施例中,在经由电镀将导电材料填入第一凹陷图案210、第二凹陷图案214、第一贯孔212及第二贯孔216的步骤中,可先经由化学电镀将导电材料全面性形成在第一介电表面206a、第一贯孔212及受到第一贯孔212所暴露的第一线路图案202的局部的表面,以形成第一电镀种子层226,并经由化学电镀将导电材料全面性形成在第二介电表面208a、第二贯孔216及受到第二贯孔216所暴露的第二线路图案204的局部的表面,以形成第二电镀种子层228。
接着,经由电解电镀将导电材料形成在第一电镀种子层上,以填满第一贯孔212来形成第一导电孔道220,并填满第一凹陷图案210来形成第三线路图案218,并经由电解电镀将导电材料形成在第二电镀种子层228上,以填满第二贯孔216来形成第二导电孔道224,并填满第二凹陷图案214来形成第四线路图案222。
请参考图2D,移除第三线路图案218的超出第一凹陷图案210的部分,以平整化第三线路图案218至第一介电表面206a。在本实施例中,移除第三线路图案218的部分的方式可包括蚀刻或研磨。在移除第三线路图案218的超出第一凹陷图案210的部分之后,第一电镀种子层226位于第一介电层206及第三线路图案218之间、位于第一介电层206及第一导电孔道220之间、位于第一线路图案202及第一导电孔道220之间。
请同样参考图2D,移除第四线路图案222的超出第二凹陷图案214的部分,以平整化第四线路图案222至第二介电表面208a。在本实施例中,移除第四线路图案222的部分的方式可包括蚀刻或研磨。在移除第四线路图案222的超出第二凹陷图案214的部分之后,第二电镀种子层228位于第二介电层208及第四线路图案222之间、位于第二介电层208及第二导电孔道224之间、位于第二线路图案204及第二导电孔道224之间。
图2D的结构为内埋式线路结构250。在本实施例中,此内埋式线路结构250可作为具有内埋式线路的四层线路板,但本发明并不局限于本实施例来制作四层线路板,亦可配合后续工艺来制作多层线路板,即具有四层以上的线路图案的线路板。
综上所述,本发明提供一种内埋式线路结构工艺,其乃是经由激光加工在介电层上形成凹陷图案及贯孔,并以电镀将导电材料填入凹陷图案及贯孔,以形成线路图案在凹陷图案内,并同时形成导电孔道在贯孔内。因此,本发明可在介电层的面制作内埋线路图案的过程中同时制作导电孔道,以将上述内埋线路图案电性连接至介电层的另一面的线路图案。
虽然本发明已以这些实施例披露如上,然其并非用以限定本发明,任何所属技术领域技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (19)

1.一种内埋式线路结构工艺,包括:
提供基板、第一线路图案及介电层,其中第一线路图案及该介电层配置在该基板的基板表面上,且该介电层覆盖第一线路图案;
经由激光加工移除局部的该介电层,以形成凹陷图案于该介电层的介电表面,并形成穿过该介电层的至少一贯孔,其中该贯孔暴露出该第一线路图案的局部;
经由电镀将导电材料填入该凹陷图案及该贯孔,以形成第二线路图案于该凹陷图案内,并形成导电孔道于该贯孔内;以及
移除该第二线路图案的超出该凹陷图案的部分,以平整化该第二线路图案至该介电表面。
2.如权利要求1所述的内埋式线路结构工艺,还包括:
移除该基板。
3.如权利要求1所述的内埋式线路结构工艺,其中经由电镀将导电材料填入该凹陷图案及该贯孔的步骤包括:
经由化学电镀将导电材料全面性形成在该介电表面、该贯孔、受到该贯孔所暴露的该第一线路图案的局部的表面,以形成电镀种子层;以及
经由电解电镀将导电材料形成在该电镀种子层上,以填满该贯孔来形成该导电孔道,并填满该凹陷图案来形成该第二线路图案。
4.如权利要求3所述的内埋式线路结构工艺,其中移除该第二线路图案的超出该凹陷图案的部分还包括:
移除该电镀种子层的超出该凹陷图案的部分,以平整化该电镀种子层至该介电表面。
5.一种内埋式线路结构,包括:
介电层,具有第一面及与的相对的第二面;
第一线路图案,埋入该介电层的该第一面;
第二线路图案,埋入该介电层的该第二面;以及
至少一导电孔道,与该第二线路图案一体成形,其中该导电孔道的一端穿过该介电层以连接该第一线路图案。
6.如权利要求5所述的内埋式线路结构,还包括:
电镀种子层,位于该介电层及该第二线路图案之间。
7.如权利要求5所述的内埋式线路结构,还包括:
电镀种子层,位于该介电层及该导电孔道之间。
8.如权利要求5所述的内埋式线路结构,还包括:
电镀种子层,位于该第一线路图案及该导电孔道之间。
9.一种内埋式线路结构工艺,包括:
提供基板、第一线路图案、第二线路图案、第一介电层及第二介电层,其中该第一线路图案及该第一介电层配置在该基板的第一基板表面上,且该第一介电层覆盖该第一线路图案,而该第二线路图案及该第二介电层配置在该基板的相对于该第一基板表面的第二基板表面上,且该第二介电层覆盖该第二线路图案;
经由激光加工移除局部的该第一介电层,以形成第一凹陷图案于该第一介电层的第一介电表面,并形成穿过该第一介电层的至少一第一贯孔,其中该第一贯孔暴露出该第一线路图案的局部;
经由激光加工移除局部的该第二介电层,以形成第二凹陷图案于该第二介电层的第二介电表面,并形成穿过该第二介电层的至少一第二贯孔,其中该第二贯孔暴露出该第二线路图案的局部;
经由电镀将导电材料填入该第一凹陷图案、该第一贯孔、该第二凹陷图案及该第二贯孔,以形成第三线路图案于该第一凹陷图案内、第一导电孔道于该第一贯孔内、第四线路图案于该第二凹陷图案内、第二导电孔道于该第二贯孔内;
移除该第三线路图案的超出该第一凹陷图案的部分,以平整化该第三线路图案至该第一介电表面;以及
移除该第四线路图案的超出该第二凹陷图案的部分,以平整化该第四线路图案至该第二介电表面。
10.如权利要求9所述的内埋式线路结构工艺,其中经由电镀将导电材料填入该第一凹陷图案、该第二凹陷图案、该第一贯孔及该第二贯孔的步骤包括:
经由化学电镀将导电材料全面性形成在该第一介电表面、该第一贯孔及受到该第一贯孔所暴露的该第一线路图案的局部的表面,以形成第一电镀种子层,并经由化学电镀将导电材料全面性形成在该第二介电表面、该第二贯孔及受到该第二贯孔所暴露的该第二线路图案的局部的表面,以形成第二电镀种子层;以及
经由电解电镀将导电材料形成在该第一电镀种子层上,以填满该第一贯孔来形成该第一导电孔道,并填满该第一凹陷图案来形成该第三线路图案,并经由电解电镀将导电材料形成在该第二电镀种子层上,以填满该第二贯孔来形成该第二导电孔道,并填满该第二凹陷图案来形成该第四线路图案。
11.如权利要求10所述的内埋式线路结构工艺,其中移除该第三线路图案的超出该凹陷图案的部分还包括:
移除该第一电镀种子层的超出该第一凹陷图案的部分,以平整化该第一电镀种子层至该第一介电表面。
12.如权利要求10所述的内埋式线路结构工艺,其中移除该第四线路图案的超出该凹陷图案的部分还包括:
移除该第二电镀种子层的超出该第二凹陷图案的部分,以平整化该第二电镀种子层至该第二介电表面。
13.一种内埋式线路结构,包括:
基板;
第一线路图案,配置在该基板的第一基板表面上;
第二线路图案,配置在该基板的相对于该第一基板表面的第二基板表面上;
第一介电层,配置在该第一基板表面上,且该第一介电层覆盖该第一线路图案;
第二介电层,配置在该第二基板表面上,且该第二介电层覆盖该第二线路图案;
第三线路图案,从该第一介电层的较远离该基板的第一介电表面埋入该第一介电层;
第四线路图案,从该第二介电层的较远离该基板的第二介电表面埋入该第二介电层;
至少一第一导电孔道,与该第三线路图案一体成形,其中该第一导电孔道的一端穿过该第一介电层以连接该第一线路图案;以及
至少一第二导电孔道,与该第四线路图案一体成形,其中该第二导电孔道的一端穿过该第二介电层以连接该第二线路图案。
14.如权利要求13所述的内埋式线路结构,还包括:
第一电镀种子层,位于该第一介电层及该第三线路图案之间。
15.如权利要求13所述的内埋式线路结构,还包括:
第一电镀种子层,位于该第一介电层及该第一导电孔道之间。
16.如权利要求13所述的内埋式线路结构,还包括:
第一电镀种子层,位于该第一线路图案及该第一导电孔道之间。
17.如权利要求13所述的内埋式线路结构,还包括:
第二电镀种子层,位于该第二介电层及该第四线路图案之间。
18.如权利要求13所述的内埋式线路结构,还包括:
第二电镀种子层,位于该第二介电层及该第二导电孔道之间。
19.如权利要求13所述的内埋式线路结构,还包括:
第二电镀种子层,位于该第二线路图案及该第二导电孔道之间。
CN200710136821A 2007-07-17 2007-07-17 内埋式线路结构及其工艺 Active CN100593963C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710136821A CN100593963C (zh) 2007-07-17 2007-07-17 内埋式线路结构及其工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710136821A CN100593963C (zh) 2007-07-17 2007-07-17 内埋式线路结构及其工艺

Publications (2)

Publication Number Publication Date
CN101351087A true CN101351087A (zh) 2009-01-21
CN100593963C CN100593963C (zh) 2010-03-10

Family

ID=40269610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710136821A Active CN100593963C (zh) 2007-07-17 2007-07-17 内埋式线路结构及其工艺

Country Status (1)

Country Link
CN (1) CN100593963C (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937901A (zh) * 2010-08-19 2011-01-05 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构
CN102131346A (zh) * 2010-01-15 2011-07-20 欣兴电子股份有限公司 线路板及其制程
CN102469702A (zh) * 2010-11-10 2012-05-23 欣兴电子股份有限公司 线路板的制造方法
CN102036505B (zh) * 2009-09-29 2012-12-12 欣兴电子股份有限公司 电路板焊接垫结构及其制法
US8365401B2 (en) 2009-11-17 2013-02-05 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN102131337B (zh) * 2010-01-15 2013-03-20 欣兴电子股份有限公司 线路板及其制程
CN103052268A (zh) * 2011-10-11 2013-04-17 欣兴电子股份有限公司 线路结构的制作方法
US8450623B2 (en) 2009-12-30 2013-05-28 Unimicron Technology Corp. Circuit board
CN102111954B (zh) * 2009-12-25 2013-06-19 欣兴电子股份有限公司 线路板及其制作工艺
CN103545225A (zh) * 2012-07-13 2014-01-29 欣兴电子股份有限公司 电子元件封装结构及其封装方法
CN104703384A (zh) * 2013-12-10 2015-06-10 旭德科技股份有限公司 线路板及其制作方法
CN105592639A (zh) * 2014-10-23 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN105960103A (zh) * 2016-07-14 2016-09-21 安捷利电子科技(苏州)有限公司 一种pcb埋入式线路的制造方法
CN108135090A (zh) * 2016-12-01 2018-06-08 无锡深南电路有限公司 一种嵌入铜线的线路板产品制作工艺
US10271433B2 (en) 2012-12-24 2019-04-23 Unimicron Technology Corp. Method of fabricating an electrical device package structure
CN109673112A (zh) * 2017-10-13 2019-04-23 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN113056107A (zh) * 2021-02-07 2021-06-29 深圳明阳芯蕊半导体有限公司 新型线路结构的制作工艺及新型线路结构
CN113314425A (zh) * 2021-04-30 2021-08-27 珠海越亚半导体股份有限公司 具有导通柱和内埋线路的基板及其制作方法
CN114885525A (zh) * 2022-03-25 2022-08-09 深圳市大族数控科技股份有限公司 线路板制作方法及线路板
CN115484746A (zh) * 2021-05-31 2022-12-16 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
WO2023071446A1 (zh) * 2021-10-27 2023-05-04 华为技术有限公司 封装载板、其制备方法、线路基板、封装结构及电子设备

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036505B (zh) * 2009-09-29 2012-12-12 欣兴电子股份有限公司 电路板焊接垫结构及其制法
US8365401B2 (en) 2009-11-17 2013-02-05 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN102111954B (zh) * 2009-12-25 2013-06-19 欣兴电子股份有限公司 线路板及其制作工艺
US8450623B2 (en) 2009-12-30 2013-05-28 Unimicron Technology Corp. Circuit board
CN102131346A (zh) * 2010-01-15 2011-07-20 欣兴电子股份有限公司 线路板及其制程
CN102131337B (zh) * 2010-01-15 2013-03-20 欣兴电子股份有限公司 线路板及其制程
CN101937901A (zh) * 2010-08-19 2011-01-05 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构
CN102469702B (zh) * 2010-11-10 2013-09-11 欣兴电子股份有限公司 线路板的制造方法
CN102469702A (zh) * 2010-11-10 2012-05-23 欣兴电子股份有限公司 线路板的制造方法
CN103052268B (zh) * 2011-10-11 2016-03-02 欣兴电子股份有限公司 线路结构的制作方法
CN103052268A (zh) * 2011-10-11 2013-04-17 欣兴电子股份有限公司 线路结构的制作方法
CN103545225A (zh) * 2012-07-13 2014-01-29 欣兴电子股份有限公司 电子元件封装结构及其封装方法
US10271433B2 (en) 2012-12-24 2019-04-23 Unimicron Technology Corp. Method of fabricating an electrical device package structure
CN104703384A (zh) * 2013-12-10 2015-06-10 旭德科技股份有限公司 线路板及其制作方法
CN105592639B (zh) * 2014-10-23 2019-01-25 碁鼎科技秦皇岛有限公司 电路板及其制作方法
CN105592639A (zh) * 2014-10-23 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN105960103A (zh) * 2016-07-14 2016-09-21 安捷利电子科技(苏州)有限公司 一种pcb埋入式线路的制造方法
CN105960103B (zh) * 2016-07-14 2018-11-20 安捷利电子科技(苏州)有限公司 一种pcb埋入式线路的制造方法
CN108135090A (zh) * 2016-12-01 2018-06-08 无锡深南电路有限公司 一种嵌入铜线的线路板产品制作工艺
CN109673112A (zh) * 2017-10-13 2019-04-23 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN113056107A (zh) * 2021-02-07 2021-06-29 深圳明阳芯蕊半导体有限公司 新型线路结构的制作工艺及新型线路结构
CN113314425A (zh) * 2021-04-30 2021-08-27 珠海越亚半导体股份有限公司 具有导通柱和内埋线路的基板及其制作方法
CN113314425B (zh) * 2021-04-30 2023-12-26 珠海越亚半导体股份有限公司 具有导通柱和内埋线路的基板及其制作方法
CN115484746A (zh) * 2021-05-31 2022-12-16 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
WO2023071446A1 (zh) * 2021-10-27 2023-05-04 华为技术有限公司 封装载板、其制备方法、线路基板、封装结构及电子设备
CN114885525A (zh) * 2022-03-25 2022-08-09 深圳市大族数控科技股份有限公司 线路板制作方法及线路板

Also Published As

Publication number Publication date
CN100593963C (zh) 2010-03-10

Similar Documents

Publication Publication Date Title
CN100593963C (zh) 内埋式线路结构及其工艺
TW530377B (en) Structure of laminated substrate with high integration and method of production thereof
CN101351088B (zh) 内埋式线路结构及其工艺
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
US6261941B1 (en) Method for manufacturing a multilayer wiring substrate
CN103167727A (zh) 电路板及其制造方法
CN104219883B (zh) 具有内埋元件的电路板及其制作方法
CN104039071A (zh) 布线板及其制造方法
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
TWI304719B (en) Circuit board structure having embedded compacitor and fabrication method thereof
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
EP2563105B1 (en) Printed substrate manufacturing method and printed substrate employing same
CN102573278A (zh) 多层布线基板
CN103579173A (zh) 半导体封装件及其制法
KR101109323B1 (ko) 인쇄회로기판의 제조방법
CN102196668A (zh) 电路板制作方法
US20120255764A1 (en) Printed circuit board and manufacturing method thereof
CN103906354B (zh) 电路板及其制造方法
CN101472399B (zh) 内埋式线路板的制作方法
CN210694480U (zh) 具有层间导孔的线路结构
TWI299554B (en) Substrate structure and method for manufacturing the same
CN106455312A (zh) 布线基板以及其制造方法
CN101958306B (zh) 内埋线路基板的制造方法
KR20100005881A (ko) 미세 패턴을 갖는 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant