CN103545225A - 电子元件封装结构及其封装方法 - Google Patents

电子元件封装结构及其封装方法 Download PDF

Info

Publication number
CN103545225A
CN103545225A CN201210244658.8A CN201210244658A CN103545225A CN 103545225 A CN103545225 A CN 103545225A CN 201210244658 A CN201210244658 A CN 201210244658A CN 103545225 A CN103545225 A CN 103545225A
Authority
CN
China
Prior art keywords
conductive pattern
layer
conductive
recess patterns
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210244658.8A
Other languages
English (en)
Other versions
CN103545225B (zh
Inventor
曾子章
江书圣
陈宗源
程石良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201210244658.8A priority Critical patent/CN103545225B/zh
Publication of CN103545225A publication Critical patent/CN103545225A/zh
Application granted granted Critical
Publication of CN103545225B publication Critical patent/CN103545225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开一种电子元件封装结构及其封装方法。该封装方法包括下列步骤。提供线路基板，线路基板包括基底及第一导电图案。将电子元件配置于线路基板上，电子元件具有电极。形成介电层于线路基板上，以覆盖电子元件、电极以及第一导电图案，其中第一导电图案在介电层上形成第一凹陷图案。图案化介电层，以形成贯孔及连通贯孔且暴露出电极的第二凹陷图案。填入导电材料于贯孔及第二凹陷图案中，以在贯孔中形成导电通孔，且在第二凹陷图案中形成第二导电图案。移除基底。将第一防焊层及第二防焊层分别形成于第一导电图案及第二导电图案上。此外，一种电子元件封装结构也被提出。本发明将电子元件埋入介电层中，可大幅缩减电子元件封装结构的整体厚度。

Description

电子元件封装结构及其封装方法
技术领域
本发明涉及一种元件封装结构及其制作方法，且特别是涉及一种电子元件封装结构及其制作方法。 
背景技术
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新。在这些电子产品内通常会配置用来安装电子元件于其上的线路板。随着电子产品持续朝向轻、薄、短、小的趋势设计，线路板的厚度朝向薄型化发展。 
然而，在现有技术中，制造者会先分别制作电子元件及用以承载电子元件的线路板。之后，在将电子元件封装在线路板上，以形成电子元件封装结构。此作法不但费工费时，且电子元件封装结构的整体厚度不易降低。承上述，如何开发出一种可制作出薄型化的电子元件封装结构的方法，实为研发者所欲达成的目标之一。 
发明内容
本发明的目的在于提供一种电子元件封装方法，其可制作出整体厚度小的电子元件封装结构。 
本发明另一目的在于提供一种电子元件封装结构，其整体厚度小。 
为达上述目的，本发明的一实施例提出一种电子元件封装方法，其包括下列步骤：提供线路基板，线路基板包括基底以及配置于基底上的第一导电图案，将电子元件配置于线路基板上，其中电子元件具有至少一电极，形成介电层于线路基板上，以覆盖电子元件、电极以及第一导电图案，其中第一导电图案在介电层上形成第一凹陷图案。图案化介电层，以形成延伸至第一导电图案的贯孔以及连通贯孔且暴露出电极的第二凹陷图案。填入导电材料于贯孔以及第二凹陷图案中，以在贯孔中形成导电通孔且在第二凹陷图案中 形成第二导电图案，并移除基底。将第一防焊层及第二防焊层分别形成于第一导电图案以及第二导电图案上，其中第一防焊层暴露出部分的第一导电图案，且第二防焊层暴露出部分的第二导电图案。 
本发明的一实施例提出一种电子元件封装结构，其包括介电层、电子元件、第一导电图案、第二导电图案、导电通孔、第一防焊层以及第二防焊层。介电层具有第一表面、相对于第一表面的第二表面、配置于第一表面上且凹陷于第一表面的第一凹陷图案、配置于第二表面上且凹陷于第二表面的至少一第二凹陷图案以及由第一凹陷图案延伸至第二凹陷图案的至少一贯孔。电子元件埋在介电层中并具有至少一电极，电极暴露于第二凹陷图案。第一导电图案填入第一凹陷图案，第二导电图案填入第二凹陷图案而与电子元件的电极连接，且导电通孔填入贯孔而连接第一导电图案以及第二导电图案。第一防焊层配置于介电层的第一表面以及第一导电图案上，并暴露出部分的第一导电图案。第二防焊层配置于介电层的第二表面以及第二导电图案上，并暴露出部分的第二导电图案。 
基于上述，在本发明中，可将电子元件埋入介电层中，以大幅缩减电子元件封装结构的整体厚度。此外，通过在介电层的凹陷图案中填入导电材料以形成导电图案也可使电子元件封装结构的整体厚度更进一步地降低。 
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。 
附图说明
图1A至图1K为本发明一实施例的电子元件封装方法的剖面示意图； 
图2A及图2B为本发明另一实施例的提供线路基板的方法示意图。 
主要元件符号说明 
100：  电子元件封装结构 
110：  线路基板 
112：  基底 
112a： 基材 
112b： 阻障层 
114：  第一导电图案 
116： 第一导电层 
118： 电镀籽晶层 
120： 电子元件 
122： 电极 
130： 介电层 
130a：第一表面 
130b：第二表面 
132： 第一凹陷图案 
134： 贯孔 
136： 第二凹陷图案 
136a：第一凹陷 
136b：第二凹陷 
140： 导电材料 
140a：第二导电层 
142： 导电通孔 
144： 第二导电图案 
152： 第一防焊层 
154： 第二防焊层 
160： 保护层 
170： 焊料球 
具体实施方式
电子元件封装方法 
图1A至图1K为本发明一实施例的电子元件封装方法的剖面示意图。请先参照图1A及图1B，首先，提供线路基板110（绘于图1B），其中线路基板110包括基底112以及配置于基底112上的第一导电图案114。在本实施例中，基底112包括基材112a以及覆盖基材112a相对两表面的阻障层112b。基材112a的材质例如为金属或高分子聚合物，阻障层112b的材质例如为金属（包括铝或镍）或聚合物（polymer），但本发明不以此为限。 
在本实施例中，提供线路基板110的方法包括下列步骤。首先，如图1A所示，提供基底112以及配置于基底112上的第一导电层116。接着，如图 1B所示，图案化第一导电层116，以形成电镀籽晶层118及位于电镀籽晶层118上的第一导电图案114。进一步而言，在本实施例中，图案化第一导电层116以形成第一导电图案114的步骤包括进行半加成工序（Semi-additive Process）。本实施例的电镀籽晶层118及第一导电图案114的材质可相同，电镀籽晶层118及第一导电图案114的材质例如为铜。 
然而，本发明的提供线路基板的方法并不限于上段所述。图2A及图2B绘示本发明另一实施例的提供线路基板的方法。请参照图2A及图2B，首先，提供线路基板110A（绘于图2B），其中线路基板110包括基底112以及配置于基底112上的第一导电图案114。特别是，第一导电图案114暴露出部分的基底112。详言之，如图2A所示，可先提供基底112以及配置于基底112上的第一导电层116。接着，如图2B所示，图案第一导电层116，以形成第一导电图案114。在此实施例中，图案化第一导电层116，以形成第一导电图案114的步骤包括进行减成工序（Subtractive Process）。简言之，在其他实施例中，可不形成电镀籽晶层118，而形成第一导电图案114。如此一来，在电子元件封装方法中，便可省去移除电镀籽晶层118的步骤（如图1H），而使电子元件封装方法更为简单。此外，需说明的是，以图2A及图2B所示方法而提供的线路基板也适用于下述的制作工艺步骤（如图1C至图1G以及图1J、图1K），进而形成电子元件封装结构。此领域具有通常知识者可推知，因此于后续段落中便不再逐一详述。 
请参照图1C，接着，将电子元件120配置于线路基板110上。电子元件120具有至少一电极122。在本实施例中，在将电子元件120配置于线路基板110上的步骤中，电子元件120可配置于电镀籽晶层118上。请参照图1D，接着，形成介电层130于线路基板110上，以覆盖电子元件120、电极122以及第一导电图案114，其中第一导电图案114在介电层130上形成第一凹陷图案132。 
在本实施例中，介电层130可全面性覆盖电子元件120以及第一导电图案114。形成介电层130于线路基板110上的目的之一是使电子元件120固定于线路基板110上。在本实施例中，介电层130的材质例如是高分子聚合物。 
请参照图1E，接着，图案化介电层130，以形成延伸至第一导电图案114的贯孔134以及连通贯孔134且暴露出电极122的第二凹陷图案136。 在本实施例中，第二凹陷图案136可具有第一凹陷136a以及位于第一凹陷136a相对两侧的两个第二凹陷136b，且第二凹陷136b的任一的深度大于第一凹陷136a的深度。在本实施例中，图案化介电层130的步骤包括将激光光束（未绘示）照射介电层130，以形成贯孔134以及第二凹陷图案136。更进一步地说，由于所欲形成的贯孔134与第二凹陷图案136的凹陷程度不一，在本实施例中，可将激光光束通过灰阶光掩模（未绘示）而照射至介电层130，以形成贯孔134以及第二凹陷图案136。举例而言，灰阶光掩模可具有高透光度的第一透光区、中透光度的第二透光区以及低透光度的第三透光区，部分的激光光束通过具有高透光度的第一透光区后可于介电层130中形成凹陷程度较深的贯孔134，部分的激光光束通过具有中透光度的第二透光区后可于介电层130中形成凹陷程度次深的第二凹陷136b，而部分的激光光束通过具有低透光度的第三透光区后可于介电层130中形成凹陷程度浅的第一凹陷136a。 
请参照图1F及图1G，接着，填入导电材料140于贯孔134以及第二凹陷图案136中，以在贯孔134中形成导电通孔142，且在第二凹陷图案136中形成第二导电图案144（绘于图1G）。详言之，如图1F所示，可先形成第二导电层140a于第二凹陷图案136上，其中第二导电层140a延伸至贯孔134以及第二凹陷图案136内，且第二导电层140a全面性覆盖介电层130。在本实施例中，可利用电镀工序在第二凹陷图案136上形成第二导电层140a。但本发明不以此为限。接着，如图1G所示，移除部分的第二导电层140a而留下填入贯孔136的导电通孔142以及填入在第二凹陷图案136中的第二导电图案144。 
请参照图1G及图1H，接着，移除基底112。如图1H所示，在本实施例中，在移除基底112后，更可进一步地移除电镀籽晶层118。在本实施例中，可利用蚀刻工序（Etching Process）移除电镀籽晶层118。请参照图1J，接着，将第一防焊层152及第二防焊层154分别形成于第一导电图案114以及第二导电图案144上。第一防焊层152暴露出部分的第一导电图案114。第二防焊层154暴露出部分的第二导电图案144。在本实施例中，第二防焊层154可暴露出与导电通孔142连接的部分第二导电图案144。 
请参照图1K，接着，形成保护层160，其中第一防焊层152暴露出的部分第一导电图案114以及被第二防焊层154暴露出的部分第二导电图案114 形成多个接垫P，且保护层160覆盖至少一接垫P。在本实施例中，保护层160的材质例如为金。然后，形成焊料球170，其中焊料球170连接至少一接垫P。于此便完成了本实施例的电子元件封装结构100。 
电子元件封装结构 
请参照图1K，本实施例的电子元件封装结构100包括介电层130、电子元件120、第一导电图案114、第二导电图案144、导电通孔142、第一防焊层152以及第二防焊层154。 
介电层130具有第一表面130a、相对于第一表面130a的第二表面130b、配置于第一表面130a上且凹陷于第一表面130a的第一凹陷图案132、配置于第二表面130b上且凹陷于第二表面130b的至少一第二凹陷图案136以及由第一凹陷图案132延伸至第二凹陷图案136的至少一贯孔134。电子元件120埋在介电层130中并具有至少一电极122。电极122暴露于第二凹陷图案136。 
第一导电图案114填入第一凹陷图案132。第二导电图案144填入第二凹陷图案136而与电子元件120的电极122连接。在本实施例中，第一导电图案114实质上与第一表面130a切齐，而第二导电图案144实质上与第二表面130b切齐。值得注意的是，在本实施例中，第二凹陷图案136可具有第一凹陷136a以及位于第一凹陷136a相对两侧的二第二凹陷136b，且第二凹陷136b的任一的深度大于第一凹陷136a的深度。填入第二凹陷136b的部分第二导电图案144可被填入第一凹陷136a的部分第二导电图案144所屏蔽。因此，通过填入第一凹陷136a的部分第二导电图案144的屏蔽效应，在填入第二凹陷136b的部分第二导电图案144中传递的电信号被外界杂讯干扰的机率可大幅降低。 
导电通孔142填入贯孔134而连接第一导电图案114以及第二导电图案144。第一防焊层152配置于介电层130的第一表面130a以及第一导电图案114上，并暴露出部分的第一导电图案114。第二防焊层154配置于介电层130的第二表面130b以及第二导电图案144上，并暴露出部分的第二导电图案144。在本实施例中，被第二防焊层154暴露出的部分第二导电图案114与导电通孔142连接。 
本实施例的电子元件封装结构100可进一步包括保护层160。被第一防 焊层152暴露出的部分第一导电图案114以及被第二防焊层154暴露出的部分第二导电图案144形成多个接垫P。保护层160覆盖至少一接垫P。本实施例的电子元件封装结构100可选择性地包括焊料球170。焊料170球连接至少一接垫P。 
值得一提的是，在本实施例的电子元件封装结构100中，由于第一导电图案114、第二导电图案144以及电子元件120是内埋在介电层130中，因此电子元件封装结构100整体的厚度可大幅缩减，进而使得采用电子元件封装结构100的电子装置可具有外型轻薄短小的优势。 
综上所述，在本发明中，可将电子元件埋入介电层中，以大幅缩减电子元件封装结构的整体厚度。此外，通过在介电层的凹陷图案中填入导电材料以形成导电图案也可使电子元件封装结构的整体厚度更进一步地降低。 
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。 

Claims (10)

1.一种电子元件封装方法，包括：
提供一线路基板，该线路基板包括基底以及配置于该基底上的第一导电图案；
将一电子元件配置于该线路基板上，该电子元件具有至少一电极；
形成一介电层于该线路基板上，以覆盖该电子元件、该电极以及该第一导电图案，其中该第一导电图案在该介电层上形成一第一凹陷图案；
图案化该介电层，以形成延伸至该第一导电图案的一贯孔以及连通该贯孔且暴露出该电极的一第二凹陷图案；
填入导电材料于该贯孔以及该第二凹陷图案中，以在该贯孔中形成一导电通孔且在该第二凹陷图案中形成一第二导电图案；
移除该基底；以及
将一第一防焊层及一第二防焊层分别形成于该第一导电图案以及该第二导电图案上，其中该第一防焊层暴露出部分的该第一导电图案，且该第二防焊层暴露出部分的该第二导电图案。
2.如权利要求1所述的电子元件封装方法，其中提供该线路基板的方法包括：
提供该基底以及配置于该基底上的一第一导电层；以及
图案化该第一导电层，以形成一电镀籽晶层及位于该电镀籽晶层上的该第一导电图案。
3.如权利要求1所述的电子元件封装方法，其中在形成该介电层的步骤中，该介电层形成于该线路基板上以全面性覆盖该电子元件以及该第一导电图案。
4.如权利要求1所述的电子元件封装方法，其中该第二凹陷图案具有第一凹陷以及位于该第一凹陷相对两侧的两个第二凹陷，且该些第二凹陷的任一的深度大于该第一凹陷的深度。
5.如权利要求1所述的电子元件封装方法，其中在填入导电材料于该贯孔以及该第二凹陷图案中的步骤包括：
形成一第二导电层于该第二凹陷图案上，其中该第二导电层延伸至该贯孔以及该第二凹陷图案内且全面性覆盖该介电层；
移除部分的该第二导电层而留下填入该贯孔的该导电通孔以及填入在该第二凹陷图案中的该第二导电图案。
6.如权利要求1所述的电子元件封装方法，其中提供该线路基板的方法包括：
提供该基底以及配置于该基底上的一第一导电层；以及
图案化该第一导电层，以形成该第一导电图案，其中该第一导电图案暴露出部分的该基底。
7.一种电子元件封装结构，包括：
介电层，具有第一表面、相对于该第一表面的第二表面、配置于该第一表面上且凹陷于该第一表面的第一凹陷图案、配置于该第二表面上且凹陷于该第二表面的至少一第二凹陷图案以及由该第一凹陷图案延伸至该第二凹陷图案的至少一贯孔；
电子元件，埋在该介电层中并具有至少一电极，该电极暴露于该第二凹陷图案；
第一导电图案，填入该第一凹陷图案；
第二导电图案，填入该第二凹陷图案而与该电子元件的该电极连接；
导电通孔，填入该贯孔而连接该第一导电图案以及第二导电图案；
第一防焊层，配置于该介电层的该第一表面以及该第一导电图案上，并暴露出部分的该第一导电图案；以及
第二防焊层，配置于该介电层的该第二表面以及该第二导电图案上，并暴露出部分的该第二导电图案。
8.如权利要求7所述的电子元件封装结构，其中该第一导电图案实质上与该第一表面切齐，而该第二导电图案实质上与该第二表面切齐。
9.如权利要求7所述的电子元件封装结构，还包括：
保护层，其中被该第一防焊层暴露出的部分该第一导电图案以及被该第二防焊层暴露出的部分该第二导电图案形成多个接垫，且该保护层覆盖该些接垫的一个。
10.如权利要求7所述的电子元件封装结构，还包括：
焊料球，其中被该第一防焊层暴露出的部分该第一导电图案以及被该第二防焊层暴露出的部分该第二导电图案形成多个接垫，且该焊料球连接该些接垫的一个。
CN201210244658.8A 2012-07-13 2012-07-13 电子元件封装结构及其封装方法 Active CN103545225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210244658.8A CN103545225B (zh) 2012-07-13 2012-07-13 电子元件封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210244658.8A CN103545225B (zh) 2012-07-13 2012-07-13 电子元件封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN103545225A true CN103545225A (zh) 2014-01-29
CN103545225B CN103545225B (zh) 2016-12-21

Family

ID=49968563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210244658.8A Active CN103545225B (zh) 2012-07-13 2012-07-13 电子元件封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN103545225B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107046004A (zh) * 2016-02-05 2017-08-15 财团法人工业技术研究院 电子元件的转移方法及电子模块
CN108155156A (zh) * 2014-11-19 2018-06-12 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN109473416A (zh) * 2017-09-08 2019-03-15 日月光半导体制造股份有限公司 用于封装半导体装置封装的衬底及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914965A (zh) * 2004-01-29 2007-02-14 埃托特克德国有限公司 制造电路载体的方法以及该方法的应用
CN101351087A (zh) * 2007-07-17 2009-01-21 欣兴电子股份有限公司 内埋式线路结构及其工艺
US20100314352A1 (en) * 2009-06-12 2010-12-16 Unimicron Technology Corp. Fabricating method of embedded package structure
US20110024903A1 (en) * 2007-12-06 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wafer Level Ground Plane and Power Ring

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914965A (zh) * 2004-01-29 2007-02-14 埃托特克德国有限公司 制造电路载体的方法以及该方法的应用
CN101351087A (zh) * 2007-07-17 2009-01-21 欣兴电子股份有限公司 内埋式线路结构及其工艺
US20110024903A1 (en) * 2007-12-06 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wafer Level Ground Plane and Power Ring
US20100314352A1 (en) * 2009-06-12 2010-12-16 Unimicron Technology Corp. Fabricating method of embedded package structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155156A (zh) * 2014-11-19 2018-06-12 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN107046004A (zh) * 2016-02-05 2017-08-15 财团法人工业技术研究院 电子元件的转移方法及电子模块
CN107046004B (zh) * 2016-02-05 2020-04-21 财团法人工业技术研究院 电子元件的转移方法及电子模块
CN109473416A (zh) * 2017-09-08 2019-03-15 日月光半导体制造股份有限公司 用于封装半导体装置封装的衬底及其制造方法

Also Published As

Publication number Publication date
CN103545225B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
US9295150B2 (en) Method for manufacturing a printed circuit board
US10356901B2 (en) Manufacturing method of circuit board structure
US10104817B1 (en) Electromagnetic-interference shielding device and method for manufacturing the same
CN104378962A (zh) 电路模块及其制造方法
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
CN103155728A (zh) 元器件内置基板及元器件内置基板的制造方法
US10271433B2 (en) Method of fabricating an electrical device package structure
CN104540338A (zh) 高对准度hdi产品制作方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
KR20160149612A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN103545225A (zh) 电子元件封装结构及其封装方法
TWI532424B (zh) 蓋板結構及其製作方法
CN103717014B (zh) 基板结构的制作方法
CN108401385B (zh) 一种侧壁非金属化的阶梯槽的制作方法
CN110944454A (zh) 电路板生产工艺
JP4203425B2 (ja) 両面型回路配線基板の製造方法
CN104254190A (zh) 电路板及其制作方法
KR101516083B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20110093407A (ko) 인쇄회로기판 및 그 제조방법
KR101206301B1 (ko) 부품 내장형 인쇄회로기판의 홀 가공 방법
CN104185355A (zh) 一种电路板的制作方法及电路板
TWI496261B (zh) 電子元件封裝結構及其製作方法
CN107046772A (zh) 一种裸芯片埋入式电路板的制造方法
CN102045952A (zh) 电路板绝缘保护层的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant