KR20160149612A

KR20160149612A - 인쇄회로기판 및 인쇄회로기판의 제조 방법

Info

Publication number: KR20160149612A
Application number: KR1020150086883A
Authority: KR
Inventors: 이재언; 목지수; 고영관; 정순오; 고경환; 백용호
Original assignee: 삼성전기주식회사
Priority date: 2015-06-18
Filing date: 2015-06-18
Publication date: 2016-12-28
Also published as: US20160374197A1; KR102340053B1; US9848492B2

Abstract

본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다. 본 발명의 실시 예에 따르면, 상면에서 내부로 오목하게 캐비티가 형성된 절연층, 절연층 내부에 형성되되, 일부가 캐비티 내부에 위치하도록 형성된 제1 회로층, 절연층에 상부에 형성된 제2 회로층, 캐비티 내부에 위치한 제1 회로층 상부에 형성된 제1 표면 처리층 및 제2 회로층 상부에 형성된 제2 표면 처리층을 포함하는 인쇄회로기판이 제공된다.

Description

인쇄회로기판 및 인쇄회로기판의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다.

휴대폰을 비롯한 IT 분야의 전자기기들이 다기능이 요구됨과 아울러 경박 단소화되면서 이에 대한 기술적 요구에 부응하여 IC, 반도체 칩 또는 능동소자와 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.

일반적인 부품 내장 기판은 통상적으로 기판의 절연층에 캐비티를 형성하고, 캐비티 내에 각종 소자와 IC 및 반도체 칩 등의 전자부품을 삽입한다.

미국 등록특허 제7886433호

본 발명의 일 측면은 에칭 보호층에 의한 단차 발생을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 데 있다.

본 발명의 다른 측면은 공정 간소화, 시간 및 비용을 감소할 수 있는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 데 있다.

본 발명의 실시 예에 따르면, 상면에서 내부로 오목하게 캐비티가 형성된 절연층, 절연층 내부에 형성되되, 일부가 캐비티 내부에 위치하도록 형성된 제1 회로층, 절연층에 상부에 형성된 제2 회로층, 캐비티 내부에 위치한 제1 회로층 상부에 형성된 제1 표면 처리층 및 제2 회로층 상부에 형성된 제2 표면 처리층을 포함하는 인쇄회로기판이 제공된다.

제1 표면 처리층은 제2 회로층과 상이한 재질이다.

또한, 제1 표면 처리층은 제2 회로층과 반응하는 에칭액과 미반응하는 재질이다.

본 발명의 다른 실시 예에 따르면, 캐비티 영역을 포함하는 제1 절연층 상부에 제1 회로층을 형성하는 단계, 캐비티 영역에 형성되어 외부로 노출된 제1 회로층의 상부에 제1 표면 처리층을 형성하는 단계, 캐비티 영역에 대응하는 부분에 캐비티가 형성된 제2 절연층을 제1 절연층 상부에 형성하는 단계, 제2 절연층 상부에 제2 회로층을 형성하는 단계 및 제2 회로층 상부에 제2 표면 처리층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법이 제공된다.

제1 표면 처리층을 형성하는 단계에서, 제1 표면 처리층은 제1 회로층과 상이한 재질로 형성된다.

또한, 제1 표면 처리층을 형성하는 단계에서, 제1 표면 처리층은 제2 회로층과 반응하는 에칭액과 미반응하는 재질로 형성된다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

도 1은 본 발명의 제1 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이다.
도 3 내지 도 21은 본 발명의 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 22는 본 발명의 제2 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 23 내지 도 26은 본 발명의 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.

제1 실시 예

도 1은 본 발명의 제1 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.

도 1을 참고하면, 본 발명의 제1 실시 예에 따른 인쇄회로기판(100)은 절연층(180), 내부 회로층(112), 제1 회로층(125), 제2 회로층(155), 제1 표면 처리층(141), 제2 표면 처리층(171), 제1 보호층(131) 및 제2 보호층(161)을 포함한다.

본 발명의 실시 예에 따르면, 절연층(180)에는 캐비티(157)가 형성된다. 캐비티(157)는 절연층(180)의 상면에서 내부로 오목한 구조로 형성된다.

본 발명의 실시 예에 따르면, 절연층(180)은 코어 절연층(111), 제1 절연층(121) 및 제2 절연층(151)을 포함한다.

본 발명의 실시 예에 따르면, 코어 절연층(111)의 상부에 제1 절연층(121)과 제2 절연층(151)이 차례대로 적층된다. 또한, 코어 절연층(111)의 하부에도 제1 절연층(121)과 제2 절연층(151)이 차례대로 적층된다.

본 발명의 실시 예에 따르면, 코어 절연층(111), 제1 절연층(121) 및 제2 절연층(151)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 코어 절연층(111) 및 제1 절연층(121)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 코어 절연층(111) 및 제1 절연층(121)을 형성하는 물질이 이에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다. 또한, 본 발명의 실시 예에서 따른 제2 절연층(151)은 흐름성이 낮은 프리프레그(NO Flow Prepreg)로 형성된다.

본 발명의 실시 예에 따르면, 제1 절연층(121)은 코어 절연층(111)의 상부 및 하부에 형성되어 내부 회로층(112)을 매립하도록 형성된다.

본 발명의 실시 예에 따르면, 제1 절연층(121)에는 캐비티(157)가 형성된다.

본 발명의 실시 예에 따르면, 캐비티(157)는 제2 절연층(151)에 형성되며, 제2 절연층(151)을 관통하는 구조를 갖는다. 이와 같이 형성된 캐비티(157)에는 제1 회로층(125)의 일부가 위치하게 된다. 따라서, 제2 절연층(151)은 제1 절연층(121) 상부에 형성된 제1 회로층(125)의 일부가 매립되도록 형성된다.

본 발명의 실시 예에 따르면, 내부 회로층(112)은 코어 절연층(111)의 상부 및 하부에 형성된다. 본 발명의 실시 예에 따르면, 내부 회로층(112)은 회로 기판 분야에서 공지된 전도성 재질로 형성된다. 예를 들어, 내부 회로층(112)은 구리(Copper)로 형성된다.

본 발명의 실시 예에 따르면, 인쇄회로기판(100)은 코어 절연층(111)을 관통하도록 형성된 관통 비아(113)를 더 포함할 수 있다. 본 발명의 실시 예에 따르면, 관통 비아(113)는 코어 절연층(111)의 상부와 하부에 형성된 내부 회로층(112)을 서로 전기적으로 연결한다. 본 발명의 실시 예에 따르면, 관통 비아(113)는 회로 기판 분야에서 공지된 전도성 재질로 형성된다. 예를 들어, 관통 비아(113)는 구리(Copper)로 형성된다.

본 발명의 실시 예에 따르면, 제1 회로층(125)은 코어 절연층(111) 상부에 형성된 제1 절연층(121) 상부에 형성된다. 또한, 제1 회로층(125)은 코어 절연층(111)의 하부에 형성된 제1 절연층(121) 하부에 형성된다.

본 발명의 실시 예에 따르면, 제1 절연층(121) 상부에 형성된 제1 회로층(125) 중 일부는 캐비티(157)에 위치하게 된다. 또한, 캐비티(157)에 위치한 제1 회로층(125)은 접속 패드(127)를 포함한다. 본 발명의 실시 예에 따르면 접속 패드(127)는 접속 패드(127)는 추후 배치되는 전자 부품(미도시)과 전기적으로 연결되는 구성이다.

본 발명의 실시 예에 따르면, 제1 회로층(125)은 회로 기판 분야에서 공지된 전도성 재질로 형성된다. 예를 들어, 제1 회로층(125)은 구리로 형성된다.

본 발명의 실시 예에 따르면, 제2 회로층(155)은 코어 절연층(111)의 상부에 형성된 제2 절연층(151)의 상부에 형성된다. 또한, 제2 회로층(155)은 코어 절연층(111)의 하부에 형성된 제2 절연층(151)의 하부에 형성된다.

본 발명의 실시 예에 따르면, 제2 회로층(155)은 회로 기판 분야에서 공지된 전도성 재질로 형성된다. 예를 들어, 제2 회로층(155)은 구리로 형성된다.

본 발명의 실시 예에 따르면, 제1 표면 처리층(141)은 캐비티(157) 내부에 위치한 제1 회로층(125) 중에서 접속 패드(127)의 상부에 형성된다. 도 1에 도시된 바에 따르면, 제1 표면 처리층(141)은 접속 패드(127)의 상면 전체에 형성되는 것은 아니며, 접속 패드(127) 상면의 일부에 형성된다. 본 발명의 실시 예에 따르면, 제1 표면 처리층(141)은 접속 패드(127)를 외부로부터 보호하는 역할을 수행한다. 또한, 제1 표면 처리층(141)은 접속 패드(127)가 산화 및 부식되는 것을 방지한다.

본 발명의 실시 예에 따르면, 제1 표면 처리층(141)은 전도성 물질로 형성되지만 제2 회로층(155)이 상이한 재질로 형성된다. 제1 표면 처리층(141)은 제2 회로층(155)과 반응하는 에칭액과 미반응하는 재질로 형성된다. 예를 들어, 제1 표면 처리층(141)은 ENIG(Electroless nickel immersion gold), 니켈, 팔라듐 금, 주석, 무연 솔더 및 은 중 적어도 하나를 포함하여 형성 가능하다.

본 발명의 실시 예에 따르면, 제2 표면 처리층(171)은 제2 회로층(155)의 상부에 형성된다. 이때, 제2 표면 처리층(171)은 제2 보호층(161)에 의해서 외부로 노출된 제2 회로층(155)의 상면에 형성된다. 이와 같이 형성된 제2 표면 처리층(171)은 제2 회로층(155)을 외부로부터 보호하는 역할을 수행한다. 또한, 제2 표면 처리층(171)은 제2 회로층(155)이 산화 및 부식되는 것을 방지한다.

본 발명의 실시 예에 따르면, 제2 표면 처리층(171)은 유기 솔더 보호층(OSP; Organic Solderability Preservatives), ENIG(Electroless nickel immersion gold), 니켈, 팔라듐 금, 주석, 무연 솔더 및 은 중 적어도 하나를 포함하여 형성 가능하다. 또한, 제2 표면 처리층(171)은 상술한 재질뿐만 아니라 회로 기판분야에서 공지된 외부로 노출된 회로층을 보호하는 어떠한 재질도 적용 가능하다. 또한, 제2 표면 처리층(171)이 형성되는 제2 회로층(155)이 외부와 전기적으로 연결되어야 하는 경우 상술한 재질 중에서 전도성 재질로 형성된다.

본 발명의 실시 예에 따르면, 제1 보호층(131)은 캐비티(157) 내에서 제1 절연층(121) 상부에 형성된다. 이와 같이 형성된 제1 보호층(131)은 캐비티(157) 내에 위치한 제1 회로층(125)을 감싸 보호하도록 형성된다. 또한, 제1 보호층(131)은 접속 패드(127)의 측면과 상면의 일부를 감싸도록 형성되며, 제1 표면 처리층(141)의 상면이 외부로 노출되도록 형성된다. 이와 같이 형성된 제1 보호층(131)은 전자 부품(미도시)과 접속 패드(127) 간의 전기적 연결을 위한 솔더링(Soldering)이 수행될 때, 접속 패드(127) 주변의 제1 회로층(125)을 보호한다. 또한, 제1 보호층(131)은 제1 회로층(125)이 외부로 노출되어 산화 및 부식되는 것을 방지한다.

본 발명의 실시 예에 따르면, 제2 보호층(161)은 제2 절연층(151) 상부에 형성되어 제2 회로층(155)을 감싸 보호하도록 형성된다. 이때, 제2 보호층(161)은 제2 표면 처리층(171)의 상면이 외부로 노출되도록 형성된다. 이와 같이 형성된, 제2 보호층(161)은 외부 부품(미도시)과 제2 회로층(155)이 전기적으로 연결될 때, 주변의 다른 제2 회로층(155)을 보호한다. 또한, 제2 보호층(161)은 제2 회로층(155)이 외부로 노출되어 산화 및 부식되는 것을 방지한다.

본 발명의 실시 예에 따르면, 제1 보호층(131) 및 제2 보호층(161)은 내열성 피복재료로 형성된다. 예를 들어 제1 보호층(131) 및 제2 보호층(161)은 솔더 레지스트로 형성된다.

본 발명의 제1 실시 예에 따르면, 인쇄회로기판(100)은 절연층(180) 내부에 형성되며 제1 회로층(125)과 제2 회로층(155)을 전기적으로 연결하는 비아가 포함되는 것도 가능하다. 또한, 비아는 미도시된 회로층을 포함하여 인쇄회로기판(100)에 형성된 각 회로층 간의 전기적 연결을 수행하는 것도 가능하다. 본 발명의 실시 예에 따르면, 비아는 회로 기판 분야에서 공지된 전도성 물질로 형성된다.

도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이다.

도 3 내지 도 21은 본 발명의 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.

도 2의 본 발명의 제1 실시 예에 따른 인쇄회로기판의 제조 방법의 순서도는 도 3 내지 도 21의 예시도를 참고하여 설명하도록 한다.

도 3 내지 도 7을 참조하면 제1 절연층(121) 상부에 제1 회로층(125)이 형성된다.(S110)

도 3을 참고하면, 우선 코어 기판(110)이 형성된다.

본 발명의 실시 예에 따르면 코어 기판(110)은 코어 절연층(111)에 내부 회로층(112)이 형성된 것이다.

본 발명의 실시 예에 따르면, 코어 절연층(111)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 코어 절연층(111)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 코어 절연층(111)을 형성하는 물질이 이에 한정되는 것은 아니다. 코어 절연층(111)은 회로 기판 분야에서 공지된 절연재 중 어느 것으로도 형성 가능하다.

본 발명의 실시 예에 따르면, 내부 회로층(112)은 코어 절연층(111)의 상부 및 하부에 형성된다. 본 발명의 실시 예에 따르면, 내부 회로층(112)은 회로 기판 분야에서 사용되는 전도성 금속으로 형성된다. 예를 들어, 내부 회로층(112)은 구리(Cu)로 형성된다.

본 발명의 실시 예에 따르면, 코어 기판(110)은 관통 비아(113)를 더 포함할 수 있다. 관통 비아(113)는 코어 절연층(111)을 관통하도록 형성된다. 이와 같이 형성된 관통 비아(113)는 코어 절연층(111)의 상부 및 하부에 형성된 내부 회로층(112)을 서로 전기적으로 연결한다.

본 발명의 실시 예에 따른 코어 기판(110)은 회로 기판 분야에서 공지된 어떠한 방법으로도 형성 가능하다. 예를 들어, 코어 기판(110)은 텐팅(Tenting) 공법, SAP(Semi Additive Process), MSAP(Modify Semi Additive Process) 중 적어도 하나의 공법을 적용하여 형성되는 것이 가능하다.

도 4를 참조하면, 제1 절연층(121)이 형성된다.

본 발명의 실시 예를 참조하면, 코어 기판(110)의 상부 및 하부에 제1 절연층(121)이 형성된다.

본 발명의 실시 예에 따르면, 제1 절연층(121)은 상부에 제1 금속층(122)이 형성된 상태로 상기 코어 절연층(111)의 상부에 적층된다. 또한, 제1 절연층(121)은 하부에 제1 금속층(122)이 형성된 상태로 코어 절연층(111)의 하부에 적층된다. 이와 같이 형성된 제1 절연층(121)은 코어 절연층(111)의 상부 및 하부에 형성된 내부 회로층(112)을 매립하도록 형성된다.

본 발명의 실시 예에 따르면, 제1 절연층(121)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연층(121)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 제1 절연층(121)을 형성하는 물질이 이에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 절연재 중에서 어느 것으로도 형성이 가능하다.

본 발명의 실시 예에 따르면, 제1 금속층(122)은 회로 기판 분야에서 사용되는 전도성 금속으로 형성된다. 예를 들어, 제1 금속층(122)은 구리(Cu)로 형성된다.

본 발명의 실시 예에서, 제1 금속층(122)이 형성된 제1 절연층(121)이 코어 기판(110)에 적층됨을 예시로 설명하였다. 그러나 이는 실시 예일 뿐 제1 절연층(121)을 형성하는 방법으로 한정되는 것은 아니다. 당업자의 선택에 따라 제1 금속층(122)을 생략한 상태로 코어 기판(110)에 제1 절연층(121)을 적층하는 것도 가능하다.

도 5를 참조하면, 제1 비아홀(123)이 형성된다.

본 발명의 실시 예에 따르면, 제1 비아홀(123)은 내부 회로층(112) 상부 및 하부에 형성되며, 제1 절연층(121)과 제1 금속층(122)을 관통하도록 형성된다. 따라서, 제1 비아홀(123)에 의해서 내부 회로층(112) 중 일부가 외부로 노출된다.

본 발명의 실시 예에 따르면, 제1 비아홀(123)은 레이저 드릴을 이용하여 형성되는 것이 가능하다. 또한, 제1 비아홀(123)은 레이저 드릴뿐만 아니라 회로 기판 분야에서 공지된 비아홀을 가공하는 어느 방법으로 형성 가능하다.

도 6을 참조하면, 제1 도금층(124)이 형성된다.

본 발명의 실시 예에 따르면, 전해 도금을 수행하여 제1 비아홀(123)과 제1 금속층(122) 상부 및 하부에 제1 도금층(124)이 형성된다.

본 발명의 실시 예에 따르면, 제1 도금층(124)은 회로 기판 분야에서 사용되는 전도성 금속으로 형성된다. 예를 들어, 제1 도금층(124)은 구리(Cu)로 형성된다.

여기서, 제1 금속층(122)의 상부는 코어 기판(110)의 상부에 형성된 제1 금속층(122)의 상부이다. 또한, 제1 금속층(122)의 하부는 코어 기판(110)의 하부에 형성된 제1 금속층(122)의 하부가 된다.

도 7을 참조하면, 제1 회로층(125) 및 제1 비아(126)가 형성된다.

본 발명의 실시 예에 따르면, 제1 회로층(125)은 제1 도금층(도 6의 124 124) 및 제1 금속층(도 6의 122)을 패터닝하여 형성된다. 이때, 제1 비아홀(123) 내부에 형성된 제1 도금층(도 6의 124)은 제1 비아(126)가 된다.

본 발명의 실시 예에 따르면, 제1 회로층(125)은 접속 패드(127)를 포함한다. 여기서 접속 패드(127)는 추후 배치되는 전자 부품(미도시)과 전기적으로 연결되는 구성이다. 본 발명의 실시 예에 따르면, 접속 패드(127)는 캐비티 영역(A)에 위치하게 된다. 여기서, 캐비티 영역(A)은 추후 캐비티(미도시)가 형성될 영역이다.

본 발명의 실시 예에서 제1 회로층(125)은 텐팅(Tenting) 공법으로 형성됨을 예서로 설명하였다. 그러나 제1 회로층(125)이 형성되는 방법이 텐팅 공법으로 한정되는 것은 아니다. 즉, 제1 회로층(125)은 회로 기판 분야에서 공지된 회로층 형성 방법 중 어떠한 방법으로도 형성 가능하다.

이후, 설명과 이해의 편의를 위해 제1 회로층(125)을 제1 도금층(124)과 제1 금속층(122)으로 구분하지 않고 도시하도록 한다.

도 8 내지 도 11을 참고하면, 제1 표면 처리층(141)이 형성된다.(S120)

도 8을 참조하면, 제1 보호층(131)이 형성된다.

본 발명의 실시 예에 따르면, 제1 보호층(131)은 캐비티 영역(A)에 형성된다.

본 발명의 실시 예에 따르면, 제1 보호층(131)은 캐비티 영역(A)에서 제1 절연층(121)의 상부에 형성되며 제1 회로층(125)을 감싸도록 형성된다. 또한, 제1 보호층(131)은 제1 회로층(125) 중에서 접속 패드(127)의 상면의 일부가 외부로 노출되도록 형성된다.

이와 같이 형성된 제1 보호층(131)은 전자 부품(미도시)과 접속 패드(127) 간의 전기적 연결을 위한 솔더링(Soldering)이 수행될 때, 주변의 제1 회로층(125)을 보호한다. 또한, 제1 보호층(131)은 제1 회로층(125)이 외부로 노출되어 산화 및 부식되는 것을 방지한다.

본 발명의 실시 예에 따르면, 제1 보호층(131)은 내열성 피복재료로 형성된다. 예를 들어 제1 보호층(131)은 솔더 레지스트로 형성된다.

도 9를 참조하면, 제1 도금 레지스트(310)가 형성된다.

본 발명의 실시 예에 따르면, 제1 도금 레지스트(310)는 코어 절연층(111)의 상부에 형성된 제1 절연층(121)의 상부에 형성된다. 또한, 제1 도금 레지스트(310)는 코어 절연층(111)의 하부에 형성된 제1 절연층(121)의 하부에 형성된다. 이와 같이 형성된 제1 도금 레지스트(310)는 제1 회로층(125)을 감싸도록 형성되어 제1 회로층(125)을 외부로부터 보호한다. 이때, 제1 도금 레지스트(310)는 캐비티 영역(A) 이외의 영역에 형성된다. 따라서, 도 9에 도시된 바와 같이 접속 패드(127)를 제외한 제1 회로층(125)은 모두 제1 도금 레지스트(310)와 제1 보호층(131)에 의해 외부로부터 보호된다. 즉, 제1 보호층(131)에 의해서 외부로 노출된 접속 패드(127)의 상면만 여전히 외부로 노출된 상태가 된다.

본 발명의 실시 예에 따르면, 제1 도금 레지스트(310)는 드라이 필름(Dry Film)으로 형성된다. 그러나 제1 도금 레지스트(310)의 재질이 드라이 필름에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 도금 레지스트의 재질 중 어느 것도 적용 가능하다.

도 10을 참조하면, 제1 표면 처리층(141)이 형성된다.

본 발명의 실시 예에 따르면, 외부로 노출된 접속 패드(127)의 상면에 제1 표면 처리층(141)이 형성된다.

본 발명의 실시 예에 따르면, 제1 표면 처리층(141)은 추후 형성될 제2 회로층(미도시)과 상이한 재질로 형성된다. 또한, 제1 표면 처리층(141)은 제2 회로층(미도시)과 반응하는 에칭액과 미반응하는 재질로 형성된다. 예를 들어, 제1 표면 처리층(141)은 ENIG(Electroless nickel immersion gold), 니켈, 팔라듐 금, 주석, 무연 솔더 및 은 중 적어도 하나를 포함하여 형성 가능하다.

본 발명의 실시 예에 따르면, 제1 표면 처리층(141)은 회로 기판 분야에서 공지된 표면 처리층 형성 방법 중 어느 방법으로도 형성이 가능하다.

본 발명의 실시 예에 따르면, 제1 표면 처리층(141)은 외부로 노출된 접속 패드(127)를 외부로부터 보호하는 역할을 수행한다. 이와 같은 형성된 제1 표면 처리층(141)이 접속 패드(127)를 보호하므로, 캐비티 영역(A)에 별도의 에칭 방지층을 형성하는 과정을 생략할 수 있다. 여기서 에칭 방지층은 에칭 공정에 사용되는 에칭액에 의해서 외부로 노출된 회로층을 보호하기 위해 형성되는 구성부이다. 즉, 본 발명의 실시 예에서는 제1 표면 처리층(141)에 의해서 종래에 형성되었던 에칭 방지층 형성을 생략할 수 있다.

도 11을 참조하면, 제1 도금 레지스트(도 10의 310)가 제거된다.

도 12를 참조하면, 제2 절연층(151)이 형성된다.(S130)

본 발명의 실시 예에 따르면, 제2 절연층(151)은 캐비티 영역(A)에 대응되는 부분에 캐비티(157)가 형성된 상태로 제1 절연층(121) 상부에 형성된다. 여기서, 제1 절연층(121)의 상부는 코어 기판(110)의 상부에 형성된 제1 절연층(121)의 상부이다. 또한, 본 발명의 실시 예에 따르면, 제2 절연층(151)은 코어 기판(110)의 하부에 형성된 제1 절연층(121)의 하부에 형성된다. 이와 같이 형성된 제2 절연층(151)은 캐비티 영역(A)을 제외한 부분에 형성된 제1 회로층(125)을 매립한다.

본 발명의 실시 예에 따르면, 제2 절연층(151)은 상부에 제2 금속층(152)이 형성된 상태로 제1 절연층(121)의 상부에 적층된다. 여기서, 제1 절연층(121)의 상부는 코어 기판(110) 상부에 형성된 제1 절연층(121)의 상부이다. 이때, 제2 금속층(152)은 캐비티(157)를 포함한 제2 절연층(151) 상부 전체에 형성된다. 또한, 제2 절연층(151)은 하부에 제2 금속층(152)이 형성된 상태로 제1 절연층(121)의 하부에 적층된다. 여기서, 제1 절연층(121)의 하부는 코어 기판(110)의 하부에 형성된 제1 절연층(121)의 하부이다.

본 발명의 실시 예에 따르면, 제2 절연층(151)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제2 절연층(151)은 흐름성이 낮은 프리프레그(NO Flow Prepreg)로 형성된다.

본 발명의 실시 예에 따르면, 제2 금속층(152)은 회로 기판 분야에서 사용되는 전도성 금속 중에서 제1 표면 처리층(141)과 상이한 재질로 형성된다. 예를 들어, 제2 금속층(152)은 구리(Cu)로 형성된다.

본 발명의 실시 예에 따르면, 제1 표면 처리층(141)이 있으므로, 캐비티 영역(A)에 별도의 에칭 방지층을 형성하지 않는다. 따라서, 제2 절연층(151) 및 제2 금속층(152)을 제1 절연층(121) 상부에 적층 하였을 때, 제2 금속층(152)이 에칭 방지층에 의해서 휘어져 단차가 발생하는 것을 방지할 수 있다. 따라서, 이후 공정은 평탄한 제2 절연층(151) 및 제2 금속층(152) 상부에 수행된다.

본 발명의 실시 예에 따르면, 제1 절연층(121) 상부에 상술한 제2 절연층(151)을 형성함으로써, 캐비티(157)가 형성된다. 이와 같이 형성된 캐비티(157)에 의해서 접속 패드(127)의 상부에 형성된 제1 표면 처리층(141)이 외부로 노출된다.

또한, 본 발명의 실시 예에 따르면, 제2 절연층(151)의 두께를 조절하여 캐비티(157)의 깊이를 조절이 가능하다.

도 13 내지 도 17을 참조하면, 제2 회로층(155)이 형성된다.(S140)

본 발명의 실시 예에 따르면, 제2 회로층(155)은 텐팅 공법으로 형성된다.

도 13을 참조하면, 제2 비아홀(153)이 형성된다.

본 발명의 실시 예에 따르면, 제2 비아홀(153)은 제2 절연층(151)과 제2 금속층(152)을 관통하도록 형성된다. 따라서, 제2 비아홀(153)에 의해서 제1 회로층(125) 중 일부가 외부로 노출된다.

본 발명의 실시 예에 따르면, 제2 비아홀(153)은 레이저 드릴을 이용하여 형성 가능하다. 또한, 제2 비아홀(153)은 레이저 드릴뿐만 아니라 회로 기판 분야에서 공지된 비아홀을 가공하는 어느 방법으로 형성 가능하다

도 14를 참조하면, 제2 도금층(154)이 형성된다.

본 발명의 실시 예에 따르면, 전해 도금을 수행하여 제2 도금층(154)이 형성된다.

본 발명의 실시 예에 따르면, 제2 도금층(154)은 코어 기판(110)의 상부에 형성된 제2 비아홀(153)과 제2 금속층(152)의 상부에 형성된다. 또한, 제2 도금층(154)은 코어 기판(110)의 하부에 형성된 제2 비아홀(153)과 제2 금속층(152)의 하부에 형성된다.

본 발명의 실시 예에 따르면, 제2 도금층(154)은 회로 기판 분야에서 사용되는 전도성 금속 중에서 제1 표면 처리층(141)과 상이한 재질로 형성된다. 예를 들어, 제2 도금층(154)은 구리(Cu)로 형성된다.

도 15를 참조하면, 에칭 레지스트(320)가 형성된다.

본 발명의 실시 예에 따르면, 에칭 레지스트(320)는 코어 기판(110) 상부에 형성된 제2 도금층(154)의 상부에 형성된다. 또한, 에칭 레지스트(320)는 코어 기판(110)의 하부에 형성된 제2 도금층(154)의 하부에 형성된다.

본 발명의 실시 예에 따르면, 에칭 레지스트(320)는 제2 도금층(154) 중에서 제거되어야 할 부분이 외부로 노출되도록 패터닝된 구조를 갖는다. 즉, 에칭 레지스트(320)는 제2 도금층(154)에서 추후 형성될 제2 회로층(미도시)에 해당하는 부분을 덮도록 형성되고, 그 이외의 부분은 외부로 노출하도록 형성된다.

도 16 참조하면, 제2 회로층(155) 및 제2 비아(156)가 형성된다.

본 발명의 실시 예에 따르면, 에칭액을 이용하여 에칭 공정이 수행된다. 에칭 공정에서 에칭 레지스트(320)에 의해서 외부로 노출된 제2 도금층(154)이 에칭액에 반응하여 제거된다. 이때, 에칭액에 의해서 제거되는 제2 도금층(154) 하부에 위치한 제2 금속층(152)도 함께 제거된다. 본 발명의 실시 예에 따르면, 제2 도금층(154)과 제2 금속층(152)이 제거되는 에칭 공정에 의해서 캐비티(157)가 형성된다.

본 발명의 실시 예에 따르면, 제2 도금층(154)과 제2 금속층(152)을 제거할 때 사용되는 에칭액은 제1 표면 처리층(141)과 미반응한다. 즉, 에칭액에 의해서 캐비티(157) 상부의 제2 도금층(154)과 제2 금속층(152)이 제거될 때, 제1 표면 처리층(141)은 제거되지 않는다. 따라서, 에칭 공정 시, 제1 표면 처리층(141)에 의해서 별도의 에칭 방지층이 없어도 캐비티 영역(A)의 접속 패드(127)가 에칭액으로부터 보호된다.

이와 같은 에칭 공정에 제2 도금층(154)과 제2 금속층(152)이 패터닝되어 제2 회로층(155)이 된다. 또한, 제2 비아홀(153) 내부에 형성된 제2 도금층(154)은 제2 비아(156)가 된다.

도 17을 참조하면, 에칭 레지스트(도 16의 320)가 제거된다.

도 18 내지 도 21을 참고하면, 제2 표면 처리층(171)이 형성된다.(S150)

도 18을 참조하면, 제2 보호층(161)이 형성된다.

본 발명의 실시 예에 따르면, 제2 보호층(161)은 제2 절연층(151) 상부에 형성되며, 제2 회로층(155)을 감싸도록 형성된다. 또한, 제2 보호층(161)은 제2 회로층(155) 중에서 외부 부품(미도시)과 전기적으로 연결되는 부분은 외부로 노출되도록 형성된다.

이와 같이 형성된 제2 보호층(161)은 외부 부품(미도시)과 제2 회로층(155)이 전기적으로 연결될 때, 주변의 제2 회로층(155)을 보호한다. 또한, 제2 보호층(161)은 제2 회로층(155)이 외부로 노출되어 산화 및 부식되는 것을 방지한다.

본 발명의 실시 예에 따르면, 제2 보호층(161)은 내열성 피복재료로 형성된다. 예를 들어, 제2 보호층(161)은 솔더 레지스트로 형성된다.

본 발명의 실시 예에서는 제1 회로층(125)과 제2 회로층(155)이 형성되는 것을 예시로 설명하였다. 그러나 제1 회로층(125)과 제2 회로층(155) 사이에 한 층 이상의 회로층이 더 형성되는 것도 가능하다.

본 발명의 실시 예에 따르면, 캐비티(157)의 깊이는 제2 절연층(151)의 두께로 조절이 가능하다. 또한, 캐비티(157)의 깊이는 제2 절연층(151), 제2 보호층(161) 및 제2 절연층(151)과 제2 보호층(161) 사이의 구성부의 두께를 이용하여 조절하는 것도 가능하다.

도 19를 참조하면, 제2 도금 레지스트(330)가 형성된다.

본 발명의 실시 예에 따르면, 제2 도금 레지스트(330)는 캐비티(157)에 형성된다. 캐비티(157)에 형성된 제2 도금 레지스트(330)는 제1 표면 처리층(141)을 외부로부터 보호한다. 이와 같이 형성된 제2 도금 레지스트(330)에 의해서 제2 보호층(161)에 의해 노출된 제2 회로층(155)의 상면만이 외부로 노출된다.

본 발명의 실시 예에 따르면, 제2 도금 레지스트(330)는 드라이 필름(Dry Film)으로 형성된다. 그러나 제2 도금 레지스트(330)의 재질이 드라이 필름에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 도금 레지스트의 재질 중 어느 것도 적용 가능하다.

도 20을 참조하면, 제2 표면 처리층(171)이 형성된다.

본 발명의 실시 예에 따르면, 제2 보호층(161)에 의해서 외부로 노출된 제2 회로층(155)의 상면에 제2 표면 처리층(171)이 형성된다.

본 발명의 실시 예에 따르면, 제2 도금 레지스트(330)에 의해서 원하는 부분에만 선택적으로 제2 표면 처리층(171)을 형성하는 것이 가능하다.

도 21을 참조하면, 제2 도금 레지스트(330)가 제거된다.

이와 같은 도 2 내지 도 21을 통해서 본 발명의 제1 실시 예에 따른 인쇄회로기판(100)이 형성된다. 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법에 따르면, 표면 처리층을 이용하여 새로운 회로층을 형성할 때 에칭액으로부터 기존의 회로층을 보호하기 위한 에칭 방지층 생략이 가능하다. 따라서, 에칭 방지층에 의해 단차가 발생하는 것을 방지할 수 있다. 또한, 단차가 없는 평탄한 상태에서 추후 공정 수행이 가능하므로, 기존에 에칭 방지층에 의한 단차에 의해서 발생하던 캐비티 크기 불량, 에칭 방지층 잔사 및 회로층 불량 등과 같은 문제가 발생하는 것을 방지할 수 있다. 또한, 에칭 방지층을 형성하는 공정과 제거하는 공정이 생략 가능하므로 고정 단순화, 시간 및 비용 감소가 가능하다.

제2 실시 예

도 22는 본 발명의 제2 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.

도 22를 참고하면, 본 발명의 제2 실시 예에 따른 인쇄회로기판(200)은 절연층(180), 내부 회로층(112), 제1 회로층(125), 제2 회로층(155), 제1 표면 처리층(141), 제2 표면 처리층(171), 제1 보호층(132) 및 제2 보호층(161)을 포함한다.

본 발명의 제2 실시 예에 따른 인쇄회로기판(200)에 대한 설명 중에서 제1 실시 예에 따른 인쇄회로기판(도 1의 100)과 상이한 구성 위주로 설명하도록 한다. 따라서, 제2 실시 예에 따른 인쇄회로기판(200)에 대한 설명 중에서 제1 실시 예에 따른 인쇄회로기판(도 1의 100)과 동일한 구성의 설명은 생략하며, 생략된 설명은 도 1의 내용을 참고하도록 한다.

본 발명의 제2 실시 예에 따른 인쇄회로기판(200)의 제1 보호층(132)은 접속 패드(127)와 제2 절연층(151) 사이에 형성된다. 즉, 제1 보호층(132)은 제2 절연층(151)의 측면과 접속 패드(127)의 측면 사이에 형성된다. 이와 같은 구조로 제1 보호층(132)이 형성되므로, 제1 표면 처리층(141)은 접속 패드(127) 상면 전체에 형성된다.

도 23 내지 도 26은 본 발명의 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.

도 23을 참조하면, 코어 기판(110)에 제1 도금 레지스트(350)가 형성된다.

본 발명의 실시 예에 따른 코어 기판(110)은 도 3 내지 도 7과 동일한 과정으로 형성 가능하다. 따라서, 코어 기판(110)을 형성하는 방법에 대한 설명은 생략하고, 자세한 설명은 도 3 내지 도 7을 참조하도록 한다.

본 발명의 실시 예에 따르면, 제1 도금 레지스트(350)는 코어 기판(110) 상부에 형성된 제1 절연층(121)의 상부에 형성된다. 또한, 제1 도금 레지스트(350)는 접속 패드(127)를 제외한 제1 회로층(125)을 외부로부터 보호하도록 형성된다. 따라서, 제1 도금 레지스트(350)는 접속 패드(127)의 상면 전체가 외부로 노출되도록 형성된다. 또한, 제1 도금 레지스트(350)는 코어 기판(110)의 하부에 형성된 제1 절연층(121)의 하부에 형성된다. 이때, 제1 도금 레지스트(350)는 제1 절연층(121)에 형성된 제1 회로층(125)을 외부로부터 보호하도록 형성된다.

본 발명의 실시 예에 따르면, 제1 도금 레지스트(350)는 드라이 필름(Dry Film)으로 형성된다. 그러나 제1 도금 레지스트(350)의 재질이 드라이 필름에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 도금 레지스트의 재질 중 어느 것도 적용 가능하다.

도 24를 참조하면, 제1 표면 처리층(141)이 형성된다.

본 발명의 실시 예에 따르면, 제1 표면 처리층(141)은 제1 도금 레지스트(350)에 의해서 외부로 노출된 접속 패드(127) 상면에 형성된다. 즉, 제1 표면 처리층(141)은 접속 패드(127)의 상면 전체에 형성된다.

도 25를 참조하면, 제1 도금 레지스트(도 24의 350)가 제거된다.

도 26을 참조하면, 제1 보호층(132)이 형성된다.

본 발명의 실시 예에 따르면, 제1 보호층(132)은 캐비티 영역(A)에 형성된다. 또한, 제1 보호층(132)은 접속 패드(127)의 측면과 캐비티 영역(A)의 경계 사이에 형성된다. 즉, 제1 보호층(132)은 다수개의 접속 패드(127)를 둘러싸는 댐(Dam) 형태로 형성된다. 이와 같이 형성된 제1 보호층(132)은 추후 제1 절연층(121)에 제2 절연층(미도시)을 형성할 때, 가열 및 가압에 의해서 제2 절연층(미도시)이 캐비티 영역(A) 내로 흐르는 것을 방지한다.

이후, 제2 절연층(도 22의 151), 제2 회로층(도 22의 155), 제2 보호층(도 22의 161) 및 제2 표면 처리층(도 22의 171)을 형성하는 방법은 도 12 내지 도 21과 동일하다. 자세한 설명은 도 12 내지 도 21을 참고하도록 한다.

이와 같은 방법을 통해서 본 발명의 제2 실시 예에 따른 인쇄회로기판(도 22의 200)이 형성된다.

이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

100, 200: 인쇄회로기판
110: 코어 기판
111: 코어 절연층
112: 내부 회로층
113: 관통 비아
121: 제1 절연층
122: 제1 금속층
123: 제1 비아홀
124: 제1 도금층
125: 제1 회로층
126: 제1 비아
127: 접속 패드
131, 132: 제1 보호층
141: 제1 표면 처리층
151: 제2 절연층
152: 제2 금속층
153: 제2 비아홀
154: 제2 도금층
155: 제2 회로층
156: 제2 비아
157: 캐비티
161: 제2 보호층
171: 제2 표면 처리층
180: 절연층
310, 350: 제1 도금 레지스트
320: 에칭 레지스트
330: 제2 도금 레지스트
A: 캐비티 영역

Claims

상면에서 내부로 오목하게 캐비티가 형성된 절연층;
상기 절연층 내부에 형성되되, 일부가 상기 캐비티 내부에 위치하도록 형성된 제1 회로층;
상기 절연층에 상부에 형성된 제2 회로층;
상기 캐비티 내부에 위치한 상기 제1 회로층 상부에 형성된 제1 표면 처리층; 및
상기 제2 회로층 상부에 형성된 제2 표면 처리층;
을 포함하는 인쇄회로기판.
청구항 1에 있어서,
상기 제1 표면 처리층은 상기 제2 회로층과 반응하는 에칭액과 미반응하는 재질인 인쇄회로기판.
청구항 1에 있어서,
상기 캐비티 내에서 상기 절연층 상부에 형성되어 상기 제1 회로층을 감싸 보호하는 제1 보호층을 더 포함하며,
상기 제1 보호층은 상기 제1 표면 처리층의 상면을 외부로 노출하도록 형성된 인쇄회로기판.
청구항 1에 있어서,
상기 캐비티 내부에서 상기 절연층 상부에 형성되어, 상기 제2 절연층의 측면과 상기 제1 회로층의 측면 사이에 형성되는 제1 보호층을 더 포함하는 인쇄회로기판.
청구항 1에 있어서,
상기 절연층 상부에 형성되어 상기 제2 회로층을 감싸 보호하는 제2 보호층을 더 포함하며,
상기 제2 보호층은 상기 제2 표면 처리층의 상면을 외부로 노출하도록 형성된 인쇄회로기판.
캐비티 영역을 포함하는 제1 절연층 상부에 제1 회로층을 형성하는 단계;
상기 캐비티 영역에 형성되어 외부로 노출된 상기 제1 회로층의 상부에 제1 표면 처리층을 형성하는 단계;
상기 캐비티 영역에 대응하는 부분에 캐비티가 형성된 제2 절연층을 상기 제1 절연층 상부에 형성하는 단계;
상기 제2 절연층 상부에 제2 회로층을 형성하는 단계; 및
상기 제2 회로층 상부에 제2 표면 처리층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
청구항 6에 있어서,
상기 제1 표면 처리층을 형성하는 단계 이전에,
상기 캐비티 영역에서 상기 제1 절연층 상부에 제1 보호층을 형성하는 단계를 더 포함하며,
상기 제1 보호층은 상기 캐비티 영역에 위치한 상기 제1 회로층을 감싸도록 형성되되, 상기 제1 회로층 중 일부의 상면이 외부로 노출되도록 형성되는 인쇄회로기판의 제조 방법.
청구항 6에 있어서,
상기 제1 표면 처리층을 형성하는 단계 이후에,
상기 캐비티 영역에서 상기 제1 절연층 상부에 제1 보호층을 형성하는 단계를 더 포함하며,
상기 제1 보호층은 상기 제2 절연층의 측면과 상기 제1 회로층의 측면 사이에 형성되는 인쇄회로기판의 제조 방법.
청구항 6에 있어서,
상기 제1 표면 처리층을 형성하는 단계에서,
상기 제1 표면 처리층은 상기 제2 회로층과 반응하는 에칭액과 미반응하는 재질로 형성되는 인쇄회로기판의 제조 방법.
청구항 6에 있어서,
상기 제2 회로층을 형성하는 단계에서,
상기 제2 회로층은 텐팅(Tenting) 공법으로 형성되는 인쇄회로기판의 제조 방법.
청구항 6에 있어서,
상기 제2 절연층을 형성하는 단계는,
상기 캐비티가 형성된 제2 절연층과 상기 캐비티를 포함한 상기 제2 절연층의 상부를 덮도록 형성된 금속 박막을 상기 제1 절연층 상부에 적층하는 인쇄회로기판의 제조 방법.
청구항 11에 있어서,
상기 제2 회로층을 형성하는 단계는,
상기 금속 박막 상부에 전해도금을 수행하여 도금층을 형성하는 단계;
상기 제2 회로층과 캐비티에 대응되는 부분을 노출하도록 패터닝된 에칭 레지스트를 형성하는 단계;
상기 에칭 레지스트에 의해서 노출된 상기 금속 박막과 상기 도금층을 에칭액으로 제거하는 단계; 및
상기 에칭 레지스트를 제거하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
청구항 6에 있어서,
상기 제2 표면 처리층을 형성하는 단계 이전에,
상기 제2 절연층 상부에 제2 보호층을 형성하는 단계를 더 포함하며,
상기 제2 보호층은 상기 제2 회로층을 감싸도록 형성되되, 상기 제2 회로층 중 일부의 상면이 외부로 노출되도록 형성되는 인쇄회로기판의 제조 방법.
청구항 13에 있어서,
상기 제2 표면 처리층을 형성하는 단계에서,
상기 제2 표면 처리층은 상기 제2 보호층에 의해서 외부로 노출된 상기 제2 회로층의 상면에 형성되는 인쇄회로기판의 제조 방법.
청구항 6에 있어서,
상기 제2 표면 처리층을 형성하는 단계 이전에 상기 캐비티 내부의 제1 회로층 상부에 도금 레지스트를 형성하는 단계를 포함하며,
상기 제2 표면 처리층을 형성하는 단계 이후에 상기 도금 레지스트를 제거하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.