JP4203425B2 - 両面型回路配線基板の製造方法 - Google Patents

両面型回路配線基板の製造方法 Download PDF

Info

Publication number
JP4203425B2
JP4203425B2 JP2004026826A JP2004026826A JP4203425B2 JP 4203425 B2 JP4203425 B2 JP 4203425B2 JP 2004026826 A JP2004026826 A JP 2004026826A JP 2004026826 A JP2004026826 A JP 2004026826A JP 4203425 B2 JP4203425 B2 JP 4203425B2
Authority
JP
Japan
Prior art keywords
plating
forming
double
layer
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004026826A
Other languages
English (en)
Other versions
JP2005222999A (ja
Inventor
文彦 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2004026826A priority Critical patent/JP4203425B2/ja
Publication of JP2005222999A publication Critical patent/JP2005222999A/ja
Application granted granted Critical
Publication of JP4203425B2 publication Critical patent/JP4203425B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、回路配線基板の製造方法に関し、特には、両面型回路配線基板の製造方法に関する。
近年、携帯電話等の小型電子機器に向け、電子機器に搭載される実装基板の微細化、高密度化の要求が高まっている。例えば、小型化が進んでいる携帯機器向けの両面可撓性基板の配線ピッチは微細な部分では100μm以下であり、層間接続孔の穴径も100μm以下のビアホールが量産品にも適用されている。この微細なビアホールはレーザー加工での穴あけが主流である。上記のレーザー加工によるビアホールのランドがレーザーの位置精度や基板の寸法収縮により位置ずれが発生するためランド径を小さくすることができず、微細化や高密度化の妨げとなっていることが、特許文献１に記されている。
微細化および高密度化が進むに伴い、カバーフィルムの埋め込みが困難になるという問題がある。カバーフィルムの埋め込みの問題に対して、電着法の適用が考えられるが、電着するためのリードが必要であるため、煩雑な工程が必要であることが特許文献2に記されている。
従来の両面基板の製造法はレーザー加工、プラズマエッチング、化学エッチング等により穴加工し、導電化処理およびめっきを施した後、サブトラクト法により回路パターンを形成するため、微細なパターンを形成するには限界があることが、特許文献3に記されている。
図8〜図９は、従来の両面型回路配線基板の製造方法を示す工程図であって、先ず、図８（１）に示す様に、絶縁ベース材１の両面に銅箔等の導電層２、３を有する、所謂、両面銅張積層板４を用意する。
次に、同図（２）に示す様に、この両面型銅張積層板４の一方面の銅箔層２に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、ビアホール形成部位に開口５を有するメタルマスクを形成する。
次に、同図（３）に示す様に、開口５内部に露出する絶縁ベース材１を、レーザー加工手法、プラズマエッチング手法、薬液処理による樹脂エッチング手法等によりエッチング除去して、他方面の銅箔層３に達する有底の導通用孔９を形成する。
次に、同図（４）に示す様に、上記導通用孔９の内部、及び、メタルマスクの上面に対する通常のビアホールめっき処理を行い、めっき層１２を形成する。
次に、図９（１）に示す様に、両面の銅箔層２、３、及び、メッキ層１２に対して、フォトファブリケーション手法によるエッチング手法を用いて、回路配線パターン６、７を形成する。
次に、同図（２）に示す様に、必要に応じ可撓性絶縁フィルム１７を接着剤層１８で接着して表面保護絶縁膜１９を形成する。
次に、同図（３）に示す様に、上記表面保護絶縁膜１９に形成された開口部に位置する外部基板との接続端子２０等の回路配線パターン露出部に対する所要の表面処理めっき層２１をめっきリード電極パターン２２を用いた電解めっき手法で形成する。
次に、同図（４）に示す様に、金型による打ち抜き等により、該めっきリード電極パターン２２の切断を含む外形加工を施して両面可撓性回路配線基板２５を得る。
特開２００３−２２９６５２ 特開２００３−１３３６９９ 特開２００２−３４４１３３
近年、携帯電話等の小型電子機器に向け、電子機器に搭載される実装基板の微細化、高密度化の要求が高まっている。例えば、小型化が進んでいる携帯機器向けの両面可撓性基板の配線ピッチは微細な部分では100μm以下であり、層間接続孔の穴径も100μm以下のビアホールが量産品にも適用されている。この微細なビアホールはレーザー加工での穴あけが主流である。
第一の課題としては、上記のレーザー加工によるビアホールのランドがレーザーの位置精度や基板の寸法収縮により位置ずれが発生するためランド径を小さくすることができず、微細化や高密度化の妨げとなっていることが、特許文献１に記されている。
第二の課題としては、微細化および高密度化が進むに伴い、カバーフィルムの埋め込みが困難になるという問題がある。カバーフィルムの埋め込みの問題に対して、電着法の適用が考えられるが、電着するためのリードが必要であるため、煩雑な工程が必要であることが特許文献2に記されている。
第三の課題としては、従来の両面基板の製造法はレーザー加工、プラズマエッチング、化学エッチング等により穴加工し、導電化処理およびめっきを施した後、サブトラクト法により回路パターンを形成するため、微細なパターンを形成するには限界があることが、特許文献3に記されている。
第一、第二、第三の課題を解決するための第一の発明によれば、両面回路基板の製造方法において、絶縁ベース材の両面に銅箔層を有する両面銅張り板を用意し、第一の面の銅箔に対するエッチング加工により、回路配線パターンおよび所要のビアホール形成位置に対応した個所に開口を有する第一のランド部を形成すると共に、第二の面の銅箔に対するエッチング処理にて、前記第一の面のランド部に対応する位置に前記第一のランド部に形成した開口よりも大きな形状の第二のランドを形成し、前記第一のランド部に形成された開口の周縁部を除きレジスト層を形成し、樹脂エッチングを行い、前記第一のランド部の開口内に露出する絶縁ベース材をエッチング除去して有底の導通用孔を形成し、レジスト層を除去した後に、表裏両面に対して導電化処理膜を形成し、めっきを形成するためのレジスト層を形成した後、導電化処理膜をめっきリードおよび電着リードとして用い、前記導通用孔内および前記回路配線パターン上にめっきし、前記めっきレジストを除去し、電着法によるカバーを形成するためのレジスト層を両面に形成し、前記導電化処理膜を電着リードとしてカバーの電着を行い、前記カバー形成用レジストを除去した後、導電化処理膜を除去することを特徴とする両面回路基板の製造方法が採用される。
電着法により形成されるカバーはポリイミド樹脂が採用される。
これらの特徴により、本発明は次のような効果を奏する。
本発明による両面回路基板は絶縁ベース材の両面に銅箔層を有する両面銅張り板を用意し、第一の面の銅箔に対するエッチング加工により、回路配線パターンおよび所要のビアホール形成位置に対応した個所に開口を有する第一のランド部を形成すると共に、第二の面の銅箔に対するエッチング処理にて、前記第一の面のランド部に対応する位置に前記第一のランド部に形成した開口よりも大きな形状の第二のランドを形成し、前記第一のランド部に形成された開口の周縁部を除きレジスト層を形成し、前記第一のランド部の開口内に露出する絶縁ベース材をエッチング除去して有底の導通用孔を形成し、レジスト層を除去した後に、表裏両面に対して導電化処理膜を形成し、めっきを形成するためのレジスト層を形成した後、前記導通用孔内および前記配線上にめっきし、前記めっきレジストを除去し、電着法によるカバーを形成するためのレジスト層を両面に形成し、前記導電化処理膜を電着リードとしてカバーの電着を行い、前記カバー形成用レジストを除去した後、導電化処理層を除去することで製造されるから、ビアホールのランドが穴加工の位置精度や基板の寸法収縮による位置ずれが発生せず、ランド径を小さくすることができ、微細化や高密度化が可能となるばかりか、導電化処理膜をめっきリードと電着リードに用いるため、電着リードを形成する煩雑な工程が必要なく、任意の部分にめっきを形成し、サブトラクト法では達成できない微細な回路パターンを形成できるため、微細かつ高密度な両面回路基板を安価にかつ安定的に提供することができる。
以下、図示の実施例を参照しながら本発明をさらに説明する。
図１〜図３は、本発明の一方の実施例による両面型回路配線基板の製造方法を示す工程図であって、先ず、図１（１）に示す様に、絶縁ベース材１の両面に銅箔等の導電層２、３を有する、所謂、両面銅張積層板４を用意する。
次に、同図（２）に示す様に、この両面型銅張積層板４の一方面の導電層２に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、ビアホール形成部位に開口５および配線６を有するメタルマスクを形成するとともに、反対の導電層３に対し配線７を形成する。
次に、同図（３）に示す様に、開口５内部に露出する絶縁ベース材１を、薬液処理による樹脂エッチング手法によりエッチング除去して、他方面の導電層３に達する有底の導通用孔を形成するためのレジスト層８を開口５の周縁部およびその他外形加工等の必要な箇所を除く両面に設ける。
次に、同図（４）に示す様に、開口５内部に露出する絶縁ベース材１を、薬液処理による樹脂エッチング手法によりエッチング除去して、他方面の銅箔層３に達する有底の導通用孔９を形成するとともに外形加工を同時に行う。
次に、図２（１）に示す様に、レジスト層８を剥離し、両面にスパッタ、蒸着、化学めっき等の手法により導電化処理膜１０を形成する。
次に、同図（２）に示す様に、導通用孔９および任意の配線上にめっき層を形成するためのめっきレジスト層１１を形成する。
次に、同図（３）に示す様に、ビアホール13を形成するための導通用孔および任意の配線上にめっき層１２を形成する。尚、図には示さないが配線の無い箇所にめっきのみで微細な配線を形成することも可能である。めっきの種類は銅、ニッケル、金、半田等を単独、あるいは組み合わせて用いることが可能である。その際、めっきレジストはめっきの種類やめっき形成箇所に合わせて、複数回形成および除去可能である。
次に、図３（１）に示す様に、レジスト層１１を剥離する。
次に、同図（２）に示す様に、電着ポリイミドを用いてカバーを形成するためのレジスト層１４を形成し、電着法により電着ポリイミドのカバー１５を形成する。
次に、同図（３）に示す様に、レジスト層１４を除去する。
次に、同図（４）に示す様に、導電化処理膜１０を除去し、両面可撓性配線基板１６を得る。
図４〜図７は、参考例による両面型回路配線基板の製造方法を示す工程図であって、先ず、図４（１）に示す様に、絶縁ベース材１の両面に銅箔等の導電層２、３を有する、所謂、両面銅張積層板４を用意する。
次に、同図（２）に示す様に、この両面型銅張積層板４の一方面の導電層２に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、ビアホール形成部位に開口５および配線６を有するメタルマスクを形成するとともに、反対の導電層３に対し配線７を形成する。
次に、同図（３）に示す様に、開口５内部に露出する絶縁ベース材１を、薬液処理による樹脂エッチング手法によりエッチング除去して、他方面の導電層３に達する有底の導通用孔を形成するためのレジスト層８を開口５の周縁部およびその他外形加工等の必要な箇所を除く両面に設ける。
次に、同図（４）に示す様に、開口５内部に露出する絶縁ベース材１を、薬液処理による樹脂エッチング手法によりエッチング除去して、他方面の銅箔層３に達する有底の導通用孔９を形成するとともに外形加工を同時に行う。
次に、図５（１）に示す様に、レジスト層８を剥離し、導通用孔開口面にスパッタ、蒸着、化学めっき等の手法により導電化処理膜１０を形成する。
次に、同図（２）に示す様に、導通用孔９および任意の配線上にめっき層を形成するためのめっきレジスト層１１を形成する。
次に、同図（３）に示す様に、ビアホール１３を形成するための導通用孔および任意の配線上にめっき層１２を形成する。尚、図には示さないが配線の無い箇所にめっきのみで微細な配線を形成することも可能である。めっきの種類は銅、ニッケル、金、半田等を単独、あるいは組み合わせて用いることが可能である。その際、めっきレジストはめっきの種類やめっき形成箇所に合わせて、複数回形成および除去可能である。
次に、図６（１）に示す様に、レジスト層１１を剥離する。
次に、同図（２）に示す様に、導電化処理膜１０を剥離する。
次に、同図（３）に示す様に、必要に応じ可撓性絶縁フィルム１７を接着剤層１８で接着して表面保護絶縁膜１９を形成する。
次に、図７（１）に示す様に、上記表面保護絶縁膜１９に形成された開口部に位置する外部基板との接続端子２０等の回路配線パターン露出部に対する所要の表面処理めっき層２１をメッキリード電極パターン２２を用いた電解めっき手法で形成する。
次に、同図（２）に示す様に、金型による打ち抜き等により、該めっきリード電極パターン２２の切断を含む外形加工を施して両面可撓性回路配線基板２３を得る。
本発明の一実施例による両面回路配線基板の製造方法を示す工程図。 図1に続く工程図。 図２に続く工程図。 参考例による両面回路配線基板の製造方法を示す工程図。 図４に続く工程図。 図５に続く工程図。 図６に続く工程図。 従来の手法による両面回路配線基板の製造方法を示す工程図。 図８に続く工程図。
符号の説明
１ 絶縁ベース材
２ 第一の導電層
３ 第二の導電層
４ 両面銅張り板
５ 導通用孔形成用マスク兼ランド
６ 第一の面の配線
７ 第二の面の配線
８ 樹脂エッチングレジスト層
９ 導通用孔
１０ 導電化処理膜
１１ めっきレジスト層
１２ めっき
１３ ビアホール
１４ 電着ポリイミド形成用レジスト層
１５ 電着ポリイミドカバー
１６ 両面可撓性回路配線基板
１７ 可撓性絶縁フィルム
１８ 接着剤層
１９ 表面保護絶縁膜
２０ 接続端子
２１ 表面処理めっき層
２２ めっきリード電極パターン
２３ 両面可撓性回路配線基板

Claims (1)

  1. 両面回路配線基板の製造方法において、絶縁べ−ス材の両面に導電層を有する両面銅張り板を用意し、第一の面の導電層に対するエッチング加工により、回路配線パタ−ンおよび所要のビアホ−ル形成位置に対応した箇所に開口を有する第一のランド部を形成すると共に、第二の面の導電層に対するエッチング処理にて、前記第一の面のランド部に対応する位置に前記ランド部に形成した開口よりも大きな形状の第二のランドを形成し、前記第一のランド部に形成された開口の周縁部を除きレジスト層を形成し、樹脂エッチングを行い、前記第一のランド部の開口内に露出する絶縁べ−ス材をエッチング除去して有底の導通用孔を形成し、レジスト層を除去した後に、表裏両面に対して導電化処理膜を形成し、めっきを形成するためのレジスト層を形成した後、導電化処理膜をめっきリードおよび電着リードとして用い、前記導通用孔内および前記回路配線パターン上にめっきし、前記めっきレジストを除去し、電着法によるカバ−を形成するためのレジスト層を両面に形成し、前記導電化処理膜を電着リ−ドとしてカバ−の電着を行い、前記カバ−形成用レジストを除去した後、導電化処理膜を除去することを特徴とする両面回路配線基板の製造方法。
JP2004026826A 2004-02-03 2004-02-03 両面型回路配線基板の製造方法 Expired - Fee Related JP4203425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004026826A JP4203425B2 (ja) 2004-02-03 2004-02-03 両面型回路配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004026826A JP4203425B2 (ja) 2004-02-03 2004-02-03 両面型回路配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005222999A JP2005222999A (ja) 2005-08-18
JP4203425B2 true JP4203425B2 (ja) 2009-01-07

Family

ID=34998424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026826A Expired - Fee Related JP4203425B2 (ja) 2004-02-03 2004-02-03 両面型回路配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4203425B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855186B2 (ja) * 2006-09-04 2012-01-18 日本メクトロン株式会社 両面フレキシブルプリント配線板の製造方法
KR101037544B1 (ko) 2008-11-27 2011-05-26 삼성전기주식회사 측면 컨택홀 패드를 갖는 인쇄회로기판의 제조방법
KR101304359B1 (ko) * 2012-04-18 2013-09-11 대덕전자 주식회사 캐비티 인쇄회로기판 제조방법
CN106063393B (zh) * 2015-02-16 2019-03-22 日本梅克特隆株式会社 柔性印刷布线板的制造方法
JP7032128B2 (ja) * 2017-12-25 2022-03-08 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
JP7127995B2 (ja) * 2018-03-09 2022-08-30 日東電工株式会社 配線基板の製造方法
JP2021044374A (ja) * 2019-09-11 2021-03-18 大日本印刷株式会社 貫通電極基板、配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
JP2005222999A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
US10249503B2 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US9907164B2 (en) Printed circuit board and method for manufacturing the same
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP4203425B2 (ja) 両面型回路配線基板の製造方法
KR20110074012A (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
KR100771293B1 (ko) 인쇄회로기판 및 그 제조방법
JP6820892B2 (ja) 印刷配線板および印刷配線板の製造方法
JP2003198085A (ja) 回路基板およびその製造方法
US8497434B2 (en) Printed circuit board and manufacturing method thereof
CN104115569A (zh) 印刷电路板及其制造方法
TWI398205B (zh) 印刷電路基板的製造方法
JP2007042977A (ja) 半導体装置
JP2006253347A (ja) 多層フレキシブル回路配線基板及びその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP4347143B2 (ja) 回路基板およびその製造方法
US8084696B2 (en) Printed circuit board and manufacturing method thereof
JP2005150263A (ja) 両面配線回路基板
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
JP4123637B2 (ja) フィルムキャリアの製造方法
US6360434B1 (en) Circuit fabrication
JP2009088337A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081010

R150 Certificate of patent or registration of utility model

Ref document number: 4203425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees