JP2003198085A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法

Info

Publication number
JP2003198085A
JP2003198085A JP2001391288A JP2001391288A JP2003198085A JP 2003198085 A JP2003198085 A JP 2003198085A JP 2001391288 A JP2001391288 A JP 2001391288A JP 2001391288 A JP2001391288 A JP 2001391288A JP 2003198085 A JP2003198085 A JP 2003198085A
Authority
JP
Japan
Prior art keywords
wiring pattern
hole
conductor
circuit board
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001391288A
Other languages
English (en)
Inventor
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001391288A priority Critical patent/JP2003198085A/ja
Publication of JP2003198085A publication Critical patent/JP2003198085A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 回路基板に形成する配線パターンを高密度に
配置することを可能とし、配線パターンの配置本数を増
やし、回路基板をより高精度に形成する。 【解決手段】 電気的絶縁層18に設けられたビア40
を介して、層間で配線パターン16が電気的に接続され
た回路基板において、前記電気的絶縁層18に設けられ
たビア穴40aに金属からなる導体42が充填され、前
記ビア穴40aに充填された導体42の端面が、電気的
絶縁層18の表面に形成された配線パターン16と一体
に、ビア穴40aの穴径よりも細幅に形成された断面形
状が凸形状の配線パターン16に形成されていることを
特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スルーホールある
いは金属が充填されたビアと電気的に接続して配線パタ
ーンを形成する回路基板およびその製造方法に関する。
【0002】
【従来の技術】複数の配線層を積層して形成した回路基
板は、スルーホールあるいはビアを介して層間で配線パ
ターンを電気的に接続して形成する。図8は樹脂基板1
0に配線層と電気的絶縁層とを交互に積層して形成した
多層回路基板の例である。12が樹脂基板10に設けた
貫通孔の内壁面にめっきを施して設けた導体層、14が
ビア、16が配線パターン、18が配線層間を電気的に
絶縁する電気的絶縁層である。導体層12は樹脂基板1
0の両面に設けた配線パターンを電気的に接続するため
のものである。
【0003】図9は、ビア14を形成した配線層でビア
14と配線パターン16の平面配置を示す説明図であ
る。ビア14はビア穴14aの内底面および内壁面に導
体層を被着して層間で配線パターン16を電気的に接続
するように形成される。従来の回路基板では、配線パタ
ーン16を形成する際に、ビア穴14aの開口縁に沿っ
てビア穴14aよりも大径となるランド14bを形成
し、ビア穴14aの内壁面に形成された導体層と次層の
配線パターン16とを電気的に接続している。このよう
にビア穴14aよりも大径のランド14bを形成してい
るのは、導体層の表面を感光性レジストで被覆し、感光
性レジストを露光および現像して、ビア穴14aおよび
配線パターン16として残す部位を被覆したレジストパ
ターンを形成する際に、ビア穴14aを確実にレジスト
パターンによって塞ぐことができるようにするためであ
る。ビア穴14aが部分的にもレジストによって被覆さ
れていないと、導体層をエッチングした際にビア穴14
aの内壁面に形成されている導体層が溶解され、ビア1
4部分で層間の配線パターン16が電気的に導通されな
くなるからである。基板に形成されているビア穴14a
は製造工程中の熱伸縮等によって正規位置から位置ずれ
する可能性がある。ビア穴14aを塞ぐ部分、すなわち
ランド14bとなる部分をビア穴14aよりも大径に形
成しておけば、ビア穴14aが少々位置ずれしても、レ
ジストパターンによる被覆部分がビア穴14bから外れ
ることがなく、確実にビア穴14aと重複する配置でラ
ンド14bを形成することができる。
【0004】
【発明が解決しようとする課題】しかしながら、ビア1
4と配線パターン16とを確実に接続するため図9に示
すようなランド14bを形成する方法の場合は、ランド
14bを形成した部分が幅広になり隣接するランド14
bとの間で配線パターン16を配置する領域が狭まっ
て、絶縁層の表面に形成する配線パターン16の本数が
制限されるという問題が生じる。また、図10は、ビア
穴14aを導体によって充填したフィルドビアによって
配線パターン16を層間で接続する例であるが、この場
合も、ビア穴14aよりも大径のランド14bを形成す
るようにして導体層をエッチングするから、ランド14
b、14bの間に配置する配線パターン16の本数が制
限されるという問題が生じる。
【0005】最近の半導体装置を実装する回路基板にお
いては、配線パターンがより細幅にかつ、高密度に配置
されるようになってきた。そして、ランド間には、より
多数本の配線パターンを配置することが必要になるが、
ビア穴の開口縁にランドを形成することは配線パターン
の本数を制限し、配線パターンを高密度に配置する場合
の障害になる。配線パターンの本数を増やす方法として
は、ランドを小径にすることが考えられる。しかしなが
ら、ランドを小径にするということはビア穴を小径範囲
のレジストパターンによって塞ぐ配置にするということ
であり、ビアとレジストパターンとを高精度に位置合わ
せする必要があり、基板が熱伸縮等してビア穴が正規位
置から位置ずれしているような場合には、エッチングに
よりビア穴部分の導体層が除去され、配線パターンとビ
アとの電気的接続が不確実になるという製造歩留まりの
問題がある。
【0006】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、従来
の回路基板にくらべて配線パターンを高密度に配置する
ことを可能とし、かつ製造歩留まりを向上させることが
できる回路基板およびその製造方法を提供するにある。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するために次の構成を備える。すなわち、基板の両面
に設けられた配線パターンが、基板を厚さ方向に貫通し
て設けられた貫通孔の内壁面に形成された導体層を介し
て電気的に接続された回路基板において、前記貫通孔の
少なくとも一方の開口部側が金属からなる導体によって
充填され、前記開口部側に充填されて前記基板の表面に
露出された導体の端面が、基板の表面に形成された配線
パターンと一体に、貫通孔の孔径よりも細幅に形成され
た断面形状が凸形状の配線パターンに形成されているこ
とを特徴とする。また、電気的絶縁層に設けられたビア
を介して、層間で配線パターンが電気的に接続された回
路基板において、前記電気的絶縁層に設けられたビア穴
に金属からなる導体が充填され、前記ビア穴に充填され
た導体の端面が、電気的絶縁層の表面に形成された配線
パターンと一体に、ビア穴の穴径よりも細幅に形成され
た断面形状が凸形状の配線パターンに形成されているこ
とを特徴とする。
【0008】また、基板の両面に設けられた配線パター
ンが、基板を厚さ方向に貫通して設けられた貫通孔の内
壁面に形成した導体層を介して電気的に接続された回路
基板の製造方法において、前記基板に貫通孔を形成した
後、前記基板に銅めっき等のめっきを施して、貫通孔の
少なくとも一方の開口部側をめっきからなる導体によっ
て充填するとともに貫通孔の内壁面を含む基板の表面を
めっきからなる導体層によって被覆し、前記導体層をエ
ッチングして、基板の表面に配線パターンを形成すると
ともに、前記開口部側に充填されて基板の表面に露出さ
れた導体の端面を、前記基板の表面に形成された配線パ
ターンと一体に、貫通孔の孔径よりも細幅に形成された
断面形状が凸形状の配線パターンに形成することを特徴
とする。また、電気的絶縁層に設けられたビアを介し
て、層間で配線パターンが電気的に接続された回路基板
の製造方法において、前記電気的絶縁層にビア穴を形成
した後、電気的絶縁層に銅めっき等のめっきを施して、
ビア穴の内部をめっきからなる導体によって充填すると
ともにビア穴を含む電気的絶縁層の表面をめっきからな
る導体層によって被覆し、前記導体層をエッチングして
電気的絶縁層の表面に配線パターンを形成するととも
に、前記ビア穴に充填されて前記電気的絶縁層の表面に
露出された導体の端面を、前記電気的絶縁層の表面に形
成された配線パターンと一体に、ビア穴の穴径よりも細
幅に形成された断面形状が凸形状の配線パターンに形成
することを特徴とする。
【0009】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面にしたがって詳細に説明する。図1は
本発明に係る回路基板の一実施形態の構成を示す断面図
である。本実施形態の回路基板は樹脂基板10を基材と
し、樹脂基板10の両面に配線パターン16を形成した
ものである。図2は図1に示す回路基板の平面図を示
す。図1は図2に示す回路基板のA−A線断面図であ
る。本実施形態の回路基板は、樹脂基板10を厚さ方向
に貫通して設けた貫通孔11が銅めっきからなる導体2
0によって充填され、樹脂基板10の表面に露出する導
体20の端面が凸形状に形成されて樹脂基板10の表面
に形成されている配線パターン16と一体に形成されて
いる。
【0010】貫通孔11に充填されている導体20の端
面に導体20と一体に断面形状が凸形状に形成される配
線パターン16は、貫通孔11の孔径よりも細幅に形成
される。図1で、16aは配線パターン16を端面方向
から見た状態を示すもので、貫通孔11の孔径よりも細
幅に配線パターン16aが形成されていることを示す。
【0011】図2に示すように、貫通孔11に充填され
た導体20の端面に凸形状に形成された配線パターン1
6は、樹脂基板10の表面に形成される配線パターン1
6と連続して配線パターン16と一体に形成される。図
2では、貫通孔11に充填されている導体20の端面を
横切るように配線パターン16を形成した例、導体20
の端面が配線パターン16の始点となっている例、導体
20の端面上で配線パターン16が屈曲して形成されて
いる例を示す。
【0012】本実施形態の回路基板は、貫通孔11に導
体20が充填され、導体20の端面に樹脂基板10の表
面に形成される配線パターン16と一体に貫通孔11の
孔径よりも細幅に凸形状の配線パターン16を形成する
ことにより、貫通孔11の開口縁にランドを形成せずに
配線パターン16と貫通孔11の導体20とを電気的に
接続している。これにより、従来の回路基板で貫通孔1
1の開口縁に形成していたランドの領域を配線パターン
16を配置する領域として利用することが可能となり、
従来の回路基板にくらべて多数本の配線パターン16を
配置することが可能になる。
【0013】図3は図1に示す回路基板の製造方法を示
す説明図である。まず、図3(a)に示す樹脂基板10の
両面に銅箔を被着した両面銅張り基板30にドリル加工
あるいはレーザー加工を施して貫通孔11を形成する
(図3(b))。次に、両面銅張り基板30に無電解銅め
っきを施し、貫通孔11の内壁面を含む両面銅張り基板
30の表面にめっきシード層32を形成する(図3
(c))。めっきシード層32は電解銅めっきの際の給電
層とするものである。めっきシード層32は無電解銅め
っきに限らず、スパッタリング、蒸着等によって形成す
ることができる。
【0014】次に、両面銅張り基板30に電解銅めっき
を施して、貫通孔11の内部を銅めっきによって充填
し、貫通孔11を導体20によって充填する。なお、貫
通孔11の内部に銅めっきが選択的に被着されるよう
に、事前に貫通孔11の内壁面にめっき促進剤を付着さ
せてから電解銅めっきを施すと良い。めっき促進剤とし
ては、たとえば、銅めっき液の添加物として使用される
ブライトナー(光沢剤)が使用できる。図3(c)に示す
めっきシード層32を形成した両面銅張り基板30をめ
っき促進剤の溶液中に浸漬し、貫通孔11の内壁面のめ
っきシード層32の表面に十分にめっき促進剤を付着さ
せた後、貫通孔11の部分を除いて、両面銅張り基板3
0のめっきシード層32の表面に付着しているめっき促
進剤を除去するようにする。
【0015】めっき促進剤を除去する方法としては、銅
のエッチング液を用いてエッチングする方法、シアン電
解処理方法、紫外線照射方法、研磨方法等が利用でき
る。銅のエッチング液を利用してめっき促進剤を除去す
る場合は、たとえば、塩化第1鉄の水溶液に両面銅張り
基板30を浸漬してめっき促進剤を除去する。エッチン
グ液が貫通孔11の内部に侵入しない程度の短時間だけ
エッチング液に両面銅張り基板30を浸漬することで、
貫通孔11の内壁面以外に付着しているめっき促進剤を
選択的に除去することができる。
【0016】図3(d)は、貫通孔11の内壁面にめっき
促進剤を付着させた状態で電解銅めっきを施し、貫通孔
11を銅めっきからなる導体20によって充填した状態
である。貫通孔11の内壁面にめっき促進剤を付着させ
て電解銅めっきを施すと、貫通孔11の内壁面に電流が
集中し貫通孔11を銅めっきで容易に充填することがで
きる。この電解銅めっきの際に、めっき促進剤を添加し
ていない銅めっき液を使用すると、効率的に貫通孔11
を銅めっきによって充填することができる。なお、両面
銅張り基板30の表面からめっき促進剤を除去する操作
を行わずに貫通孔11を銅めっきによって充填する方法
として、パルスめっき(PPR電解めっき)による方法
もある。
【0017】電解銅めっきを施すことにより、貫通孔1
1が導体20によって充填されるとともに、貫通孔11
を形成した部分を含めて両面銅張り基板30の表面に銅
めっきによる導体層34が形成される。なお、図3(d)
では、貫通孔11の一方側(下面側)が完全に銅めっき
によって充填されず、導体20の端面に凹部20aが形
成されている。両面銅張り基板30の下面側で貫通孔1
1の端面に凸形状に配線パターン16を形成する必要が
ない場合には、本実施形態のように貫通孔11が完全に
銅めっきによって充填されていなくてもかまわない。
【0018】次に、配線パターン16を形成するため、
導体層34の表面に感光性レジストを塗布し、感光性レ
ジストを露光および現像して、配線パターン16として
残す部位を被覆するレジストパターン36を形成する
(図3(e))。本実施形態では、貫通孔11に充填され
た導体20の端面に凸形状に配線パターン16を形成す
るから、レジストパターン36はこの凸形状に形成する
配線パターン16の形状にしたがって形成する。次に、
レジストパターン36をマスクとして導体層34をエッ
チングし、レジストパターン36を除去することによ
り、樹脂基板10の両面に配線パターン16が形成され
た回路基板を得る(図3(f))。
【0019】本実施形態の回路基板の製造方法において
は、貫通孔11に充填された導体20の端面を含む樹脂
基板10の表面全体が導体層34によって被覆され、導
体層34の表面に形成したレジストパターン36をマス
クとして導体層34、めっきシード層32、銅箔8の露
出部分をエッチングして配線パターン16を形成するか
ら、樹脂基板10の表面に所定のパターンで配線パター
ン16を形成するとともに、これらの配線パターン16
と一体に、貫通孔11に充填された導体20の端面に断
面形状が凸形状となる配線パターン16を形成すること
ができる。
【0020】なお、図3(f)に示した回路基板は、樹脂
基板10の両面に配線パターン16を1層ずつ形成した
ものであるが、樹脂基板10の表面にビルドアップ法に
より配線層と電気的絶縁層を交互に積層して形成する方
法を利用して配線層を多層に形成した多層回路基板を得
ることができる。図4は、樹脂基板10の一方の面に電
気的絶縁層18を介して配線層を積層して形成した多層
回路基板の例である。多層回路基板においてはビア40
を介して層間で配線パターン16を電気的に接続して配
線層を形成する。上述した実施形態において、貫通孔1
1に充填した導体20の端面に断面形状で凸形状に配線
パターン16を形成する方法は、このような多層回路基
板を製造する場合も同様に適用することができる。
【0021】図4に示す多層回路基板において特徴的な
構成は、層間で配線パターン16を電気的に接続するビ
ア40をいわゆるフィルドビアによって形成し、ビア穴
40aに充填された導体42の端面に、電気的絶縁層1
8の表面に形成される配線パターン16と一体に、ビア
穴40aの穴径よりも細幅の断面形状が凸形状の配線パ
ターン16を形成したことにある。
【0022】図5に多層回路基板に形成されるビア40
と、ビア40の端面にビア40に充填される導体42と
一体に凸形状に配線パターン16が形成された状態を拡
大して示す。図5(a)は、配線パターン16を端面方向
から見た状態、図5(b)は、配線パターン16を側面方
向から見た状態である。配線パターン16はビア穴40
aに充填された導体42を介して下層の配線パターン1
6と電気的に接続する。
【0023】図6は図5に示す多層回路基板の製造方法
を示す。図6(a)は、配線パターン16が形成されてい
る樹脂基板50の表面にポリイミドやエポキシ樹脂等の
電気的絶縁性を有するフィルムを貼着し、樹脂基板50
の表面を電気的絶縁層18によって被覆した状態を示
す。次に、電気的絶縁層18にレーザ加工、エッチング
等を施して、下層の配線パターン16が底面に露出する
ビア穴40aを形成し(図6(b))、無電解銅めっき、
スパッタリングあるいは蒸着法等により、ビア穴40a
の底面、内壁面および電気的絶縁層18の表面にめっき
シード層41を形成する(図6(c))。
【0024】次に、めっきシード層41を給電層として
電解銅めっきを施し、ビア穴40a内に銅めっきを盛り
上げて、ビア穴40aを導体42によって充填するとと
もに、ビア穴40aを含む電気的絶縁層18の表面に導
体層44を形成する。ビア穴40aを銅めっきによって
充填する方法としては、たとえば、特開2001-291954号
公報に記載されている方法を利用することができる。す
なわち、図6(c)に示すようにめっきシード層41を形
成した後、めっき促進剤が添加された水溶液中に回路基
板を浸漬してめっきシード層41の表面にめっき促進剤
を付着させ、次いで、ビア穴40aの内面を除くめっき
シード層41の表面に付着しためっき促進剤を除去して
ビア穴40aの内面のみにめっき促進剤を付着させた
後、電解銅めっきを施してビア穴40aを銅めっきによ
り充填するとともに、ビア穴40aを除くめっきシード
層41の表面に銅めっきからなる導体層44を形成する
(図6(d))。
【0025】次に、導体層44の表面に感光性レジスト
を塗布し、露光および現像して配線パターン16として
残す部位を被覆するレジストパターン46を形成し(図
6(e))、レジストパターン46をマスクとして導体層4
4をエッチングして配線パターン16を形成する(図6
(f))。レジストパターン46は、電気的絶縁層18の表
面に形成する配線パターン16の平面配置にしたがって
形成するとともに、ビア穴40aに充填された導体42
の端面にビア穴40aの穴径よりも細幅で断面形状が凸
形状となる配線パターン16が形成されるように形成す
る。
【0026】図6(g)は、電気的絶縁層18を介して配
線層をさらに積層し、ビア40を介して層間で配線パタ
ーン16を電気的に接続して形成した状態を示す。上層
の電気的絶縁層18に形成した配線パターン16aは配
線パターン16の端面部を示すもので、ビア穴40aに
充填された導体42の端面に、導体42と一体にビア穴
40aの穴径よりも細幅に配線パターン16aが形成さ
れていることを示す。導体42の端面に凸形状に形成さ
れた配線パターン16aと電気的絶縁層18の表面に形
成された配線パターン16とは、導体層44をエッチン
グして形成したものであり、電気的絶縁層18の表面と
同一平面内で一体に形成されている。
【0027】なお、多層回路基板の製造方法は上記実施
形態の方法に限らず、他の製造方法によることももちろ
ん可能である。たとえば、ビア穴40aを銅めっきによ
って充填する工程と電気的絶縁層18の表面に導体層4
4を形成する工程を別工程とし、ビア穴40aを銅めっ
きによって充填した後、電気的絶縁層18の表面をいっ
たん研磨して平坦化した後、再度銅めっきを施して電気
的絶縁層18の表面とビア穴40aに充填した導体の表
面に導体層44を形成し、導体層44をエッチングして
配線パターン16を形成するといった方法も可能であ
る。
【0028】図7は、上述した多層回路基板の製造方法
において、配線パターン16が形成されている樹脂基板
50に電気的絶縁性を有するフィルムを貼着して電気的
絶縁層18を形成する際に、電気的絶縁性を有するフィ
ルムにかえて銅箔付き樹脂フィルムを使用して製造する
例を示す。図7(a)は、樹脂基板50に樹脂フィルム1
8aの一方の面に銅箔18bを被着した銅箔付き樹脂フ
ィルム19を貼着した状態を示す。樹脂フィルム18a
は層間で配線層を電気的に絶縁する電気的絶縁層とな
る。図7(b)は、銅箔付き樹脂フィルム19にレーザ光
を照射してビア穴40aを形成した状態を示す。レーザ
光の照射により樹脂フィルム18aの表面を被覆する銅
箔18bが除去され、樹脂フィルム18aにビア穴40
aが形成されてビア穴40aの底面に下層の配線パター
ン16の表面が露出する。
【0029】ビア穴40aを形成した後の製造工程は、
図6に示す製造工程と同様である。すなわち、図7(c)
は、無電解銅めっき、スパッタリングあるいは蒸着法等
により、ビア穴40aの底面、内壁面および銅箔18b
の表面にめっきシード層41を形成した状態であり、図
7(d)は、めっきシード層41を給電層として電解銅め
っきを施し、ビア穴40a内に銅めっきを盛り上げて、
ビア穴40aを導体42によって充填するとともに、ビ
ア穴40aを含む銅箔付き樹脂フィルム19の表面に導
体層44を形成した状態である。次いで、導体層44の
表面にレジストパターン46を形成し、レジストパター
ン46をマスクとして導体層44、めっきシード層4
1、銅箔18aをエッチングすることにより電気的絶縁
層である樹脂フィルム18aの表面に配線パターンを形
成することができる。
【0030】従来のフィルドビアによって形成した多層
回路基板では、図10に示すように、ビア穴14aより
も大径のランド14bを形成している。したがって、ラ
ンド14bの配置間隔がビア穴14aの配置間隔よりも
狭まり、隣接するビア穴14aの間に配置する配線パタ
ーン16の本数が制約されるという問題がある。これに
対して、本実施形態の多層回路基板においては、ビア4
0に配線パターン16を接続する際に、ビア穴40aよ
りも大径のランドを形成せず、ビア穴40aに充填した
導体42の端面が電気的絶縁層18の表面に形成される
配線パターン16の一部として機能するように、導体4
2の端面を凸形状に形成している。これによって、従来
の多層回路基板においてランドを形成していた領域を配
線パターンを配置する領域として利用することができ、
同一の大きさのデバイスであっても、より多数本の配線
パターンを配置することが可能になる。
【0031】また、多層回路基板の製造工程中で基板の
熱膨張や熱収縮が生じて、ビア40が位置ずれしたよう
な場合における配線パターン16とビア40との電気的
接続についてみると、本実施形態の多層回路基板ではビ
ア40の端面領域内に断面形状が凸形状となる配線パタ
ーン16を形成すれば配線パターン16とビア40との
電気的接続が確保できるから、基板の熱伸縮によってビ
ア40が位置ずれしたような場合でもビア40と配線パ
ターン16との電気的接続を確保することは容易に可能
であり、ビア40の位置ずれによる歩留まりの低下を防
止することができる。なお、前述した樹脂基板10に貫
通孔11を形成した実施形態の場合も本実施形態と同様
に、貫通孔11の位置ずれによる歩留まりの低下を防止
することができる。
【0032】また、配線パターン16を形成するレジス
トパターンを形成する工程についてみると、感光性レジ
ストを露光して所定のレジストパターンを形成するため
の露光用のマスクパターンを形成する際には、ビア穴4
0aあるいは貫通孔11に接続するランドのデータを考
慮する必要がなく、配線パターン16についてのデータ
のみを考慮して製作すればよく、したがって、露光用の
マスクパターンの製作が容易になるという利点もある。
【0033】
【発明の効果】本発明に係る回路基板およびその製造方
法によれば、貫通孔あるいはビア穴の開口縁にランドを
形成することなく、貫通孔あるいはビア穴に充填された
導体の端面に断面形状が凸形状の配線パターンを接続す
る構成としたことにより、配線パターンを高密度に配置
することができ、同一の配線領域内に形成できる配線パ
ターンの本数を増やすことが可能となる。また、製造工
程中における基板の熱伸縮によって貫通孔あるいはビア
穴が位置ずれした場合でも、配線パターンと貫通孔ある
いはビア穴に充填された導体との電気的接続を確保し
て、製造歩留まりを向上させることができる等の著効を
奏する。
【図面の簡単な説明】
【図1】本発明に係る回路基板の実施形態の構成を示す
断面図である。
【図2】貫通孔と配線パターンとの平面配置を示す説明
図である。
【図3】回路基板の製造方法を示す説明図である。
【図4】本発明に係る回路基板の他の実施形態の構成を
示す断面図である。
【図5】ビアと配線パターンとの配置を示す説明図であ
る。
【図6】多層回路基板の製造方法を示す説明図である。
【図7】多層回路基板の他の製造方法を示す説明図であ
る。
【図8】従来の多層回路基板の構成を示す断面図であ
る。
【図9】配線パターンとビアの従来の配置を示す説明図
である。
【図10】配線パターンとビアの従来の配置を示す説明
図である。
【符号の説明】
10 樹脂基板 11 貫通孔 12 導体層 14 ビア 14a ビア穴 14b ランド 16、16a 配線パターン 18 電気的絶縁層 19 銅箔付き樹脂フィルム 20 導体 30 両面銅張り基板 32 めっきシード層 34 導体層 36 レジストパターン 40 ビア 40a ビア穴 41 めっきシード層 42 導体 44 導体層 46 レジストパターン 50 樹脂基板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E317 AA27 BB01 BB12 BB19 CC25 CC32 CC33 CC44 CD25 5E338 BB13 CD03 EE23 EE33 5E346 AA15 AA43 CC32 DD16 DD17 DD23 DD24 DD32 EE01 EE31 FF13 FF14 FF18 GG15 HH25

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板の両面に設けられた配線パターン
    が、基板を厚さ方向に貫通して設けられた貫通孔の内壁
    面に形成された導体層を介して電気的に接続された回路
    基板において、 前記貫通孔の少なくとも一方の開口部側が金属からなる
    導体によって充填され、 前記開口部側に充填されて前記基板の表面に露出された
    導体の端面が、基板の表面に形成された配線パターンと
    一体に、貫通孔の孔径よりも細幅に形成された断面形状
    が凸形状の配線パターンに形成されていることを特徴と
    する回路基板。
  2. 【請求項2】 電気的絶縁層に設けられたビアを介し
    て、層間で配線パターンが電気的に接続された回路基板
    において、 前記電気的絶縁層に設けられたビア穴に金属からなる導
    体が充填され、 前記ビア穴に充填された導体の端面が、電気的絶縁層の
    表面に形成された配線パターンと一体に、ビア穴の穴径
    よりも細幅に形成された断面形状が凸形状の配線パター
    ンに形成されていることを特徴とする回路基板。
  3. 【請求項3】 基板の両面に設けられた配線パターン
    が、基板を厚さ方向に貫通して設けられた貫通孔の内壁
    面に形成した導体層を介して電気的に接続された回路基
    板の製造方法において、 前記基板に貫通孔を形成した後、前記基板にめっきを施
    して、貫通孔の少なくとも一方の開口部側をめっきから
    なる導体によって充填するとともに貫通孔の内壁面を含
    む基板の表面をめっきからなる導体層によって被覆し、 前記導体層をエッチングして、基板の表面に配線パター
    ンを形成するとともに、前記開口部側に充填されて基板
    の表面に露出された導体の端面を、前記基板の表面に形
    成された配線パターンと一体に、貫通孔の孔径よりも細
    幅に形成された断面形状が凸形状の配線パターンに形成
    することを特徴とする回路基板の製造方法。
  4. 【請求項4】 電気的絶縁層に設けられたビアを介し
    て、層間で配線パターンが電気的に接続された回路基板
    の製造方法において、 前記電気的絶縁層にビア穴を形成した後、電気的絶縁層
    にめっきを施して、ビア穴の内部をめっきからなる導体
    によって充填するとともにビア穴を含む電気的絶縁層の
    表面をめっきからなる導体層によって被覆し、 前記導体層をエッチングして電気的絶縁層の表面に配線
    パターンを形成するとともに、前記ビア穴に充填されて
    前記電気的絶縁層の表面に露出された導体の端面を、前
    記電気的絶縁層の表面に形成された配線パターンと一体
    に、ビア穴の穴径よりも細幅に形成された断面形状が凸
    形状の配線パターンに形成することを特徴とする回路基
    板の製造方法。
JP2001391288A 2001-12-25 2001-12-25 回路基板およびその製造方法 Pending JP2003198085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001391288A JP2003198085A (ja) 2001-12-25 2001-12-25 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001391288A JP2003198085A (ja) 2001-12-25 2001-12-25 回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003198085A true JP2003198085A (ja) 2003-07-11

Family

ID=27598923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391288A Pending JP2003198085A (ja) 2001-12-25 2001-12-25 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003198085A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278906A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007335470A (ja) * 2006-06-12 2007-12-27 Hitachi Cable Ltd 導体パターン形成方法
JP2008294206A (ja) * 2007-05-24 2008-12-04 Tdk Corp 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法
WO2009101904A1 (ja) * 2008-02-14 2009-08-20 Nec Corporation 半導体装置及びその製造方法
KR100990618B1 (ko) 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
KR100990576B1 (ko) 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
JP2011176209A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置の製造方法
JP2014501451A (ja) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US20150351257A1 (en) * 2014-05-28 2015-12-03 KYOCERA Circuit Solutions, Inc. Method for producing wiring board
JP2015225959A (ja) * 2014-05-28 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN111654978A (zh) * 2020-06-30 2020-09-11 景旺电子科技(珠海)有限公司 一种电路板制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278906A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007335470A (ja) * 2006-06-12 2007-12-27 Hitachi Cable Ltd 導体パターン形成方法
JP2008294206A (ja) * 2007-05-24 2008-12-04 Tdk Corp 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法
WO2009101904A1 (ja) * 2008-02-14 2009-08-20 Nec Corporation 半導体装置及びその製造方法
KR100990618B1 (ko) 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
KR100990576B1 (ko) 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
JP2011176209A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置の製造方法
JP2014501451A (ja) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US9363883B2 (en) 2010-12-24 2016-06-07 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
US20150351257A1 (en) * 2014-05-28 2015-12-03 KYOCERA Circuit Solutions, Inc. Method for producing wiring board
JP2015225959A (ja) * 2014-05-28 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN105282968A (zh) * 2014-05-28 2016-01-27 京瓷电路科技株式会社 布线基板的制造方法
CN111654978A (zh) * 2020-06-30 2020-09-11 景旺电子科技(珠海)有限公司 一种电路板制作方法
CN111654978B (zh) * 2020-06-30 2021-03-30 景旺电子科技(珠海)有限公司 一种电路板制作方法

Similar Documents

Publication Publication Date Title
US7491896B2 (en) Information handling system utilizing circuitized substrate with split conductive layer
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
TWI449480B (zh) 多層配線基板
JP2000165049A (ja) 多層回路基板の製造方法
TWI617225B (zh) 印刷電路板及其製造方法
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP2003198085A (ja) 回路基板およびその製造方法
JP4203425B2 (ja) 両面型回路配線基板の製造方法
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2000323841A (ja) 多層回路基板とその製造方法
JPH10189805A (ja) 電子部品搭載用基板及びその製造方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2009289869A5 (ja)
JP2009289869A (ja) 半導体基板の製造方法および半導体基板
JP2000200975A (ja) 多層配線基板の製造方法
JP2005108941A (ja) 多層配線板及びその製造方法
TWI505759B (zh) 印刷電路板及其製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP2009088337A (ja) プリント配線板およびその製造方法
JP2001068807A (ja) 配線基板及び配線基板の製造方法
JPS643356B2 (ja)
JPS6218075Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116