CN105282968A - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN105282968A
CN105282968A CN201510278610.2A CN201510278610A CN105282968A CN 105282968 A CN105282968 A CN 105282968A CN 201510278610 A CN201510278610 A CN 201510278610A CN 105282968 A CN105282968 A CN 105282968A
Authority
CN
China
Prior art keywords
upper strata
insulating barrier
hole
wiring conductor
lower floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510278610.2A
Other languages
English (en)
Inventor
大隅孝一
冈一喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014110205A external-priority patent/JP2015225959A/ja
Priority claimed from JP2014239048A external-priority patent/JP2016100581A/ja
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Publication of CN105282968A publication Critical patent/CN105282968A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Metallurgy (AREA)

Abstract

本发明提供一种布线基板的制造方法，其包含：在上表面形成有下层的布线导体的下层的绝缘层，形成上层的绝缘层的工序；在所述上层的绝缘层上形成通孔的工序；在所述通孔内以及所述上层的绝缘层上表面，粘附第1基底金属层的工序；在所述第1基底金属层上，形成第1阻镀层的工序；粘附至少完全填充所述通孔的第1电解镀层的工序；形成通孔导体的工序；粘附第2基底金属层的工序；在所述第2基底金属层上，形成第2阻镀层的工序；粘附第2电解镀层的工序；以及形成布线图案的工序。

Description

布线基板的制造方法
技术领域
本发明涉及用于搭载半导体元件等的布线基板的制造方法。
背景技术
作为用于搭载半导体元件等的高密度布线基板，已知增层(build-up)布线基板。增层布线基板利用通孔导体来将夹着绝缘层并位于上下的布线导体彼此连接，从而形成多层布线结构。
图17A以及B中表示现有的增层布线基板中的多层布线结构。图17A是现有的增层布线基板中的主要部分剖面图，图17B是其俯视图。进一步地，图18是图17A所示的主要部分示意剖面图的局部放大图，图19是图17B所示的示意俯视图的局部放大图。如图17A以及B所示，在现有的布线基板中，在下层的绝缘层11上粘附有下层的布线导体12。在下层的绝缘层11以及下层的布线导体12上层叠有上层的绝缘层13。在上层的绝缘层13形成有通孔V。通孔V将下层的布线导体12作为底面。在通孔V内填充有通孔导体14。通孔导体14与下层的布线导体12连接。在上层的绝缘层13上粘附有上层的布线导体15。上层的布线导体15具有：与通孔导体14一体形成的带状图案15a以及宽面积的整体图案15b。
进一步地，上层的布线导体15在与通孔导体14对应的位置具有焊盘L。焊盘L比通孔V大，并覆盖通孔V上。通过设置焊盘L，从而即使在通孔V的形成位置与上层的布线导体15的形成位置之间产生制造偏差上的偏离，下层的布线导体12与上层的布线导体15也经由通孔导体14而被可靠地连接。
但是，设置焊盘L成为上层的布线导体15的高密度布线化的障碍。因此，在JP特开2003-198085号公报中，提出了一种在通孔上不设置焊盘，而通过在通孔导体上设置宽度比通孔导体窄的布线图案来实现高密度布线的电路基板及其制造方法。
但是，在JP特开2003-198085号公报中提出的电路基板的制造方法中，首先，在形成有通孔的绝缘层的通孔内以及上表面的整面形成种子层以及由电解铜镀构成的镀导体层。然后，在其镀导体层上，形成覆盖残留部分的抗蚀剂图案来作为布线图案，通过将该抗蚀剂图案作为掩模来对镀导体层进行蚀刻从而形成布线图案。该方法被称为减成法。由于通过将由厚的电解铜镀构成的镀导体层蚀刻为规定图案来形成布线图案，因此抗蚀剂图案下的布线图案从侧面被蚀刻的侧面蚀刻变大。因此，难以形成微小布线。
发明内容
本发明的课题在于，提供一种能够在通孔导体上通过微小布线来形成宽度比通孔导体窄的布线图案的布线基板的制造方法。
第1实施方式所涉及的布线基板的制造方法包含：在上表面形成有下层的布线导体的下层的绝缘层，按照覆盖该下层的布线导体的方式形成上层的绝缘层的工序；在所述上层的绝缘层形成将所述下层的布线导体作为底面的通孔的工序；在所述通孔内以及所述上层的绝缘层上表面，粘附第1基底金属层的工序；在所述第1基底金属层上，形成具有使所述通孔上及其周边露出的第1开口图案的第1阻镀层的工序；在所述第1开口图案内，粘附至少完全填充所述通孔的第1电解镀层的工序；去除所述第1阻镀层，并且按照所述第1电解镀层的表面从所述上层的绝缘层的表面凹陷0～15μm的方式来进行处理，来形成由所述第1基底金属层以及所述第1电解镀层构成的通孔导体的工序；在所述通孔导体的表面以及所述上层的绝缘层的露出表面粘附第2基底金属层的工序；在所述第2基底金属层上，形成在所述通孔上穿过并且具有宽度比该通孔窄的第2开口图案的第2阻镀层的工序；在所述第2开口图案内，粘附第2电解镀层的工序；以及去除所述第2阻镀层，并且蚀刻去除从所述第2电解镀层露出的所述第2基底金属层，来形成由所述第2基底金属层以及所述第2电解镀层构成的上层的布线导体的工序。
根据第1实施方式所涉及的布线基板的制造方法，在利用由第1基底金属层以及第1电解镀层构成的通孔导体来填充了通孔内之后，在其上通过所谓的半加成法形成由第2基底金属层以及第2电解镀层构成的布线图案。因此，能够更良好地将通孔导体填充在通孔内，并且能够通过微小布线形成布线图案。
第2实施方式所涉及的布线基板的制造方法的布线基板具备：下层的绝缘层，该下层的绝缘层形成有下层的布线导体；上层的绝缘层，该上层的绝缘层形成于该下层的布线导体以及下层的绝缘层上；通孔，该通孔将所述下层的布线导体作为底面来形成于该上层的绝缘层；通孔导体，该通孔导体被填充在该通孔内，上端位于从上层的绝缘层的表面凹陷0～15μm；以及上层的布线导体，该上层的布线导体在所述上层的绝缘层上以及所述通孔导体上，具有以比该通孔导体的上端窄的宽度在所述通孔导体上横穿的带状图案，所述布线基板的制造方法包含以下的(1)～(7)的工序：
(1)在所述下层的绝缘层上形成所述下层的布线导体的工序；
(2)在所述下层的绝缘层上以及所述下层的布线导体上形成所述上层的绝缘层的工序；
(3)在所述上层的绝缘层形成所述通孔的工序；
(4)使得用于电解镀的基底导体层粘附在所述上层的绝缘层上以及所述通孔内的工序；
(5)在形成有所述上层的布线导体的部位的所述上层的绝缘层上以及所述通孔内及其周边的所述基底导体层上，形成完全填充所述通孔内并且在所述上层的绝缘层上表面的面积占有率为40～55％的电解镀层的工序；
(6)按照所述通孔上的所述电解镀层的上表面从所述上层的绝缘层的上表面凹陷0～15μm的方式对所述基底导体层以及所述电解镀层的整面进行蚀刻来形成所述通孔导体的工序；和
(7)在所述上层的绝缘层上以及所述通孔导体上通过半加成法来形成所述上层的布线导体的工序。
根据第2实施方式所涉及的布线基板的制造方法，在利用上端位于从上层的绝缘层的上表面凹陷0～15μm的通孔导体来填充了形成于上层的绝缘层的通孔内之后，通过半加成法来形成具有以比通孔导体的上端窄的宽度在该通孔导体上横穿的带状图案的上层的布线导体。因此，能够在上层的绝缘层上以高密度形成微小布线。
在形成有上层的布线导体的部位的上层的绝缘层上表面以及通孔内及其周边，形成了完全填充通孔内并且在上层的绝缘层上表面的面积占有率为40～55％的电解镀层之后，通过蚀刻来在该电解镀层的整面形成通孔导体。因此，能够形成厚度偏差小的通孔导体。这是由于该面积占有率是适合于使上层的绝缘层上的镀层厚度均匀的占有率，并且是在对电解镀层进行蚀刻来形成通孔导体时，第1电解镀层的残渣难以残留在上层的绝缘层上的占有率。
进一步地，即使该电解镀层的残渣残留在上层的绝缘层上，该电解镀层也形成于形成有上层的布线导体的部位，上层的布线导体按照重合的方式形成在其上。因此，上层的布线导体的电绝缘可靠性不会被损害。
附图说明
图1是表示通过第1实施方式所涉及的布线基板的制造方法而制造的布线基板的一个例子的主要部分剖面图。
图2是图1所示的布线基板的主要部分俯视图。
图3A～L是用于对第1实施方式所涉及的布线基板的制造方法进行说明的每个工序的主要部分剖面图。
图4A以及B是表示通过第2实施方式所涉及的布线基板的制造方法而制造的布线基板的一个例子的主要部分示意剖面图及其示意俯视图。
图5A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图6A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图7A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图8A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图9A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图10A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图11A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图12A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图13A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图14A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图15A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图16A以及B是用于对第2实施方式所涉及的布线基板的制造方法进行说明的主要部分示意剖面图及其示意俯视图。
图17A以及B是表示现有的布线基板的主要部分示意剖面图及其示意俯视图。
图18是图17A所示的主要部分示意剖面图的局部放大图。
图19是图17B所示的示意俯视图的局部放大图。
具体实施方式
接下来，在图1以及图2中表示通过第1实施方式所涉及的布线基板的制造方法而制造的布线基板的一个例子。图1是该布线基板的主要部分剖面图，图2是其俯视图。如图1所示，在该布线基板，在下层的绝缘层1上粘附有下层的布线导体2。在下层的绝缘层1以及下层的布线导体2上，层叠有上层的绝缘层3。在上层的绝缘层3形成有通孔V。通孔V将下层的布线导体2作为底面。在通孔V内填充有通孔导体4。通孔导体4与下层的布线导体2连接。在上层的绝缘层3上以及通孔导体4上粘附有上层的布线图案(布线导体)5。
下层的绝缘层1以及上层的绝缘层3由以环氧树脂或双马来酰亚胺三嗪树脂、烯丙基改性聚苯醚树脂、聚酰亚胺树脂等热硬化性树脂为成分的树脂系的绝缘材料构成。也可以在下层的绝缘层1以及上层的绝缘层3中添加玻璃布等加强片或二氧化硅等绝缘填料。下层的绝缘层1的厚度为20～200μm左右，上层的绝缘层3的厚度为20～50μm左右。下层的布线导体2由铜箔等金属箔或铜镀等镀导体层构成。下层的布线导体2的厚度为5～50μm左右。通孔导体4由第1基底金属层4a以及第1电解镀层4b构成。上层的布线导体5由第2基底金属层5a以及第2电解镀层5b构成。
如图2所示，上层的布线导体5的宽度比通孔V小，并在通孔V上穿过。通过上层的布线导体5的宽度比通孔V小，从而即使在通孔V的形成位置与上层的布线导体5的形成位置之间产生制造偏差上的偏离，下层的布线导体2与上层的布线导体5也经由通孔导体4而被可靠地连接。通孔V的直径在上端部为40～65μm左右，在底面部为30～45μm左右。布线导体5的宽度为30～45μm左右。
接下来，基于图3A～L来对第1实施方式所涉及的布线基板的制造方法的一个例子进行说明。如图3A所示，在形成有下层的布线导体2的下层的绝缘层1上，形成上层的绝缘层3。为了形成上层的绝缘层3，采用在形成有下层的布线导体2的下层的绝缘层1上层叠上层的绝缘层3用的未硬化或者半硬化的薄膜或者片材，并且进行加热的同时从上下进行压制的方法。如上所述，下层的绝缘层1的厚度为20～200μm左右，下层的布线导体2的厚度为5～50μm左右，上层的绝缘层3的厚度为20～50μm左右。
接下来，如图3B所示，在上层的绝缘层3形成通孔V。通孔V将下层的布线导体2作为底面。通孔V通过例如激光加工来形成，但并不限定于该方法。通孔V的直径如上所述，在上端部为40～65μm左右，在底面部为30～45μm左右。接下来，如图3C所示，在通孔V内以及上层的绝缘层3的表面粘附第1基底金属层4a。第1基底金属层4a由例如无电解铜镀构成。第1基底金属层4a的厚度为0.1～1μm左右。
接下来，如图3D所示，在第1基底金属层4a上形成第1阻镀层R1。第1阻镀层R1具有使通孔V上及其周边露出的第1开口图案A1。第1开口图案A1的开口直径比通孔V的开口直径大10～20μm左右。接下来，如图3E所示，在第1开口图案A1内粘附第1电解镀层4b。第1电解镀层4b完全填充通孔V内，并且粘附为上层的绝缘层3上的厚度为10～20μm左右的厚度。第1电解镀层4b例如由电解铜镀层构成。接下来，如图3F所示，剥离去除第1阻镀层R1。
接下来，如图3G所示，通过蚀刻来去除上层的绝缘层3上的第1基底金属层4a，并且按照变为第1电解镀层4b的表面从上层的绝缘层3的表面凹陷0～15μm的高度的方式，使第1电解镀层4b的厚度减少。由此，由第1基底金属层4a及其上的第1电解镀层4b构成的通孔导体4以从上层的绝缘层3的表面凹陷0～15μm的状态而形成。接下来，如图3H所示，在上层的绝缘层3的表面以及通孔导体4的表面粘附第2基底金属层5a。第2基底金属层5a与第1基底金属层4a同样地由无电解铜镀构成，具有0.1～1μm左右的厚度。
接下来，如图3I所示，在第2基底金属层5a上形成第2阻镀层R2。第2阻镀层R2在通孔V上穿过，并且具有宽度比通孔V窄的第2开口图案A2。第2开口图案A2的宽度比通孔V的直径窄15～30μm。此时，由于在从上层的绝缘层3的表面凹陷0～15μm的通孔导体4上形成第2阻镀层R2，因此第2阻镀层R2不会较大进入到通孔V内。接下来，如图3J所示，在第2阻镀层R2的第2开口图案A2内的第2基底金属层5a上，粘附第2电解镀层5b。第2电解镀层5b粘附为上层的绝缘层3上的厚度为10～20μm左右的厚度。第2电解镀层5b例如由电解铜镀层构成。
接下来，如图3K所示，剥离去除第2阻镀层R2。此时，由于第2阻镀层R2未较大进入到通孔V内，因此能够在第2阻镀层R2的残渣不残留于通孔V内的情况下良好地进行剥离去除。最后，如图3L所示，通过利用蚀刻来去除从第2电解镀层5b露出的第2基底金属层5a，从而在通孔导体4上以及上层的绝缘层3上形成由第2基底金属层5a以及第2电解镀层5b构成的布线图案5。该布线图案5的形成方法被称为所谓的半加成法。由于只要在能够去除厚度薄至0.1～1μm左右的第2基底金属层5a的程度下进行蚀刻即可，因此布线导体5不会被较大地侧面蚀刻。因此，能够通过微小布线来形成宽度比通孔导体4窄的布线导体5。
另外，由于在从上层的绝缘层3的表面凹陷0～15μm的通孔导体4上形成布线导体5，因此布线导体5不会在通孔V上较大地凹陷，能够形成大致平坦的布线导体5。
接下来，在图4A以及B中表示通过第2实施方式所涉及的布线基板的制造方法而制造的布线基板的一个例子。如图4A以及B所示，在该布线基板，在下层的绝缘层1上粘附有下层的布线导体2。在下层的绝缘层1以及下层的布线导体2上层叠有上层的绝缘层3。在上层的绝缘层3形成有通孔V。通孔V将下层的布线导体2作为底面。在通孔V内填充有通孔导体4。通孔导体4与下层的布线导体2连接。在上层的绝缘层3上以及通孔导体4上粘附有上层的布线导体5。上层的布线导体5具有穿过通孔导体4上的带状图案6a以及宽面积的整体图案6b。
下层的绝缘层1、下层的布线导体2以及上层的绝缘层3与第1实施方式相同，省略说明。通孔导体4以及上层的布线导体5由镀导体层构成，该镀导体层由无电解铜镀或电解铜镀等形成。
带状图案6a的宽度比通孔导体4的上端小，并在通孔导体4上穿过。通过带状图案6a的宽度比通孔导体4的上端小，从而即使在通孔导体4的形成位置与上层的布线导体5的形成位置之间产生制造偏差上的偏离，下层的布线导体2与上层的带状图案6a也经由通孔导体4而被可靠地连接。通孔V的直径在上端部为40～65μm左右，在底面部为30～45μm左右。带状图案6a的宽度为30～45μm左右。
接下来，基于图5～图16来对第2实施方式所涉及的布线基板的制造方法的一个例子进行说明。如图5A以及B所示，在下层的绝缘层1的上表面形成下层的布线导体2。下层的绝缘层1例如由掺入玻璃布的热硬化性树脂构成。或者，由没有玻璃布的热硬化性树脂构成。下层的绝缘层1的厚度如上所述为20～200μm左右。下层的布线导体2由铜箔等金属箔或铜镀等镀导体层构成。下层的布线导体2的厚度如上所述为5～50μm左右。下层的布线导体2通过公知的减成法或半加成法而形成。
接下来，如图6A以及B所示，在形成有下层的布线导体2的下层的绝缘层1上，形成上层的绝缘层3。上层的绝缘层3由没有玻璃布的热硬化性树脂构成。或者，由掺入玻璃布的热硬化性树脂构成。上层的绝缘层3的厚度如上所述为20～50μm左右。为了形成上层的绝缘层3，采用在形成有下层的布线导体2的下层的绝缘层1上层叠上层的绝缘层3用的未硬化或者半硬化的薄膜或者片，并且进行加热的同时从上下进行压制的方法。
接下来，如图7A以及B所示，在上层的绝缘层3形成通孔V。通孔V将下层的布线导体2作为底面。通孔V通过例如激光加工来形成，但并不限定于该方法。通孔V的直径在上端部为40～65μm左右，在底面部为30～45μm。接下来，如图8A以及B所示，使得用于电解镀的第1基底导体层(基底金属层)4U粘附在上层的绝缘层3上以及通孔V内。第1基底导体层4U例如由无电解铜镀构成。第1基底导体层4U的厚度为0.1～1μm左右。
接下来，如图9A以及B所示，在第1基底导体层4U上形成第1掩镀层M1(相当于第1实施方式的第1阻镀层R1)。第1掩镀层M1使通孔V及其周边的第1基底导体层4U露出。通孔周边的第1基底导体层4U露出为圆形状。该露出为圆形状的部分的直径比通孔的直径大20～50μm左右。此外，第1掩镀层M1使形成有上层的布线导体5的带状图案6a的部位的第1基底导体层4U露出与带状图案6a对应的带状。进一步地，第1掩镀层M1使形成有上层的布线导体5的整体图案6b的部位的第1基底导体层4U露出网眼状的图案。
接下来，如图10A以及B所示，在从第1掩镀层M1露出的第1基底导体层4U上形成第1电解镀层4P。第1电解镀层4P例如由电解铜镀构成。第1电解镀层4P的厚度在上层的绝缘层3上为5～20μm左右。接下来，如图11A以及B所示，从基底导体层4U上剥离去除第1掩镀层M1。此时，剩下的第1电解镀层4P具有与第1掩镀层M1的非形成部对应的图案。也就是说，第1电解镀层4P被粘附于形成有上层的布线导体5的部位。第1电解镀层4P完全填充在通孔V内并且覆盖通孔V的周边。覆盖通孔V的周边的部分是比通孔V大20～50μm左右的圆形状。此外，第1电解镀层4P在与上层的布线导体5的带状图案6a重合的位置，具有与带状图案6a相同的带状图案。进一步地，第1电解镀层4P在与上层的布线导体5的整体图案6b重合的位置，具有设置了多个开口部A的网眼状图案。
另外，在第2实施方式中，在上层的绝缘层3上表面的第1电解镀层4P的面积占有率为40～55％。这样的面积占有率能够通过调整开口部A的大小或数量、位置等来获得。通过将第1电解镀层4P设为这样的面积占有率，能够在通孔V内以及上层的绝缘层3上形成厚度偏差小的第1电解镀层4P。
接下来，如图12A以及B所示，通孔导体4通过对第1电解镀层4P的整面进行蚀刻来去除上层的绝缘层3上的第1基底导体层4U以及第1电解镀层4P来形成。此时，进行蚀刻直到变为通孔V内的第1电解镀层4P的上表面从上层的绝缘层3的上表面凹陷0～15μm的高度。由此，以在通孔V内，由第1基底导体层4U以及第1电解镀层4P构成的通孔导体4从上层的绝缘层3的上表面凹陷0～15μm的状态来形成。另外，通过将在上层的绝缘层3上表面的第1电解镀层4P的面积占有率设为40～55％，从而能够使蚀刻偏差小。因此，在上层的绝缘层3上第1电解镀层4P的残渣不易剩余。
接下来，如图13A以及B所示，在上层的绝缘层3的上表面以及通孔导体4的上表面粘附第2基底导体层(基底金属层)5U。第2基底导体层5U与第1基底导体层4U同样地形成。接下来，如图14A以及B所示，在第2基底导体层5U上形成第2掩镀膜M2(相当于第1实施方式的第2阻镀层R2)。第2掩镀膜M2使第2基底导体层5U露出与形成于上层的绝缘层3上的上层的布线导体5对应的图案。也就是说，使形成有上层的布线导体5的带状图案6a的部位的第2基底导体层5U露出与带状图案6a对应的带状。此外，第2掩镀膜M2使形成有上层的布线导体5的整体图案6b的部位的第2基底导体层5U整面露出。另外，通孔导体4上的第2基底导体层5U露出为带状的宽度比通孔V的直径窄15～30μm。此时，由于在从上层的绝缘层3的表面凹陷0～15μm的通孔导体4上形成第2掩镀膜M2，因此第2掩镀膜M2不会较大地进入到通孔V内。
接下来，如图15A以及B所示，在从第2掩镀膜M2露出的第2基底导体层5U上粘附第2电解镀层5P。第2电解镀层5P粘附为上层的绝缘层3上的厚度为10～20μm左右的厚度。第2电解镀层5P例如由电解铜镀层构成。接下来，如图16A以及B所示，从第2基底导体层5U上剥离去除第2掩镀膜M2。此时，由于第2掩镀膜M2不会较大地进入到通孔V内，因此能够在通孔V内不残留第2掩镀膜M2的残渣的情况下良好地进行剥离去除。
最后，蚀刻去除从第2电解镀层5P露出的第2基底导体层5U，在通孔导体4上以及上层的绝缘层3上，形成由第2基底导体层5U以及第2电解镀层5P构成的上层的布线导体5。由此，图4A以及B所示的通过第2实施方式所涉及的布线基板的制造方法而得到的布线基板完成。该上层的布线导体5的形成方法也是半加成法。因此，如上所述，能够在上层的布线导体5不被较大地侧面蚀刻的情况下，高密度地形成宽度比通孔导体4窄的微小的带状图案6a。
这样，根据第2实施方式所涉及的布线基板的制造方法，通过上端位于从上层的绝缘层3的上表面凹陷0～15μm的通孔导体4来填充形成于上层的绝缘层3的通孔V内。然后，通过半加成法来形成具有带状图案6a的上层的布线导体5，其中，该带状图案6a以比通孔导体4的上端窄的宽度横穿该通孔导体4上。因此，能够在上层的绝缘层3上以高密度来形成微小布线。另外，由于在从上层的绝缘层3的表面凹陷0～15μm的通孔导体4上形成带状图案6a，因此能够在带状图案6a在通孔V上不较大凹陷的情况下，形成大致平坦的带状图案6a。
进一步地，即使在将上层的绝缘层3上的第1基底导体层4U以及第1电解镀层4P进行了蚀刻之后，第1电解镀层4P的残渣残留在上层的绝缘层3上，第1电解镀层4P也形成于形成有上层的布线导体5的部位。因此，由于在其上形成为与上层的布线导体5重合，因此残渣不会损害上层的布线导体5的电绝缘可靠性。
本发明并不被限定于上述的实施方式，只要是不脱离本发明的主旨的范围就可以进行各种变更。例如，虽然在上述的第1以及第2实施方式中，通孔V的水平剖面形状具有圆形状，但也可以是三角形状、四角形状等多角形状、椭圆形状等。

Claims (8)

1.一种布线基板的制造方法，其特征在于，包含：
在上表面形成有下层的布线导体的下层的绝缘层，形成上层的绝缘层以覆盖该下层的布线导体的工序；
在所述上层的绝缘层形成将所述下层的布线导体作为底面的通孔的工序；
在所述通孔内以及所述上层的绝缘层上表面，粘附第1基底金属层的工序；
在所述第1基底金属层上，形成具有使所述通孔上及其周边露出的第1开口图案的第1阻镀层的工序；
在所述第1开口图案内，粘附至少完全填充所述通孔的第1电解镀层的工序；
去除所述第1阻镀层，并且进行处理以使所述第1电解镀层的表面从所述上层的绝缘层的表面凹陷0～15μm，来形成由所述第1基底金属层以及所述第1电解镀层构成的通孔导体的工序；
在所述通孔导体的表面以及所述上层的绝缘层的露出表面粘附第2基底金属层的工序；
在所述第2基底金属层上，形成在所述通孔上穿过并且具有宽度比该通孔窄的第2开口图案的第2阻镀层的工序；
在所述第2开口图案内，粘附第2电解镀层的工序；和
去除所述第2阻镀层，并且蚀刻去除从所述第2电解镀层露出的所述第2基底金属层，来形成由所述第2基底金属层以及所述第2电解镀层构成的上层的布线导体的工序。
2.根据权利要求1所述的布线基板的制造方法，其特征在于，
所述通孔的上端部的直径为40～65μm。
3.根据权利要求1所述的布线基板的制造方法，其特征在于，
所述上层的布线导体具有30～45μm的宽度。
4.根据权利要求1所述的布线基板的制造方法，其特征在于，
所述第2基底金属层具有0.1～1μm的厚度。
5.一种布线基板的制造方法，其中，该布线基板具备：
下层的绝缘层，该下层的绝缘层形成有下层的布线导体；
上层的绝缘层，该上层的绝缘层形成于该下层的布线导体以及下层的绝缘层上；
通孔，该通孔将所述下层的布线导体作为底面来形成于该上层的绝缘层；
通孔导体，该通孔导体被填充在该通孔内，上端位于从上层的绝缘层的表面凹陷0～15μm；和
上层的布线导体，该上层的布线导体在所述上层的绝缘层上以及所述通孔导体上，具有以比该通孔导体的上端窄的宽度在所述通孔导体上横穿的带状图案，
所述布线基板的制造方法的特征在于，包含以下的1)～7)的工序：
1)在所述下层的绝缘层上形成所述下层的布线导体的工序；
2)在所述下层的绝缘层上以及所述下层的布线导体上形成所述上层的绝缘层的工序；
3)在所述上层的绝缘层形成所述通孔的工序；
4)使得用于电解镀的基底导体层粘附在所述上层的绝缘层上以及所述通孔内的工序；
5)在形成有所述上层的布线导体的部位的所述上层的绝缘层上以及所述通孔内及其周边的所述基底导体层上，形成完全填充所述通孔内并且在所述上层的绝缘层上表面的面积占有率为40～55％的电解镀层的工序；
6)对所述基底导体层以及所述电解镀层的整面进行蚀刻以使所述通孔上的所述电解镀层的上表面从所述上层的绝缘层的上表面凹陷0～15μm从而形成所述通孔导体的工序；和
7)在所述上层的绝缘层上以及所述通孔导体上通过半加成法来形成所述上层的布线导体的工序。
6.根据权利要求5所述的布线基板的制造方法，其特征在于，
所述通孔的上端部的直径为40～65μm。
7.根据权利要求5所述的布线基板的制造方法，其特征在于，
所述带状图案具有30～45μm的宽度。
8.根据权利要求5所述的布线基板的制造方法，其特征在于，
所述上层的布线导体由第2基底导体层以及第2电解镀层形成，该第2基底导体层具有0.1～1μm的厚度。
CN201510278610.2A 2014-05-28 2015-05-27 布线基板的制造方法 Pending CN105282968A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-110205 2014-05-28
JP2014110205A JP2015225959A (ja) 2014-05-28 2014-05-28 配線基板の製造方法
JP2014239048A JP2016100581A (ja) 2014-11-26 2014-11-26 配線基板の製造方法
JP2014-239048 2014-11-26

Publications (1)

Publication Number Publication Date
CN105282968A true CN105282968A (zh) 2016-01-27

Family

ID=54703515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510278610.2A Pending CN105282968A (zh) 2014-05-28 2015-05-27 布线基板的制造方法

Country Status (4)

Country Link
US (1) US20150351257A1 (zh)
KR (1) KR20150137001A (zh)
CN (1) CN105282968A (zh)
TW (1) TW201603671A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111654978A (zh) * 2020-06-30 2020-09-11 景旺电子科技(珠海)有限公司 一种电路板制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112752439A (zh) * 2021-01-20 2021-05-04 惠州市金百泽电路科技有限公司 一种用于制作高密度互连线路板的方法
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359468A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd フィルドビア構造を有する多層プリント配線板及びその製造方法
JP2003198085A (ja) * 2001-12-25 2003-07-11 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
CN203277368U (zh) * 2013-05-28 2013-11-06 欣兴电子股份有限公司 封装基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359468A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd フィルドビア構造を有する多層プリント配線板及びその製造方法
JP2003198085A (ja) * 2001-12-25 2003-07-11 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
CN203277368U (zh) * 2013-05-28 2013-11-06 欣兴电子股份有限公司 封装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111654978A (zh) * 2020-06-30 2020-09-11 景旺电子科技(珠海)有限公司 一种电路板制作方法

Also Published As

Publication number Publication date
KR20150137001A (ko) 2015-12-08
US20150351257A1 (en) 2015-12-03
TW201603671A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
US9554469B2 (en) Method of fabricating a polymer frame with a rectangular array of cavities
US7420127B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US20090148594A1 (en) Interconnection element with plated posts formed on mandrel
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
SE1250374A1 (sv) CTE-anpasad interposer och metod att tillverka en sådan
US7393720B2 (en) Method for fabricating electrical interconnect structure
CN103167728A (zh) 印刷电路板及其制造方法
US20150296617A1 (en) Interposer frame with polymer matrix and methods of fabrication
CN104183566A (zh) 具有突出的铜端子柱的基板
CN102325431A (zh) 在电路板上制作铜柱的方法和具有表面铜柱的电路板
CN104247584A (zh) 印刷电路板及其制造方法
CN105282968A (zh) 布线基板的制造方法
CN107734877B (zh) 一种柔性线路板及其激光制备工艺
CN103681565A (zh) 具有柱体的半导体封装基板及其相关方法
CN110400756B (zh) 重布线路结构的制备方法
US6946737B2 (en) Robust interlocking via
CN103906354B (zh) 电路板及其制造方法
JP2012160559A (ja) 配線基板の製造方法
CN106455312A (zh) 布线基板以及其制造方法
TWI392413B (zh) 具有埋入零件之電路板及其製造方法
CN104409365A (zh) 一种bga基板的制作方法
CN111463135A (zh) 封装基板及其制法
JP2013206937A (ja) 配線基板およびその製造方法
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160615

Address after: Kyoto Japan

Applicant after: KYOCERA Corporation

Address before: Kyoto Prefecture

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160127