JP2007335470A - 導体パターン形成方法 - Google Patents

導体パターン形成方法 Download PDF

Info

Publication number
JP2007335470A
JP2007335470A JP2006162704A JP2006162704A JP2007335470A JP 2007335470 A JP2007335470 A JP 2007335470A JP 2006162704 A JP2006162704 A JP 2006162704A JP 2006162704 A JP2006162704 A JP 2006162704A JP 2007335470 A JP2007335470 A JP 2007335470A
Authority
JP
Japan
Prior art keywords
plating
conductor pattern
metal film
base metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006162704A
Other languages
English (en)
Other versions
JP4862508B2 (ja
Inventor
Toshio Hashiba
登志雄 端場
Hitoshi Suzuki
斉 鈴木
Naoto Sato
直人 佐藤
Haruo Akaboshi
晴夫 赤星
Hiroshi Yoshida
博史 吉田
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006162704A priority Critical patent/JP4862508B2/ja
Priority to US11/760,969 priority patent/US20070287289A1/en
Publication of JP2007335470A publication Critical patent/JP2007335470A/ja
Application granted granted Critical
Publication of JP4862508B2 publication Critical patent/JP4862508B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】パターンの疎密に依存せず基板面内の膜厚均一性がよい導体パターンを形成する方法を提供する。
【解決手段】絶縁基板上に形成された下地金属膜上に、めっき金属の析出過電圧を小さくするめっき促進添加剤を含むめっき液を用いて、導体パターンを電解めっきによって形成する電解めっき工程を備える。
【選択図】図1

Description

本発明は、配線やバンプなどの導体パターンを形成する方法に関する。
電子機器に対する小型化、軽量化、低価格化の要求は年々高まっている。このことから、電子機器に使用される配線基板に対しても、小型化、軽量化のために高密度の導体パターンを低コストで形成することが要求されている。
導体パターンの主な製造方法は2つに分けられる。1つはサブトラクティブ法であり、もう1つはアディティブ法である。サブトラクティブ法は、樹脂基板に貼り付けた銅などの箔にエッチングレジスト膜を形成し、導体パターンとなる部分以外をエッチングすることにより導体パターンを形成する方法である。アディティブ法は、樹脂基板上に下地金属膜を形成し、導体パターンとなる部分以外をめっきレジスト膜によって覆うことで導体パターンとなる部分のみにめっき膜を形成する方法である。
微細な導体パターンの製造には、サブトラクティブ法よりアディティブ法が適している。サブトラクティブ法ではエッチングが等方的に進むため、寸法精度が低下する問題がある。アディティブ法では、めっきレジストによってパターン寸法が決まるため、この問題はない。しかし、アディティブ法でも問題がある。アディティブ法は導体パターンと同じ厚さのめっきレジスト膜が必要なため、微細なパターンになるほどパターン間のめっきレジストの除去が難しい。このめっきレジスト除去工程が導体パターンを低コストに形成する上での障害となっていた。
このため、レジスト膜によるマスクを使用しないで、又は、薄いレジスト膜で導体パターンを製造する方法の開発が望まれていた。しかし、通常、めっきもエッチングと同様に反応が等方的に進行する。このため、導体パターンを厚くするためにめっきを厚くすると、基板水平方向へもめっき膜が成長し、微細化が困難である。この問題を解消するために、めっきを基板垂直方向へ異方性成長させる方法が提案されている。
特許文献1では、めっき電流密度を大きくすることでめっきを異方性成長させて、印刷回路基板を形成している。
特許文献2では、含窒素有機物質と硫黄系有機物質を含むめっき液を用いて導体パターンを形成している。
特許文献3では、めっき液の撹拌速度を0.01〜0.1m/s、電流密度を5〜10A/dm、金属イオン濃度を0.01〜0.4モル/リットルとすることでめっきを異方性成長させている。
特許文献4では、めっき液に液体粘性率調整剤を添加し、めっき液中での銅イオンの拡散定数を小さくすることで限界電流を下げてめっきを異方性成長させている。
特開昭60−230993号公報 特開平4−143289号公報 特開平11−100690号公報 特開2005−126777号公報
レジスト膜によるマスクを使用しない、又は、薄いレジスト膜でレジスト膜厚以上の厚さで微細な導体パターンを製造するためには、めっきを基板垂直方向へ異方性成長させることが必要である。めっきを基板垂直方向へ異方性成長させる方法としては、銅の析出反応が銅イオンの拡散律速となる条件でめっきを行う方法が主に用いられている。銅の析出反応が銅イオンの拡散律速となるめっき条件としては、めっき電流密度を大きくする、めっき液の撹拌反応を遅くする、めっき液の粘度を上げる、などがある。
しかし、めっきの異方性成長のために銅イオンの拡散律速を利用する方法では、疎密が異なるパターンで膜厚ばらつきが大きくなる問題がある。これは、パターンが密集している場所ではパターン間で銅の析出反応が拡散律速になりやすいが、パターンが孤立している場所では銅の析出反応が拡散律速になりにくいためである。また、銅の析出反応を銅イオンの拡散律速にするためにめっき電流密度を大きくすると、基板面内で給電部に近いパターンと遠いパターンではめっき膜厚のばらつきが大きくなる問題がある。めっき液の撹拌速度を基板面内で均一にすることも難しく、これもめっき膜厚のばらつきを大きくする要因となる。
したがって、本発明が解決しようとする課題は、パターンの疎密に依存せず基板面内の膜厚均一性がよい導体パターンを形成する方法を提供することにある。
本発明による導体パターン形成方法は、絶縁基板上に下地金属膜を形成する工程と、前記下地金属膜上に、めっき金属の析出過電圧を小さくするめっき促進添加剤を含むめっき液を用いて、導体パターンを電解めっきによって形成する電解めっき工程とを備えることを特徴とする。
本発明による他の導体パターン形成方法は、表面に下地金属膜が形成された絶縁基板を、めっき金属の析出過電圧を小さくするめっき促進添加剤を含む処理液に浸漬するめっき前処理工程と、前記処理液より低濃度の前記めっき促進添加剤を含むめっき液又は前記めっき促進添加剤を含まないめっき液を用いて、前記下地金属膜上に導体パターンを電解めっきによって形成する電解めっき工程とを備えることを特徴とする。
本発明によるさらに他の導体パターン形成方法は、絶縁基板上に形成された下地金属膜を所望の形状にパターニングする下地金属膜パターニング工程と、パターニングされた前記下地金属膜の上面に選択的に、めっき金属の析出過電圧を小さくするめっき促進添加剤を吸着させるめっき促進添加剤吸着工程と、前記めっき促進添加剤を含まないめっき液を用いて、導体パターンを、上面に前記めっき促進添加剤を吸着させた前記下地金属膜上に電解めっきによって形成する電解めっき工程とを備えることを特徴とする。
銅又は銅合金の導体パターンを形成する場合、めっき促進添加剤は、有機硫黄化合物が好適であり、bis(3-sulfopropyul)disulfide、3-mercapto-1-propane sulfonic acid、bis(2-sulfoethyl)disulfide、bis(4-sulfobuthyl)disulfide等が特に好適である。
本発明により、微細な導体パターンを基板面内で均一性よく形成することができる。
本発明による導体パターン形成方法の特徴は、めっき膜の成長速度を基板水平方向に比べて基板垂直方向で大きくする、つまり異方性成長させることにある。そのためには、めっき反応を促進し下地金属膜表面に吸着するめっき促進添加剤を含むめっき液を用いて電解めっきを行う。添加剤がめっき反応を促進する効果は、めっき液中に添加剤を加えることで金属の析出過電圧が小さくなることで確認できる。この添加剤を用いると、下地金属膜又はめっきによって形成したパターンの側壁よりも、めっきによって形成したパターンの上面における添加剤の吸着率を高くすることができる。この添加剤の吸着率の差から、めっき膜の成長速度を基板水平方向に比べて基板垂直方向で大きくすることができる。
このような添加剤を含むめっき液でめっきを行うことで、めっき膜が基板垂直方向へ異方性成長する理由を以下に述べる。この添加剤でめっきの異方性成長が可能なのは、下地金属膜又はめっきで成長するパターンの側壁を含むパターン端部に比べて、パターンの上部における添加剤の吸着率を高くすることができるためである。この添加剤を用いてめっきを行う場合、基板をめっき液に浸漬すると、添加剤は下地金属膜表面に均一に吸着する。めっきを開始すると、初めは下地金属膜のすべての場所でめっきは同じ速さで成長する。めっき前に下地金属膜表面に吸着した添加剤は、めっき処理中もそのまま表面に吸着し続ける。めっきが進行するときの添加剤の吸着率について、パターン上面とパターン端部との場合を考える。パターン上面ではめっき膜の成長方向が基板に対して垂直のみであるため、パターン上面の面積は一定で変化しない。よって、パターン上面では添加剤の吸着率は一定である。一方、パターンの端部では断面の曲率が大きいため、めっき膜の成長方向が基板に対して水平から垂直近くまで存在する。このため、パターン端部ではめっき膜の成長と共に表面積が増加する。よって、添加剤の吸着量が変化しない場合、表面積が増加した分パターン端部では添加剤の吸着率は低くなる。この添加剤はめっき反応を促進するため、吸着率が高いほどめっき膜の成長速度が速くなる。したがって、添加剤の吸着率が相対的に高くなるパターン上面でめっき膜の成長速度が速くなる。つまり、めっき膜が基板垂直方向へ異方性成長する。
さらに、めっき膜を基板垂直方向へ異方性成長させるためには、パターン上部とパターン端部との添加剤吸着率の差を大きくすればよい。パターン上部での添加剤吸着率を大きくする方法としては、下地金属膜の側壁に比べて、下地金属膜の上面における表面粗さを大きくするとよい。また、めっき前に添加剤を下地金属膜に吸着させ、その後添加剤を含まないか、添加剤を吸着させる工程よりも低い濃度の添加剤を含むめっき液でめっきを行うとよい。添加剤を含まないめっき液でめっきをすると、めっき膜が成長する途中で新たに添加剤が吸着しない。このため、パターン上面とパターン端部との添加剤の吸着率の差を大きくすることができる。また、添加剤が吸着した基板を下地金属膜の上面に選択的に接触させた後、添加剤を含まないか、添加剤を吸着させる工程よりも低い濃度の添加剤を含むめっき液でめっきを行うとよい。この場合、初めにほとんどの添加剤はパターン上面に吸着するため、パターン上面とパターン端部とで添加剤吸着率の差が大きくなる。
また、めっき反応を促進する添加剤の他に、ポリエチレングリコールやポリプロピレングリコールなどの界面活性剤を添加してもよい。これによって、基板の濡れ性がよくなり、均一なめっき膜の成長が可能になる。
本発明の導体パターン形成方法によって銅の導体パターンを形成する場合、めっき促進添加剤としてbis(3-sulfopropyl)disulfideが特に好適であり、めっき促進添加剤濃度が1〜30mg/L、めっき電流密度が0.5〜5.0A/dmである場合に特に良好な結果が得られた。また、導体パターンを形成する下地金属膜の幅が1〜100μm、下地金属膜の幅に対する厚さの比が0.001〜0.1である場合に特に良好な結果が得られた。下地金属膜の上面の表面粗さを大きくする場合、JISB0601で規定される算術平均粗さRaが0.01〜4μm、粗さ曲線要素の平均長さRSmが0.005〜8μmである場合、特に良好な結果が得られた。
以下、本発明の実施例について図を用いて説明する。まず、実施例1〜10及び比較例1、2の結果をまとめた表を図6の表に示す。表中の「添加剤種類」の欄に記載されている種々の記号は次の化学物質を意味している。
A1:bis(3-sulfopropyl)disulfide
A2:3-mercapto-1-propane sulfonic acid
A3:bis(2-sulfoethyl)disulfide
A4:bis(4-sulfobuthyl)disulfide
B1:ポリエチレングリコール(平均分子量2000)
B2:ポリプロピレングリコール(平均分子量1000)
異方性成長度Rについて図5を参照して説明する。図5(a)は導体パターンの下にレジスト膜が残らない場合、図5(b)は導体パターンの下にレジスト膜が残る場合である。
図5(a)において、51は絶縁基板、52は下地金属膜、53は導体パターンである。T1は下地金属膜52の厚さ、W1は下地金属膜52の幅、T2は絶縁基板51からの導体パターン53の配線高さ、W2は導体パターン53の配線幅である。この場合の異方性成長度Rは、
R=(T2−T1)/((W2−W1)/2)
によって計算される。
図5(b)において、61は絶縁基板、62は下地金属膜、63はレジスト膜、64は導体パターンである。T101は下地金属膜62の厚さ、W101は下地金属膜62の幅、T102は絶縁基板61からの導体パターン64の配線高さ、W102は導体パターン64の配線幅である。この場合の異方性成長度Rは、
R=(T102−T101)/((W102−W101)/2)
によって計算される。
実施例1について説明する。図1は、本発明による導体パターンを有する基板の製造方法を示す断面図である。図1(a)に示すように、厚さ25μmのポリイミドフィルム基板(東レ・デュポン株式会社製カプトンEN)から成る絶縁基板11の表面に、スパッタ法により厚さ0.05μmのニッケル膜と厚さ0.1μmの銅膜とを下地金属膜12として形成した。絶縁基板としては、ポリイミドに限定されず、ポリエステル、ガラスエポキシ、フェノール、アラミドなどの樹脂や、セラミックス、ガラスなどを用いることができる。図1(b)に示すように、スパッタ法により析出させた下地金属膜12上にレジスト膜13を形成し、フォトリソグラフィ法によって幅10μmのパターンを形成した。図1(c)に示すように、下地金属膜12をエッチングした後、レジスト膜13を除去してパターン化した下地金属膜12を形成した。下地金属膜12の銅のエッチングは、メック株式会社製メックブライトを用い、その後メック株式会社製メックリムーバを用いて、下地金属膜12のニッケルを除去した。下地金属膜12の形成方法としては、スパッタ法に限らず、無電解めっき法やCVD(Chemical Vapor Deposition)法などを用いることができる。スパッタ法によって形成する下地金属膜は、ニッケルと銅の積層膜に限定されず、クロムと銅の積層膜などを用いることができる。このように形成した下地金属膜12の厚さは0.15μm、幅は10μmであり、幅に対する厚さの比は、0.015であった。下地金属膜12の上面のRaは0.01μm、側面のRaは0.007μm、上面のRSmは2μm、側面のRSmは2.5μmであった。図1(d)に示すように電解めっきを行い、導体パターン14を形成した。電解めっき液は、図7の表に示す成分に添加剤として図6の表に示す物質を添加した液を用いた。めっき時間は25分間、電流密度は1.0A/dm、めっき液の温度は25℃とし、アノードは含リン銅板を用いた。めっき後、導体パターン14の断面を観察し、配線高さと配線幅を測定した。測定結果から異方成長度Rを計算すると、3.0であった。異方成長度Rは、図5(a)を参照して説明したように計算した。また、基板面内の導体パターン14のめっき膜厚のばらつきを測定すると、±3.1%であった。以上の結果、めっき膜を基板垂直方向へ異方性成長させることで、基板面内での均一性がよく、微細な導体パターンを有する基板を形成できた。
実施例2について説明する。図2は、本発明による導体パターンを有する基板の製造方法を示す断面図である。図2(a)に示すように、厚さ25μmのポリイミドフィルム基板(東レ・デュポン株式会社製カプトンEN)から成る絶縁基板21の表面に、スパッタ法により銅を0.05μmの厚さで析出させて下地金属膜22を形成した。図2(b)に示すように、下地金属膜22上にレジスト膜23を形成し、フォトリソグラフィ法によって、幅5μmの下地金属膜22が露出するようにパターンを形成した。このように形成した下地金属膜22の厚さは0.05μm、幅は5μmであり、幅に対する厚さの比は、0.01であった。下地金属膜22の上面のRaは0.01μm、側面のRaは0.007μm、上面のRSmは2μm、側面のRSmは2.5μmであった。次に、下地金属膜22とレジスト膜23を表面に形成した絶縁基板21を、図8の表に示す前処理液に2分間浸漬した。図2(c)に示すように、前処理液への浸漬終了直後に電解めっきを行い、導体パターン24を形成した。電解めっき液は、図8の表に示す液を用いた。めっき時間は25分間、電流密度は1.0A/dm、めっき液の温度は25℃とし、アノードは含リン銅板を用いた。めっき後、レジスト膜23を除去し、導体パターン24以外の銅膜をエッチングによって除去した。めっき後、導体パターン24の断面を観察し、配線高さと配線幅を測定した。測定結果から異方成長度Rを計算すると、3.2であった。異方成長度Rは、図5(b)を参照して説明したように計算した。また、基板面内の導体パターン24のめっき膜厚のばらつきを測定すると、±2.7%であった。以上の結果、めっき膜を基板垂直方向へ異方性成長させることで、基板面内での均一性がよく、微細な導体パターンを有する基板を形成できた。
実施例3について説明する。図3は、本発明による導体パターンを有する基板の製造方法を示す断面図である。まず、図3(a)に示すように、ポリイミドフィルム基板(東レ・デュポン株式会社製カプトンEN)から成る絶縁基板31の表面に、下地金属膜32として厚さ3μmの銅箔を貼り付けた。次に、図3(b)に示すように、下地金属膜32上にレジスト膜33を形成し、フォトリソグラフィ法によって幅20μmの配線パターンを形成した。図3(c)に示すように、下地金属膜32をエッチングした後、レジスト膜33を除去してパターン化した下地金属膜32を形成した。このように形成した下地金属膜32の厚さは2μm、幅は20μmであり、幅に対する厚さの比は、0.1であった。下地金属膜32の上面のRaは0.01μm、側面のRaは0.007μm、上面のRSmは2μm、側面のRSmは2.5μmであった。図3(c)に示すように、前処理基板34として、図8の表に示す前処理液を含浸させたスポンジを用意した。図3(d)に示すように、前処理基板34を、絶縁基板31上の下地金属膜32の表面に2分間接触させた。このとき、前処理基板34が下地金属膜32の側壁に接触しないように低い圧力で接触させた。図3(e)に示すように、前処理基板34への接触終了直後に電解めっきを行い、導体パターン35を形成した。電解めっき液は、図7の表に示す液を用いた。めっき時間は25分間、電流密度は1.0A/dm、めっき液の温度は25℃とし、アノードは含リン銅板を用いた。めっき後、導体パターンの断面を観察し、配線高さと配線幅を測定した。測定結果から異方成長度Rを計算すると、3.6であった。異方成長度Rは、図5(a)を参照して説明したように計算した。また、基板面内の導体パターン35のめっき膜厚のばらつきを測定すると、±4.0%であった。以上の結果、めっき膜を基板垂直方向へ異方性成長させることで、基板面内での均一性がよく、微細な導体パターンを有する基板を形成できた。
実施例4について説明する。図4は、本発明による導体パターンを有する基板の製造方法を示す断面図である。図4(a)に示すように、厚さ25μmのポリイミドフィルム基板(東レ・デュポン株式会社製カプトンEN)から成る絶縁基板41の表面に、無電解めっき法により下地金属膜42として銅を0.1μmの厚さで析出させた。図4(b)に示すように、下地金属膜42上に厚さ1μmのレジスト膜43を形成し、フォトリソグラフィ法によって、幅10μmの下地金属膜42が露出するようにパターンを形成した。図4(c)に示すように電解銅めっきを1μm行い、パターン部の下地金属膜42の厚さを増した。下地金属膜が厚い場合は、必ずしも下地金属膜の厚さを増す必要はない。図4(d)に示すように、銅粗化処理により下地金属膜42の表面に凹凸形状を形成した。銅粗化処理は、日本マクダーミッド株式会社製マルチボンドを用い、図9の表に示す工程を用いた。銅粗化液としては、上記のほかにメック株式会社のメックエッチボンド、シプレイ・ファーイースト株式会社のサーキュボンド、日本アルファメタルズ株式会社のアルファプレップなどを用いることができる。また、粗化処理方法としては、サンドブラストや研磨などの方法を用いることができる。図4(e)に示すように、レジスト膜43と、パターン部以外の下地金属膜42を除去した。レジスト膜43と、パターン部以外の下地金属膜42を除去した後の下地金属膜42の表面粗さを測定したところ、下地金属膜42上面の表面粗さは、JIS B0601で規定される算術平均粗さRaが0.5μm、粗さ曲線要素の平均長さRSmが1.0μmとなっていた。また、下地金属膜42側壁の表面粗さは、JIS B0601で規定される算術平均粗さRaが0.05μm、粗さ曲線要素の平均長さRSmが8.5μmとなっていた。このことから、下地金属膜42側壁にくらべて下地金属膜42の上面における表面粗さが大きくなっていることがわかった。図4(f)に示すように、電解めっきを行い、導体パターン44を形成した。電解めっき液は、図7の表に示す成分に添加剤として図6の表に示す物質を添加した液を用いた。めっき時間は25分間、電流密度は1.0A/dm、めっき液の温度は25℃とし、アノードは含リン銅板を用いた。めっき後、導体パターン44の断面を観察し、配線高さと配線幅を測定した。測定結果から異方成長度Rを計算すると、5.0であった。異方成長度Rは、図5(a)を参照して説明したように計算した。また、基板面内の導体パターン44のめっき膜厚のばらつきを測定すると、±4.2%であった。以上の結果、めっき膜を基板垂直方向へ異方性成長させることで、基板面内での均一性がよく、微細な導体パターンを有する基板を形成できた。
実施例5〜10では、添加剤及び添加剤濃度、めっき電流密度を変えた以外は実施例1と同様の方法で導体パターンを有する基板を形成した。めっき後、導体パターンの断面を観察し、配線高さと配線幅を測定した。測定結果から異方成長度Rを計算すると、3以上であり、基板面内のめっき膜厚のばらつきを測定すると、±5%以下であった。異方成長度Rは、図5(a)を参照して説明したように計算した。以上の結果、めっき膜を基板垂直方向へ異方性成長させることで、基板面内での均一性がよく、微細な導体パターンを有する基板を形成できた。
比較例1では、添加剤を含まないこと以外は実施例1と同様の方法でめっきを行い、導体パターンを有する基板を形成した。めっき後、導体パターンの断面を観察し、配線高さと配線幅を測定した。測定結果から異方成長度Rを計算すると、1.0であった。異方成長度Rは、図5(a)を参照して説明したように計算した。また、基板面内のめっき膜厚のばらつきを測定すると、±22%であった。以上の結果、添加剤なしでは異方性成長させることができず、微細な導体パターンを有する基板を形成できなかった。
比較例2では、下地銅膜の厚さが10μmであること以外は実施例1と同様の方法でめっきを行い、導体パターンを有する基板を形成した。めっき後、導体パターンの断面を観察し、配線高さと配線幅を測定した。測定結果から異方成長度Rを計算すると、1.0であった。また、基板面内のめっき膜厚ばらつきを測定すると、±5.0%であった。以上の結果、下地銅膜の幅に対する厚さの比が大きいと、異方性成長させることができず、微細な導体パターンを有する基板を形成できなかった。
フォトリソグラフィ法を用いたレジストによるマスクなしに、又は、導体パターンの高さよりも薄いレジストで微細な導体パターンが形成できることから、プリント配線板上の配線やバンプ形成、電磁波シールドフィルム上への金属メッシュ形成などへの適用が可能である。
aないしdは本発明による導体パターンを有する基板の製造方法を示す断面図である。 aないしcは本発明による導体パターンを有する基板の製造方法を示す断面図である。 aないしeは本発明による導体パターンを有する基板の製造方法を示す断面図である。 aないしfは本発明による導体パターンを有する基板の製造方法を示す断面図である。 a及びbは導体パターンを有する基板の評価方法を説明するための断面図である。 実施例及び比較例の結果をまとめた表である。 電界めっき液の成分を示す表である。 電界めっき液の成分を示す表である。 銅粗化処理の工程を示す表である。
符号の説明
11、21、31、41、51、61 絶縁基板
12、22、32、42、52、62 下地金属膜
13、23、33、43、63 レジスト膜
14、24、35、44、53、64 導体パターン
34 前処理基板

Claims (22)

  1. 絶縁基板上に下地金属膜を形成する工程と、
    前記下地金属膜上に、めっき金属の析出過電圧を小さくするめっき促進添加剤を含むめっき液を用いて、導体パターンを電解めっきによって形成する電解めっき工程とを備えることを特徴とする導体パターン形成方法。
  2. 表面に下地金属膜が形成された絶縁基板を、めっき金属の析出過電圧を小さくするめっき促進添加剤を含む処理液に浸漬するめっき前処理工程と、
    前記処理液より低濃度の前記めっき促進添加剤を含むめっき液又は前記めっき促進添加剤を含まないめっき液を用いて、前記下地金属膜上に導体パターンを電解めっきによって形成する電解めっき工程とを備えることを特徴とする導体パターン形成方法。
  3. 絶縁基板上に形成された下地金属膜を所望の形状にパターニングする下地金属膜パターニング工程と、
    パターニングされた前記下地金属膜の上面に選択的に、めっき金属の析出過電圧を小さくするめっき促進添加剤を吸着させるめっき促進添加剤吸着工程と、
    前記めっき促進添加剤を含まないめっき液を用いて、導体パターンを、上面に前記めっき促進添加剤を吸着させた前記下地金属膜上に電解めっきによって形成する電解めっき工程とを備えることを特徴とする導体パターン形成方法。
  4. 前記めっき促進添加剤吸着工程が、前記めっき促進添加剤を含浸した処理基板又は前記めっき促進添加剤が表面に吸着した処理基板を、前記下地金属膜の上面に接触させる工程を含むことを特徴とする請求項3記載の導体パターン形成方法。
  5. 前記電解めっき工程の前に、前記下地金属膜の上面の表面粗さを、前記下地金属膜の側壁の表面粗さより大きくする下地金属膜粗化工程をさらに備えることを特徴とする請求項1記載の導体パターン形成方法。
  6. 前記下地金属膜粗化工程によって、JISB0601で規定される粗さ曲線要素の平均長さRSmを、前記下地金属膜の側壁より前記下地金属膜の上面で小さくすること、又は、JISB0601で規定される算術平均粗さを、前記下地金属膜の側壁より前記下地金属膜の上面で大きくすることを特徴とする請求項5記載の導体パターン形成方法。
  7. 前記電解めっきが銅又は銅合金の電解めっきであることを特徴とする請求項1記載の導体パターン形成方法。
  8. 前記めっき促進添加剤が有機硫黄化合物であることを特徴とする請求項7記載の導体パターン形成方法。
  9. 前記めっき促進添加剤が、bis(3-sulfopropyul)disulfide、3-mercapto-1-propane sulfonic acid、bis(2-sulfoethyl)disulfide、又は、bis(4-sulfobuthyl)disulfideであることを特徴とする請求項8記載の導体パターン形成方法。
  10. 前記めっき液が界面活性剤を含むことを特徴とする請求項1記載の導体パターン形成方法。
  11. 前記めっき液が硫酸銅五水和物と硫酸を含むことを特徴とする請求項7記載の導体パターン形成方法。
  12. 前記電解めっきが銅又は銅合金の電解めっきであり、前記めっき促進添加剤がbis(3-sulfopropyul)disulfideであることを特徴とする請求項2記載の導体パターン形成方法。
  13. 前記めっき液が界面活性剤を含むことを特徴とする請求項2記載の導体パターン形成方法。
  14. 前記めっき液が硫酸銅五水和物と硫酸を含むことを特徴とする請求項12記載の導体パターン形成方法。
  15. 前記電解めっきが銅又は銅合金の電解めっきであり、前記めっき促進添加剤がbis(3-sulfopropyul)disulfideであることを特徴とする請求項3記載の導体パターン形成方法。
  16. 前記めっき液が界面活性剤を含むことを特徴とする請求項3記載の導体パターン形成方法。
  17. 前記めっき液が硫酸銅五水和物と硫酸を含むことを特徴とする請求項15記載の導体パターン形成方法。
  18. 下地金属膜に電解めっきによって形成した導体パターンを有する基板において、基板水平方向のめっき膜厚に対して基板垂直方向のめっき膜厚が厚く、下地金属膜の幅に対する厚さの比が0.001〜0.1であることを特徴とする導体パターンを有する基板。
  19. 請求項18記載の導体パターンを有する基板において、導体パターンを形成する下地金属膜の幅が1μm〜100μmであることを特徴とする導体パターンを有する基板。
  20. 請求項18記載の導体パターンを有する基板において、下地金属膜のJISB0601で規定される算術平均粗さRaが下地金属膜の側壁に比べて下地金属膜上面の方が大きいことを特徴とする導体パターンを有する基板。
  21. 請求項20記載の導体パターンを有する基板において、下地金属膜のJISB0601で規定される粗さ曲線要素の平均長さRSmが下地金属膜の側壁に比べて下地金属膜上面の方が小さいことを特徴とする導体パターンを有する基板。
  22. 請求項20記載の導体パターン有する基板において、下地金属膜の表面粗さがJIS B01601で規定される算術平均長さRaが0.01〜4μmであり、粗さ曲線要素の平均長さRSmが0.005〜8μmであることを特徴とする導体パターンを有する基板。
JP2006162704A 2006-06-12 2006-06-12 導体パターン形成方法 Expired - Fee Related JP4862508B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006162704A JP4862508B2 (ja) 2006-06-12 2006-06-12 導体パターン形成方法
US11/760,969 US20070287289A1 (en) 2006-06-12 2007-06-11 Production method of conductive pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162704A JP4862508B2 (ja) 2006-06-12 2006-06-12 導体パターン形成方法

Publications (2)

Publication Number Publication Date
JP2007335470A true JP2007335470A (ja) 2007-12-27
JP4862508B2 JP4862508B2 (ja) 2012-01-25

Family

ID=38822497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162704A Expired - Fee Related JP4862508B2 (ja) 2006-06-12 2006-06-12 導体パターン形成方法

Country Status (2)

Country Link
US (1) US20070287289A1 (ja)
JP (1) JP4862508B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
JP2014170924A (ja) * 2013-03-04 2014-09-18 Samsung Electro-Mechanics Co Ltd パワーインダクタおよびその製造方法
US9118087B2 (en) 2010-01-12 2015-08-25 Hitachi, Ltd. Electrode for lithium secondary battery
JP2017133085A (ja) * 2016-01-29 2017-08-03 トヨタ自動車株式会社 金属皮膜の成膜方法
WO2022050001A1 (ja) * 2020-09-07 2022-03-10 ナミックス株式会社 銅箔および積層体、並びにそれらの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220213610A1 (en) * 2021-01-06 2022-07-07 Rohm And Haas Electronic Materials Llc Photoresist resolution capabilities by copper electroplating anisotropically

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124300A (ja) * 1985-11-25 1987-06-05 Daiwa Tokushu Kk 電気めつき添加剤の管理方法並びにそのための装置
JPS644091A (en) * 1987-06-26 1989-01-09 Sony Corp Plating
JPH04358091A (ja) * 1990-01-29 1992-12-11 Shipley Co Inc 電気めっき溶液組成物
JPH09148714A (ja) * 1995-11-24 1997-06-06 Matsushita Electric Works Ltd 立体成形回路基板の製造方法
JPH11100690A (ja) * 1997-09-25 1999-04-13 Tdk Corp 微細構造体およびその製造方法
JP2000219994A (ja) * 1999-01-28 2000-08-08 Electroplating Eng Of Japan Co 銅メッキ方法
JP2001291954A (ja) * 2000-02-01 2001-10-19 Shinko Electric Ind Co Ltd ビアフィリングめっき方法
JP2002256484A (ja) * 2001-03-05 2002-09-11 Ishihara Chem Co Ltd ボイドフリー銅メッキ方法
JP2003003291A (ja) * 2001-03-23 2003-01-08 Interuniv Micro Electronica Centrum Vzw 複数工程からなる金属析出方法
JP2003198085A (ja) * 2001-12-25 2003-07-11 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
JP2003293189A (ja) * 2002-04-08 2003-10-15 Okuno Chem Ind Co Ltd 硫酸銅めっき方法
JP2004087928A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
JP2004235503A (ja) * 2003-01-31 2004-08-19 Mitsubishi Materials Corp 回路基板の製造方法及び回路基板
JP2004323971A (ja) * 2003-04-25 2004-11-18 Rohm & Haas Electronic Materials Llc 改良された浴分析
JP2004346381A (ja) * 2003-05-23 2004-12-09 Hitachi Ltd プリント配線基板、その製造方法、電気銅めっき方法、及び電気銅めっき液
JP2005146314A (ja) * 2003-11-12 2005-06-09 Semiconductor Leading Edge Technologies Inc 金属膜形成方法及びめっき装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581301A (en) * 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US6117784A (en) * 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
KR100665745B1 (ko) * 1999-01-26 2007-01-09 가부시키가이샤 에바라 세이사꾸쇼 구리도금방법 및 그 장치
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
JP4468191B2 (ja) * 2005-01-27 2010-05-26 株式会社日立製作所 金属構造体及びその製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124300A (ja) * 1985-11-25 1987-06-05 Daiwa Tokushu Kk 電気めつき添加剤の管理方法並びにそのための装置
JPS644091A (en) * 1987-06-26 1989-01-09 Sony Corp Plating
JPH04358091A (ja) * 1990-01-29 1992-12-11 Shipley Co Inc 電気めっき溶液組成物
JPH09148714A (ja) * 1995-11-24 1997-06-06 Matsushita Electric Works Ltd 立体成形回路基板の製造方法
JPH11100690A (ja) * 1997-09-25 1999-04-13 Tdk Corp 微細構造体およびその製造方法
JP2000219994A (ja) * 1999-01-28 2000-08-08 Electroplating Eng Of Japan Co 銅メッキ方法
JP2001291954A (ja) * 2000-02-01 2001-10-19 Shinko Electric Ind Co Ltd ビアフィリングめっき方法
JP2002256484A (ja) * 2001-03-05 2002-09-11 Ishihara Chem Co Ltd ボイドフリー銅メッキ方法
JP2003003291A (ja) * 2001-03-23 2003-01-08 Interuniv Micro Electronica Centrum Vzw 複数工程からなる金属析出方法
JP2003198085A (ja) * 2001-12-25 2003-07-11 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
JP2003293189A (ja) * 2002-04-08 2003-10-15 Okuno Chem Ind Co Ltd 硫酸銅めっき方法
JP2004087928A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
JP2004235503A (ja) * 2003-01-31 2004-08-19 Mitsubishi Materials Corp 回路基板の製造方法及び回路基板
JP2004323971A (ja) * 2003-04-25 2004-11-18 Rohm & Haas Electronic Materials Llc 改良された浴分析
JP2004346381A (ja) * 2003-05-23 2004-12-09 Hitachi Ltd プリント配線基板、その製造方法、電気銅めっき方法、及び電気銅めっき液
JP2005146314A (ja) * 2003-11-12 2005-06-09 Semiconductor Leading Edge Technologies Inc 金属膜形成方法及びめっき装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118087B2 (en) 2010-01-12 2015-08-25 Hitachi, Ltd. Electrode for lithium secondary battery
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
JP2014170924A (ja) * 2013-03-04 2014-09-18 Samsung Electro-Mechanics Co Ltd パワーインダクタおよびその製造方法
JP2017133085A (ja) * 2016-01-29 2017-08-03 トヨタ自動車株式会社 金属皮膜の成膜方法
WO2022050001A1 (ja) * 2020-09-07 2022-03-10 ナミックス株式会社 銅箔および積層体、並びにそれらの製造方法

Also Published As

Publication number Publication date
US20070287289A1 (en) 2007-12-13
JP4862508B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
EP1830614B1 (en) Method for producing substrate having through hole filled with conductive material
US20060163725A1 (en) Wiring board and production method thereof
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
JP4862508B2 (ja) 導体パターン形成方法
JP5247252B2 (ja) プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
US20220304164A1 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
JP2006278950A (ja) プリント配線板およびその製造方法
US20240015885A1 (en) Metal foil, metal foil with carrier comprising same, and printed circuit board comprising same
CN113891569A (zh) 一种基于半加成法的线路保型蚀刻的制作方法
JP2009252952A (ja) 銅充填めっき方法及びその方法で製造されたプリント配線基板
JP2006206950A (ja) 金属構造体及びその製造方法
JP4457843B2 (ja) 回路基板の製造方法
JPH11298141A (ja) 電子装置の製造方法
JP2009167506A (ja) 酸性電解銅めっき液およびこれを用いる微細配線回路の作製方法
JP2008308749A (ja) 銅めっき方法
KR101018161B1 (ko) 배선판 및 그 제조방법
JP2009081212A (ja) プリント配線板の製造方法
KR20070095777A (ko) 배선 기판
CN108738249B (zh) 配线用基板的制造方法
JP2007329325A (ja) 配線基板の製造方法
US20040079643A1 (en) Method for manufacturing wiring substrates
JPH09115961A (ja) 銅被覆ポリイミド基板を用いた電子回路部品素材の製造方法
JP2006093231A (ja) プリント配線板及びその製造方法
US20200006135A1 (en) Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees