JPH11100690A - 微細構造体およびその製造方法 - Google Patents
微細構造体およびその製造方法Info
- Publication number
- JPH11100690A JPH11100690A JP9276687A JP27668797A JPH11100690A JP H11100690 A JPH11100690 A JP H11100690A JP 9276687 A JP9276687 A JP 9276687A JP 27668797 A JP27668797 A JP 27668797A JP H11100690 A JPH11100690 A JP H11100690A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plating thickness
- electroplating method
- bump
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【課題】 安価な従来のマッシュルームバンプ作製と同
様のフォトリソプロセスにより、高密度配線が可能なス
トレートウォール型バンプと同等形状のバンプ、すなわ
ちめっき構造体およびその製造方法を提供することを目
的とする。 【解決手段】 １００μm 以下の幅にパターニングされ
た下地導電体上に電気めっき法により作製されたすず、
鉛、ニッケル、金、銅のいずれかを主成分とする微細構
造体において、下地導電体から水平方向のめっき厚をＬ
１、垂直方向のめっき厚をＬ２とした時にＬ２／Ｌ１＞
２であることを特徴とする電気めっき法により作製され
た構造体。また、パターニングされた下地導電体上に、
下地導電体から水平方向のめっき厚をＬ１、垂直方向の
めっき厚をＬ２とした時にＬ２／Ｌ１＞２である構造体
を製造する際の成膜時の撹拌速度ｖが０．０１〜０．１
ｍ／ｓ、電流密度ｉが５〜１０A/dm2 、金属イオン濃度
Ｍが０．０１〜０．４モル／リットルであることを特徴
とする電気めっき法により作製された構造体の製造方
法。
様のフォトリソプロセスにより、高密度配線が可能なス
トレートウォール型バンプと同等形状のバンプ、すなわ
ちめっき構造体およびその製造方法を提供することを目
的とする。 【解決手段】 １００μm 以下の幅にパターニングされ
た下地導電体上に電気めっき法により作製されたすず、
鉛、ニッケル、金、銅のいずれかを主成分とする微細構
造体において、下地導電体から水平方向のめっき厚をＬ
１、垂直方向のめっき厚をＬ２とした時にＬ２／Ｌ１＞
２であることを特徴とする電気めっき法により作製され
た構造体。また、パターニングされた下地導電体上に、
下地導電体から水平方向のめっき厚をＬ１、垂直方向の
めっき厚をＬ２とした時にＬ２／Ｌ１＞２である構造体
を製造する際の成膜時の撹拌速度ｖが０．０１〜０．１
ｍ／ｓ、電流密度ｉが５〜１０A/dm2 、金属イオン濃度
Ｍが０．０１〜０．４モル／リットルであることを特徴
とする電気めっき法により作製された構造体の製造方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、電気めっき法によ
り作製されるめっきバンプ、あるいはマイクロマシンに
代表される微細なめっき構造体およびその製造方法に関
する。
り作製されるめっきバンプ、あるいはマイクロマシンに
代表される微細なめっき構造体およびその製造方法に関
する。
【０００２】
【従来の技術】半導体その他の電子素子の引き出し電極
と外部端子とを電気的に接続するために、金あるいはア
ルミニウム等の細線により半導体電極と外部端子とを橋
渡し金属接合することにより接続するワイヤーボンディ
ング法が広く使用されてきた。しかし、「表面技術」Vo
l. 44, 1028 ページ（１９９３年）に記載されているよ
うに、半導体からの電極引き出しは、高密度化につれ、
ワイヤーボンディングからバンプ接合へと変化してい
る。バンプ接合は半導体電極と位置的に整列した外部端
子を直接接合する方法である。このバンプは電気めっき
法により形成されているが、マッシュルーム（茸）型と
ストレートウォール型の２種類がある。そして配線密度
向上のためにはストレートウォール型が好ましいことが
記載されている。
と外部端子とを電気的に接続するために、金あるいはア
ルミニウム等の細線により半導体電極と外部端子とを橋
渡し金属接合することにより接続するワイヤーボンディ
ング法が広く使用されてきた。しかし、「表面技術」Vo
l. 44, 1028 ページ（１９９３年）に記載されているよ
うに、半導体からの電極引き出しは、高密度化につれ、
ワイヤーボンディングからバンプ接合へと変化してい
る。バンプ接合は半導体電極と位置的に整列した外部端
子を直接接合する方法である。このバンプは電気めっき
法により形成されているが、マッシュルーム（茸）型と
ストレートウォール型の２種類がある。そして配線密度
向上のためにはストレートウォール型が好ましいことが
記載されている。
【０００３】現在、広く使用されているマッシュルーム
バンプは図３に示すように基体１０上に導電体膜２０を
形成した後、フォトレジスト３０でパターニングを行
う。この状態で電気めっきを行うことでめっき膜４０が
形成される。ここでめっき膜４０がマッシュルーム形状
になるのは、図４に示すように、電気めっき膜の成長が
等方的であるためである。すなわち図４においては下地
導電体膜２０が点である場合を示しているが、この点か
ら水平方向、垂直方向に同じ成膜速度で膜成長がおこる
ために水平方向のめっき厚Ｌ１と、垂直方向のめっき厚
Ｌ２が同じになる。このため、この場合には半円状のめ
っき膜４０が形成される。すなわちめっきの幅Ｗ２はめ
っきの膜厚Ｈの２倍となる。下地導電体層にＷ１の幅が
ある通常のバンプめっきでは、図３に示すようにＷ２＝
Ｗ１＋２×Ｌ１となる。例えば特開平２−９０６２２号
には金バンプの形成方法が開示されているが、ここで使
用されているバンプは明らかにマッシュルーム型であ
る。また平成９年度電気学会全国大会要旨集３−２８０
にはめっきによる金属膜成長を用いた立体交差配線とし
てマッシュルーム型バンプと同様の構造が開示されてい
る。しかし、ここでは水平方向へのめっき成長が促進さ
れている点が通常のバンプとは異なる。
バンプは図３に示すように基体１０上に導電体膜２０を
形成した後、フォトレジスト３０でパターニングを行
う。この状態で電気めっきを行うことでめっき膜４０が
形成される。ここでめっき膜４０がマッシュルーム形状
になるのは、図４に示すように、電気めっき膜の成長が
等方的であるためである。すなわち図４においては下地
導電体膜２０が点である場合を示しているが、この点か
ら水平方向、垂直方向に同じ成膜速度で膜成長がおこる
ために水平方向のめっき厚Ｌ１と、垂直方向のめっき厚
Ｌ２が同じになる。このため、この場合には半円状のめ
っき膜４０が形成される。すなわちめっきの幅Ｗ２はめ
っきの膜厚Ｈの２倍となる。下地導電体層にＷ１の幅が
ある通常のバンプめっきでは、図３に示すようにＷ２＝
Ｗ１＋２×Ｌ１となる。例えば特開平２−９０６２２号
には金バンプの形成方法が開示されているが、ここで使
用されているバンプは明らかにマッシュルーム型であ
る。また平成９年度電気学会全国大会要旨集３−２８０
にはめっきによる金属膜成長を用いた立体交差配線とし
てマッシュルーム型バンプと同様の構造が開示されてい
る。しかし、ここでは水平方向へのめっき成長が促進さ
れている点が通常のバンプとは異なる。
【０００４】これに対して図２に示すストレートウォー
ル型では、所望のめっき膜厚Ｈと同じ厚さＴのフォトレ
ジスト３０をパターニングし、その内部にめっき膜４０
を成長させる。このため下地導電体層の幅Ｗ１はめっき
膜の幅Ｗ２と等しく、さらにフォトレジストの厚さＴは
めっき膜厚Ｈと等しくなる。
ル型では、所望のめっき膜厚Ｈと同じ厚さＴのフォトレ
ジスト３０をパターニングし、その内部にめっき膜４０
を成長させる。このため下地導電体層の幅Ｗ１はめっき
膜の幅Ｗ２と等しく、さらにフォトレジストの厚さＴは
めっき膜厚Ｈと等しくなる。
【０００５】
【発明が解決しようとする課題】前述のように配線密度
向上のためにはマッシュルーム型バンプよりもストレー
トウォール型バンプが好ましい。しかしストレートウォ
ール型バンプ形成のためには、フォトレジストでパター
ニングする際に厚膜で、かつ高アスペクト比（厚さ／幅
比）が要求される。このようなフォトレジストは高価で
あり、かつプロセスにも時間がかかる。本発明は、薄い
フォトレジストを利用するにも拘らず幅方向の成長が抑
制され厚さ方向に優先的に成長を生じるめっき法により
ストレートウォールバンプを形成することを目的とす
る。
向上のためにはマッシュルーム型バンプよりもストレー
トウォール型バンプが好ましい。しかしストレートウォ
ール型バンプ形成のためには、フォトレジストでパター
ニングする際に厚膜で、かつ高アスペクト比（厚さ／幅
比）が要求される。このようなフォトレジストは高価で
あり、かつプロセスにも時間がかかる。本発明は、薄い
フォトレジストを利用するにも拘らず幅方向の成長が抑
制され厚さ方向に優先的に成長を生じるめっき法により
ストレートウォールバンプを形成することを目的とす
る。
【０００６】
【課題を解決するための手段】すなわち、本発明は、パ
ターニングされた下地導電体上に電気めっき法により作
製された微細構造体において、下地導電体から水平方向
のめっき厚をＬ１、垂直方向のめっき厚をＬ２とした時
にＬ２／Ｌ１＞２であることを特徴とする電気めっき法
により作製された構造体を提供する。本発明はまた、パ
ターニングされた下地導電体上に、下地導電体から水平
方向のめっき厚をＬ１、垂直方向のめっき厚をＬ２とし
た時にＬ２／Ｌ１＞２である構造体を製造する際の成膜
時の撹拌速度ｖが０．０１〜０．１ｍ／ｓ、電流密度ｉ
が５〜１０A/dm2 、金属イオン濃度Ｍが０．０１〜０．
４モル／リットルであることを特徴とする電気めっき法
により作製された構造体の製造方法を提供する。ここに
攪拌速度とはバンプを形成する箇所で測っためっき液の
速度である。攪拌速度はウエハーめっきで通常用いられ
ているパドル攪拌装置による攪拌、ウエハーを上下左右
にストローク運動させるカソードロッカーによる攪拌の
場合には、それぞれパドル速度、ウエハー移動速度を攪
拌速度とする。これに対してめっき液をポンプ等で流動
させながら攪拌を行う場合には、めっき液中に比重がめ
っき液にほぼ等しい微小固体を分散し、その固体のウエ
ハー近傍での移動速度から攪拌速度を求めることが可能
である。
ターニングされた下地導電体上に電気めっき法により作
製された微細構造体において、下地導電体から水平方向
のめっき厚をＬ１、垂直方向のめっき厚をＬ２とした時
にＬ２／Ｌ１＞２であることを特徴とする電気めっき法
により作製された構造体を提供する。本発明はまた、パ
ターニングされた下地導電体上に、下地導電体から水平
方向のめっき厚をＬ１、垂直方向のめっき厚をＬ２とし
た時にＬ２／Ｌ１＞２である構造体を製造する際の成膜
時の撹拌速度ｖが０．０１〜０．１ｍ／ｓ、電流密度ｉ
が５〜１０A/dm2 、金属イオン濃度Ｍが０．０１〜０．
４モル／リットルであることを特徴とする電気めっき法
により作製された構造体の製造方法を提供する。ここに
攪拌速度とはバンプを形成する箇所で測っためっき液の
速度である。攪拌速度はウエハーめっきで通常用いられ
ているパドル攪拌装置による攪拌、ウエハーを上下左右
にストローク運動させるカソードロッカーによる攪拌の
場合には、それぞれパドル速度、ウエハー移動速度を攪
拌速度とする。これに対してめっき液をポンプ等で流動
させながら攪拌を行う場合には、めっき液中に比重がめ
っき液にほぼ等しい微小固体を分散し、その固体のウエ
ハー近傍での移動速度から攪拌速度を求めることが可能
である。
【０００７】
【発明の実施の形態】以下、本発明の具体的構成につい
て詳細に説明する。図１に本発明の電気めっき法により
作製された構造体の断面図を示す。半導体ウエーハ等の
基体１０上に導電体膜２０を形成した後、フォトレジス
ト３０でパターニングを行いフォトレジスト３０に幅Ｗ
１（パターニング幅）の開口部を形成する。導電体膜２
０は電気めっき通電のために不可欠であり、銅等の金属
をスパッタ等の真空成膜法で成膜することが好ましい。
通電を確保するのが目的のため膜厚は５００〜２０００
Å程度の薄膜で十分である。パターニングはフォトレジ
ストを塗布し、マスクを通じて露光、現像することで行
う。本発明においてはフォトレジストの厚さＴは薄くて
構わないため、０．１〜５μm 程度で十分である。この
ため汎用の安価なフォトレジストを使用し、露光、現像
等のプロセス時間も短い。ここで下地導電体層のパター
ニング幅Ｗ１が１００μm 以下であることが好ましい。
前記範囲を越えると、めっき膜の幅Ｗ２はＷ１によりほ
ぼ決定されてしまうためである。最小線幅は特に限定さ
れるものでは無いが実用上の工程を考えると１μm 程度
が好ましい。次に電気めっきを行うことでめっき膜４０
が形成される。本発明においては下地導電体膜から横方
向のめっき厚をＬ１、縦方向のめっき厚をＬ２とした時
にＬ２／Ｌ１＞２であるめっき構造体を形成する。前記
範囲では安価な従来のフォトリソプロセスにより高密度
配線が可能となる。前記範囲をはずれると電極同士がシ
ョートする危険性が有る。電気めっきする金属としては
すず、鉛、ニッケル、金、銅のいずれかを主成分とする
ことが好ましい。これは導電性、半田付け性を確保する
ためである。
て詳細に説明する。図１に本発明の電気めっき法により
作製された構造体の断面図を示す。半導体ウエーハ等の
基体１０上に導電体膜２０を形成した後、フォトレジス
ト３０でパターニングを行いフォトレジスト３０に幅Ｗ
１（パターニング幅）の開口部を形成する。導電体膜２
０は電気めっき通電のために不可欠であり、銅等の金属
をスパッタ等の真空成膜法で成膜することが好ましい。
通電を確保するのが目的のため膜厚は５００〜２０００
Å程度の薄膜で十分である。パターニングはフォトレジ
ストを塗布し、マスクを通じて露光、現像することで行
う。本発明においてはフォトレジストの厚さＴは薄くて
構わないため、０．１〜５μm 程度で十分である。この
ため汎用の安価なフォトレジストを使用し、露光、現像
等のプロセス時間も短い。ここで下地導電体層のパター
ニング幅Ｗ１が１００μm 以下であることが好ましい。
前記範囲を越えると、めっき膜の幅Ｗ２はＷ１によりほ
ぼ決定されてしまうためである。最小線幅は特に限定さ
れるものでは無いが実用上の工程を考えると１μm 程度
が好ましい。次に電気めっきを行うことでめっき膜４０
が形成される。本発明においては下地導電体膜から横方
向のめっき厚をＬ１、縦方向のめっき厚をＬ２とした時
にＬ２／Ｌ１＞２であるめっき構造体を形成する。前記
範囲では安価な従来のフォトリソプロセスにより高密度
配線が可能となる。前記範囲をはずれると電極同士がシ
ョートする危険性が有る。電気めっきする金属としては
すず、鉛、ニッケル、金、銅のいずれかを主成分とする
ことが好ましい。これは導電性、半田付け性を確保する
ためである。
【０００８】本発明の構造体は、めっき成膜時の撹拌速
度ｖが０．０１〜０．１ｍ／ｓ、電流密度ｉが５〜１０
A/dm2 、金属イオン濃度Ｍが０．０１〜０．４モル／リ
ットルであることが好ましい。上記の条件は、本来は水
平方向も垂直方向も同じ速度で成膜されるめっき膜を、
垂直方向に異方性成長させるために必要となる。撹拌速
度ｖが前記範囲以下では金属イオンの析出面への拡散が
不十分でヤケを起こし、前記範囲以上では水平方水平方
向への成長が早くなってしまう。また逆に電流密度ｉが
前記範囲以下では水平方向への成長が早くなってしま
い、前記範囲以上ではヤケ現象が起こる。金属イオン濃
度Ｍが前記範囲以下では金属イオンの析出面への拡散が
不十分でヤケを起こし、前記範囲以上では水平方向への
成長が早くなってしまう。すなわち、この３つの条件は
異方性成長のために同じように寄与する。この３つの条
件が全て前記範囲になければならない。特に注意すべき
は、必要上ある条件が上限、または下限に近い場合に
は、他の条件が、それを補うようにやはり上限または下
限に近い条件に設定する必要があることである。
度ｖが０．０１〜０．１ｍ／ｓ、電流密度ｉが５〜１０
A/dm2 、金属イオン濃度Ｍが０．０１〜０．４モル／リ
ットルであることが好ましい。上記の条件は、本来は水
平方向も垂直方向も同じ速度で成膜されるめっき膜を、
垂直方向に異方性成長させるために必要となる。撹拌速
度ｖが前記範囲以下では金属イオンの析出面への拡散が
不十分でヤケを起こし、前記範囲以上では水平方水平方
向への成長が早くなってしまう。また逆に電流密度ｉが
前記範囲以下では水平方向への成長が早くなってしま
い、前記範囲以上ではヤケ現象が起こる。金属イオン濃
度Ｍが前記範囲以下では金属イオンの析出面への拡散が
不十分でヤケを起こし、前記範囲以上では水平方向への
成長が早くなってしまう。すなわち、この３つの条件は
異方性成長のために同じように寄与する。この３つの条
件が全て前記範囲になければならない。特に注意すべき
は、必要上ある条件が上限、または下限に近い場合に
は、他の条件が、それを補うようにやはり上限または下
限に近い条件に設定する必要があることである。
【０００９】もちろんパターニングされたフォトレジス
ト３０はめっき成膜後に剥離しても構わない。またフォ
トレジストでパターニングした下地導電体膜の代わり
に、図５のように最初にパターニングした導電膜を用い
ても構わない。ただし、孤立したパターンでは導通が確
保されないのでこの方法は適用できない。
ト３０はめっき成膜後に剥離しても構わない。またフォ
トレジストでパターニングした下地導電体膜の代わり
に、図５のように最初にパターニングした導電膜を用い
ても構わない。ただし、孤立したパターンでは導通が確
保されないのでこの方法は適用できない。
【００１０】本発明のめっき構造体は特に電極としての
バンプである場合に工業的な利用価値が高い。しかし、
現在、やむを得ず厚膜フォトレジストを用いて作製され
ているマイクロマシン部品等の高アスペクト比を有する
めっき構造体にも適用できる。
バンプである場合に工業的な利用価値が高い。しかし、
現在、やむを得ず厚膜フォトレジストを用いて作製され
ているマイクロマシン部品等の高アスペクト比を有する
めっき構造体にも適用できる。
【００１１】
【実施例】以下、本発明の実施例、比較例について詳細
に説明する。 実施例１ 図１に示した構造のバンプを製作した。すなわち、基体
を構成するシリコンウエハー１０上にアルミニウム、ク
ロム、金の順に下地導電体膜２０として全面に成膜した
後、フォトレジストをスピンコートし、膜厚１μm のフ
ォトレジスト３０を設けた。直径Ｗ１＝４０μm の円形
バンプパターンが中心距離１００μm の間隔で多数配置
されているマスクを用いてパターニングを行った。この
ウエハーを表１に示す条件にてパドル攪拌を行いながら
めっきを行い、めっき厚Ｌ２＝５０μm の金バンプを作
製した。めっき時間は膜厚が一定になるように、各々の
ウエハーで変化させている。使用しためっき液は日本エ
レクトロプレーティングエンジニアーズ社製テンペレッ
クス７０７を基本とし、金イオン濃度を増減させた。成
膜後に顕微鏡にてめっき幅（直径）Ｗ２を測定し、それ
から水平方向のめっき厚Ｌ１＝（Ｗ２−Ｗ１）／２を求
めた。垂直方向のめっき厚Ｌ２は５０μm とし、めっき
膜成長の異方性のパラメータとしてＬ１／Ｌ２を計算し
た。なお、Ｗ２が１００μm 以上のバンプは横のバンプ
とショートしていた。
に説明する。 実施例１ 図１に示した構造のバンプを製作した。すなわち、基体
を構成するシリコンウエハー１０上にアルミニウム、ク
ロム、金の順に下地導電体膜２０として全面に成膜した
後、フォトレジストをスピンコートし、膜厚１μm のフ
ォトレジスト３０を設けた。直径Ｗ１＝４０μm の円形
バンプパターンが中心距離１００μm の間隔で多数配置
されているマスクを用いてパターニングを行った。この
ウエハーを表１に示す条件にてパドル攪拌を行いながら
めっきを行い、めっき厚Ｌ２＝５０μm の金バンプを作
製した。めっき時間は膜厚が一定になるように、各々の
ウエハーで変化させている。使用しためっき液は日本エ
レクトロプレーティングエンジニアーズ社製テンペレッ
クス７０７を基本とし、金イオン濃度を増減させた。成
膜後に顕微鏡にてめっき幅（直径）Ｗ２を測定し、それ
から水平方向のめっき厚Ｌ１＝（Ｗ２−Ｗ１）／２を求
めた。垂直方向のめっき厚Ｌ２は５０μm とし、めっき
膜成長の異方性のパラメータとしてＬ１／Ｌ２を計算し
た。なお、Ｗ２が１００μm 以上のバンプは横のバンプ
とショートしていた。
【００１２】
【表１】 Ｖ ｉ Ｍ ｍ／ｓ A/dm2 モル／リットル ---------------------------------------------------------- Ａ（実施例） ０．０３ ７．５ ０．１ Ｂ（実施例） ０．０２ ６．０ ０．０５ Ｃ（実施例） ０．０５ ８．０ ０．１０ Ｄ（比較例） ０．０３ ２．０ ０．１ Ｅ（比較例） ０．２０ ７．５ ０．１ Ｆ（比較例） ０．０３ ７．５ ０．６ -----------------------------------------------------------
【００１３】
【表２】 Ｗ２ Ｌ１ Ｌ２／Ｌ１ μm μm ------------------------------------------------------------ Ａ（実施例） ５０ ５．０ ８．０ Ｂ（実施例） ５３ ６．５ ７．７ Ｃ（実施例） ６５ １２．５ ３．２ Ｄ（比較例） １２０ ４０．０ １．３ Ｅ（比較例） １４０ ５０．０ １．０ Ｆ（比較例） １０５ ３２．５ １．５ ----------------------------------------------------------
【００１４】上の表から、成膜時の撹拌速度ｖが０．０
１〜０．１ｍ／ｓ、電流密度ｉが５〜１０A/dm2 金属イ
オン濃度Ｍが０．０１〜０．４モル／リットルである時
に、Ｌ２／Ｌ１＞２である著しい異方性が得られ、高密
度のバンプを形成することが可能なことが分かる。
１〜０．１ｍ／ｓ、電流密度ｉが５〜１０A/dm2 金属イ
オン濃度Ｍが０．０１〜０．４モル／リットルである時
に、Ｌ２／Ｌ１＞２である著しい異方性が得られ、高密
度のバンプを形成することが可能なことが分かる。
【００１５】
【発明の効果】本発明により、安価な従来のマッシュル
ームバンプ作製と同様のフォトリソプロセスにより、高
密度配線が可能なストレートウォール型バンプと同等の
めっきバンプが形成される。
ームバンプ作製と同様のフォトリソプロセスにより、高
密度配線が可能なストレートウォール型バンプと同等の
めっきバンプが形成される。
【図１】本発明の薄型磁気素子の１例を示す断面図であ
る。
る。
【図２】従来のストレートウォール型バンプを示す断面
図である。
図である。
【図３】従来のマッシュルーム型バンプを示す断面図で
ある。
ある。
【図４】マッシュルーム型バンプができる理由を示す断
面図である。
面図である。
【図５】本発明の他の例を示す断面図である。
１０ 基体 ２０ 下地導電体膜 ３０ パターニングされたフォトレジスト ４０ めっき膜 Ｈ めっき膜厚 Ｔ レジスト膜厚 Ｗ１ 下地導電体層の幅 Ｗ２ めっき幅 Ｌ１ 水平方向めっき厚 Ｌ２ 垂直方向めっき厚
Claims (5)
- 【請求項１】 パターニングされた下地導電体上に電気
めっき法により作製された微細構造体において、下地導
電体から水平方向のめっき膜厚をＬ１、垂直方向のめっ
き膜厚をＬ２とした時に、Ｌ２／Ｌ１＞２であることを
特徴とする電気めっき法により作製された構造体。 - 【請求項２】 下地導電体のパターニング幅が１００μ
m 以下であることを特徴とする請求項１に記載の電気め
っき法により作製された構造体。 - 【請求項３】 すず、鉛、ニッケル、金、銅のいずれか
を主成分とすることを特徴とする請求項１ないし２に記
載の電気めっき法により作製された構造体。 - 【請求項４】 前記構造体が電極としてのバンプである
ことを特徴とする請求項１ないし３に記載の電気めっき
法により作製された構造体。 - 【請求項５】 パターニングされた下地導電体上に、下
地導電体から水平方向のめっき膜厚をＬ１、垂直方向の
めっき膜厚をＬ２とした時にＬ２／Ｌ１＞２である構造
体を製造するにあたり、成膜時の撹拌速度ｖが０．０１
〜０．１ｍ／ｓ、電流密度ｉが５〜１０A/dm2 、金属イ
オン濃度Ｍが０．０１〜０．４モル／リットルであるこ
とを特徴とする電気めっき法による構造体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27668797A JP3349656B2 (ja) | 1997-09-25 | 1997-09-25 | バンプおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27668797A JP3349656B2 (ja) | 1997-09-25 | 1997-09-25 | バンプおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11100690A true JPH11100690A (ja) | 1999-04-13 |
| JP3349656B2 JP3349656B2 (ja) | 2002-11-25 |
Family
ID=17572931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27668797A Expired - Lifetime JP3349656B2 (ja) | 1997-09-25 | 1997-09-25 | バンプおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3349656B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005272874A (ja) * | 2004-03-23 | 2005-10-06 | Sumitomo Bakelite Co Ltd | 回路基板の製造方法 |
| JP2006002246A (ja) * | 2004-06-21 | 2006-01-05 | Hideo Honma | マイクロバンプの形成方法 |
| JP2007211323A (ja) * | 2006-02-13 | 2007-08-23 | Tecnisco Ltd | ピン状部材の製造方法とピン状部材を備えた加工用工具。 |
| JP2007335470A (ja) * | 2006-06-12 | 2007-12-27 | Hitachi Cable Ltd | 導体パターン形成方法 |
| US7370406B2 (en) | 2003-06-09 | 2008-05-13 | Tdk Corporation | Method of manufacturing a thin film structure |
| CN103695972A (zh) * | 2012-09-27 | 2014-04-02 | Tdk株式会社 | 各向异性镀敷方法以及薄膜线圈 |
| CN105316714A (zh) * | 2012-09-27 | 2016-02-10 | Tdk株式会社 | 各向异性镀敷方法以及薄膜线圈 |
-
1997
- 1997-09-25 JP JP27668797A patent/JP3349656B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7370406B2 (en) | 2003-06-09 | 2008-05-13 | Tdk Corporation | Method of manufacturing a thin film structure |
| JP2005272874A (ja) * | 2004-03-23 | 2005-10-06 | Sumitomo Bakelite Co Ltd | 回路基板の製造方法 |
| JP2006002246A (ja) * | 2004-06-21 | 2006-01-05 | Hideo Honma | マイクロバンプの形成方法 |
| JP4510533B2 (ja) * | 2004-06-21 | 2010-07-28 | 英夫 本間 | マイクロバンプの形成方法 |
| JP2007211323A (ja) * | 2006-02-13 | 2007-08-23 | Tecnisco Ltd | ピン状部材の製造方法とピン状部材を備えた加工用工具。 |
| JP2007335470A (ja) * | 2006-06-12 | 2007-12-27 | Hitachi Cable Ltd | 導体パターン形成方法 |
| CN103695972A (zh) * | 2012-09-27 | 2014-04-02 | Tdk株式会社 | 各向异性镀敷方法以及薄膜线圈 |
| KR101506910B1 (ko) * | 2012-09-27 | 2015-03-30 | 티디케이가부시기가이샤 | 이방성 도금 방법 및 박막 코일 |
| CN105316714A (zh) * | 2012-09-27 | 2016-02-10 | Tdk株式会社 | 各向异性镀敷方法以及薄膜线圈 |
| CN103695972B (zh) * | 2012-09-27 | 2016-08-17 | Tdk株式会社 | 各向异性镀敷方法以及薄膜线圈 |
| CN105316714B (zh) * | 2012-09-27 | 2017-11-14 | Tdk株式会社 | 各向异性镀敷方法以及薄膜线圈 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3349656B2 (ja) | 2002-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4642229B2 (ja) | 半導体作業部材の上に銅を電解により沈着させる装置および方法 | |
| TWI249767B (en) | Method for making a semiconductor device | |
| US8142984B2 (en) | Lithographically patterned nanowire electrodeposition | |
| Green et al. | Electrodeposition of gold from a thiosulfate-sulfite bath for microelectronic applications | |
| JPH11204531A (ja) | 集積回路の配線方法 | |
| KR101054841B1 (ko) | 전기도금에 의한 수직형 장치의 형성 | |
| US20030080431A1 (en) | Method and structure for thru-mask contact electrodeposition | |
| KR101871956B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
| JP3349656B2 (ja) | バンプおよびその製造方法 | |
| US6391775B1 (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| US10811313B2 (en) | Methods of fabricating conductive traces and resulting structures | |
| CN113416988B (zh) | 一种电镀方法 | |
| CN113423189B (zh) | 一种金属电极的制备方法 | |
| KR101832988B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
| JP2006294891A (ja) | 電子部品の製造方法 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| JP2004253430A (ja) | 平面コイルの製造方法 | |
| JPH09139387A (ja) | 半導体装置の電極形成方法 | |
| JPH0722425A (ja) | 半導体装置の製造方法 | |
| KR100592424B1 (ko) | 필터부재 및 그 제조방법 | |
| JP2000021916A (ja) | 半導体装置とその製造方法 | |
| JPH0350733A (ja) | 半導体装置の製造方法 | |
| JP2003297466A (ja) | マイクロ構造体とその製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| US3911474A (en) | Semiconductor structure and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020827 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |