JP2003297466A - マイクロ構造体とその製造方法 - Google Patents

マイクロ構造体とその製造方法

Info

Publication number
JP2003297466A
JP2003297466A JP2002102977A JP2002102977A JP2003297466A JP 2003297466 A JP2003297466 A JP 2003297466A JP 2002102977 A JP2002102977 A JP 2002102977A JP 2002102977 A JP2002102977 A JP 2002102977A JP 2003297466 A JP2003297466 A JP 2003297466A
Authority
JP
Japan
Prior art keywords
microstructure
substrate
conductive
sacrificial layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002102977A
Other languages
English (en)
Inventor
Moinul Islam Bhuiyan Mohammed
モイヌル イスラム ブイヤン モハメド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiko Denki Co Ltd
Original Assignee
Taiko Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiko Denki Co Ltd filed Critical Taiko Denki Co Ltd
Priority to JP2002102977A priority Critical patent/JP2003297466A/ja
Publication of JP2003297466A publication Critical patent/JP2003297466A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】 【課題】 基板からその一部が隙間をもって浮いた状態
のオーバーハング状に形成される導電端子または導電端
子列の立ち上がり部にブリッジ片を生じないマイクロ構
造体とその製造方法を得る。 【解決手段】 基板4上に一部が基板より浮いたオーバ
ーハング状に形成され、基板4からの立ち上がり部2a
Hが基板4と鋭角Fに傾斜している導電端子2Hとする
ことによって、立ち上がり部2aHにブリッジ片を生じ
ないマイクロ構造体1Hを得ることが出来る。また、立
ち上がり部2aHを基板4と鋭角Fに傾斜させることに
より、導電端子2Hの立ち上がり部にブリッジ片を生じ
ないマイクロ構造体の製造方法が実現できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リソグラフィ工程
を用いて製造されるマイクロ構造体とその製造方法に関
する。特にオーバーハング状の導電端子を有するマイク
ロ構造体とその製造方法に関する。
【0002】
【従来の技術】近年、携帯電話、携帯端末、パソコン等
の情報通信機器の小型化が急速に進んでいる。それに伴
ってこれらの機器の配線部を接続するコネクタも小型化
の要求が益々強くなっている。
【0003】このような小型化の要求に応えるコネクタ
は基板の上にリソグラフィ技術によって素子を形成する
方法が種々試みられている。特にマイクロ構造体がコネ
クタである場合には導体の一部を基板から浮いたオーバ
ーハング状とする構造が必要である。例えば特開平10
−189168号公開特許公報の図23にはオーバーハ
ング状に形成されたマイクロコネクタの雌型電極が示さ
れている。
【0004】また他の従来のマイクロ構造体1には本願
の図4に示すような高さhのオーバーハングを持つ細い
短冊状の端子2を多数並べたものが使われている。これ
は図3に示すリソグラフィ工程で作製される。
【0005】従来のマイクロ構造体の製造方法につい
て、図3に従って説明する。まず、工程A.基板4の上
に犠牲層5をコーティングしエッチングする等の方法で
形成する。この場合犠牲層5の側端部はほぼ垂直(図3
で角度Eとして示す。)としている。工程B.次いで導
電層6を蒸着により形成する。この導電層6はCrの上
にCuを形成したものである。工程C.次いでCu層の
表面を化学的又は物理的手法によって処理する。工程
D.次いでこの上にメッキ用レジスト7をコーティング
する。このメッキ用レジスト7は短冊状にパターニング
する。工程E.次いで導電層6の上にニッケルメッキ8
を行い、短冊状の端子片列が形成される。工程F.次い
でメッキレジスト7を化学処理によって剥離する。工程
G.次いで犠牲層5上の導電層6と犠牲層5を化学的処
理によって剥離する。
【0006】以上の工程で図4に示すようなマイクロ構
造体1が基板上に形成される。
【0007】
【発明が解決しようとする課題】しかし、従来の方法に
よると図5に示すような端子2の立ち上がり部2a間を
橋絡するブリッジ片3が形成されるという問題があっ
た。このブリッジ片3が生じる原因は上記の工程Dにお
いて、図6に示すごとく犠牲層5上にメッキレジスト7
をコーティングする際にメッキレジスト7の粘性に起因
して犠牲層5の立ち上がり部との間で隙間9を生じるこ
とが一因である。又別の原因としては犠牲層の立ち上が
り部の角度Eが垂直に近いのでその部分の導電層が薄く
形成されるため、表面処理工程で除去されてしまいがち
で、メッキレジスト7との密着性が悪く隙間を生じ、こ
の結果不所望のブリッジ片3が形成されてしまう。
【0008】そこで本発明が解決しようとする課題は、
基板からその一部が隙間をもって浮いた状態のオーバー
ハング状に形成される導電端子または導電端子列の立ち
上がり部にブリッジ片を生じないマイクロ構造体とその
製造方法を提供することである。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のマイクロ構造体では、基板上に一部が基板
より浮いたオーバーハング状に形成され、前記基板から
の立ち上がり部が前記基板と鋭角に傾斜している導電端
子とする。これによって、立ち上がり部にブリッジ片を
生じないマイクロ構造体を得ることが出来る。
【0010】また、前記基板からの立ち上がり部が前記
基板と鋭角に傾斜している導電端子とすることにより、
前記導電端子が短冊状の端子列を形成している場合に
は、端子列間を短絡させるブリッジ片の形成を防止でき
る。
【0011】また、基板の上に犠牲層を側端部が前記基
板と鋭角に傾斜した形状にフォトレジストで形成する工
程と、前記犠牲層の上に導電層を形成する工程と、さら
に導電層の上にメッキ用レジストをコーティングする工
程と、該メッキ用レジストをパターニングする工程と、
前記導電層の上にニッケルメッキを行う工程と、前記メ
ッキ用レジストを剥離する工程と、前記犠牲層と前記犠
牲層上の前記導電層とを剥離する工程とを含むオーバー
ハング状の導電端子を有するマイクロ構造体の製造方法
とするものとすれば、立ち上がり部にブリッジ片を生じ
ないマイクロ構造体とその製造方法を提供できる。
【0012】
【発明の実施の形態】以下本発明の実施の形態を図示例
と共に説明する。
【0013】図1は、本発明による一実施の形態として
のマイクロ構造体の斜視図である。図2は、従来の製造
方法工程図に対応した、本発明による図1のマイクロ構
造体の製造方法工程図である。
【0014】図1のように、本発明による一実施の形態
としてのマイクロ構造体1Hは基板4上に形成された導
電端子2Hが、ここでは端子列を形成している。それぞ
れの導電端子2Hは、基板4と鋭角Fをなして立ち上が
り部2aHが傾斜して立上っており、一部が基板より浮
いたオーバーハング状に形成されている。
【0015】次に、図2に基づいて、製造方法工程を説
明する。
【0016】まず、工程A−Hで、基板4の上に犠牲層
5Hをフォトレジストをコーティングし露光し、エッチ
ングして形成する。この場合犠牲層5Hの側端部を基板
4と鋭角の角度Fをなして傾斜した形状にする。具体的
には露光の際の露光時間を制御することによって傾斜面
(テーパ面)の傾斜角を適度なものに選ぶことができ
る。工程B−Hで、次いで導電層6Hを蒸着により形成
する。この導電層6HはCrの上にCuを形成したもの
とする。工程C−Hで、次いでCu層の表面を化学的又
は物理的手法によって表面処理する。工程D−Hで、次
いでこの上にメッキ用レジスト7Hをコーティングす
る。このメッキ用レジスト7Hを短冊状にパターニング
する。工程E−Hで、次いで導電層6Hの上にニッケル
メッキを行い、短冊状の端子片列のメッキ層8Hが形成
される。工程F−Hで、次いでメッキ用レジスト7Hを
化学処理によって剥離する。工程G−Hで、次いで導電
層6Hと犠牲層5Hを化学的処理によって剥離する。
【0017】以上の工程で図1に示すような端子2Hの
立ち上がり部2aHが鋭角の角度Fで傾斜したマイクロ
構造体1Hが基板上に形成される。以上の工程におい
て、犠牲層5Hの側端を傾斜状としたので側端に十分な
膜厚の導電層が形成され、又メッキ用レジストも隙間無
くコーティングできるのでブリッジ片を生じることが無
くなる。
【0018】
【発明の効果】以上説明したように、基板上に一部が基
板より浮いたオーバーハング状に形成され、前記基板か
らの立ち上がり部が前記基板と鋭角に傾斜している導電
端子とすることによって、立ち上がり部にブリッジ片を
生じないマイクロ構造体を得ることが出来、また、端子
の立ち上がり部にブリッジ片を生じないマイクロ構造体
の製造方法が実現できる。
【図面の簡単な説明】
【図1】 本発明による一実施の形態としてのマイクロ
構造体の斜視図である。
【図2】 図1のマイクロ構造体の製造方法工程図であ
る。
【図3】 従来のマイクロ構造体の製造方法工程図であ
る。
【図4】 従来のマイクロ構造体の斜視図である。
【図5】 従来のマイクロ構造体に、ブリッジ片が発生
した場合の斜視図である。
【図6】 従来のマイクロ構造体の製造工程途中の断面
図である。
【符号の説明】
1H マイクロ構造体、2H 導電端子、2aH 立ち
上がり部、4 基板、5H 犠牲層、6H 導電層、7
H レジスト、8H メッキ層、F 角度、A−H〜G
−H 工程。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上に一部が基板より浮いたオーバー
    ハング状に形成され、前記基板からの立ち上がり部が前
    記基板と鋭角に傾斜している導電端子を有することを特
    徴とするマイクロ構造体。
  2. 【請求項2】 前記導電端子が短冊状の端子列を形成し
    ていることを特徴とする請求項1記載のマイクロ構造
    体。
  3. 【請求項3】 基板の上に犠牲層を側端部が前記基板と
    鋭角に傾斜した形状にフォトレジストで形成する工程
    と、前記犠牲層の上に導電層を形成する工程と、さらに
    導電層の上にメッキ用レジストをコーティングする工程
    と、該メッキ用レジストをパターニングする工程と、前
    記導電層の上にニッケルメッキを行う工程と、前記メッ
    キ用レジストを剥離する工程と、前記犠牲層と前記犠牲
    層上の前記導電層とを剥離する工程とを含むオーバーハ
    ング状の導電端子を有することを特徴とするマイクロ構
    造体の製造方法。
JP2002102977A 2002-04-04 2002-04-04 マイクロ構造体とその製造方法 Pending JP2003297466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002102977A JP2003297466A (ja) 2002-04-04 2002-04-04 マイクロ構造体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002102977A JP2003297466A (ja) 2002-04-04 2002-04-04 マイクロ構造体とその製造方法

Publications (1)

Publication Number Publication Date
JP2003297466A true JP2003297466A (ja) 2003-10-17

Family

ID=29389112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002102977A Pending JP2003297466A (ja) 2002-04-04 2002-04-04 マイクロ構造体とその製造方法

Country Status (1)

Country Link
JP (1) JP2003297466A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147411A (ja) * 2004-11-22 2006-06-08 Fujikura Ltd 電極、光電変換素子および色素増感太陽電池
JP2006147412A (ja) * 2004-11-22 2006-06-08 Fujikura Ltd 電極、光電変換素子および色素増感太陽電池

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147411A (ja) * 2004-11-22 2006-06-08 Fujikura Ltd 電極、光電変換素子および色素増感太陽電池
JP2006147412A (ja) * 2004-11-22 2006-06-08 Fujikura Ltd 電極、光電変換素子および色素増感太陽電池

Similar Documents

Publication Publication Date Title
US7384531B1 (en) Plated ground features for integrated lead suspensions
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
US20110198112A1 (en) Printed circuit board and method for manufacturing the same
CN101578011A (zh) 布线电路基板的制造方法
US6020261A (en) Process for forming high aspect ratio circuit features
TW201025529A (en) Substrate structure and manufacturing method thereof
JPH09139386A (ja) 非平面層の平坦化方法
JP2007194595A (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
EP1261243A3 (en) Method of manufacturing printed wiring board
JP2003297466A (ja) マイクロ構造体とその製造方法
CN108551725B (zh) 一种印制电路板线路电镀镍金的方法及其印制电路板线路
JP3349656B2 (ja) バンプおよびその製造方法
JP2007234889A (ja) 配線の形成方法
JPH1154460A (ja) 電導性構造を製造する方法
JPH0437033A (ja) バンプ電極の形成方法
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JP2000054164A (ja) 絶縁材料の加工方法と当該方法による絶縁材料加工品 および当該方法に使用するレジスト材料
JP2003330161A (ja) 電子部品の製造方法およびその製造方法を用いた電子部品
JP3187630B2 (ja) 電鋳法
JP2005045173A (ja) 配線形成方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JP2003297515A (ja) マイクロ構造体の製造方法
KR100642734B1 (ko) 양면 배선기판의 제조방법 및 양면 배선기판
JPS6320854A (ja) 集積回路用外部電極の形成方法
JP2002134911A (ja) 導電ビアを有する回路基板の製造方法