CN101578011A - 布线电路基板的制造方法 - Google Patents

布线电路基板的制造方法 Download PDF

Info

Publication number
CN101578011A
CN101578011A CNA200910137178XA CN200910137178A CN101578011A CN 101578011 A CN101578011 A CN 101578011A CN A200910137178X A CNA200910137178X A CN A200910137178XA CN 200910137178 A CN200910137178 A CN 200910137178A CN 101578011 A CN101578011 A CN 101578011A
Authority
CN
China
Prior art keywords
insulating layer
etching
base insulating
terminal
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200910137178XA
Other languages
English (en)
Other versions
CN101578011B (zh
Inventor
石井淳
金川仁纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101578011A publication Critical patent/CN101578011A/zh
Application granted granted Critical
Publication of CN101578011B publication Critical patent/CN101578011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种布线电路基板的制造方法，包括：形成：金属支承基板、在金属支承基板上形成的基底绝缘层、在基底绝缘层上形成并包括端子部及从端子部连续的镀覆导线的导体层、以及在基底绝缘层上形成以覆盖导体层的覆盖绝缘层的层叠工序；在蚀刻金属支承基板后，蚀刻基底绝缘层，使镀覆导线从金属支承基板及基底绝缘层露出的第一蚀刻工序；蚀刻露出的镀覆导线的第二蚀刻工序。

Description

布线电路基板的制造方法
技术领域
本发明涉及布线电路基板的制造方法，更详细而言，涉及适合在制造带电路的悬挂基板时使用的布线电路基板的制造方法。
背景技术
在硬盘驱动器中使用带电路的悬挂基板，这种带电路的悬挂基板在用于支承磁头的悬挂基板上一体地形成有与磁头连接的布线电路图案。带电路的悬挂基板包括：由不锈钢形成的悬挂基板；形成于其上，由聚酰亚胺形成的基底绝缘层；以及形成于基底绝缘层上，由铜形成的布线电路图案。
作为这样的带电路的悬挂基板的制造方法，提出了一种如下的方法：例如，在不锈钢箔基体材料上的由聚酰亚胺形成的绝缘层上形成包括端子部及导线部的导体图案而成的带电路的悬挂基板中，形成覆盖除端子部和导线部外的导体图案的覆盖层，在端子部上依次进行电解镀镍和电解镀金而形成端子，之后，通过化学蚀刻去除导线部(例如参照日本专利特开平10-265572号公报)。
发明内容
然而，在日本专利特开平10-265572号公报所记载的方法中，将通过化学蚀刻去除导线部的工序设置为独立的工序，在该工序中去除导线部后，通过化学蚀刻将不锈钢箔基体材料冲裁成规定形状。
另一方面，在制造布线电路基板时，一般需要很多工序，人们期望能削减工时数。
本发明的目的在于提供一种能削减工时数，提高生产效率的布线电路基板的制造方法。
本发明的布线电路基板的制造方法的特征是包括：形成：金属支承基板、在上述金属支承基板上形成的基底绝缘层、在上述基底绝缘层上形成并包括端子部及从上述端子部连续的镀覆导线的导体层、以及在上述基底绝缘层上形成以覆盖上述导体层的覆盖绝缘层的层叠工序；在蚀刻上述金属支承基板后，蚀刻上述基底绝缘层，使上述镀覆导线从上述金属支承基板及上述基底绝缘层露出的第一蚀刻工序；以及蚀刻露出的上述镀覆导线的第二蚀刻工序。
在本方法中，在第一蚀刻工序中使镀覆导线从金属支承基板及基底绝缘层露出，之后，在第二蚀刻工序蚀刻镀覆导线。
因此，例如在将端子部作为飞线形成的情况下，可以在使端子部从金属支承基板露出的工序的同时实施第一蚀刻工序，使镀覆导线露出，接下来，与对金属支承基板进行外形加工的工序同时地实施第二蚀刻工序，蚀刻镀覆导线。
其结果是，不必将去除镀覆导线的工序设置为独立的工序，可以削减工时数，提高生产效率。
另外，在本发明的布线电路基板的制造方法中，较为理想的是，在上述第一蚀刻工序中，在沿层厚方向投影时，在形成有上述基底绝缘层的范围的内侧蚀刻上述金属支承基板。
在本方法中，在通过第一蚀刻工序形成的金属支承基板的开口部周缘，在金属支承基板上层叠有基底绝缘层。因此，在第二蚀刻工序中，基底绝缘层覆盖开口部周缘的金属支承基板的上表面。
其结果是，可以防止开口部周缘的金属支承基板的上表面与镀覆导线一起被蚀刻。
另外，在本发明的布线电路基板的制造方法中，较为理想的是，上述基底绝缘层具有与露出的上述镀覆导线对应的台阶部。
在本方法中，基底绝缘层中的台阶部形成得较薄。因此，在第一蚀刻工序中，需蚀刻的基底绝缘层的厚度较薄，可以缩短蚀刻时间。
其结果是，可以进一步提高生产效率。
另外，在本发明的布线电路基板的制造方法中，较为理想的是，在上述层叠工序中，形成使上述端子部露出的上述覆盖绝缘层，在上述第一蚀刻工序中，使上述端子部与上述镀覆导线同时从上述金属支承基板及上述基底绝缘层露出，在上述第一蚀刻工序后且在上述第二蚀刻工序前还包括从上述镀覆导线向露出的上述端子部供电来进行镀覆的镀覆工序。
在本方法中，在层叠工序中形成覆盖绝缘层使端子部露出，在第一蚀刻工序中使端子部与镀覆导线同时露出，在镀覆工序中从镀覆导线向露出的端子部供电来进行镀覆，之后，在第二蚀刻工序中蚀刻镀覆导线。
因此，可以在使端子部从金属支承基板露出、将端子部作为飞线形成的工序的同时实施第一蚀刻工序，使镀覆导线露出，接下来，与对金属支承基板进行外形加工的工序同时地实施第二蚀刻工序，蚀刻镀覆导线。
其结果是，不必将去除镀覆导线的工序设置为独立的工序，可以削减工时数，提高生产效率。
附图说明
图1是表示形成有多个布线电路基板的布线电路基板集合体片材的一实施方式的俯视图。
图2是图1所示的布线电路基板集合体片材，
(a)是A-A剖视图，
(b)是B-B剖视图。
图3是布线电路基板集合体片材的制造工序图，
(a)表示准备金属支承基板的工序，
(b)表示形成感光性聚酰亚胺的前体的皮膜的工序，
(c)表示通过光掩模使感光性聚酰亚胺的前体的皮膜曝光的工序，
(d)表示使感光性聚酰亚胺的前体的皮膜固化，形成基底绝缘层的工序，
(e)表示形成导体图案的工序，
(f)表示形成覆盖绝缘层的工序，
(g)表示蚀刻金属支承基板的工序，
(h)表示蚀刻基底绝缘层的工序。
图4是接着图3的布线电路基板集合体片材的制造工序图，
(i)表示形成金属镀覆层的工序，
(j)表示层叠干膜光致抗蚀膜的工序，
(k)表示将干膜光致抗蚀膜曝光及显影的工序，
(l)表示蚀刻金属支承基板和镀覆导线的工序，
(m)表示去除干膜光致抗蚀膜的工序。
图5是表示在图3(g)所示的工序中，将金属支承基板蚀刻得宽于基底绝缘层时的主要部分俯视图。
图6是布线电路基板集合体片材的C-C剖视图，
(a)是图6所示的布线电路基板集合体片材的C-C剖视图，
(b)是与图4(k)所示的工序的C-C剖视图对应的剖视图，
(c)是与图4(m)所示的工序的C-C剖视图对应的剖视图。
图7是布线电路基板集合体片材的B-B剖视图，
(a)是与图3(g)所示的工序的B-B剖视图对应的剖视图，
(b)是与图4(k)所示的工序的B-B剖视图对应的剖视图。
图8是表示本发明的布线电路基板集合体片材的其他实施方式的与A-A剖视图对应的剖视图。
图9是表示本发明的布线电路基板集合体片材的其他实施方式的主要部分的俯视图。
发明内容
图1是表示形成有多个布线电路基板的布线电路基板集合体片材的一实施方式的主要部分俯视图。
图2(a)是图1所示的布线电路基板集合体片材的A-A剖视图，图2(b)是B-B剖视图。
图3及图4是布线电路基板集合体片材的制造工序图。
如图1所示，布线电路基板集合体片材1由沿着长度方向(图1的上下方向，下同)及宽度方向(与长度方向及厚度方向两者垂直的方向，下同)的较长的平板状金属支承基板7形成。
金属支承基板7被划分为用于形成作为布线电路基板的带电路的悬挂基板6的制品形成区域2；以及用于支承带电路的悬挂基板6的支承区域3。另外，制品形成区域2与支承区域3在长度方向及宽度方向上被沿着制品形成区域2的外周形成的槽部4隔开，通过可切断的支承部5连结。
另外，制品形成区域2在俯视下形成为近似矩形，沿着长度方向及宽度方向隔开间隔地被划分(未图示)，以与多个带电路的悬挂基板6对应。
带电路的悬挂基板6被划作制品形成区域2，形成为在长度方向上延伸的较长的平板状。另外，如图2(a)所示，带电路的悬挂基板6包括：金属支承基板7；基底绝缘层8；作为包括作为端子部的端子14、布线15以及镀覆导线16的导体层的导体图案9；以及覆盖绝缘层10。
在金属支承基板7上形成有与端子14和镀覆导线16对应的、贯穿厚度方向的两个基板侧开口部11。
如图1所示，端子14侧的基板侧开口部11形成为沿着宽度方向延伸的近似矩形，在俯视下包含所有的端子14。
镀覆导线16侧的基板侧开口部11在俯视下，在带电路的悬挂基板6的长度方向一端部侧与端子14侧的基板侧开口部11隔开间隔地配置。镀覆导线16侧的基板侧开口部11与端子14侧的基板侧开口部11平行，形成为沿着宽度方向延伸的近似矩形，包含所有的镀覆导线16。
基底绝缘层8在俯视下形成为与制品形成区域2大致相同的形状。
另外，如图2(a)所示，基底绝缘层8形成于金属支承基板7上。在基底绝缘层8上形成有与基板侧开口部11对应的下侧开口部12及上侧开口部13。
下侧开口部12在俯视下以与基板侧开口部11相同的大小及配置形成于基底绝缘层8的厚度方向下侧部分。
上侧开口部13在俯视下以小于下侧开口部12的相似形状形成于基底绝缘层8的厚度方向上侧部分，与下侧开口部12连通。上侧开口部13形成为越向下越窄的锥形。
导体图案9形成于基底绝缘层8上，如图1所示，包括：多个(四个)端子14；与各个端子14对应，从各个端子14连续形成的多条(四条)布线15；以及与各个端子14对应，通过各条布线15从各个端子14连续形成的多条(四条)镀覆导线16。
各个端子14在俯视下形成为近似矩形，沿着宽度方向隔开间隔地配置。另外，如图2(a)所示，各个端子14作为上下两面露出的飞线而形成。即，端子14填充在上侧开口部13内，且层叠在上侧开口部13的周边的基底绝缘层8上，中央部形成得比周端部向下凹。端子14的下表面配置为与下侧开口部12与上侧开口部13的边界面处于同一平面，从下侧开口部12及基板侧开口部11露出。另外，端子14的上表面从后述的覆盖侧开口部19露出。
另外，在各个端子14的露出的中央部的上表面及下表面上形成有金属镀覆层17。
另外，在图1中，各个端子14形成于带电路的悬挂基板6的长度方向一端部，但各个端子14还形成于带电路的悬挂基板6的长度方向另一端部(未图示)，长度方向一端部的各个端子14与长度方向另一端部的各个端子14通过各条布线15连接。
如图1所示，各条布线15在宽度方向上隔开间隔地配置，并沿着长度方向形成。另外，各条布线15沿着长度方向形成，以连接长度方向一端部的各个端子14与长度方向另一端部的各个端子14。
各条镀覆导线16形成于带电路的悬挂基板6的长度方向一端部。如图2(a)所示，各条镀覆导线16的一端部形成于基底绝缘层8上，其另一端部(布线15侧的端部)与镀覆导线16侧的上侧开口部13对应地形成。即，各条镀覆导线16的另一端部从各条镀覆导线16的一端部及各条布线15连续，向下方弯曲地形成，以覆盖镀覆导线16侧的上侧开口部13的长度方向两端面。另外，在各条镀覆导线16的另一端部的长度方向中央部形成有导线开口部18。
如图1所示，各个导线开口部18在宽度方向上形成为与各条镀覆导线16相同的宽度方向长度。即，各个导线开口部18切断各条镀覆导线16。
如图1所示，覆盖绝缘层10形成于基底绝缘层8上，覆盖各条布线15，并使各个端子14及各条镀覆导线16露出。
覆盖绝缘层10在俯视下形成为比基底绝缘层8略小的近似矩形。即，覆盖绝缘层10的长度方向端面及宽度方向两端面在长度方向及宽度方向上形成于基底绝缘层8的长度方向端面及宽度方向两端面的内侧。覆盖绝缘层10的长度方向一端面相对于各条镀覆导线16配置在长度方向另一侧，使各条镀覆导线16露出。
另外，在覆盖绝缘层10上形成有使各个端子14露出的覆盖侧开口部19。
覆盖侧开口部19以与端子14侧的基板侧开口部11、及端子14侧的下侧开口部12相同的大小及配置形成。另外，覆盖侧开口部19还与未图示的长度方向另一端部的各个端子14对应地形成。
接下来，参照图3及图4说明本实施方式的布线电路基板的制造方法。
首先，在本方法中，作为层叠工序形成金属支承基板7、基底绝缘层8、导体图案9、以及覆盖绝缘层10。
即，如图3(a)所示，在该工序中首先准备金属支承基板7。
金属支承基板7例如由不锈钢、42合金、铜等金属的片材形成。作为金属，较为理想的是使用不锈钢。
另外，金属支承基板7的厚度例如为8～50μm，较为理想的是10～30μm。
接下来，如图3(b)～(d)所示，在该工序中形成基底绝缘层8。
作为形成基底绝缘层8用的绝缘材料，例如可以使用聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二酯、聚萘二甲酸乙二醇酯、聚氯乙烯等合成树脂。这其中，较为理想的是使用感光性的合成树脂，更为理想的是使用感光性聚酰亚胺。
基底绝缘层8例如使用感光性聚酰亚胺在金属支承基板7上形成为规定的图案。更具体而言，如图3(b)所示，首先在金属支承基板7上，将感光性聚酰亚胺的前体的溶液涂覆在金属支承基板7的整个表面后，干燥，形成感光性聚酰亚胺的前体的皮膜8X。
接下来，如图3(c)所示，通过光掩模20对感光性聚酰亚胺的前体的皮膜8X进行灰度曝光，之后，通过显影形成规定的图案。另外，图3(c)表示用负性皮膜形成图案的形态。
光掩模20作为由遮光部分21、透光部分22及半透光部分23形成的灰度图案而形成。
遮光部分21是遮挡光的部分，由于配置在遮光部分21下的、感光性聚酰亚胺的前体的皮膜8X不会被曝光，所以通过显影被去除。
透光部分22是光可以透过的部分，配置在透光部分22下的、感光性聚酰亚胺的前体的皮膜8X被曝光，显影后仍残留。
半透光部分23是光可以透过一部分的部分，配置在半透光部分23下的、感光性聚酰亚胺的前体的皮膜8X被曝光，通过显影去除一部分，并残留一部分。
而且，在形成基底绝缘层8(除了形成各条镀覆导线16的另一端部及各个端子14的部分)的部分上相对配置透光部分22，在形成各条镀覆导线16的另一端部及各个端子14的部分上相对配置半透光部分23，在除此之外的部分上相对配置遮光部分21，曝光，显影。
之后，通过加热使形成图案的皮膜8X固化(酰亚胺化)，据此，将由聚酰亚胺形成的基底绝缘层8形成为规定的图案。
这样，如图3(d)所示，与遮光部分21相对的部分被去除，在与透光部分22相对的部分形成基底绝缘层8。并且，基底绝缘层8中，与半透光部分23相对的部分形成得比与透光部分22相对的部分薄，形成与各条镀覆导线16的另一端部及各个端子14分别对应的作为台阶部的导线侧凹部25及端子侧凹部24。
另外，在上述的方法中使用的是灰度图案的光掩模20，但是，例如也可以使用图案不同的多个光掩模20(例如用使形成端子侧凹部24及导线侧凹部25的部分曝光的图案、以及使该部分不曝光的图案)，依次进行至少两次以上的曝光，从而形成端子侧凹部24及导线侧凹部25。
并且，在不使用感光性树脂形成基底绝缘层8时，例如，在金属支承基板7上，将树脂以规定的图案涂覆或者作为干膜层叠即可，在这种情况下，为了将基底绝缘层8的端子侧凹部24及导线侧凹部25的厚度形成得比基底绝缘层8的其他部分的厚度薄，例如可以将树脂的层叠分多次进行，使端子侧凹部24及导线侧凹部25的层叠次数少于其他部分的层叠次数。
这样形成的基底绝缘层8(除了形成端子侧凹部24及导线侧凹部25的部分)的厚度例如为3～20μm，较为理想的是4～12μm。
基底绝缘层8的形成端子侧凹部24及导线侧凹部25的部分的厚度例如为1～7μm，较为理想的是2～5μm。端子侧凹部24的长度方向长度例如为0.1～5mm，较为理想的是0.3～4mm，宽度方向长度例如为0.1～2mm，较为理想的是0.2～1mm。导线侧凹部25的长度方向长度例如为0.03～0.5mm，较为理想的是0.05～0.2mm，宽度方向长度例如为0.02～0.5mm，较为理想的是0.03～0.5mm。
接下来，在该工序中，如图3(e)所示，在基底绝缘层8上形成导体图案9。
导体图案9可以使用例如铜、镍、金、焊锡、或者它们的合金等，较为理想的是使用铜。
另外，为了形成导体图案9，可以在基底绝缘层8的表面上例如通过减成法、加成法等已知的图案形成法形成导体图案9。在这些图案形成法之中，较为理想的是使用加成法。
在减成法中，首先，在基底绝缘层8的表面上根据需要用粘接剂层层叠金属层，接下来，在其上形成与导体图案9对应的蚀刻抗蚀膜，接着，蚀刻金属层，之后，去除蚀刻抗蚀膜。
另外，在加成法中，首先，在基底绝缘层8上形成作为种膜的金属薄膜。金属薄膜可以由铬、镍、铜及它们的合金等，通过溅射法等薄膜形成法形成。接下来，在金属薄膜的表面上，以与导体图案9的相反图案形成镀敷抗蚀膜。镀敷抗蚀膜可以由干膜光致抗蚀膜等，通过曝光及显影的已知方法形成。之后，在从镀敷抗蚀膜露出的金属薄膜的表面上形成导体图案9。导体图案9例如可以通过电解镀覆形成，较为理想的是通过电解镀铜形成。之后，在通过蚀刻或者剥离去除镀敷抗蚀膜后，通过蚀刻去除从导体图案9露出的金属薄膜。
这样形成的导体图案9的端子14填充在端子侧凹部24内，并层叠在端子侧凹部24的周边的基底绝缘层8上，中央部形成得比周端部向下凹。即，形成与基底绝缘层8的端子侧凹部24对应的端子14。
另外，镀覆导线16的一端部层叠在基底绝缘层8上，且其另一端部与导线侧凹部25对应地形成。即，各条镀覆导线16的另一端部的长度方向两端部从各条镀覆导线16的一端部及各条布线15连续，向下方弯曲地形成，以覆盖导线侧凹部25的长度方向两端面。
导体图案9的厚度例如为3～20μm，较为理想的是5～12μm，各导体图案9的宽度例如为10～100μm，较为理想的是12～50μm，各导体图案9间的间隔例如为10～100μm，较为理想的是12～50μm。
接下来，如图3(f)所示，将覆盖绝缘层10作为形成有覆盖侧开口部19的规定的图案而形成。作为形成覆盖绝缘层10用的绝缘材料，可以使用与基底绝缘层8同样的绝缘材料，较为理想的是使用感光性聚酰亚胺。为了形成覆盖绝缘层10，使用与基底绝缘层8的形成方法同样的方法。
覆盖绝缘层10的厚度例如为2～20μm，较为理想的是3～10μm。
接下来，在本方法中，作为第一蚀刻工序，在蚀刻金属支承基板7后，蚀刻基底绝缘层8，使端子14及镀覆导线16从金属支承基板7及基底绝缘层8露出。
在该工序中，首先，如图3(g)所示，在金属支承基板7上形成基板侧开口部11，使形成有端子侧凹部24及导线侧凹部25的基底绝缘层8的下表面从金属支承基板7露出。
为了形成基板侧开口部11，在沿层厚方向投影时，在形成有基底绝缘层8的范围的内侧蚀刻金属支承基板7，使形成有端子侧凹部24及导线侧凹部25的基底绝缘层8的下表面露出。
金属支承基板7的蚀刻使用已知的方法即可，例如，在将形成基板侧开口部11的部分之外全部遮蔽后进行化学蚀刻。
基板侧开口部11的宽度方向长度在端子14侧例如为0.2～1mm，较为理想的是0.3～1mm，在镀覆导线16侧例如为0.2～1mm，较为理想的是0.3～1mm。另外，基板侧开口部11的长度方向长度在端子14侧例如为0.2～5.4mm，较为理想的是0.5～5.4mm，在镀覆导线16侧例如为0.05～0.5mm，较为理想的是0.07～0.5mm。
接下来，如图3(h)所示，蚀刻从基板侧开口部11露出的基底绝缘层8的、形成有端子侧凹部24及导线侧凹部25的部分，直到端子14及镀覆导线16的下表面露出为止。
基底绝缘层8的蚀刻使用已知的方法即可，例如可以通过化学蚀刻、等离子蚀刻等形成。较为理想的是通过等离子蚀刻形成。
在等离子蚀刻时，将金属支承基板7作为掩模，蚀刻从基板侧开口部11露出的基底绝缘层8的下表面。例如，在封入气体的气氛下在对置电极间配置样品，并产生高频等离子。作为气体，例如可以使用He、Ne、Ar、Xe、Kr、N2、O2、CF4、NF3等，较为理想的是使用Ar、O2、CF4、NF3。也可以使用将这些气体混合的混合气体。另外，其气压(真空度)例如为0.5～200Pa，较为理想的是10～100Pa。另外，作为产生高频等离子的条件，频率例如为10kHz～20MHz，较为理想的是10kHz～100kHz，处理功率例如为0.5～10W/cm2、较为理想的是1～5W/cm2。若频率在10kHz～100kHz，等离子蚀刻装置易于匹配(调整电阻值)。而且，在这样的气氛条件下，例如在温度控制为0～120℃、较为理想的是10～80℃的电极上配置样品，进行规定时间的处理，以处理相当于从基底绝缘层8的下表面到端子14及镀覆导线16的下表面之间的厚度。
而且，若蚀刻基底绝缘层8的、形成有端子侧凹部24及导线侧凹部25的部分，则会形成下侧开口部12和上侧开口部13。
之后，在通过加成法形成导体图案9时，通过蚀刻去除从金属支承基板7及基底绝缘层8露出的金属薄膜(未图示)。
据此，使镀覆导线16的另一端部及端子14的下表面同时从金属支承基板7及基底绝缘层8露出。
下侧开口部12的厚度方向长度例如为1～5μm，较为理想的是2～4μm。上侧开口部13的厚度方向长度例如为5～9μm，较为理想的是6～8μm。
接下来，在本方法中，作为镀覆工序，从镀覆导线16供电，对露出的端子14的两面进行镀覆。
在该工序中，如图4(i)所示，在露出的端子14的上下两面(及未图示的两个侧面)通过镀覆同时形成金属镀覆层17。金属镀覆层17是由镀覆导线16供电的、使用电解镀覆而形成的。另外，用于镀覆的金属没有特别限制，可以使用已知的金属。较为理想的是，通过依次进行电解镀镍和电解镀金，在镀镍层上形成镀金层。
另外，较为理想的是镀镍层及镀金层的厚度都在1～5μm左右。
接下来，在本方法中，作为第二蚀刻工序，对金属支承基板7进行外形加工，沿着金属支承基板7的外周形成槽部4，并蚀刻露出的镀覆导线16。
在该工序中，首先，如图4(j)所示，将干膜光致抗蚀膜26层叠在带电路的悬挂基板6的整个表面和整个背面上。之后，如图4(k)所示，通过曝光及显影的已知光刻加工，将干膜光致抗蚀膜26形成图案，使镀覆导线16的另一端部、及金属支承基板7的形成槽部4的部分的下表面露出。
接下来，如图4(l)所示，通过蚀刻去除从干膜光致抗蚀膜26露出的、镀覆导线16的另一端部及金属支承基板7。蚀刻例如可以使用氯化铁水溶液等作为蚀刻液，使用喷射或者浸渍的湿法蚀刻(化学蚀刻)法。
接下来，如图4(m)所示，通过将干膜光致抗蚀膜26以蚀刻或者剥离方法去除，得到带电路的悬挂基板6。
而且，在本方法中，在层叠工序中，通过形成开设有覆盖侧开口部19的覆盖绝缘层10，露出端子14，在第一蚀刻工序中，使镀覆导线16与端子14同时从金属支承基板7及基底绝缘层8露出，在镀覆工序中，从镀覆导线16向露出的端子14供电进行镀覆后，在第二蚀刻工序中，在对金属支承基板7进行外形加工的同时蚀刻镀覆导线16。
因此，可以在使端子14从金属支承基板7露出、将端子14作为飞线形成的工序的同时实施第一蚀刻工序，使镀覆导线16露出，接下来，与对金属支承基板7进行外形加工的工序同时地实施第二蚀刻工序，蚀刻镀覆导线16。
其结果是，不必将蚀刻镀覆导线16的工序设置为独立的工序，可以削减工时数，提高生产效率。
另外，在上述的说明中，将制品形成区域2与基底绝缘层8在俯视下形成为同一形状，但例如如图5所示，在基底绝缘层8形成得小于制品形成区域2时，若在第一蚀刻工序中将金属支承基板7蚀刻得比基底绝缘层8宽，则其C-C截面如图6(a)所示，在金属支承基板7上不形成基底绝缘层8。
然后，若与上述的实施方式一样，蚀刻基底绝缘层8，层叠干膜光致抗蚀膜26，曝光及显影，则如图6(b)所示，在金属支承基板7与干膜光致抗蚀膜26的界面会产生间隙G。之后，若蚀刻镀覆导线16，则如图6(c)所示，从间隙G露出的金属支承基板7的上表面有时会被蚀刻。
但是，在本方法中，在第一蚀刻工序中，蚀刻形成有基底绝缘层8的范围的内侧的金属支承基板7。因此，与其B-B剖视图对应的截面如图7(a)所示，在金属支承基板7上形成基底绝缘层8。
其结果是，如图7(b)所示，在第二蚀刻工序中，将干膜光致抗蚀膜26曝光及显影来形成图案时，基底绝缘层8覆盖金属支承基板7的上表面，可以防止基板侧开口部11周缘的金属支承基板7的上表面与镀覆导线16一起被蚀刻。
另外，在本方法中，基底绝缘层8中的端子侧凹部24及导线侧凹部25形成得较薄。因此，在第一蚀刻工序中，需蚀刻的基底绝缘层8的厚度较薄，可以缩短蚀刻时间。结果可以进一步提高生产效率。
另外，在本实施方式中，在层叠工序中，在基底绝缘层8上形成端子侧凹部24及导线侧凹部25，但如图8所示，也可以不形成端子侧凹部24及导线侧凹部25，将基底绝缘层8形成为均匀的厚度。
另外，在本实施方式中，在使端子14从金属支承基板7露出、将端子14作为飞线形成的工序的同时实施第一蚀刻工序，使镀覆导线16露出，但在不将端子14作为飞线形成时，可以与在金属支承基板7上形成加工孔(toolinghole)的工序同时地实施第一蚀刻工序。
另外，在本实施方式中，如图1所示，各条镀覆导线16在宽度方向上隔开间隔地配置，但例如也可以如图9所示，将各条镀覆导线16汇集为一条镀覆导线16。而且，可以在汇集为一条的镀覆导线16的长度方向一端部，设置镀覆工序中供电用的供电部27(连接盘)。
即，各条镀覆导线16在其长度方向一端部通过沿宽度方向延伸的第一连结导线28连结，包括从第一连结导线28的宽度方向一端部向长度方向一端部延伸的第二连结导线29。而且，供电部27设置在第二镀覆连结29的长度方向一端部。
因此，这种情况下，在第一蚀刻工序中，蚀刻金属支承基板7及基底绝缘层8，使第二连结导线29的下表面露出，形成基板侧开口部31及下侧开口部32。接下来，在第二蚀刻工序中，蚀刻第二连结导线29并将其切断，将供电部27从带电路的悬挂基板6割断。
这样，在第一蚀刻工序及第二蚀刻工序中，可以缩小蚀刻的面积。
实施例
首先，准备厚度20μm的由不锈钢箔形成的金属支承基板(参照图3(a))。
接下来，在该金属支承基板的整个表面上涂覆感光性聚酰亚胺的前体(感光性聚酰胺酸树脂)溶液(清漆)后，干燥，形成皮膜(参照图3(b))。通过光掩模使该皮膜灰度曝光(负性)(参照图3(c))，并使用碱性显影剂显影，由此将形成有端子侧凹部及导线侧凹部的基底绝缘层作为图案形成(参照图3(d))。使形成图案的皮膜加热固化，形成俯视下近似矩形的基底绝缘层。
基底绝缘层的厚度是10μm，基底绝缘层的形成有端子侧凹部及导线侧凹部的部分的厚度是3μm。端子侧凹部的长度方向长度是3.8mm，宽度方向长度是0.5mm。导线侧凹部的长度方向长度是0.1mm，宽度方向长度是0.5mm。
接下来，通过溅射法依次形成铬薄膜及铜薄膜，由此在基底绝缘层上形成金属薄膜，之后，在金属薄膜上，以导体图案的相反图案，使用干膜光致抗蚀膜形成镀敷抗蚀膜后，在从镀敷抗蚀膜露出的金属薄膜上通过电解镀铜形成导体图案。之后，在通过湿法蚀刻去除镀敷抗蚀膜后，通过剥离去除形成有该镀敷抗蚀膜部分的金属薄膜，将包括四个端子、四条布线及四条镀覆导线的导体图案形成于基底绝缘层上(参照图3(e))。
端子填充在端子侧凹部内，并层叠在端子侧凹部周边的基底绝缘层上，中央部形成得比周端部向下凹。镀覆导线的各条镀覆导线的另一端部的长度方向两端部从各条镀覆导线的前端部及各条布线连续，向下方弯曲地形成，以覆盖镀覆导线侧的上侧开口部的长度方向两端面。
导体图案的厚度是12μm，导体图案的宽度是30μm，互相邻近的导体图案的间隔是50μm。
接下来，与基底绝缘层一样，以形成覆盖侧开口部的图案，将厚度4μm的由聚酰亚胺树脂形成的覆盖绝缘层形成于基底绝缘层上(参照图3(f))。
接下来，使用氯化铁溶液来化学蚀刻金属支承基板，在沿层厚方向投影时，在形成有基底绝缘层的范围的内侧，在金属支承基板上形成基板侧开口部，使形成有端子侧凹部及导线侧凹部的基底绝缘层从金属支承基板露出(参照图3(g))。
基板侧开口部的宽度方向长度在端子侧是1.0mm，在镀覆导线侧是1.0mm。另外，基板侧开口部的长度方向长度在端子侧是5.4mm，在镀覆导线侧是0.5mm。
接下来，对从基板侧开口部露出的基底绝缘层进行等离子蚀刻，直到使端子及镀覆导线的下表面露出为止，形成下侧开口部与上侧开口部(参照图3(h))。之后，蚀刻从金属支承基板及基底绝缘层露出的铬薄膜，并将其去除。
在等离子蚀刻时，将金属支承基板作为掩模，在以CF4与O2的混合气体(CF4∶O2＝20∶80)作为封入气体、气压(真空度)25Pa、频率13.5MHz、处理功率3W/cm2的条件下，将基底绝缘层处理约2分钟。
下侧开口部的厚度方向长度是3μm，上侧开口部的厚度方向长度是7μm。
接下来，从镀覆导线向各个端子供电，通过依次实施电解镀镍和电解镀金，在各个端子上下两面及两个侧面上形成由镀镍层及镀金层形成的厚度4μm的金属镀覆层(参照图4(i))。
接下来，在带电路的悬挂基板的整个表面和整个背面上层叠干膜光致抗蚀膜(参照图4(j))，通过曝光及显影的已知光刻加工，将干膜光致抗蚀膜形成为图案，使金属支承基板的形成槽部的部分、及镀覆导线的另一端部的下表面露出(参照图4(k))。
接下来，使用氯化铁溶液来化学蚀刻从干膜光致抗蚀膜露出的镀覆导线及金属支承基板(参照图4(l))。
接下来，通过将干膜光致抗蚀膜以蚀刻或者剥离方法去除，得到带电路的悬挂基板(参照图4(m))。
另外，上述说明提供了作为本发明例举的实施方式，但这只是单纯的例举，并非限定性的解释。对于该技术领域的从业人员明显是本发明的变形例包含在上述的权利要求范围内。

Claims (4)

1.一种布线电路基板的制造方法，其特征在于，包括：
形成金属支承基板，形成于所述金属支承基板的基底绝缘层，形成于所述基底绝缘层上且具有端子部及从所述端子部连续的镀覆导线的导体层，以及形成于所述基底绝缘层以覆盖所述导体层的覆盖绝缘层的层叠工序；
在蚀刻所述金属支承基板后，蚀刻所述基底绝缘层，以使所述镀覆导线从所述金属支承基板及所述基底绝缘层露出的第一蚀刻工序；以及
对所露出的所述镀覆导线进行蚀刻的第二蚀刻工序。
2.如权利要求1所述的布线电路基板的制造方法，其特征在于，在所述第一蚀刻工序中，在沿层厚方向投影时，在形成有所述基底绝缘层的范围的内侧蚀刻所述金属支承基板。
3.如权利要求1所述的布线电路基板的制造方法，其特征在于，所述基底绝缘层具有与所述镀覆导线对应的台阶部。
4.如权利要求1所述的布线电路基板的制造方法，其特征在于，
在所述层叠工序中，形成所述覆盖绝缘层以使所述端子部露出，
在所述第一蚀刻工序中，使所述端子部与所述镀覆导线同时从所述金属支承基板及所述基底绝缘层露出，
在所述第一蚀刻工序后且在所述第二蚀刻工序前，还包括从所述镀覆导线向所露出的所述端子部供电以进行镀覆的镀覆工序。
CN200910137178.XA 2008-05-09 2009-05-08 布线电路基板的制造方法 Active CN101578011B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008123613A JP4523051B2 (ja) 2008-05-09 2008-05-09 配線回路基板の製造方法
JP2008-123613 2008-05-09
JP2008123613 2008-05-09

Publications (2)

Publication Number Publication Date
CN101578011A true CN101578011A (zh) 2009-11-11
CN101578011B CN101578011B (zh) 2013-02-13

Family

ID=41266034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910137178.XA Active CN101578011B (zh) 2008-05-09 2009-05-08 布线电路基板的制造方法

Country Status (3)

Country Link
US (1) US8460563B2 (zh)
JP (1) JP4523051B2 (zh)
CN (1) CN101578011B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404932A (zh) * 2010-09-16 2012-04-04 日东电工株式会社 布线电路基板、布线电路基板集合体板及其制造方法
CN103298261A (zh) * 2012-03-02 2013-09-11 日东电工株式会社 配线电路基板及其制造方法
CN108024442A (zh) * 2016-11-02 2018-05-11 日东电工株式会社 布线电路基板及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672911B2 (ja) * 2010-01-25 2015-02-18 大日本印刷株式会社 サスペンション用基板、外枠付サスペンション用基板、サスペンション用基板の製造方法、外枠付サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP6139059B2 (ja) * 2012-03-02 2017-05-31 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
JP5273271B1 (ja) * 2012-03-12 2013-08-28 大日本印刷株式会社 支持枠付サスペンション用基板
JP6280828B2 (ja) * 2014-07-07 2018-02-14 日東電工株式会社 回路付サスペンション基板
WO2016143179A1 (ja) * 2015-03-10 2016-09-15 オリンパス株式会社 内視鏡用撮像装置
JP7072356B2 (ja) * 2016-10-06 2022-05-20 日東電工株式会社 異方導電性シート
JP7481794B2 (ja) * 2017-10-18 2024-05-13 日東電工株式会社 ロール体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010051707A1 (en) * 1999-12-10 2001-12-13 Takahiro Fukuoka Polyamic acid, polyimide resin obtained therefrom and application thereof to circuit board

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106788C (zh) 1996-02-13 2003-04-23 日东电工株式会社 电路基片
CN1090200C (zh) 1996-02-13 2002-09-04 日东电工株式会社 电路基片,形成电路的支承基片及其生产方法
JPH10265572A (ja) 1996-02-13 1998-10-06 Nitto Denko Corp 回路基板、回路付きサスペンション基板及びそれらの製造方法
JP3916363B2 (ja) * 2000-03-03 2007-05-16 三井化学株式会社 金属ベース配線板の製造方法
JP2001358257A (ja) * 2000-06-16 2001-12-26 Toppan Printing Co Ltd 半導体装置用基板の製造方法
JP3692314B2 (ja) * 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板
JP2003101195A (ja) * 2001-09-26 2003-04-04 Nec Toppan Circuit Solutions Inc 半導体装置用基板及びその製造方法
JP4028477B2 (ja) * 2003-12-04 2007-12-26 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP4187687B2 (ja) * 2004-06-22 2008-11-26 日東電工株式会社 回路付サスペンション基板の製造方法
JP4093258B2 (ja) * 2005-09-06 2008-06-04 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP4843447B2 (ja) * 2006-03-31 2011-12-21 株式会社東芝 半導体装置とそれを用いたメモリカード

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010051707A1 (en) * 1999-12-10 2001-12-13 Takahiro Fukuoka Polyamic acid, polyimide resin obtained therefrom and application thereof to circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404932A (zh) * 2010-09-16 2012-04-04 日东电工株式会社 布线电路基板、布线电路基板集合体板及其制造方法
US9313880B2 (en) 2010-09-16 2016-04-12 Nitto Denko Corporation Printed circuit board, printed circuit board assembly sheet and method of manufacturing the same
CN102404932B (zh) * 2010-09-16 2016-06-29 日东电工株式会社 布线电路基板、布线电路基板集合体板及其制造方法
CN103298261A (zh) * 2012-03-02 2013-09-11 日东电工株式会社 配线电路基板及其制造方法
CN108024442A (zh) * 2016-11-02 2018-05-11 日东电工株式会社 布线电路基板及其制造方法

Also Published As

Publication number Publication date
JP4523051B2 (ja) 2010-08-11
CN101578011B (zh) 2013-02-13
US8460563B2 (en) 2013-06-11
JP2009272549A (ja) 2009-11-19
US20090277868A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
CN101578011B (zh) 布线电路基板的制造方法
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
US20070017090A1 (en) Method of forming metal plate pattern and circuit board
CN107920415B (zh) 具厚铜线路的电路板及其制作方法
US20090065239A1 (en) Printed circuit board and method of manufacturing the same
JP2011086681A (ja) プリント基板の製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
US9049779B2 (en) Electrical components and methods of manufacturing electrical components
JP2005217250A (ja) 回路付サスペンション基板の製造方法
CN107645842B (zh) 一种线路埋入式的单面柔性线路板及其制备方法
JP4705972B2 (ja) プリント配線板及びその製造方法
JP4311157B2 (ja) 半導体装置用基板の製造方法
JP2004039771A (ja) 配線回路基板の製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
KR20030042873A (ko) 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JP4755454B2 (ja) プリント基板の製造方法
JPS6230396A (ja) 回路パタ−ン形成方法
JP2003133699A (ja) 回路基板の表面保護層の形成法
JP2006017460A (ja) フィルムプローブ及びその製造方法
JP2003008170A (ja) 両面可撓性回路基板の製造法
JP2003297466A (ja) マイクロ構造体とその製造方法
JP2006049559A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板、ならびにそれらの製造方法
JPH03141685A (ja) プリント配線板の製造方法
JP2003027260A (ja) 金属パターン作製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant