JP2003133699A - 回路基板の表面保護層の形成法 - Google Patents
回路基板の表面保護層の形成法Info
- Publication number
- JP2003133699A JP2003133699A JP2001325950A JP2001325950A JP2003133699A JP 2003133699 A JP2003133699 A JP 2003133699A JP 2001325950 A JP2001325950 A JP 2001325950A JP 2001325950 A JP2001325950 A JP 2001325950A JP 2003133699 A JP2003133699 A JP 2003133699A
- Authority
- JP
- Japan
- Prior art keywords
- electrodeposition
- mask
- surface protection
- protection layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】回路配線パタ−ンのファイン化に対応して好適
に表面保護層を形成できる回路基板の表面保護層の形成
法を提供する。 【解決手段】絶縁性基板１上に所要の回路配線パタ−ン
２を形成し、この基板１の上面全体に除去容易な導電性
金属層３を形成する。そこで、回路配線パタ−ン２とは
無関係な部分をマスク４で被覆した状態で不要な導電性
金属層３を除去して電着リ−ド部を形成した後、回路配
線パタ−ン２に必要な開口部を残して電着手段で回路配
線パタ−ン２の表面に表面保護層８を形成する。
に表面保護層を形成できる回路基板の表面保護層の形成
法を提供する。 【解決手段】絶縁性基板１上に所要の回路配線パタ−ン
２を形成し、この基板１の上面全体に除去容易な導電性
金属層３を形成する。そこで、回路配線パタ−ン２とは
無関係な部分をマスク４で被覆した状態で不要な導電性
金属層３を除去して電着リ−ド部を形成した後、回路配
線パタ−ン２に必要な開口部を残して電着手段で回路配
線パタ−ン２の表面に表面保護層８を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線パターンに対
する表面保護層を好適に形成する方法に関する。さらに
詳細にいえば、本発明は電気・電子機器の小型・軽量化
の要求に伴う配線のファイン化に対応した可撓性回路基
板及びその製造法に関する。
する表面保護層を好適に形成する方法に関する。さらに
詳細にいえば、本発明は電気・電子機器の小型・軽量化
の要求に伴う配線のファイン化に対応した可撓性回路基
板及びその製造法に関する。
【０００２】
【従来の技術とその問題点】回路基板はその多くが予め
外部接続用露出部を形成した接着層を有する絶縁フィル
ムをラミネートしたり、感光性絶縁材料を印刷などの手
法で塗布し、露光、現像により所定の部位に外部接続用
露出部を形成する方法で表面保護層を形成する。
外部接続用露出部を形成した接着層を有する絶縁フィル
ムをラミネートしたり、感光性絶縁材料を印刷などの手
法で塗布し、露光、現像により所定の部位に外部接続用
露出部を形成する方法で表面保護層を形成する。
【０００３】電着手法は通電部すべてに成膜が可能な手
法であり、表面保護層の形成のための絶縁樹脂の電着も
可能であり、回路基板の表面保護層の形成法として検討
されている。
法であり、表面保護層の形成のための絶縁樹脂の電着も
可能であり、回路基板の表面保護層の形成法として検討
されている。
【０００４】電気・電子機器の更なる小型・軽量化の要
求のために配線の密度は年々高くなっている。配線密度
が向上するとラミネートや印刷などの手法では表面保護
層を形成する際、配線と配線の間を埋め込むことが困難
となってくる。一方電着手法による表面保護層の形成を
行う場合、配線毎に独立して表面保護層を形成するため
には、配線毎、製品毎に通電をする必要があり、また、
開口部はレーザなどの手法により表面保護層形成後に形
成され、工程が非効率となる。
求のために配線の密度は年々高くなっている。配線密度
が向上するとラミネートや印刷などの手法では表面保護
層を形成する際、配線と配線の間を埋め込むことが困難
となってくる。一方電着手法による表面保護層の形成を
行う場合、配線毎に独立して表面保護層を形成するため
には、配線毎、製品毎に通電をする必要があり、また、
開口部はレーザなどの手法により表面保護層形成後に形
成され、工程が非効率となる。
【０００５】
【課題を解決するための手段】そこで本発明では、絶縁
基板上に所要の配線パターンを形成し、この基板上面全
体に除去容易な導電性膜を形成し、上記導電性膜上に少
なくとも電着用通電部を含む所定の位置をマスクして、
導電性膜の露出領域を除去することにより電着リード部
を形成し、次いで表面保護層の開口部及び電着用リード
部を新たにマスクして基板全体に通電することにより表
面保護層の開口部を形成しながら配線への電着を行い、
最後にマスクを除去して残りの導電性膜を除去すること
により配線への表面保護層が形成可能となる。
基板上に所要の配線パターンを形成し、この基板上面全
体に除去容易な導電性膜を形成し、上記導電性膜上に少
なくとも電着用通電部を含む所定の位置をマスクして、
導電性膜の露出領域を除去することにより電着リード部
を形成し、次いで表面保護層の開口部及び電着用リード
部を新たにマスクして基板全体に通電することにより表
面保護層の開口部を形成しながら配線への電着を行い、
最後にマスクを除去して残りの導電性膜を除去すること
により配線への表面保護層が形成可能となる。
【０００６】また、本発明の他の手法では、絶縁基板上
にセミアディティブ法により所要の配線パターンを形成
し、ついでシード層上に少なくとも電着用通電部を含む
所定の位置をマスクして、シード層の露出領域を除去す
ることにより電着リード部を形成し、次いで表面保護層
の開口部及び電着用リード部を新たにマスクして基板全
体に通電することにより表面保護層の開口部を形成しな
がら配線への電着を行い、最後にマスクを除去して残り
のシード層を除去することにより配線への表面保護層が
形成可能となる。
にセミアディティブ法により所要の配線パターンを形成
し、ついでシード層上に少なくとも電着用通電部を含む
所定の位置をマスクして、シード層の露出領域を除去す
ることにより電着リード部を形成し、次いで表面保護層
の開口部及び電着用リード部を新たにマスクして基板全
体に通電することにより表面保護層の開口部を形成しな
がら配線への電着を行い、最後にマスクを除去して残り
のシード層を除去することにより配線への表面保護層が
形成可能となる。
【０００７】
【発明の実施の形態】図1は本発明の一実施例による回
路基板の表面保護層の形成法を説明するための工程図を
示す。
路基板の表面保護層の形成法を説明するための工程図を
示す。
【０００８】まず同図(1)のようにサブトラクティブ法
により銅などのエッチング可能な導体層を有する絶縁性
基板1に対し、回路配線パターン2を形成する。次いで同
図(2)の如く回路配線パターン2の面にエッチングなどに
より除去可能な導電性膜としての金属層3を全面にスパ
ッタや蒸着などの様な乾式メッキや化学メッキなどのよ
うな湿式メッキなどの手法にて形成する。
により銅などのエッチング可能な導体層を有する絶縁性
基板1に対し、回路配線パターン2を形成する。次いで同
図(2)の如く回路配線パターン2の面にエッチングなどに
より除去可能な導電性膜としての金属層3を全面にスパ
ッタや蒸着などの様な乾式メッキや化学メッキなどのよ
うな湿式メッキなどの手法にて形成する。
【０００９】次に同図(3)のように金属層3の面上に電着
用通電部を含み、製品間を電気的に連結するような開口
部5を有するマスク4のパターンをフォトリソグラフィな
どの手法を用いて形成する。
用通電部を含み、製品間を電気的に連結するような開口
部5を有するマスク4のパターンをフォトリソグラフィな
どの手法を用いて形成する。
【００１０】そこで、同図(4)の如くエッチングなどの
手法により、開口部5に露出する金属層3を除去すること
により電着用のリードを形成する。
手法により、開口部5に露出する金属層3を除去すること
により電着用のリードを形成する。
【００１１】次いで同図(5)の如くマスク4を除去し、電
着用リード、及び表面保護層の開口部6をマスクするよ
うに新たにマスク7のパターンをリソグラフィなどの手
法を用いて形成し、回路配線パターン2の露出部に対し
電着手法により表面保護層8を形成する。このときリー
ドは製品間でつながっているので製品毎に通電をする必
要がない。また、接続などに用いる表面保護層の開口部
6はマスク7により保護されているので、電着による表面
保護層は形成されない。この結果、後からプラズマやレ
ーザなどで開口部を形成する必要がない。
着用リード、及び表面保護層の開口部6をマスクするよ
うに新たにマスク7のパターンをリソグラフィなどの手
法を用いて形成し、回路配線パターン2の露出部に対し
電着手法により表面保護層8を形成する。このときリー
ドは製品間でつながっているので製品毎に通電をする必
要がない。また、接続などに用いる表面保護層の開口部
6はマスク7により保護されているので、電着による表面
保護層は形成されない。この結果、後からプラズマやレ
ーザなどで開口部を形成する必要がない。
【００１２】そこで、同図（６）の如くマスク7を除去
し、不要となった導電性金属層3を除去することにより
回路配線パターン2に対し電着の手法により表面保護層8
を形成することが可能となる。
し、不要となった導電性金属層3を除去することにより
回路配線パターン2に対し電着の手法により表面保護層8
を形成することが可能となる。
【００１３】図２は本発明の他の実施例による回路基板
の表面保護層の形成法を説明するための工程図を示す。
の表面保護層の形成法を説明するための工程図を示す。
【００１４】まず同図(1)のように、セミアディティブ
法によりシード層１１を有する絶縁性基板9に対し、所
要の配線パターン10を形成する。次いで同図(2)の如く
電着用通電部を含み、製品間を電気的に連結するような
開口部12を有するマスク13のパターンをフォトリソグラ
フィなどの手法を用いて形成する。
法によりシード層１１を有する絶縁性基板9に対し、所
要の配線パターン10を形成する。次いで同図(2)の如く
電着用通電部を含み、製品間を電気的に連結するような
開口部12を有するマスク13のパターンをフォトリソグラ
フィなどの手法を用いて形成する。
【００１５】そこで、同図(3)の如くエッチングなどの
手法により、開口部12に露出するシード層11を除去する
ことにより電着用のリードを形成する。
手法により、開口部12に露出するシード層11を除去する
ことにより電着用のリードを形成する。
【００１６】次いで同図(4)の如くマスク１３を除去
し、電着用リード、及び表面保護層の開口部15をマスク
するように新たにマスク14のパターンをリソグラフィな
どの手法を用いて形成し、回路配線パターン10の露出部
に対し電着手法により表面保護層16を形成する。このと
きリードは製品間でつながっているので製品毎に通電を
する必要がない。また、接続などに用いる表面保護層の
開口部15はマスク14により保護されているので、電着に
よる表面保護層は形成されない。この結果、後からプラ
ズマやレーザなどで開口部を形成する必要がない。
し、電着用リード、及び表面保護層の開口部15をマスク
するように新たにマスク14のパターンをリソグラフィな
どの手法を用いて形成し、回路配線パターン10の露出部
に対し電着手法により表面保護層16を形成する。このと
きリードは製品間でつながっているので製品毎に通電を
する必要がない。また、接続などに用いる表面保護層の
開口部15はマスク14により保護されているので、電着に
よる表面保護層は形成されない。この結果、後からプラ
ズマやレーザなどで開口部を形成する必要がない。
【００１７】そこで、同図（５）の如くマスク14を除去
し、不要となったシード層11を除去することにより回路
配線パターン10に対し電着の手法により表面保護層16を
形成することが可能となる。
し、不要となったシード層11を除去することにより回路
配線パターン10に対し電着の手法により表面保護層16を
形成することが可能となる。
【００１８】
【発明の効果】本発明によれば、回路配線パターン毎の
特別な治具を必要とせず、配線毎に独立して電着手法に
より表面保護層を形成することが可能となる。
特別な治具を必要とせず、配線毎に独立して電着手法に
より表面保護層を形成することが可能となる。
【００１９】また、製品間が電着用のリードにより電気
的に接続されているので、一括した通電により、全製品
に電着をすることが可能である。
的に接続されているので、一括した通電により、全製品
に電着をすることが可能である。
【００２０】そして、接続などに用いる表面保護層の開
口部がマスクにより保護されているので、電着による表
面保護層は形成されない。この結果後からプラズマやレ
ーザなどで開口部を形成する必要がなく効率的である。
口部がマスクにより保護されているので、電着による表
面保護層は形成されない。この結果後からプラズマやレ
ーザなどで開口部を形成する必要がなく効率的である。
【００２１】更に、セミアディティブ法においては配線
の形成に用いたシード層を電着手法のリードとして兼用
できるので作業効率的に有利である。
の形成に用いたシード層を電着手法のリードとして兼用
できるので作業効率的に有利である。
【図１】本発明の一実施例による回路基板の表面保護層
の形成法を説明するための工程図。
の形成法を説明するための工程図。
【図２】本発明の他の実施例による回路基板の表面保護
層の形成法を説明するための工程図。
層の形成法を説明するための工程図。
１ 絶縁性基板
２ 回路配線パターン
３ 導電性金属層
４ マスク
５ マスク開口部
６ 表面保護層の開口部
７ マスク
８ 表面保護層
Claims (2)
- 【請求項１】絶縁基板上に所要の配線パターンを形成
し、この基板上面全体に除去容易な導電性膜を形成し、
ついで上記導電性膜上に少なくとも電着用通電部を含む
所定の位置をマスクして、導電性膜の露出領域を除去す
ることにより電着リード部を形成し、次いで表面保護層
の開口部及び電着用リード部を新たにマスクして基板全
体に通電することにより表面保護層の開口部を形成しな
がら配線への電着を行い、最後にマスクを除去して残り
の導電性膜を除去することによる配線への表面保護層の
形成法。 - 【請求項２】絶縁基板上にセミアディティブ法により所
要の配線パターンを形成し、ついでシード層上に少なく
とも電着用通電部を含む所定の位置をマスクして、シー
ド層の露出領域を除去することにより電着リード部を形
成し、次いで表面保護層の開口部及び電着用リード部を
新たにマスクして基板全体に通電することにより表面保
護層の開口部を形成しながら配線への電着を行い、最後
にマスクを除去して残りのシード層を除去することによ
る配線への表面保護層の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325950A JP2003133699A (ja) | 2001-10-24 | 2001-10-24 | 回路基板の表面保護層の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325950A JP2003133699A (ja) | 2001-10-24 | 2001-10-24 | 回路基板の表面保護層の形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133699A true JP2003133699A (ja) | 2003-05-09 |
Family
ID=19142414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001325950A Pending JP2003133699A (ja) | 2001-10-24 | 2001-10-24 | 回路基板の表面保護層の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133699A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231771A (ja) * | 2008-03-25 | 2009-10-08 | Nippon Mektron Ltd | プリント配線板の製造方法 |
| JP2017022228A (ja) * | 2015-07-09 | 2017-01-26 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-10-24 JP JP2001325950A patent/JP2003133699A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231771A (ja) * | 2008-03-25 | 2009-10-08 | Nippon Mektron Ltd | プリント配線板の製造方法 |
| JP2017022228A (ja) * | 2015-07-09 | 2017-01-26 | ローム株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361556B2 (ja) | 回路配線パタ−ンの形成法 | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| WO2019172123A1 (ja) | 配線基板およびその製造方法 | |
| CN103025068A (zh) | 制造印刷电路板的方法和使用该方法制造的印刷电路板 | |
| JP2003133699A (ja) | 回路基板の表面保護層の形成法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JP7042797B2 (ja) | 回路板およびその形成方法 | |
| US6360434B1 (en) | Circuit fabrication | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| JP2001135918A (ja) | 両面薄膜配線基板の製造方法 | |
| JP2000286536A (ja) | 可撓性回路基板の製造法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| KR101180031B1 (ko) | 연성 인쇄회로 기판의 배선 형성 방법 | |
| JP2006066830A (ja) | ハイアスペクト導体デバイスの製造方法 | |
| JP2009117600A (ja) | バンプ付き回路配線板の製造方法 | |
| JP2000353726A (ja) | フィルムキャリアの製造方法 | |
| JP3958639B2 (ja) | 可撓性回路基板及びその製造法 | |
| JP2006108352A (ja) | 配線基板及びその製造方法 | |
| JPH04150090A (ja) | キャリアテープ付可撓性回路基板及びその製造法 | |
| JP4115342B2 (ja) | 回路配線の形成法 | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 | |
| JP2002344120A (ja) | 可撓性回路基板及びその製造法 | |
| JP2004172236A (ja) | 両面プリント基板の作製方法 | |
| JP2002026492A (ja) | 電子回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |