KR100665745B1 - 구리도금방법 및 그 장치 - Google Patents

구리도금방법 및 그 장치 Download PDF

Info

Publication number
KR100665745B1
KR100665745B1 KR1020000003344A KR20000003344A KR100665745B1 KR 100665745 B1 KR100665745 B1 KR 100665745B1 KR 1020000003344 A KR1020000003344 A KR 1020000003344A KR 20000003344 A KR20000003344 A KR 20000003344A KR 100665745 B1 KR100665745 B1 KR 100665745B1
Authority
KR
South Korea
Prior art keywords
substrate
plating
liquid
copper
treatment
Prior art date
Application number
KR1020000003344A
Other languages
English (en)
Other versions
KR20000053597A (ko
Inventor
미시마고지
나가이미즈키
기미즈카료이치
마츠다데츠오
가네코히사시
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼, 가부시끼가이샤 도시바 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20000053597A publication Critical patent/KR20000053597A/ko
Application granted granted Critical
Publication of KR100665745B1 publication Critical patent/KR100665745B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax, thiol
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/917Treatment of workpiece between coating steps

Abstract

본 발명은 비교적 간단한 설비와 공정에 의하여 기판면에 있어서의 금속구리의 국부적인 석출을 방지하고, 도금처리후에 행하는 화학기계연마공정에 있어서의 평탄화를 용이하게 할 수 있으며, 아울러 기판의 외관이 경면광택으로 마무리되는 바와 같은 기판의 구리도금방법 및 그 장치를 제공하는 것이다.
이를 위하여 본 발명에서는 기판의 구리도금방법에 있어서, 기판을 도금액중에 함유되는 유기물 및/또는 황화합물을 1종류이상 함유하는 처리액(12a, 12b)과 접촉시키는 공정을 1회이상 거치고, 그후에 도금액(13)과 접촉시켜 도금을 행한다.

Description

구리도금방법 및 그 장치{A METHOD OF COPPER PLATING AND AN APPARATUS THEREFOR}
도 1은 본 발명의 일 실시형태의 도금장치의 전체구성을 나타내는 도,
도 2는 본 발명의 다른 실시형태의 도금장치의 전체구성을 나타내는 도,
도 3은 본 발명의 또 다른 실시형태의 도금장치의 전체구성을 나타내는 도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 도금장치 2 : 코팅조(처리조)
3 : 도금처리조 4 : 로드유닛
5 : 언로드유닛 6 : 초벌세정유닛
7 : 로드스테이지 8 : 반송아암
9 : 주행반송아암 10 : 린서·드라이어
11 : 회전처리유닛 12a, 12b : 처리액
13 : 도금액 14 : 로드·언로드유닛
본 발명은 예를 들어, 표면에 미세한 배선홈을 형성한 반도체웨이퍼 등의 기판의 표면에 구리를 충전하여 배선을 하기 위하여, 예를 들어 황산구리용액을 사용하는 전기구리도금방법에 의하여 금속구리를 석출시키기 위한 구리도금방법 및 그 장치에 관한 것이다.
종래의 황산구리용액을 사용한 기판의 전기구리도금공정에서는, 도금전 처리 로서 피처리기판을 황산 등에 침지하여 산에 의한 활성화처리를 하거나, 또는 도금 조밖에서의 전처리를 행하는 대신에, 도금조에 있어서 황산구리용액과 도전층으로의 시드구리층을 가지는 기판을 접촉시켜 일정한 무통전시간(활성화시간)을 거친 후에 통전하여 금속구리를 석출시키도록 하고 있었다.
그러나, 상기와 같은 종래의 방법에 있어서는, 전자에 있어서는, 그 때문에 개별의 조를 설치할 필요가 있고, 설비와 운전비용이 증가한다는 과제가 있다.
한편, 후자의 방법에 있어서는, 기판과 도금액을 접촉시킬 때의 도금액과 기판상에 형성된 시드구리층의 접촉상황이 반드시 일정하지 않고, 도금액중의 첨가제성분(석출촉진성분, 석출억제성분)의 시드구리층 표면에 대한 초기흡착얼룩, 활성화얼룩이 발생하기 쉽다. 또 기판에 대향하여 배치되는 용해 애노드표면에 형성된 블랙필름에 기인하는 성분의 특이적 흡착 등의 영향을 받기 쉽다. 그 결과, 기판처리면에서 국부적인 금속구리의 이상석출이 생겨, 반점형상의 외관을 보이는 일이 있다. 이와 같이 구리가 똑같지 않고 국부적으로 이상석출된 경우에는, 구리의 결 정배향이나 구리막두께의 불균일이 발생하여, 도금후 공정의 화학기계연마 (CMP)공정 등에 있어서, 평탄하게 연마하는 것이 곤란하게 된다.
그 대책으로서, 활성화처리시간을 길게 하는, 또는 기판을 회전시키거나 스키지라 불리우는 장치에 의하여 도금액을 움직임으로써 흡착얼룩이나 활성화얼룩을 없애는 등의 대책이 취해져 왔다. 그러나 긴 시간의 활성화처리는 미세배선패턴 또는 높은 애스팩트비의 홀바닥부의 박판전극층으로서의 시드구리층을 보다 많이 에칭하기 때문에 시드층이 모두 용융되어 금속구리를 전기도금으로 매립하는 것이 불가능하게 되는 경우가 있다. 또 그 밖의 방법에서는, 장치가 복잡하게 되거나 또는 대형화된다.
또한 종래의 구리도금에 있어서는, 배선패턴의 존재에 의하여 도금되는 구리막두께가 장소마다 다르다는 문제가 있다. 이것은 미세한 배선이 밀집한 부분의 도금막두께가 배선이 없는 부분과 비교하여 비정상적으로 두꺼워지는 현상으로, 배선밀집부분에서의 도금막두께와 배선패턴이 없는 부분에서의 도금막두께의 차(험프의 크기)가 1㎛ 에 이르는 일도 있다. 이와 같이, 큰 험프가 생기면, 후공정의 구리막의 화학기계연마(CMP)공정 등에 있어서, 평탄하게 연마하는 것이 곤란하게 되고, 밀집부분에서의 구리의 잔막이 증가함에 의한 배선단락에 의하여 수율의 악화에 연결되어진다.
본 발명은 상기한 과제를 감안하여 비교적 간단한 설비와 공정에 의하여 기판면에 있어서의 금속구리의 국부적인 석출을 방지하고, 도금처리후에 행하는 화학기계연마공정에 있어서의 평탄화를 용이하게 할 수 있고, 아울러 기판의 외관 이 경면광택으로 마무리되는 것 같은 기판의 구리도금방법 및 그 장치를 제공하는 것이다.
본 발명은 상기 과제를 해결하기 위하여 이루어진 것으로, 기판의 구리도금 방법에 있어서, 기판을 도금액중에 함유되는 유기물 및/또는 황화합물을 1종이상 함유하는 처리액과 접촉시키는 공정을 1회이상 거치고, 그 후에 도금액과 접촉시켜 도금을 행하는 것을 특징으로 하는 기판의 구리도금방법이다.
또 기판과 상기 처리액의 접촉을 도금공정전 및/또는 도금공정도중에 행하는 것을 특징으로 하는 기판의 구리도금방법이다. 여기서, 도금공정도중이란, 목표로 하는 최종도금막두께에 도달하는 전단계에서의 도금막의 퇴적도중을 말한다.
이와 같은 구리도금방법에 있어서는, 도금을 실시하기 전에 기판처리면을 도금액중에 함유되는 유기물 및/또는 황화합물을 1종이상 함유하는 처리액과 접촉시키거나, 또는 도금공정의 도중에 기판처리면에서 도금액을 제거한 후, 그 기판을 상기 처리액과 접촉시킨다.
기판과 처리액을 접촉시키는 방법으로서는, 처리액을 채운 탱크에 기판을 직접 침지하는 방법, 스핀건조기와 같이 기판을 수평상태로 고속회전시키면서 처리액을 퍼붓는 방법, 또는 침지용 전용챔버에 기판을 세트하여 처리액을 챔버내에 펌프공급하는 방법 등이 있다. 이와 같은 처리에 의하여 유기물 및/또는 황화합물이 기판처리면에 미리 얇게 코팅된다. 이 기판으로부터 바람직하게는 여분의 처리액을 제거하고, 종래대로의 방법에 의하여 구리도금처리를 행함으로써, 기판처리면에 있어서의 금속구리의 국부적인 이상석출을 방지하면서, 외관이 거울면광택으로 마무리되는 것 같은 도금이 행하여진다. 또한 기판처리면내의 배선밀집부분에 있어서의 험프의 크기를 억제할 수 있다.
상기한 처리를 행한 후에 기판처리면의 액떨굼 및/또는 건조처리를 행하는 것이, 도금액에 대한 처리액의 지입량을 극력 적게 하여, 도금액의 관리를 양호하게 행하는 데 있어서 바람직하나, 코팅되는 양이 도금액량에 비교하여 통상은 훨씬 적기 때문에, 반드시 필요하지 않다. 액떨굼의 방법으로서는, 단지 액면을 낮추거나 또는 액속으로부터 끌어올리는 방법 외에, 스핀건조기와 같이 기판을 회전시켜 액을 떨어트리는 방법, 회전과 질소가스블로우를 병용하는 방법, 에어타올과 같은 강풍영역속을 통과시키는 방법 등이 있다. 또한 상기 2개의 공정을 1개의 장치로 연속적으로 행하여도 좋으며, 이에는 스핀세정건조기 등의 장치를 사용하여, 산액하면서 회전시키면 좋다. 이에 따라, 접액과 액떨굼의 양쪽을 달성하는 것이 가능하다.
또한, 액떨굼을 더욱 진행시켜 어느 정도의 건조상태로 하여도 좋다. 이에 따라, 도금액에 대한 처리액의 지입량을 더욱 적게 할 수 있다. 이 경우, 완전히 건조시킨 상태보다도 어느 정도의 습기를 함유한 반건조상태로 하는 것이 좋다.
본 발명의 작용기구에 관해서는 충분하게는 해명되어 있지 않으나, 발명자들은 아래와 같이 추정하고 있다. 본 발명의 방법에서 사용하는 유기물은, 구리도금 액중에 함유시킴으로써 첫째로 계면활성작용을 초래하고, 둘째로 구리의 석출을 억제하여 균일전착성을 향상하는 효과가 있음이 알려져 있는 것이다. 또 황화합물에 있어서는, 원래 도금액중에 함유시킴으로써 구리의 석출을 증가시켜, 석출막의 결정을 치밀한 상태로 하여, 도금막의 광택도를 향상하는 효과가 있음이 알려져 있다. 이와 같은 작용을 가지는 유기물 및/또는 황화합물을 기판처리면에 미리 및/또는 도금공정도중에 얇게 코팅함으로써, 기판전체에서의 구리석출을 균일하게 촉진 또는 억제하여 특이적인 이상석출을 억제하는 효과가 나타난다. 이 효과는 어느 정도의 건조공정을 거친 경우도 마찬가지이다.
또한 도금액중에 함유되어 있는 유기물 또는 황화합물은 기판과 도금액의 사이를 중개하여 도금액과 기판처리면의 습윤성을 향상시킨다. 이는 어느 정도의 건조공정을 거친 경우도, 해당 유기물 또는 황화합물이 도금액중에 용출하기 때문에 마찬가지이다. 따라서, 기판의 피처리면과 도금액사이의 습윤상태가 개선되고, 또 전면에 걸쳐 균일화되어, 기판전면에 걸쳐 균일하고 효율좋은 도금을 행할 수 있다고 생각된다. 이들 효과는 기판에 설치된 고애스펙트비의 홀이나 홈내부에 대한 구리의 매립성을 향상시키는 데에도 관련된다.
본 발명에 있어서 사용하는 데 가장 적합한 유기물은, 이른바 폴리에테르계의 유기고분자 중합체로서, 구리도금에 사용되는 것이다. 발명자들의 시험실시에 있어서의 경험상으로는, 처리액속의 농도가 1Omg/l∼1Og/l 이고, 분자량이 100∼10만의 범위에 있는 것이 바람직하다. 유기물의 종류로서는, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리비닐알콜, 에톡시화 나프톨, 프로폭시화 나프톨, 에톡시화페놀, 프로복시화 페놀, 폴리옥시에틸렌폴리옥시프로필렌블록중합체, 에톡시화 노닐페놀, 카르복시메틸셀루로즈, 폴리에틸렌프로필렌글리콜의 공중합체 또는 블록중합체 등을 사용할 수 있다. 이들 유기물을 함유한 처리액은, 특히 도금전의 기판전처리액으로서 유효하다.
또 황화합물은, 일반식
X-L-(S)n-L-X
(식중, L은 저급알킬기, 저급알콕시기, 수산기, 또는 할로겐원자로 치환되어도 좋은 탄소수 1 내지 6의 알킬기이고, X는, 수소원자, SO3M기, 또는 PO3M기(M은 수소원자, 알칼리금속원자, 또는 아미노기)를 나타낸다)로 표시되는 화합물이다. 이와 같은 황화합물을 함유하는 처리액은, 미세배선 내부의 구리의 석출촉진이나 상기 험프를 억제하는 효과가 크며, 처리액중의 농도는 0.1μmol/l∼70μmo1/l 인 경우에 특히 유효하다.
기판과 처리액의 접촉시간은, 기본적으로는 기판전면에 처리액이 접촉하는 시간이 있으면 되고,그 시간이 너무 길면 급전층(시드층)이 화학적 손상을 받는다는 단점을 일으키기 때문에, 통상은 3∼60초의 범위로 선택된다. 또한 처리액이 강한 알카리성인 경우는, 유기물이나 황화합물의 가수분해가 진행되기 쉽고, 산성이 너무 강하면 시드층의 구리가 에칭되기 쉬워지기 때문에, 처리액의 pH는 2∼9의 범위인 것이 바람직하다. 또 장치형식에 따라서는, 건조 또는 반건조상태의 기판이 필요하게 되는 경우가 있고, 그때에는 기판과 처리액을 접촉시킨 후, 건조시켜도 상기한 효과는 변하는 않는다.
본 발명의 다른 형태는 도금공정의 도중에 도금을 정지하고 도금막을 에칭 하는 공정을 1회이상 거친 후, 다시 도금액과 접촉시켜 도금을 행하도록 한 것이다. 도금공정도중에 도금을 일단 중단하여 에칭을 행하는 경우, 에칭수단으로서는, 통상의 도금과는 역방향으로 전류를 흘리는 전해에칭방법, 또는 황산 등에 의한 화학에칭방법이 적용된다. 또 에칭공정의 후에 상기 처리액과 접촉시키는 공정을 1회이상 거친 후, 다시 도금액과 접촉시켜 도금을 행하도록 하여도 좋다.
전해에칭을 행하는 경우의 전류의 파형은, 직류의 경우와 펄스형상(소위 PR 펄스)의 양쪽이 적용가능하다. 에칭량은 인가한 전류량(전류와 통전시간의 곱)에 비례하며, 통상 기판에 대한 전류밀도로서 1∼30mA/㎠, 인가시간은 0.5∼30초 정도가 사용된다. 화학에칭에서 사용하는 황산의 농도는 0.5∼30% 정도가 바람직하며, 황산과의 접촉시간은 1∼30초 정도가 적절하다. 황산은 원래 도금액중에도 많이 첨가되는 약품으로, 도금액의 조성관리의 점에서도 취급하기 쉽다는 이점을 가지고 있다. 에칭할 도금막두께는, 통상 1nm 이상에서 효과가 인정되나, 10∼50nm 정도가 적합하다.
본 발명의 또 다른형태는 기판의 구리도금장치에 있어서, 기판을 도금액중에 함유되는 유기물 및/또는 황화합물을 1종이상 함유하는 처리액과 접촉시키는 수단과, 기판을 도금액과 접촉시켜 도금을 행하는 수단을 가지는 것을 특징으로 하는 구리도금장치이다.
또 기판의 구리도금장치에 있어서, 기판을 도금액중에 함유되는 유기물 및/또는 황화합물을 1종이상 함유하는 처리액과 접촉시키는 수단과, 기판을 도금액과 접촉시켜 도금을 행하는 수단과, 기판처리면에 퇴적시킨 도금막을 에칭하는 수단을 가지는 것을 특징으로 하는 구리도금장치이다.
이들의 경우, 기판과 처리액을 접촉시키는 처리조는, 도금처리조와 별개로 설치하여도 좋고, 동일한 조를 공용하도록 하여도 좋다. 별개로 설치하는 경우에는 이들을 근접배치하여, 기판을 신속하게 배치할 수 있는 것 같은 이송장치를 설치하면 좋다. 동일한 조를 공용하는 경우에는, 처리액과 도금액을 개별로 공급할 수 있는 급액유로와, 액의 교체를 위한 배액유로를 설치하면 좋다. 또 기판을 회전시키면서 처리액을 내뿜어 기판에 처리액을 접촉시키고, 그후 기판의 회전수를 올림으로써 연속적으로 처리액의 접촉, 액떨굼 및/또는 건조를 행하는 장치를 설치하여도 좋다.
상기한 처리조 및 도금처리조 외에, 기판을 수납 또는 출고하기 위한 로드 및/또는 언로드유닛, 기판을 반송하기 위한 반송수단, 기판을 세정하기 위한 세정유닛, 건조유닛 등을 조합시켜, 기판을 청정한 상태로 받아 들이고, 반출을 가능하게 하는 것 같은 장치로 하여도 좋다.
도 1은 본 발명의 실시형태의 도금장치의 개요를 나타내는 도면이다. 이 도금장치(1)는 피처리재인 반도체웨이퍼 등의 기판(도시 생략)과, 그것을 수납하는 웨이퍼카세트(도시 생략)를 받아 들이고 또는 출고하기 위한 로드유닛(4) 및 언로드유닛(5)과, 기판을 1매씩 반송하기 위한 반송아암(8) 및 주행반송아암(9)과, 기판표면에 처리액에 의한 처리를 실시하기 위한 코팅조(처리조)(2) 및 도금처리를 행하는 도금처리조(3)와, 기판을 세정하기 위한 초벌세정유닛(6) 및 린서·드라이어(10)등으로 이루어진다. 코팅조(2) 및 도금처리조(3)는 복수매의 기판을 동시에 처리하는 것이더라도 낱장식이더라도 좋다. 또 도금액이나 처리액을 정상적으로 유지하는 딥형, 또는 그때마다 급액과 배출을 반복하는 형식이더라도 좋다. 본 장치에서는 2개의 반송아암(8, 9)을 청정한 기판을 취급하기 위한 반송아암(8)과, 도금 또는 상기한 표면처리를 위하여 기판을 반송하는 주행반송아암(9)을 구별하여 사용하고 있다.
이와 같은 구성의 도금장치에 있어서, 도금처리를 행하는 방법을 1매의 기판 (도시 생략)의 처리흐름을 따라 설명한다. 먼저, 기판을 수납한 카세트가 로드유닛(4)에 장착된다. 다음에 반송아암(8)에 의하여 기판카세트로부터 기판을 1매씩인출하여 로드스테이지(7)로 옮긴다. 이 기판을 주행반송아암(9)이 받아들여 구리 도금액중에 함유되는 유기물 또는 황화합물을 1종류이상 함유하는 처리액(12a)이 들어간 코팅조(2)에 장착한다. 그리고 소정시간, 기판을 처리액 (12a)에 침지시켜 전처리를 행한 후에, 주행반송아암(9)으로 코팅조(2)로부터 전처리가 끝난 기판을 인출하여 그 기판을 도금액(13)을 함유하는 도금처리조(3)에 장착하고, 전기구리도금을 행한다.
또한 필요에 따라 험프의 크기를 억제하는 경우에는, 도금처리조(3)에서 전기구리도금이 원하는 막두께에 도달하기 전에 통전을 정지하여 구리도금을 중단한다. 이때, 퇴적한 구리도금막의 전해에칭을 행하는 경우에는, 구리도금을 중단한 후, 도금시와는 반대의 전류방향으로 통전함으로써 소정의 막두께분의 전류량(전류와 통전시간의 곱)을 부여하여 에칭한다.
그후, 필요에 따라 도금처리조(3)로부터 기판을 주행반송아암(9)에 의하여 인출하여 구리도금액중에 함유되는 유기물 또는 황화합물을 1종류이상 함유하는 처리액(12b)이 들어간 코팅조(2)에 장착하고, 소정시간 기판을 처리액(12b)에 침지함으로써 코팅처리를 행한다. 이 경우, 처리액(12a, 12b)의 액조성이 같은 경우에는 한쪽의 조에서 겸용할 수 있다. 그후, 주행반송아암(9)이 코팅조(2)로부터 코팅처리가 끝난 기판을 인출하여 그 기판을 도금액(13)을 함유하는 도금처리조(3)에 장착하고, 나머지 막두께분, 전기도금을 행한다.
도금이 완료된 후, 주행반송아암(9)이 도금이 끝난 기판을 도금처리조(3)로부터 인출하여 초벌세정유닛(6)에 장착한다. 여기서 제 1 회째의 기판의 세정이 행하여진다. 다음에 반송아암(8)이 기판을 초벌세정유닛(6)으로부터 인출하여 린서·드라이어(10)로 옮겨 제 2 회째의 세정을 행함과 동시에 연속하여 건조를 행한다. 반송아암(8)에 의하여 기판은 린서·드라이어(10)로부터 언로드유닛(5)에 있는 기판카세트로 옮겨지고, 청정한 도금이 끝난 기판으로서 출고되며, 예를 들어 CMP 등의 다음공정으로 이송된다. 또한 본 장치에서는 코팅조(2) 및 도금처리조 (3)는 복수개 있고, 반송아암(8) 및 주행반송아암(9)은 기판을 연속적으로 효율좋게 처리하도록 제어 및 프로그래밍되어 있어 매우 가동율이 높은 장치로 되어 있다.
도 2도 본 발명의 별도의 실시형태의 도금장치의 개요를 나타내는 도면이다. 본 장치의 구성은, 도 1에 나타내는 도금장치와 대략 동일하나, 처리기구에 회전처리유닛(11)을 사용하고 있는 것이 다르다. 이 회전처리유닛(11)은 기판을 회전시키는 유지기구와, 그 기판표면에 처리액을 산액시키는 스프레이노즐을 구비하고 있 으며, 이에 의하여 기판을 회전시키면서 처리액을 균일하게 기판표면에 분산시킨다. 그 후 처리액의 공급을 중지하고, 기판회전속도를 올림으로써 기판의 액떨굼과 건조를 연속하여 행할 수 있다. 이로써 기판표면에 처리액을 균일하게 또한 효율적으로 코팅하고, 또 건조시켜 양호한 도금을 실시할 수 있다.
도 3은 본 발명의 다른 실시형태의 도금장치의 개요를 나타내는 도면이다. 본 장치의 구성은, 도 2에 나타내는 도금장치와 대략 동일하나, 1개의 반송아암(8)의 주위에 복수의 처리조(3, 10, 11) 및 기판카세트의 수납과 출고를 공용하는 로드·언로드유닛(14)을 배치하고 있고, 이 반송아암(8)으로 기판을 반송하여 전체로서 공간절약이 되도록 정리되어 있다. 이 도금장치에 의하여 이상석출이 없는 양호한 구리도금을 기판표면에 효율좋게 실시하여 청정한 도금이 끝난 기판으로서 출고할 수 있는 점은, 앞의 실시형태와 동일하다.
(실시예 1)
이하에, 상기와 같은 도금장치를 사용하여 행한 도금처리의 실시예를 구체적으로 설명한다. 처리조건은 이하와 같다.
(1) 처리액
① 폴리프로필렌글리콜(PPG, 분자량 400, 농도 10mg/l 및 5g/l)
② 폴리에틸렌글리콜(PEG, 분자량 2만, 농도 100mg/1 및 1Og/1)
③ ①과 ②의 혼합액(PPG : 분자량 700, 농도 50mg/1, PEG : 분자별 6000, 농도 50mg/l)
(2) 사용기판
8인치·실리콘기판상에 열산화막을 100 nm 형성한 후, 에칭스토퍼로서의 p-SiN 막을 50 nm 퇴적하고, 그 후, TEOS 산화막을 600 nm 형성하였다. 이 기판상에 구리배선용 배리어메탈로서의 TaN막 2Onm을 반응성스퍼터링에 의하여 형성한 후, 진공을 깨지않고 연속하여 구리도금용 시드층 150 nm을 LTS (롱슬로우스퍼터링)법에 의하여 형성하였다.
(3) 처리시간 : 기판을 처리액에 10초 침지
(4) 건조방법
스핀건조기(회전수 3000/분 × 30초, 질소가스블로우없음)
(5) 시험결과
유기물을 가지는 상기 처리액으로 처리를 실시한 기판과, 무처리기판(비교예)의 5매의 기판을 낱장식의 딥형 도금조(3)에서 도금하였다. 도금액은 황산구리를 베이스로 한 구리도금액으로, 구리도금막두께를 500 nm으로 하였다. 이 때의 외관, CMP 특성은 이하와 같았다.
유 기 물 농 도 외 관 화학기계 연마특성
Run-1 PPG 10mg/l 경면광택 양호
Run-2 PPG 5g/l
Run-3 PEG 100mg/l
Run-4 PEG 10g/l
Run-5 PEG + PPG 합계 100mg/l
Run-6 없음(비교예) 없음 반점발생 불량(배선빠짐발생)
또한 참고데이터로서, 기판의 이면에 부착된 Cu 농도를 측정하였다.
이것에 의하면, 무처리기판이 5 ×1O12atm/cm2이던데 대하여, 상기 처리액으 로 처리한 기판은 어느것이나 5 ×1O11atm/cm2이하였다. 이에 따라 본 발명은 기판이면의 구리오염을 저멸시키는 효과도 있음을 알 수 있었다.
또한 상기 실시예에서는, 급전층의 구리막두께가 매우 얇은 부분의 용해가 억제되고, 결과적으로 도금의 석출성을 촉진하는 효과가 인정되었다. 이는 본 발명에서 사용한 중합체가 급전층의 구리용해의 억제제로서도 작용하기 때문이라고 생각된다.
(실시예 2)
기판을 도금액중에 함유되는 황화합물을 함유하는 처리액으로 미리 처리한 결과를 이하에 나타낸다.
(1) 처리액
N, N-디메틸디티오카르바밀프로필술폰산, 농도는 30μmol/l
(2) 사용기판
8인치·실리콘기판상에 열산화막을 100 nm 형성한 후, 에칭스토퍼로서의 p-SiN 막을 50 nm 퇴적하고, 그후 TEOS 산화막을 1OOO nm 형성하였다. 통상의 리소그래피와 산화막에칭공정에 의하여 TEOS 산화막에 φ0.25㎛, 애스펙트비 = 4, φ0.5㎛, 애스펙트비 = 2의 구멍패턴을 형성하였다. 이 기판상에 구리배선용 배리어메탈로서의 TaN막 20 nm을 반응성스퍼터링에 의하여 형성한 후, 진공을 깨지 않고 연속하여 구리도금용 시드층 150 nm을 LTS(롱슬로우스퍼터링)법에 의하여 형성하였다. 계속해서, 이 구리시드층을 거쳐 전류를 공급함으로써, 황산구리를 베이 스로 한 구리도금을 기판에 대하여 행할 때, 구리도금을 개시하기 전에, 기판을 상기 처리액에 접촉시킨 것과, 접촉시키지 않고 그대로 도금을 행한 것을 제작하였다. 구리도금막두께는 600 nm으로 하고, 도금후 홀내의 매립상태를 단면 SEM(주사전자현미경)관찰하였다.
(3) 처리시간 : 기판을 처리액에 5초 침지
(4) 건조방법
스핀건조기(회전수 2000/분 ×30초, 질소가스블로우없음)
(5) 시험결과
결과를 표 2에 나타낸다. φ0.5㎛, 애스펙트비 = 2의 홀에 대해서는, 황화합물용액처리를 행한 것으로, 하지 않은 것과의 차이는 없었으나, φ0.25㎛, 애스펙트비 = 4의 홀에 대해서는, 황화합물용액처리를 행한 것은 보이드없이 매립되어있는 데 대하여,이 처리를 행하지 않은 것은 홀바닥부에 보이드가 발생되어 있었다. 이것은 황화합물용액처리가 홀의 바닥부에서의 도금구리의 퇴적을 촉진하였기 때문이라고 생각된다.
φ0.5㎛, 애스펙트비 = 2 φ0.25㎛, 애스펙트비 = 4
황화합물용액처리 없음 완전충전 홀바닥부에 보이드 있음
황화합물용액처리 있음 완전충전 완전충전
(실시예 3)
기판을 도금액중에 함유되는 유기물과 황화합물 모두를 함유하는 처리액으로 미리 처리한 결과를 이하에 나타낸다.
(1) 처리액
① 유기물 : PPG와 PEG의 혼합액(PPG : 분자량 700, 농도 50 mg/l, PEG : 분자량 6000, 농도 50 mg/1)
② 황화합물 : N, N-디메틸디티오카르바밀프로필술폰산, 농도는 70μmo1/l
(2) 사용기판
8인치·실리콘기판상에 열산화막을 100 nm 형성한 후, 에칭스토퍼로서의 p-SiN 막을 50 nm 퇴적하고, 그후 TEOS 산화막을 1OOO nm 형성하였다. 통상의 리소그래피와 산화막에칭공정에 의하여 TEOS 산화막에 φ0.20㎛, 애스펙트비 = 5, φ0.30㎛, 애스펙트비 = 4의 구멍패턴을 형성하였다. 이 기판상에 구리배선용 배리어메탈로서의 TaN 막 20 nm을 반응성스퍼터링에 의하여 형성한 후, 진공을 깨지 않고 연속하여 구리도금용 시드층 150 nm을 LTS(롱슬로우스퍼터링)법에 의하여 형성하였다. 계속해서 이 구리시드층을 거쳐 전류를 공급함으로써, 황산구리를 베이스로 한 구리도금을 기판에 대하여 행할 때, 구리도금을 개시하기 전에, 상기 처리액에 접촉시킨 것과, 접촉시키지 않고 그대로 도금을 행한 것을 제작하였다. 구리도금막두께는 600 nm으로 하고, 도금후 홀내의 매립상태를 단면 SEM(주사전자현미경)관찰하였다.
(3) 처리시간 : 기판을 스핀건조기상에서 회전수 150/분 회전중에 1초사이에서 1O m1를 디스펜스
(4) 건조방법
스핀건조기(회전수 2000/분 ×30초, 질소가스블로우 없음)
(5) 시험결과
결과를 표 3에 나타낸다. φ0.3㎛, 애스펙트비 = 4의 홀에 대해서는, 유기물 및 황화합물용액처리를 행한 것과, 행하지 않은 것의 차는 없었으나, φ0.2㎛, 애스펙트비 = 5의 홀에 대해서는 처리를 행한 것은 보이드없이 매립되어 있는 데 대하여, 처리를 행하지 않았던 것은 홀바닥부에 보이드가 발생되어 있었다. 이것은 유기물에 의하여 구멍내부에서의 습윤성 및 균일전착성이 향상된 것에 더하여, 황화합물이 홀의 바닥부에서의 도금구리의 퇴적을 촉진하였기 때문이라고 생각된다.
φ0.2㎛, 애스펙트비 = 5 φ0.3㎛, 애스펙트비 = 4
유기물 및 황화합물용액처리 없음 홀바닥부에 보이드있음 완전충전
유기물 및 황화합물용액처리 있음 완전충전 완전충전
(실시예 4)
구리도금의 도중에 구리도금표면을 구리도금액중에 함유되는 황화합물을 함유하는 처리액과 접촉시키거나 또는 도금한 도금막 표면을 에칭한 결과를 이하에 나타낸다.
(1) 사용기판
8인치·실리콘기판상에 열산화막을 100 nm 형성한 후, 에칭스토퍼로서의 p-SiN 막을 50 nm 퇴적하고, 그후, TEOS 산화막을 1OOO nm 형성하였다. 통상의 리소그래피와 산화막에칭공정에 의하여 TEOS 산화막에 폭 0.2㎛, 애스펙트비 = 3의 홈을 0.2㎛의 스페이스를 두고 배치한 홈패턴을 형성하였다. 이 기판상에 구리배선 용 배리어메탈로서의 TaN 막 20 nm을 반응성 스퍼터링에 의하여 형성한 후, 진공을 깨지않고 연속하여 구리도금용 시드층 150 nm을 LTS(롱슬로우스퍼터링)법에 의하여 형성하였다. 계속해서 이 구리시드층을 거쳐 전류를 공급함으로써 황산구리를 베이스로 한 구리도금을 기판에 대하여 행하여, 구리도금막두께를 500 nm(구리시드층의 막두께를 포함하면 650 nm)으로 하였다.
(2) 처리 1
구리도금막을 1OO nm 퇴적한 시점에서 구리도금을 정지하고, 구리도금막 표면으로부터 도금액을 제거한 후, 구리도금액중에 함유되어 있는 황화합물(N, N-디메틸디티오카르바밀프로필술폰산, 농도는 5 mg/1 = 24μmol/l)을 용해시킨 처리액에 구리도금막 표면을 접촉시키고, 그후 다시 구리도금막 표면을 구리도금액과 접촉시켜, 나머지 400 nm을 전기구리도금에 의하여 퇴적하였다.
(3) 처리 2
구리도금막을 1OO nm 퇴적한 시점에서 구리도금을 정지하고, 그대로 전기도금의 전극의 양음을 역전시켜 구리막의 10 nm(처리2-1), 20 nm(처리2-2)및 30 nm(처리2-3)의 에칭량에 대응하는 전류량을 인가한 후, 구리도금막 표면으로부터 도금 액을 제거하고, 구리도금액중에 함유되어 있는 황화합물(N, N-디메틸디티오카르바밀프로필술폰산, 농도는 5 mg/l = 24μmol/1)을 용해시킨 처리액에 구리도금막 표면을 접촉시켰다. 그후 다시 구리도금막 표면을 구리도금액과 접촉시키고, 전극의 양음을 역전시켜, 나머지 400 nm을 전기구리도금에 의하여 퇴적하였다.
(4) 처리 3
구리도금막을 1OO nm 퇴적한 시점에서 구리 도금을 정지하고, 그대로 전기도금의 전극의 양음을 역전시켜 구리막의 10 nm(처리3-1), 30 nm(처리3-2)의 에칭량에 대응하는 전류량을 인가한 후, 다시 전극의 양음을 역전시켜, 나머지 400 nm을 전기구리도금에 의해 퇴적하였다.
(5) 시험결과
상기한 방법으로 제작한 기판에 있어서의 구리도금에 의한 홈매립의 형상을 단면 SEM에 의해 관찰하고, 홈패턴상의 구리도금막두께와 홈패턴의 옆에 있는 큰 스페이스상의 구리도금막두께와의 차(험프의 크기)를 조사한 결과를 표 4에 나타낸다. 또한, 이 표 4에 있어서 홈패턴상에 막두께 1000 nm의 구리도금을 퇴적시킨 것을 비교예로서 나타낸다.
홈패턴상의 구리도금막 두께(nm) 인접하는 큰 스페이스상의 막두께(nm) 험프의 크기 (nm) 표면광택
처리 1 700 625 75
처리 2-1 (10 nm) 775 650 125
처리 2-2 (20 nm) 725 625 100
처리 2-3 (30 nm) 700 625 75
처리 3-1 (10 nm) 675 625 50
처리 3-2 (30 nm) 700 625 75
비교예 1000 400 600 ×
이와 같이, 구리도금의 도중에 1회만 구리도금표면을 구리도금액중에 함유되는 황화합물을 함유하는 처리액과 접촉시키거나, 또는 도금한 도금막 표면을 에칭함으로써 도금공정후의 화학기계연마(CMP)공정 등에 있어서 평탄화에 상해가 되는 험프의 크기를 현저하게 작게 하는 것이 가능해지는 것을 알 수 있다.
또한, 이 예에서는 처리액으로서, 구리도금액중에 함유되는 황화합물을 함유하는 것을 사용한 예를 나타내었으나, 구리도금액중에 함유되는 유기물을 함유하는 것을 사용하여도 마찬가지다.
이상 상기 실시형태에 있어서는, 구리를 사용하여 도금을 행하도록 한 예를 나타내고 있으나, 본 발명은 은이나 금 등의 다른 금속의 도금에도 적용할 수 있음은 물론이다.
이상 설명한 바와 같이, 본 발명에 의하면, 기판의 구리도금시 구리의 이상석출을 억제할 수 있기 때문에, 기판처리면내의 막두께 균일성이 높고, 또한 험프의 크기를 억제한 도금을 행할 수 있다. 또 미세배선내의 구리의 매립특성을 향상시키고, 보이드 등의 결함이 없는 구리배선을 형성할 수 있다. 그 결과적으로 후속공정의 화학기계연마에 있어서의 연마가 용이해지고, 구리배선을 사용한 LSI 제조의 수율을 향상시킬 수 있다. 따라서 LSI 제조비용의 대폭적인 저감이 가능해지는 등, 반도체제조산업에 있어서의 높은 유용성을 가진다.

Claims (17)

  1. 표면에 미세한 배선홈을 형성한 기판에 구리도금을 행하여 상기 배선홈의 내부에 구리를 충전하는 기판의 구리도금방법에 있어서,
    기판을 도금액중에 함유되는 유기물 또는 황화합물을 1종류 이상 함유하는 처리액과 접촉시키고,
    상기 유기물은, 폴리에테르류의 분자량이 100 내지 10만의 범위에 있는 유기고분자 폴리머이고, 상기 처리액 중의 농도가 10 mg/l 내지 10g/l 이고,
    상기 황화합물은, 일반식
    X-L-(S)n-L-X
    (식 중, L은 저급 알킬기, 저급 알콕시기, 수산기, 또는 할로겐원자로 치환되더라도 무방한 탄소수 1 내지 6의 알킬기이고, X는 수소원자, SO3M기, 또는 PO3M기(M은 수소원자, 알칼리금속원자, 또는 아미노기)를 나타냄)
    로 표시되는 화합물로서, 상기 처리액 중의 농도가 0.1 μmol/l 내지 70μmol/l 이고,
    그 후, 상기 기판을 도금액과 접촉시켜 도금을 행하는 것을 특징으로 하는 기판의 구리도금방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 기판을 상기 처리액과 접촉시킨 후, 상기 처리액을 액떨굼하거나 또는 건조시킨 후에 도금을 행하는 것을 특징으로 하는 기판의 구리도금방법.
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서,
    상기 기판과 상기 처리액의 접촉시간이 3 내지 60초인 것을 특징으로 하는 기판의 구리도금방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 3항에 있어서,
    상기 처리액의 액떨굼을, 기판을 회전시켜 처리액을 기판으로부터 흔들어서 떨구는 방법, 기판의 회전과 가스블로우를 병용하는 방법, 또는 강풍영역 중에 기판을 통과시키는 방법으로 행하는 것을 특징으로 하는 기판의 구리도금방법.
  15. 제 14항에 있어서,
    상기 기판을 처리액에 접촉시킨 후, 상기 처리액의 액떨굼을 하나의 장치로 연속하여 행하는 것을 특징으로 하는 기판의 구리도금방법.
  16. 제 1항에 있어서,
    상기 처리액의 pH는 2 내지 9의 범위인 것을 특징으로 하는 기판의 구리도금방법.
  17. 표면에 미세한 배선홈을 형성한 기판에 구리도금을 행하여 상기 배선홈의 내부에 구리를 충전하는 기판의 구리도금장치에 있어서,
    기판을 도금액중에 함유되는 유기물 또는 황화합물을 1종 이상 함유하는 처리액과 접촉시키는 처리조와,
    기판을 도금액과 접촉시켜 도금을 행하는 도금처리조를 가지고,
    상기 유기물은, 폴리에테르류의 분자량이 100 내지 10만의 범위에 있는 유기고분자 폴리머이고, 상기 처리액 중의 농도가 10 mg/l 내지 10g/l 이고,
    상기 황화합물은, 일반식
    X-L-(S)n-L-X
    (식 중, L은 저급 알킬기, 저급 알콕시기, 수산기, 또는 할로겐원자로 치환되더라도 무방한 탄소수 1 내지 6의 알킬기이고, X는 수소원자, SO3M기, 또는 PO3M기(M은 수소원자, 알칼리금속원자, 또는 아미노기)를 나타냄)
    로 표시되는 화합물로서, 상기 처리액 중의 농도가 0.1 μmol/l 내지 70μmol/l 인 것을 특징으로 하는 기판의 구리도금장치.
KR1020000003344A 1999-01-26 2000-01-25 구리도금방법 및 그 장치 KR100665745B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-17208 1999-01-26
JP1720899 1999-01-26
JP9494399 1999-04-01
JP11-94943 1999-04-01

Publications (2)

Publication Number Publication Date
KR20000053597A KR20000053597A (ko) 2000-08-25
KR100665745B1 true KR100665745B1 (ko) 2007-01-09

Family

ID=26353693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003344A KR100665745B1 (ko) 1999-01-26 2000-01-25 구리도금방법 및 그 장치

Country Status (3)

Country Link
US (2) US6638411B1 (ko)
EP (1) EP1026286A3 (ko)
KR (1) KR100665745B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531079B1 (en) 1998-10-26 2009-05-12 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
US7449098B1 (en) * 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
JP3124523B2 (ja) * 1999-01-28 2001-01-15 日本エレクトロプレイテイング・エンジニヤース株式会社 銅メッキ方法
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
JP3284496B2 (ja) 2000-08-09 2002-05-20 株式会社荏原製作所 めっき装置及びめっき液除去方法
US6921551B2 (en) 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US7754061B2 (en) * 2000-08-10 2010-07-13 Novellus Systems, Inc. Method for controlling conductor deposition on predetermined portions of a wafer
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
US20040000488A1 (en) * 2002-06-28 2004-01-01 Applied Materials, Inc. CU ECP planarization by insertion of polymer treatment step between gap fill and bulk fill steps
US7799200B1 (en) 2002-07-29 2010-09-21 Novellus Systems, Inc. Selective electrochemical accelerator removal
US20050048768A1 (en) * 2003-08-26 2005-03-03 Hiroaki Inoue Apparatus and method for forming interconnects
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US7879218B1 (en) * 2003-12-18 2011-02-01 Novellus Systems, Inc. Deposit morphology of electroplated copper
US20060237320A1 (en) * 2005-04-25 2006-10-26 Taiwan Semiconductor Manufacturing Co. Method for forming a metal layer in multiple steps
US20070178697A1 (en) * 2006-02-02 2007-08-02 Enthone Inc. Copper electrodeposition in microelectronics
JP2007262486A (ja) * 2006-03-28 2007-10-11 Ebara Corp 基板のめっき方法及び装置
EP1839695A1 (en) * 2006-03-31 2007-10-03 Debiotech S.A. Medical liquid injection device
US7575666B2 (en) * 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
JP4862508B2 (ja) * 2006-06-12 2012-01-25 日立電線株式会社 導体パターン形成方法
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
KR100832705B1 (ko) * 2006-12-23 2008-05-28 동부일렉트로닉스 주식회사 시스템 인 패키지의 비아 도금방법 및 그 시스템
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US20090065365A1 (en) * 2007-09-11 2009-03-12 Asm Nutool, Inc. Method and apparatus for copper electroplating
US8168540B1 (en) 2009-12-29 2012-05-01 Novellus Systems, Inc. Methods and apparatus for depositing copper on tungsten
TWI487815B (zh) * 2010-01-27 2015-06-11 Ebara Corp 鍍覆方法與鍍覆裝置
US9070750B2 (en) 2013-03-06 2015-06-30 Novellus Systems, Inc. Methods for reducing metal oxide surfaces to modified metal surfaces using a gaseous reducing environment
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US20140262801A1 (en) * 2013-03-14 2014-09-18 Rohm And Haas Electronic Materials Llc Method of filling through-holes
US9598787B2 (en) 2013-03-14 2017-03-21 Rohm And Haas Electronic Materials Llc Method of filling through-holes
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US10508357B2 (en) 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US10512174B2 (en) 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP6948053B2 (ja) * 2017-01-12 2021-10-13 上村工業株式会社 フィリングめっきシステム及びフィリングめっき方法
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6141787A (ja) * 1984-05-29 1986-02-28 オ−エムアイ・インタ−ナシヨナル・コ−ポレ−シヨン 酸性一銅メッキ浴および方法
JPH06132634A (ja) * 1992-10-15 1994-05-13 Fujitsu Ltd プリント配線板の硫酸銅めっき方法
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JPH10212593A (ja) * 1997-01-27 1998-08-11 Merutetsukusu Kk めっき用の前処理洗浄剤

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE962489C (de) * 1954-02-10 1957-04-25 Dehydag Gmbh Sparbeizmittel zum Schutze von Metallen bei der Behandlung mit sauren Mitteln
US3328273A (en) * 1966-08-15 1967-06-27 Udylite Corp Electro-deposition of copper from acidic baths
FR2510145B1 (fr) * 1981-07-24 1986-02-07 Rhone Poulenc Spec Chim Additif pour bain de cuivrage electrolytique acide, son procede de preparation et son application au cuivrage des circuits imprimes
JP2624703B2 (ja) * 1987-09-24 1997-06-25 株式会社東芝 バンプの形成方法及びその装置
JP2697773B2 (ja) * 1991-03-11 1998-01-14 日本エレクトロプレイテイング・エンジニヤース 株式会社 メッキ方法
DE4413149A1 (de) * 1994-04-15 1995-10-19 Schmid Gmbh & Co Geb Einrichtung zur Behandlung von Gegenständen, insbesondere Galvanisiereinrichtung für Leiterplatten
JPH09241896A (ja) * 1996-03-05 1997-09-16 Kontetsukusu Kk リードフレーム用めっき装置の搬送装置
US7087143B1 (en) * 1996-07-15 2006-08-08 Semitool, Inc. Plating system for semiconductor materials
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
TW405158B (en) * 1997-09-17 2000-09-11 Ebara Corp Plating apparatus for semiconductor wafer processing
DE69929967T2 (de) * 1998-04-21 2007-05-24 Applied Materials, Inc., Santa Clara Elektroplattierungssystem und verfahren zur elektroplattierung auf substraten
US6716334B1 (en) * 1998-06-10 2004-04-06 Novellus Systems, Inc Electroplating process chamber and method with pre-wetting and rinsing capability
US6107186A (en) * 1999-01-27 2000-08-22 Advanced Micro Devices, Inc. High planarity high-density in-laid metallization patterns by damascene-CMP processing
US6423200B1 (en) * 1999-09-30 2002-07-23 Lam Research Corporation Copper interconnect seed layer treatment methods and apparatuses for treating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6141787A (ja) * 1984-05-29 1986-02-28 オ−エムアイ・インタ−ナシヨナル・コ−ポレ−シヨン 酸性一銅メッキ浴および方法
JPH06132634A (ja) * 1992-10-15 1994-05-13 Fujitsu Ltd プリント配線板の硫酸銅めっき方法
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JPH10212593A (ja) * 1997-01-27 1998-08-11 Merutetsukusu Kk めっき用の前処理洗浄剤

Also Published As

Publication number Publication date
KR20000053597A (ko) 2000-08-25
EP1026286A3 (en) 2000-12-27
EP1026286A2 (en) 2000-08-09
US20040050711A1 (en) 2004-03-18
US6638411B1 (en) 2003-10-28

Similar Documents

Publication Publication Date Title
KR100665745B1 (ko) 구리도금방법 및 그 장치
US7141274B2 (en) Substrate processing apparatus and method
US20040234696A1 (en) Plating device and method
US20040022940A1 (en) Cooper-plating solution, plating method and plating apparatus
US20020064591A1 (en) Substrate plating method and apparatus
WO2002090623A1 (fr) Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain
WO2001084621A1 (en) Rotation holding device and semiconductor substrate processing device
WO2005071138A1 (ja) 基板処理方法及び触媒処理液及び基板処理装置
KR20030007468A (ko) 기판처리장치
US20060003521A1 (en) Method of and apparatus for manufacturing semiconductor device
US20050158478A1 (en) Substrate processing apparatus and substrate processing method
KR20040012814A (ko) 무전해 도금방법 및 장치, 기판처리방법 및 장치
US20050230354A1 (en) Method and composition of post-CMP wetting of thin films
US20040219298A1 (en) Substrate processing method and substrate processing apparatus
US7235135B2 (en) Substrate processing apparatus and substrate processing method
US7332198B2 (en) Plating apparatus and plating method
US7498261B2 (en) Method and apparatus for forming metal film
JP3821709B2 (ja) 無電解めっきの前処理方法
JP2007149824A (ja) 成膜方法及び成膜装置
JP2001181851A (ja) めっき方法及びめっき構造
JP2000345392A (ja) 銅めっき方法およびその装置
JP4112879B2 (ja) 電解処理装置
JP4060700B2 (ja) 基板処理装置及び基板処理方法
JP2004304021A (ja) 半導体装置の製造方法及び製造装置
JP2006241580A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee