KR101018161B1 - 배선판 및 그 제조방법 - Google Patents

배선판 및 그 제조방법 Download PDF

Info

Publication number
KR101018161B1
KR101018161B1 KR1020090084209A KR20090084209A KR101018161B1 KR 101018161 B1 KR101018161 B1 KR 101018161B1 KR 1020090084209 A KR1020090084209 A KR 1020090084209A KR 20090084209 A KR20090084209 A KR 20090084209A KR 101018161 B1 KR101018161 B1 KR 101018161B1
Authority
KR
South Korea
Prior art keywords
metal layer
wiring board
etching
manufacturing
substrate
Prior art date
Application number
KR1020090084209A
Other languages
English (en)
Inventor
김민성
김철규
신재경
박종태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090084209A priority Critical patent/KR101018161B1/ko
Application granted granted Critical
Publication of KR101018161B1 publication Critical patent/KR101018161B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 배선판 및 그 제조방법에 관한 것으로, 본 발명에 따른 배선판은 기판; 및 상기 기판에 형성되며, 두께 방향으로 서로 다른 결정 조직을 갖는 금속층으로 형성된 회로 배선;을 포함한다.
본 발명에 따르면, 두께 방향으로 서로 다른 결정 조직을 갖는 금속층은 두께 방향으로 에칭되는 속도의 차이를 줄일 수 있어 배선 패턴의 기울기가 증가한다. 이에 따라 회로배선 패턴간의 절연 거리가 확보되고, 미세회로를 구현할 수 있다.
금속층, 결정 조직, 결정 방향, 에칭 속도, 에칭 팩터, 배선판.

Description

배선판 및 그 제조방법{Wiring board and method for manufacturing the same}
본 발명은 배선판 및 그 제조방법에 관한 것으로, 보다 구체적으로는 에칭 팩터가 높은 회로 배선을 포함하는 배선판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판(Printed Circuit Board; PCB)이란 집적회로, 저항기 또는 스위치 등의 전기적 부품들이 실장되는 얇은 판으로서, 각종 전자 기기, 전자 통신 기기, 휴대폰, 노트북 등 용도에 따라 다양한 형태로 제조되고 있으며, 제조 방식도 다양화되고 있다.
일반적으로, 인쇄회로기판은 절연체인 에폭시 또는 폴리이미드 등의 수지로 만든 기판상에 동박(Copper Foil)을 붙인 후에 계속하여 동박으로 남아 있어야 하는 회로배선에는 레지스트(Resist)를 인쇄하고, 동을 녹일 수 있는 식각액에 인쇄된 기판을 담그면 레지스트가 묻지 않은 부분은 부식되며, 그 후에 레지스트를 제거하면 동박이 원하는 형태의 회로 패턴으로 남게 되는 감법공정(Substractive process)으로 제조된다.
최근 전자 산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고집적화가 가능한 인쇄회로기판을 이용한 실장 기술을 채용하고 있으며, 이에 따라 인쇄회로기판의 선폭 및 범프 피치 등이 급격히 감소하는 추세이다.
감법 공정은 동박이 식각액의 흐름을 방해하기 때문에 이미 반응된 에칭액이 기판 바닥에 존재하게 되고, 새로운 식각액으로 교환되지 못하는 현상이 발생한다.
또한, 감법 공정에 사용되는 일반적인 식각액은 등방성 에칭 특성을 가지고 있다. 이에 따라, 동박의 상부는 많이 식각되고, 동박의 하부는 상대적으로 적게 식각되어 에칭 팩터(etching factor)가 낮은 사다리꼴 형상의 금속 패턴이 형성된다. 금속 패턴의 낮은 에칭 팩터에 의하여 미세회로의 구현에 장애가 되고 있다.
최근에는 동박 표면을 에칭하여 회로패턴을 형성하였던 감법 공정을 탈피하여 기판 표면 위에 무전해 도금으로 동박 시드층을 형성하고, 그 위에 DFR(Dry Film Resister)를 붙이고, 이를 노광 및 현상하여 패턴월(Pattern Wall)을 만든 다음 패턴 월 사이에 전해 동 도금을 실시하여 전기회로를 만드는 방식의 반 부가 공정(Semi Additive Process:SAP) 공정을 이용하고 있다.
이러한 반 부가 공정은 에칭 팩터가 큰 금속 패턴이 형성되나, 생산비가 비싼 단점이 있다.
따라서, 기존의 감법 공정을 이용하되, 미세회로를 구현할 수 있는 새로운 회로 패턴의 형성방법이 요구된다.
본 발명은 상기의 과제를 해결하기 위한 것으로, 본 발명의 목적은 에칭 팩터가 높은 회로 배선을 포함하여 미세회로의 구현이 가능한 배선판 및 그 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 일 실시형태는 기판; 및 상기 기판에 형성되며, 두께 방향으로 서로 다른 결정 조직을 갖는 금속층으로 형성된 회로 배선;을 포함하는 배선판을 제공한다.
상기 금속층은 하부 금속층에 비하여 상부 금속층이 에칭에 강한 결정 방향을 가질 수 있다.
상기 금속층은 하부 금속층은 (111) 결정 방향을 갖고, 상부 금속층은 (220) 결정 방향을 가질 수 있다.
상기의 목적을 달성하기 위하여 본 발명의 다른 실시형태는 기판에 두께 방향으로 서로 다른 결정 조직을 갖는 금속층을 형성하는 단계; 상기 금속층의 에칭될 부분에 대응하는 개구부를 갖는 에칭 레지스트 패턴을 형성하는 단계; 및 상기 개구부를 통하여 상기 금속층을 에칭하여 회로 배선을 형성하는 단계;를 포함하는 배선판의 제조방법을 제공한다.
상기 금속층은 하부 금속층에 비하여 상부 금속층이 에칭에 강한 결정 방향 을 갖도록 형성될 수 있다.
상기 금속층의 형성은 도금액의 화학적 조성을 변경함으로써 결정 조직을 조절할 수 있다.
상기 도금액에 포함되는 브라이트너 및 레벨러 중의 어느 하나의 함량을 조절하여 결정 조직을 조절할 수 있다.
상기 금속층은 서로 다른 결정 조직을 갖는 금속박의 적층에 의하여 형성될 수 있다.
본 발명에 따라 하부에는 에칭에 강한 결정 방향을 갖는 금속층을 형성하고, 상부에는 에칭에 약한 결정 방향을 갖는 금속층을 형성하는 경우, 두께 방향으로 에칭되는 속도의 차이를 줄일 수 있다. 즉, 식각액의 공급이 원활한 상부 금속층은 에칭에 강한 결정 조직을 갖져 식각 속도가 감소하고, 하부 금속층은 반응된 식각액이 많이 존재하더라도 에칭에 약한 결정 조직을 가져 식각 속도가 증가한다.
이에 따라 배선 패턴의 기울기가 증가하여 배선 패턴간의 절연 거리가 확보되고, 미세회로를 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1a는 본 발명의 일 실시예에 따른 배선판을 개략적으로 나타내는 개략적인 사시도이고, 도 1b는 도 1a의 I-I'를 따라 취한 배선판을 나타내는 개략적인 단면도이다.
본 발명의 일 실시예에 다른 배선판은 기판(10); 및 상기 기판에 형성되며, 두께 방향으로 서로 다른 결정 조직을 갖는 금속층(20')으로 형성된 회로 배선을 포함한다.
상기 기판(10)은 배선판의 구조적인 강성을 제공하는 부분으로, 회로 배선의 패턴 사이에 절연거리를 제공할 수 있는 것이면 특별히 제한되지 않는다. 예를들면, 폴리이미드(polyimide), 페놀(phenol) 및 에폭시 계열의 수지 기판, 세라믹 기판 등이 사용될 수 있다.
상기 금속층(20')은 두께 방향으로 서로 다른 결정 조직을 갖는다.
상기 금속층(20')은 전기 전도성을 갖는 것이며, 특별히 제한되지 않으며, 예를 들면, 은 또는 구리 등의 금속으로 이루어 질 수 있다.
상기 금속층(20')의 두께는 특별히 제한되지 않으며, 예를 들면, 수 마이크로 미터 또는 수십 마이크로 미터일 수 있다.
본 실시 형태에서, 상기 금속층(20')은 기판에 형성된 제1 금속층(22')과 상기 제1 금속층(22')에 형성된 제2 금속층(21')으로 이루어진다. 두께 방향을 기준으로 상기 제1 금속층(22')은 하부에 위치하며, 상기 제2 금속층(21')은 상부에 위치한다. 이에 제한되지 않고, 상기 금속층은 2층 이상의 금속층으로 형성될 수 있으며, 금속층 간의 경계가 명확하게 구분되지 않을 수 있다.
상기 제1 금속층(22')은 에칭에 약한 결정 조직을 갖고, 상기 제2 금속층(21')은 에칭에 강한 결정 조직을 갖는다.
보다 구체적으로, 하부에 위치하는 제1 금속층(22')은 (111) 결정 방향을 가지며, 상부에 위치하는 제2 금속층(21')은 (220) 결정 방향을 갖는다.
결정 조직이 동일한 금속층의 경우, 두께 방향으로 에칭되는 속도가 다르다. 금속층이 식각액의 흐름을 방해하기 때문에 이미 반응된 식각액이 기판 바닥에 존재하게 되고, 새로운 식각액으로 교환되지 못하여 금속층의 상부는 많이 식각되고, 금속층의 하부는 상대적으로 작게 식각된다. 이에 따라 배선 패턴의 측면 기울기가 큰 회로 배선이 형성되고, 미세회로의 구현이 어렵게 된다.
그러나, 본 실시형태와 같이, 하부에는 에칭에 강한 결정 방향을 갖는 금속층을 형성하고, 상부에는 에칭에 약한 결정 방향을 갖는 금속층을 형성하는 경우, 두께 방향으로 에칭되는 속도의 차이를 줄일 수 있다.
식각액의 흐름이 방해되더라도, 식각액의 공급이 원활한 상부 금속층은 에칭에 강한 결정 조직을 갖져 식각 속도가 감소하고, 하부 금속층은 반응된 식각액이 많이 존재하더라도 에칭에 약한 결정 조직을 가져 식각 속도가 증가한다.
이에 따라 배선 패턴의 기울기가 증가하여 배선 패턴간의 절연 거리가 확보되고, 미세회로를 구현할 수 있다.
도시되지 않았으나, 상기 기판(10)과 금속층(20') 사이에는 금속 시드 층(seed layer)이 형성될 수 있다.
또한, 도시되지 않았으나, 상기 배선판은 기판 및 회로 배선이 빌드 업된 다층 배선판일 수 있다.
도 2a 및 도 2d는 본 발명의 일 실시 형태에 따른 배선판의 제조 방법을 설명하기 위한 제조 단계별 공정 단면도이다.
우선, 도 2a에 도시된 바와 같이, 기판(10)에 금속층(20)을 형성한다. 상술한 바와 같이 상기 기판은 배선판의 구조적인 강성을 제공하는 부분으로, 회로 배선의 패턴 사이에 절연거리를 제공할 수 있는 것이면 특별히 제한되지 않으며, 예를들면, 폴리이미드(polyimide), 페놀(phenol) 및 에폭시 계열의 수지 기판, 세라믹 기판 등이 사용될 수 있다.
상기 금속층(20)은 두께 방향으로 서로 다른 결정 조직을 갖도록 형성된다.
상기 금속층(20)은 기판에 도금하거나 금속박을 접착하는 방법에 의하여 형성될 수 있다.
본 실시예에서 금속층은 구리로 이루어질 수 있으며, 기판에 구리를 도금하는 방법으로 형성될 수 있다.
상기 금속층(20)은 기판에 우선 제1 금속층(22)을 형성하고, 상기 제1 금속층 상에 제2 금속층(21)을 형성하는 방법으로 형성될 수 있다. 상기 제2 금속층(21)은 상기 제1 금속층(22)에 비하여 에칭에 강한 결정 조직을 갖는다. 보다 구체적으로, 상기 제2 금속층(21)은 에칭에 강한 (220) 결정 방향을 갖도록 형성되고, 상기 제1 금속층(22)은 에칭에 약한 (111) 결정 방향을 갖도록 형성될 수 있다. 이에 따라, 후속되는 식각 공정에서 에칭 팩터가 높은 회로 배선을 형성할 수 있게 된다.
금속박을 접착하여 금속층(20)을 형성하는 경우에는 서로 다른 결정 조직을 갖는 다수개의 금속박을 적층하여 형성할 수 있다.
도금에 의하여 금속층(20)을 형성하는 경우에는 도금액의 화학적 조성을 변경함으로써 금속층의 결정 조직을 제저할 수 있다.
일반적으로, 도금액은 기본 금속을 포함하는 도금액과 함께 브라이트너(brightener), 레벨러(leverer), 계면 활성제 등의 첨가제를 포함하는데, 상기 첨가제의 성분 및 함량을 조절하여 금속층의 결정 조직을 제어할 수 있다.
상기 브라이트너는 도금막을 치밀하게 하여 광택성을 향상시키는 것으로, 일반적으로 유황 화합물(예를 들면, HS-CnH2n-SO3 Mercapto alkylsulfonic acid)로 써, 도금액 중에 음이온으로 존재하며, 금속 이온의 석출을 방해하여 미세화를 촉진시킨다.
또한, 레벨러는 폴리 아민 등의 질소 함유 화합물로써, 도금액 중에 양이온으로서 존재한다. 레벨러는 전류 밀도가 높은 곳에서 레벨러의 흡착이 많이 일어나고, 레벨러의 흡착이 많은 곳은 활성화 과접압이 증가하여 구리의 석출이 억제된다.
이에 제한되는 것은 아니나, 금속층의 결정 조직을 제어하기 위하여, 상기 브라이트너 및 레벨러 중 어느 하나의 함량을 조절할 수 있다. 예를 들면, 에칭에 약한 결정 조직은 갖는 제1 금속층(22)의 형성시에는 상기 브라이트너 및 레벨러를 모두 포함하는 도금액을 사용할 수 있다. 상기 브라이트너는 도금액 100 중량부에 대하여 0.1 내지 1 중량부를 포함할 수 있고, 상기 레벨러는 도금액 100 중량부에 대하여 1 내지 10 중량부를 포함할 수 있다.
에칭에 강한 결정 조직을 갖는 제2 금속층(21)의 형성시에는 브라이트너를 포함하지 않고, 레벨러를 포함하는 도금액을 사용할 수 있다.
제1 금속층 및 제2 금속층의 형성은 별도의 도금조에서 수행되거나 하나의 도금조에서 도금액의 첨가제를 변화시키면서 수행될 수 있다.
도시되지 않았으나, 상기 도금 공정 전에 무전해 도금 공정을 이용하여 금속 시드(seed layer)을 형성하는 단계가 수행될 수 있다.
다음으로, 도 2b에 도시된 바와같이, 상기 금속층(20)에 에칭 레지스트 층(30)을 형성한다.
이후, 금속층(20)상에 형성될 회로 배선 패턴을 형성하기 위하여, 에칭될 금속층(20)의 형상에 상응하는 개구부를 갖도록 에칭 레지스트 층을 노광 및 현상하여 에칭 레지스트 패턴(30')을 형성한다.
또한, 스크린 프린팅 공정 등을 이용하여 금속층(20) 상에 에칭될 금속층(20)의 형상에 상응하는 개부부를 갖도록 에칭 레지스트 층을 형성할 수 있다.
다음으로, 도 2c에 도시된 바와 같이, 에칭레지스트 패턴(30')의 개구부를 이용하여 금속층(20)을 에칭한다. 에칭 레지스트는 금속층을 식각하는 식각액에 저항하므로, 에칭 레지스트의 개구부로부터 하부를 향하여 에칭이 진행된다.
상기 금속층(20)은 서로 구분되어 배선 패턴 간의 절연 거리를 확보하면서 회로 배선 패턴(20')을 형성한다.
본 실시예에 따르면, 식각액의 흐름이 방해되더라도, 식각액의 공급이 원활한 상부의 제2 금속층(21)은 에칭에 강한 결정 조직을 갖져 식각 속도가 감소하고, 하부의 제1 금속층(22)은 반응된 식각액이 많이 존재하더라도 상대적으로 에칭에 약한 결정 조직을 가져 식각 속도가 증가한다. 이에 따라 배선 패턴의 기울기가 증가하여 배선 패턴간의 절연 거리가 확보되고, 미세회로를 구현할 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 에칭 레지스트 패턴(30')을 제거한다. 에칭 레지스트 패턴(30')은 화학적 공정을 사용하여 제거될 수 있다. 이에 따라 도 1b에 도시된 바와 같은 배선판이 제조될 수 있다.
또한, 도시되지 않았으나, 상기 기판(10) 및 회로 배선패턴(20')을 보호하는 보호층이 형성될 수 있다. 또한, 상기 배선판에 절연층 및 회로 배선 패턴을 순차적으로 형성하여 다층 배선기판을 제조할 수 도 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1a는 본 발명의 일 실시예에 따른 배선판을 개략적으로 나타내는 개략적인 사시도이고, 도 1b는 도 1a의 I-I'를 따라 취한 배선판을 나타내는 개략적인 단면도이다.
도 2a 및 도 2d는 본 발명의 일 실시 형태에 따른 배선판의 제조 방법을 설명하기 위한 제조 단계별 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 20: 금속층
30: 에칭 레지스트층

Claims (8)

  1. 기판; 및
    상기 기판에 형성되며, 두께 방향으로 서로 다른 결정 조직을 갖는 금속층으로 형성된 회로 배선;
    을 포함하는 배선판.
  2. 제1항에 있어서,
    상기 금속층은 하부 금속층에 비하여 상부 금속층이 에칭에 강한 결정 방향을 갖는 것을 특징으로 하는 배선판.
  3. 제1항에 있어서,
    상기 금속층은 하부 금속층은 (111) 결정 방향을 갖고, 상부 금속층은 (220) 결정 방향을 갖는 것을 특징으로 하는 배선판.
  4. 기판에 두께 방향으로 서로 다른 결정 조직을 갖는 금속층을 형성하는 단계;
    상기 금속층의 에칭될 부분에 대응하는 개구부를 갖는 에칭 레지스트 패턴을 형성하는 단계; 및
    상기 개구부를 통하여 상기 금속층을 에칭하여 회로 배선을 형성하는 단계;
    를 포함하는 배선판의 제조방법.
  5. 제4항에 있어서,
    상기 금속층은 하부 금속층에 비하여 상부 금속층이 에칭에 강한 결정 방향을 갖도록 형성되는 것을 특징으로 하는 배선판의 제조방법.
  6. 제4항에 있어서,
    상기 금속층의 형성은 도금액의 화학적 조성을 변경함으로써 결정 조직을 조절하는 것을 특징으로 하는 배선판의 제조방법.
  7. 제6항에 있어서,
    상기 도금액에 포함되는 브라이트너 및 레벨러 중 어느 하나의 함량을 조절하여 결정 조직을 조절하는 것을 특징으로 하는 배선판의 제조방법.
  8. 제6항에 있어서,
    상기 금속층은 서로 다른 결정 조직을 갖는 금속박의 적층에 의하여 형성되는 것을 특징으로 하는 배선판의 제조방법.
KR1020090084209A 2009-09-07 2009-09-07 배선판 및 그 제조방법 KR101018161B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090084209A KR101018161B1 (ko) 2009-09-07 2009-09-07 배선판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090084209A KR101018161B1 (ko) 2009-09-07 2009-09-07 배선판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101018161B1 true KR101018161B1 (ko) 2011-02-28

Family

ID=43778003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090084209A KR101018161B1 (ko) 2009-09-07 2009-09-07 배선판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101018161B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523479B1 (ko) * 2012-08-09 2015-05-27 니혼도꾸슈도교 가부시키가이샤 배선기판
KR20150057466A (ko) * 2013-11-19 2015-05-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011135A (ko) * 1991-11-21 1993-06-23 김광호 반도체장치의 미세패턴 형성방법
JP2009158913A (ja) 2007-12-27 2009-07-16 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011135A (ko) * 1991-11-21 1993-06-23 김광호 반도체장치의 미세패턴 형성방법
JP2009158913A (ja) 2007-12-27 2009-07-16 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523479B1 (ko) * 2012-08-09 2015-05-27 니혼도꾸슈도교 가부시키가이샤 배선기판
US9699905B2 (en) 2012-08-09 2017-07-04 Ngk Spark Plug Co., Ltd. Wiring board
KR20150057466A (ko) * 2013-11-19 2015-05-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101983157B1 (ko) 2013-11-19 2019-05-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR100990618B1 (ko) 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
US20110141711A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US11083086B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2009283739A (ja) 配線基板および配線基板の製造方法
CN102045950B (zh) 印刷电路板及其制造方法
KR101018161B1 (ko) 배선판 및 그 제조방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP5176643B2 (ja) 多層回路基板の製造方法
TW200522835A (en) Process for manufacturing a wiring substrate
TWI418275B (zh) 電路板線路導電結構之製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2007095910A (ja) 配線基板の製造方法
US8976538B2 (en) Printed circuit board and method for manufacturing the same
US11272614B2 (en) Printed wiring board and method for manufacturing the same
KR100894180B1 (ko) 인쇄회로기판 제조방법
CN114269065B (zh) 内埋导电线路的线路板及其制作方法
CN102196673A (zh) 线路结构的制作方法
KR20110035177A (ko) 인쇄회로기판 및 이의 제조 방법
KR20100110454A (ko) 미세 피치의 솔더 온 패드 형성 방법
KR20170087765A (ko) 인쇄회로기판
KR102435125B1 (ko) 인쇄회로기판 및 그 제조방법
KR20090048238A (ko) 인쇄회로기판 및 그의 제조 방법
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee