KR102435125B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102435125B1
KR102435125B1 KR1020150149487A KR20150149487A KR102435125B1 KR 102435125 B1 KR102435125 B1 KR 102435125B1 KR 1020150149487 A KR1020150149487 A KR 1020150149487A KR 20150149487 A KR20150149487 A KR 20150149487A KR 102435125 B1 KR102435125 B1 KR 102435125B1
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit
forming
via hole
circuit board
Prior art date
Application number
KR1020150149487A
Other languages
English (en)
Other versions
KR20170048861A (ko
Inventor
고영국
백용호
이형기
김상훈
목지수
이동근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150149487A priority Critical patent/KR102435125B1/ko
Publication of KR20170048861A publication Critical patent/KR20170048861A/ko
Application granted granted Critical
Publication of KR102435125B1 publication Critical patent/KR102435125B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

본 발명의 실시예에 따른 인쇄회로기판은, 제1 회로 상에 형성된 절연층, 상기 제1 회로의 적어도 일부가 노출되도록 상기 절연층에 형성되는 비아홀 및 상기 비아홀 내에 형성되는 비아를 포함하고, 상기 비아의 일측면에서, 상기 비아의 상단부 및 하단부는 상기 절연층과 이격된다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자기기의 소형화, 다기능화 경향으로 인해 회로 밀집도가 높은 소형의 인쇄회로기판의 필요성이 계속 커지고 있다. 이에 따라, 회로 폭과 피치(pitch), 비아(via), 랜드(land) 크기를 줄이려는 개발 동향이 이어지고 있다.
일본공개공보 제2008-275888호
본 발명의 목적은 높은 밀집도를 가지는 회로가 구현될 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 실시예에 따르면, 제1 회로 상에 형성된 절연층, 상기 제1 회로의 적어도 일부가 노출되도록 상기 절연층에 형성되는 비아홀 및 상기 비아홀 내에 형성되는 비아를 포함하고, 상기 비아의 일측면에서, 상기 비아의 상단부 및 하단부는 상기 절연층과 이격되는 인쇄회로기판 및 그 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 도 1의 일부를 나타낸 도면.
도 3은 도 2의 평면도를 나타낸 도면.
도 4는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 5 내지 도 15는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면, 도 2는 도 1의 일부를 나타낸 도면, 도 3은 도 2의 평면도를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 회로(110), 절연층(120), 비아(130), 제2 회로(140)를 포함할 수 있다. 여기서, 비아(130)는 절연층(120)의 비아홀(121) 내에 형성되며, 비아(130)의 일측면에서, 비아(130)의 상단부 및 하단부 각각은 절연층(120)과 이격된다.
절연재(100)는 프리프레그(PPG) 또는 빌드업 필름(build up film)일 수 있다. 프리프레그에는 유리섬유(glass cloth)와 같은 보강재가 포함될 수 있다. 빌드업 필름은 실리카와 같은 필러(filler)가 충진된 수지재일 수 있으며, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
제1 회로(110)는 절연재(100) 상에 형성된다. 제1 회로(110)는 절연재(100)의 양면에 형성될 수 있다. 제1 회로(110)는 구리, 크롬, 티탄, 니켈 등의 금속으로 형성될 수 있으며, 전기 저항, 에칭의 용이성, 비용 등의 측면에서, 구리가 선택될 수 있다.
제1 회로(110)는 애디티브(Additive), 서브트랙티브(Subtractive), 세미-애디티브(Semi-Additive) 등의 방법으로 형성될 수 있으나, 이러한 방법으로 제한되는 것은 아니다.
제1 회로(110)는 절연재(100) 상에 형성된 금속층(101)이 형성된 후에, 포토 공정 및 에칭 공정을 통하여 패터닝되어, 형성될 수 있다. 제1 회로(110)는 절연재(100) 상에 소정의 패턴을 가지도록 형성되며, 소정의 패턴 단부는 패드로 기능한다.
절연층(120)은 제1 회로(110)를 커버하도록 절연재(100)에 형성된다. 절연층(120)은 제1 회로(110)의 패턴들 간을 서로 절연시킨다. 절연층(120)은 프리프레그(PPG) 또는 빌드업 필름(build up film)일 수 있다. 프리프레그에는 유리섬유(glass cloth)와 같은 보강재가 포함될 수 있다. 빌드업 필름은 실리카와 같은 필러(filler)가 충진된 수지재일 수 있으며, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
절연층(120)은 제1 회로(110)를 커버하기 때문에, 절연층(120)의 두께는 제1 회로(110)의 두께보다 크다.
절연층(120)에는 비아홀(121)이 형성된다. 비아홀(121)은 제1 회로(110)의 적어도 일부를 노출시킨다. 비아홀(121)은 CO2 레이저 등의 레이저 가공 또는 비트(bit) 등의 기계적 가공으로 형성될 수 있다. 비아홀(121)의 단면적 또는 폭은, 상단부에서 하단부로 갈수록 작아질 수 있다. 즉, 비아홀(121)의 단면은 역사다리꼴일 수 있다. 특히, 비아홀(121)이 레이저 가공으로 형성되는 경우, 비아홀(121)의 단면은 역사다리꼴일 수 있다. 한편, 여기서, '상단'은 절연재(100)와 먼 단부를 의미하고, '하단'은 절연재(100)와 가까운 단부를 의미한다. 이하, '상단'과 '하단'의 의미는 동일하게 해석된다.
비아(130)는 비아홀(121) 내에 형성되며, 비아홀(121)에 의하여 노출된 제1 회로(110) 상에 형성된다. 비아(130)는 제1 회로(110)와 다른 층에 형성된 회로를 전기적으로 연결시킨다.
비아(130)의 일측면에서, 비아(130)의 상단부 및 하단부는 절연층(120)과 이격된다. 도 2에 도시된 바와 같이, 비아(130)는 모든 측면에 대해서, 비아(130)의 상단부 및 하단부가 절연층(120)과 이격될 수 있다. 이 경우, 비아(130)는 절연층(120)과 접촉되지 않으며, 절연층(120)에 의하여 고립된다.
비아(130)의 단면적 또는 폭은 비아(130)의 상단부와 하단부에서 동일할 수 있다. 비아(130)의 단면적 또는 폭은 비아(130)의 상단부에서 하단부로 갈수록 동일할 수 있다. 즉, 비아(130)는 기둥 형상을 가질 수 있다. 예를 들어, 비아(130)는 원기둥 형상을 가질 수 있다.
비아(130)의 일측면과 절연층(120) 간 거리는, 비아(130)의 상단부에서 하단부로 갈수록 작아진다. 특히, 비아(130)는 기둥 형상을 가지고, 비아홀(121)의 단면은 역사다리꼴인 경우, 그러하다.
비아(130)는 제1 회로(110)와 동일한 금속으로 형성될 수 있다. 또한, 비아(130)의 높이는 비아홀(121)의 높이보다 클 수 있다. 특히, 비아(130)의 상면 높이는 후술하게 될 제2 회로(140)의 상면 높이와 동일할 수 있다.
종래에는, 비아(130)는 절연층(120)의 높이와 동일한 높이로 형성되고, 제2 회로(140)의 일부는 비아(130) 상에 위치하며, 비아(130) 상에 위치하는 제2 회로(140)의 폭은 비아(130)의 폭보다 컸다. 이 경우, 제2 회로(140)는 불필요하게 많은 공간을 차지하기 때문에 회로의 밀집도가 낮을 수밖에 없었다.
본 발명에서는, 비아(130)의 높이가 절연층(120)(비아홀(121)) 높이보다 크게 형성되며, 비아(130) 상에는 제2 회로(140)가 위치하지 않으며, 비아(130)의 폭이 비아홀(121)의 폭보다 작기 때문에, 비아(130)가 차지하는 공간이 줄어들고, 그만큼 회로가 밀도 높게 형성될 수 있다.
비아(130)와 제1 회로(110) 사이에는 시드층(150)이 형성될 수 있다. 시드층(150)의 단면적은 비아(130)의 단면적과 동일하고, 노출된 제1 회로(110)의 단면적보다 작을 수 있다. 즉, 시드층(150)은 절연층(120)과 이격될 수 있다.
시드층(150)은 비아(130)가 도금으로 형성되는 경우, 전해도금이 행해질 수 있도록 하는 기초층이다. 시드층(150)은 비아(130)와 동일한 금속으로 형성될 수 있고, 무전해도금으로 형성될 수 있다. 시드층(150)이 무전해도금으로 형성되는 경우, 팔라듐 촉매가 사용될 수 있다.
시드층(150)은 노출된 제1 회로(110) 상에 뿐만 아니라 절연층(120) 상에도 형성될 수 있다. 절연층(120) 상에 형성된 시드층(150) 상에는 제2 회로(140)가 형성될 수 있다.
제2 회로(140) 역시 구리, 크롬, 티탄, 니켈 등의 금속으로 형성될 수 있으며, 전기 저항, 에칭의 용이성, 비용 등의 측면에서, 구리가 선택될 수 있다. 제2 회로(140)는 소정의 패턴을 가질 수 있다.
제2 회로(140)는 애디티브(Additive), 서브트랙티브(Subtractive), 세미-애디티브(Semi-Additive) 등의 방법으로 형성될 수 있으나, 이러한 방법으로 제한되는 것은 아니다.
도 3은 비아(130)와 제2 회로(140) 일부를 도시한 것이다. 도 3에 도시된 바와 같이, 제2 회로(140)는 소정의 패턴을 가질 수 있다. 제2 회로(140)는 비아(130)를 통하여 제1 회로(110)와 연결될 수 있다.
다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 솔더 레지스트(160)와 솔더볼(170)을 더 포함할 수 있다.
솔더 레지스트(160)는 절연층(120) 상에 형성되며, 비아(130)의 측면을 커버하고, 제2 회로(140)를 매립시킨다. 솔더 레지스트(160)의 상면은 비아(130)의 상면보다 더 높은 곳에 위치한다. 그러나, 솔더 레지스트(160)는 비아(130)의 상면을 커버하지 않는다. 즉, 솔더 레지스트(160)에는 비아(130)의 상면에 대응하여 개구부(161)가 형성된다.
솔더 레지스트(160)는 비아(130)의 측면을 커버하도록 비아(130)의 측면과 접촉되기 때문에, 솔더 레지스트(160) 일부는 비아홀(121) 내부에도 형성된다.
솔더볼(170)은 개구부(161) 내에 형성되며, 비아(130)의 상면과 접촉된다. 솔더볼(170)은 인쇄회로기판 상에 실장되는 전자부품을 인쇄회로기판에 접속시킨다.
도 4는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 4를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판은, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 회로(110), 절연층(120), 비아(130), 제2 회로(140)를 포함할 수 있다. 여기서, 비아(130)는 절연층(120)의 비아홀(121) 내에 형성되며, 비아(130)의 일측면에서, 비아(130)의 상단부 및 하단부 각각은 절연층(120)과 이격된다.
한편, 도 1과 달리, 도 4에서는, 비아(130)의 타측면이 절연층(120)과 접촉된다. 비아(130)를 비아홀(121) 중앙에 위치시키기 어려운 경우, 비아(130)는 절연층(120)과 일부 접촉될 수 있다.
여기서, 비아(130)와 제1 회로(110) 사이에는 시드층(150)이 형성될 수 있다. 도 1에서는 시드층(150)이 평평한 형태로 형성되지만, 도 4에서는 시드층(150)이 비아홀(121) 내측면 일부를 커버하기 때문에, 비아홀(121) 내측면과 제1 회로(110)의 형상을 따라 구부러진 형상으로 형성될 수 있다.
인쇄회로기판 제조방법
도 5 내지 도 15는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도이다.
도 5 내지 도 15를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 절연재(100)에 제1 회로(110)를 형성하는 단계, 상기 절연재(100)에 절연층(120)을 형성하는 단계, 상기 제1 회로(110)의 적어도 일부가 노출되도록 상기 절연층(120)에 비아홀(121)을 형성하는 단계 및 상기 비아홀(121) 내에 비아(130)를 형성하는 단계를 포함할 수 있다.
상기 절연층(120)에 비아홀(121)을 형성하는 단계 이후, 상기 비아홀(121) 내에 비아(130)를 형성하는 단계 이전에, 노출된 상기 제1 회로(110) 상에 시드층(150)을 형성하는 단계를 더 포함하고, 상기 비아(130)는 상기 시드층(150) 상에 형성될 수 있다.
상기 시드층(150)을 형성하는 단계에서, 상기 시드층(150)은 상기 절연층(120) 상에 형성되고, 상기 시드층(150)을 형성하는 단계 이후에, 상기 절연층(120) 상에 제2 회로(140)를 형성하는 단계를 더 포함할 수 있다.
한편, 상기 비아(130)를 형성하는 단계 이후에, 상기 비아(130)의 측면을 커버하도록 상기 절연층(120) 상에 솔더 레지스트(160)를 형성하는 단계, 상기 솔더 레지스트(160)에 개구영역(O)을 형성하는 단계 및 상기 개구영역(O)에 솔더볼을 형성하는 단계를 더 포함할 수 있다.
도 5를 참조하면, 금속층(101)이 형성된 절연재(100)가 제공된다. 금속층(101)이 동박이면, 도 5에 도시된 것은 동박적층판(CCL)이다.
도 6을 참조하여, 금속층(101)이 패터닝되면, 제1 회로(110)가 형성된다. 예를 들어, 금속층(101) 상에 레지스트가 형성되고, 제1 회로(110)가 형성되지 않을 영역에 대해 레지스트를 제거하고, 제거된 레지스트 영역에 대해 에칭을 실시하면, 제1 회로(110)만 잔류하게 된다.
도 6에는 절연재(100)의 상하에 제1 회로(110)가 대칭으로 형성되어 있으나, 반드시 대칭일 필요는 없다.
도 7을 참조하면, 절연재(100) 상에 절연층(120)이 형성된다. 절연층(120)은 제1 회로(110)를 매립시킨다.
도 8을 참조하면, 절연층(120)에 비아홀(121)이 형성된다. 비아홀(121)은 제1 회로(110)의 적어도 일부를 노출시킨다.
도 9를 참조하면, 노출된 제1 회로(110) 및 절연층(120) 상에 시드층(150)이 형성된다. 시드층(150)은 비아홀(121)의 내측벽에도 형성된다. 시드층(150)은 팔라듐 촉매를 이용한 무전해 도금으로 형성될 수 있다.
도 10을 참조하면, 시드층(150) 상에 포토 레지스트(R)가 형성된다. 여기서, 도 10에 도시된 것과 같이, 포토 레지스트(R)는 비아홀(121) 내부를 완전히 충진한다. 포토 레지스트(R)는 필름 형태이고, 진공 상태에서 라미네이트 되며, 비아홀(121) 내부에 불필요한 공기가 형성되지 않도록 한다.
도 11을 참조하면, 포토 레지스트(R)에 개구영역(O)이 형성된다. 개구영역(O)은 비아(130)가 형성될 부분에 대응하여 형성된다. 즉, 개구영역(O)은 비아홀(121) 내부에 형성된다. 개구영역(O)은 시드층(150)을 노출시킨다.
한편, 포토 레지스트(R)의 개구영역(O)은 제2 회로(140)가 형성될 부분에 대응하여서도 형성된다.
도 12를 참조하면, 개구영역(O)이 전도성 물질로 충진되며, 해당 전도성 물질은 비아(130) 또는 제2 회로(140)가 된다. 비아(130)는 비아홀(121) 내부에 형성되며, 제2 회로(140)는 절연층(120) 상에 형성된다.
개구영역(O)이 전도성 물질로 충진되는 것은, 도금 방식으로 이루어질 수 있다. 특히, 전도성 물질은 시드층(150)을 이용한 전해도금으로 형성될 수 있다. 비아(130)의 상면과 제2 회로(140)의 상면은 동일한 높이를 가질 수 있다.
비아(130)의 상단부와 하단부 모두 절연층(120)과 이격되며, 여기서, 비아(130)는 상단부와 하단부의 폭과 면적이 동일한 기둥 형상을 가질 수 있다. 이에 따르면, 비아(130)가 차지하는 공간이 적어지고, 그만큼 회로가 형성될 수 있는 영역이 증가하여, 회로의 밀집도가 커진다.
한편, 도면에는 도시되지 않았으나, 비아(130)의 타측면은 상기 절연층(120)과 접촉될 수 있다.
도 13을 참조하면, 포토 레지스트(R)가 제거된다. 포토 레지스트(R)는 박리를 통하여 제거될 수 있으며, 이 경우, 인쇄회로기판은 박리액에 침지될 수 있다. 박리액은 포토 레지스트(R)에만 반응하므로, 포토 레지스트(R)를 박리시킨다.
또한, 불필요한 시드층(150)이 제거된다. 즉, 제1 회로(110)와 비아(130) 사이에 있는 영역과 제2 회로(140)와 절연층(120) 사이에 있는 시드층(150) 영역을 제외한 나머지 영역의 시드층은 제거된다. 시드층(150)은 에칭 방법으로 제거될 수 있다. 시드층에만 반응하는 에칭액에 인쇄회로기판이 침지되면, 시드층만 선택적으로 제거된다. 여기서, 에칭 레지스트가 사용될 수 있다.
도 14를 참조하면, 솔더 레지스트(160)가 형성된다. 솔더 레지스트(160)는 절연층(120) 상에 형성되며, 비아(130)의 측면을 커버하고, 제2 회로(140)를 매립시킨다. 솔더 레지스트(160)는 제2 회로(140)를 산화, 부식 등으로부터 보호한다.
또한, 솔더 레지스트(160)의 두께는 비아(130)의 두께보다 크며, 솔더 레지스트(160)가 비아(130)의 측면을 커버할 뿐, 상면을 커버하지 않고, 솔더 레지스트(160)의 개구부(161)가 비아(130)의 상면을 노출시킨다.
도 15를 참조하면, 솔더 레지스트(160)의 개구부(161)에 솔더볼(170)이 형성된다. 솔더볼(170)은, 납, 주석을 성분으로 하는 전도성 볼(ball), 페이스트(paste), 플럭스(flux) 등을 개구부(161)에 배치하고, 리플로우(reflow) 공정을 거쳐 형성된다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 절연재
101: 금속층
110: 제1 회로
120: 절연층
121: 비아홀
130: 비아
140: 제2 회로
150: 시드층
160: 솔더 레지스트
161: 개구부
170: 솔더볼
R: 포토 레지스트
O: 개구영역

Claims (16)

  1. 제1 회로 상에 형성된 절연층;
    상기 제1 회로의 적어도 일부가 노출되도록 상기 절연층에 형성되는 비아홀;
    상기 비아홀 내에 형성되는 비아; 및
    상기 비아의 측면을 커버하도록 상기 절연층 상에 형성되는 솔더 레지스트; 를 포함하고,
    상기 비아의 일측면에서, 상기 비아의 상단부 및 하단부는 상기 절연층과 이격되는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 비아의 폭은 상단부에서 하단부로 갈수록 동일한 인쇄회로기판.
  3. 제1항에 있어서,
    상기 비아의 타측면은 상기 절연층과 접촉되는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 비아홀의 폭은 상단부에서 하단부로 갈수록 작아지는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 비아와 상기 제1 회로 사이에 개재되는 시드층을 더 포함하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 시드층은 상기 절연층과 이격되는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 비아의 높이는 상기 비아홀의 높이보다 큰 인쇄회로기판.
  8. 제1 회로 상에 형성된 절연층;
    상기 제1 회로의 적어도 일부가 노출되도록 상기 절연층에 형성되는 비아홀;
    상기 비아홀 내에 형성되는 비아; 및
    상기 절연층 상에 형성되는 제2 회로; 를 포함하고,
    상기 비아의 일측면에서, 상기 비아의 상단부 및 하단부는 상기 절연층과 이격되는 인쇄회로기판.
  9. 삭제
  10. 제1항에 있어서,
    상기 솔더 레지스트에는 상기 비아에 대응하여 개구영역이 형성되고,
    상기 개구영역에 형성되는 솔더볼을 더 포함하는 인쇄회로기판.
  11. 절연재에 제1 회로를 형성하는 단계;
    상기 절연재에 절연층을 형성하는 단계;
    상기 제1 회로의 적어도 일부가 노출되도록 상기 절연층에 비아홀을 형성하는 단계;
    상기 비아홀 내에 비아를 형성하는 단계; 및
    상기 비아의 측면을 커버하도록 상기 절연층 상에 솔더 레지스트를 형성하는 단계; 를 포함하고,
    상기 비아의 일측면에서, 상기 비아의 상단부 및 하단부는 상기 비아홀과 이격되는 인쇄회로기판 제조방법.
  12. 제11항에 있어서,
    상기 비아의 폭은 상단부에서 하단부로 갈수록 동일한 인쇄회로기판 제조방법.
  13. 제11항에 있어서,
    상기 비아의 타측면은 상기 절연층과 접촉되는 인쇄회로기판 제조방법.
  14. 제11항에 있어서,
    상기 절연층에 비아홀을 형성하는 단계 이후, 상기 비아홀 내에 비아를 형성하는 단계 이전에,
    노출된 상기 제1 회로 상에 시드층을 형성하는 단계를 더 포함하고,
    상기 비아는 상기 시드층 상에 형성되는 인쇄회로기판 제조방법.
  15. 절연재에 제1 회로를 형성하는 단계;
    상기 절연재에 절연층을 형성하는 단계;
    상기 제1 회로의 적어도 일부가 노출되도록 상기 절연층에 비아홀을 형성하는 단계;
    노출된 상기 제1 회로 및 상기 절연층 상에 시드층을 형성하는 단계; 및
    상기 비아홀 내의 상기 시드층 및 상기 절연층 상의 상기 시드층 상에 각각 비아 및 제2 회로를 형성하는 단계; 를 포함하고,
    상기 비아의 일측면에서, 상기 비아의 상단부 및 하단부는 상기 비아홀과 이격되는 인쇄회로기판 제조방법.
  16. 제11항에 있어서,
    상기 솔더 레지스트를 형성하는 단계 이후에,
    상기 솔더 레지스트에 개구영역을 형성하는 단계; 및
    상기 개구영역에 솔더볼을 형성하는 단계; 를 더 포함하는 인쇄회로기판 제조방법.
KR1020150149487A 2015-10-27 2015-10-27 인쇄회로기판 및 그 제조방법 KR102435125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150149487A KR102435125B1 (ko) 2015-10-27 2015-10-27 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150149487A KR102435125B1 (ko) 2015-10-27 2015-10-27 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170048861A KR20170048861A (ko) 2017-05-10
KR102435125B1 true KR102435125B1 (ko) 2022-08-24

Family

ID=58744162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150149487A KR102435125B1 (ko) 2015-10-27 2015-10-27 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102435125B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388831B1 (ko) * 2012-06-28 2014-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5408402B2 (ja) 2007-04-27 2014-02-05 富士ゼロックス株式会社 画像形成装置
KR101836218B1 (ko) * 2011-04-08 2018-04-19 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388831B1 (ko) * 2012-06-28 2014-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
KR20170048861A (ko) 2017-05-10

Similar Documents

Publication Publication Date Title
KR100688701B1 (ko) 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
US20140083757A1 (en) Printed circuit board and method for manufacturing same
JP2004146836A (ja) 回路基板及びその製造方法
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP6625872B2 (ja) 配線基板及び配線基板の製造方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
CN105744740B (zh) 印刷电路板及其制造方法
KR101019150B1 (ko) 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
KR102466204B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
US9078344B2 (en) Printed circuit board and manufacturing method thereof
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
KR102268388B1 (ko) 인쇄회로기판 및 그 제조방법
TWI636720B (zh) 電路板結構及其製造方法
KR20180013017A (ko) 인쇄회로기판
KR102439483B1 (ko) 인쇄회로기판 및 그 제조방법
KR102435125B1 (ko) 인쇄회로기판 및 그 제조방법
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP6725099B2 (ja) プリント回路基板及びその製造方法
JP2007095910A (ja) 配線基板の製造方法
JP2009088337A (ja) プリント配線板およびその製造方法
KR20130033678A (ko) 인쇄회로기판의 제조방법
KR20150049515A (ko) 인쇄회로기판 및 그 제조 방법
KR101363076B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right