KR101983157B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101983157B1
KR101983157B1 KR1020130140862A KR20130140862A KR101983157B1 KR 101983157 B1 KR101983157 B1 KR 101983157B1 KR 1020130140862 A KR1020130140862 A KR 1020130140862A KR 20130140862 A KR20130140862 A KR 20130140862A KR 101983157 B1 KR101983157 B1 KR 101983157B1
Authority
KR
South Korea
Prior art keywords
metal layer
circuit board
printed circuit
crystal
present
Prior art date
Application number
KR1020130140862A
Other languages
English (en)
Other versions
KR20150057466A (ko
Inventor
양은주
김규석
함석진
박세윤
차진욱
정희석
김미양
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130140862A priority Critical patent/KR101983157B1/ko
Priority to US14/182,206 priority patent/US9095063B2/en
Publication of KR20150057466A publication Critical patent/KR20150057466A/ko
Application granted granted Critical
Publication of KR101983157B1 publication Critical patent/KR101983157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C23F4/04—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00 by physical dissolution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법을 제공한다. 구체적으로는, 본 발명의 일 실시 예에 따른 인쇄회로기판에 있어서, 절연층 및 상기 절연층 상에 형성된 금속층을 포함하며, 상기 금속층은 (110) 및 (112)의 결정방위가 차지하는 면적의 비율이 20 내지 80%인 인쇄회로기판을 제공한다. 이를 통해, 전기전도도 등의 전기적 특성을 방해하는 요인을 최소화하고, 기계적 물성의 등방성 (isotropy)을 향상시킬 수 있는 효과를 가진 서로 다른 결정방위를 갖는 금속층을 포함하는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

Description

인쇄회로기판 및 그 제조방법 {PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 기판과 전자소자 간의 인터포져 (interposer) 역할을 하는 기판의 경박단소화가 빠른 속도로 진행됨에 따라 이에 발맞춰 고밀도화, 미세패턴 (fine pattern) 이 요구되고 있다. 이와 같이 기술의 향상과 더불어 기존 공정의 단축을 위한 다양한 노력이 진행되고 있다.
인쇄회로기판의 회로패턴을 형성하기 위한 애디티브 공법 (additive method)이 있다. 상기 애디티브 공법은 절연층에 회로패턴을 도금방식으로 형성하는 것으로, 최근에는 보다 더 효과적인 도금을 위해 세미 애디티브 공법 (semi additive method)이 이용되고 있다. 상기 세미 애디티브 공법은 절연층을 표면처리 하여 조도를 높이고, 화학적 도금을 통해 전해도금을 위한 기저층인 시드층 (seed layer)을 형성한다. 상기 시드층을 형성한 후에 회로패턴의 두께를 일정 수준에 이를 때까지 전해도금을 하여 회로패턴을 완성한다.
이러한 기존의 세미 애디티브 공법은 표면 조도 처리공정이 필요하고 기판에 전체적으로 균일한 시드층을 형성하기 위해서는 10000 옴스트롱 (Å) 이상의 두께가 요구되는데, 시드층의 두께가 두꺼우면 회로패턴 형성 후 시드층을 제거하기 위한 플래쉬 에칭 (flesh etching) 공정의 리드 타임 (lead time)이 길어지고, 파인 피치 (fine pitch) 형성이 어렵게 되는 문제가 있다.
따라서, 인쇄회로기판의 금속층을 형성하는 과정에서 스퍼터링 (sputtering) 공정을 적용하면 공정 단계를 감소할 수 있어서 공정의 리드 타임이 짧아지게 되고, 그에 따른 비용절감 효과가 있다. 또한, 얇고 균일한 시드층을 형성하는 것이 가능하게 되어 미세 피치 회로패턴을 구현할 수 있다.
그렇기 때문에 기판이 소형화되고 고집적화될수록 기존의 도금 방식보다 스퍼터링 공정 방식의 수요가 증가하고 있는 것이다. 스퍼터링 공정 방식의 장점은 얇은 두께로 박막을 올릴 수 있다는 점인데, 공정 과정을 거치면서 대부분 (111)의 결정방위로 성장하게 된다. 특정 방향으로만 결정방위가 성장하게 되면 재료 자체의 이방성 (anisotropy)으로 인해 기계적 물성에 있어서 편향성을 가지게 된다.
한편, 특허문헌 1에서는 인쇄회로기판의 제조방법에 있어서, 시드층을 스퍼터링 공정을 이용하여 형성하는 제조방법이 개시되어 있으나, 이렇게 형성된 시드층은 재료 물성의 이방성 측면에서 한계를 가지게 되었다. 또한, 상기 시드층이 두께 방향으로는 기계적으로 매우 강한 물성을 가질 수 있으나, 측면 방향 (lateral direction)으로는 상대적으로 취약한 물성을 가지게 되었다.
특허문헌 1: 한국 공개특허 제2009-0105162호
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 전기전도도 등의 전기적 특성을 방해하는 요인을 최소화하고, 기계적 물성의 등방성을 향상시킬 수 있는 서로 다른 결정방위를 갖는 금속층을 포함하는 인쇄회로기판을 제공하는 것이다.
본 발명의 다른 측면은 상기 금속층을 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따른 인쇄회로기판은:
절연층; 및
상기 절연층 상에 형성된 금속층;
을 포함하며, 상기 금속층은 (110) 및 (112)의 결정방위가 차지하는 면적의 비율이 20 내지 80%일 수 있다.
상기 인쇄회로기판에서, 상기 (110) 및 (112)의 결정방위는 아일랜드 형 (island type)으로 형성될 수 있다.
상기 인쇄회로기판에서, 상기 (110) 및 (112)의 결정방위는 쌍정 (twin) 구조일 수 있다.
상기 인쇄회로기판에서, 상기 금속층의 재료는 구리 (Cu)를 포함할 수 있다.
본 발명의 다른 측면에 따른 인쇄회로기판의 제조방법은:
절연층을 준비하는 단계;
상기 절연층 상에 금속층을 형성하는 단계; 및
상기 금속층을 건식에칭으로 식각하는 단계;
를 포함하며, 상기 금속층은 (110) 및 (112)의 결정방위가 차지하는 면적의 비율이 20 내지 80%일 수 있다.
상기 인쇄회로기판의 제조방법에서, 상기 금속층을 형성하는 단계는 증착법에 의해 수행될 수 있다.
상기 인쇄회로기판의 제조방법에서, 상기 증착법은 스퍼터링 (sputtering)일 수 있다.
상기 인쇄회로기판의 제조방법에서, 상기 금속층을 건식에칭으로 식각하는 단계는 이온 빔 에칭 (ion beam etching)에 의해 수행될 수 있다.
상기 인쇄회로기판의 제조방법에서, 상기 이온 빔 에칭의 이온소스는 갈륨 (Ga)일 수 있다.
상기 인쇄회로기판의 제조방법에서, 상기 (110) 및 (112)의 결정방위는 아일랜드 형 (island type)으로 형성될 수 있다.
상기 인쇄회로기판의 제조방법에서, 상기 (110) 및 (112)의 결정방위는 쌍정 (twin) 구조일 수 있다.
상기 인쇄회로기판의 제조방법에서, 상기 금속층의 재료는 구리 (Cu)를 포함할 수 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판에 있어서, (110) 및 (112)의 결정방위가 차지하는 면적의 비율이 20 내지 80%인 금속층을 포함하는 인쇄회로기판을 통해 전기전도도 등의 전기적 특성을 방해하는 요인을 최소화할 수 있다.
또한, 본 발명의 일 실시 예에 따른 인쇄회로기판에 있어서, 기계적 물성의 등방성을 향상시킬 수 있는 서로 다른 결정방위를 갖는 금속층을 포함하는 인쇄회로기판을 제공하는 것이다.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판의 금속층의 평면도;
도 2는 본 발명의 일 실시 예에 따른 인쇄회로기판의 단면도;
도 3은 본 발명의 일 실시 예에 따른 인쇄회로기판의 금속층을 전자 후방산란 회절 (electron back-scattered diffraction, EBSD)로 분석한 사진; 및
도 4 내지 6은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 제조공정 흐름을 나타낸 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 적절한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 적절한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판의 금속층의 평면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 인쇄회로기판은 절연층 (100) 및 상기 절연층 (100) 상에 형성된 금속층 (200)을 포함하며, 상기 금속층 (200)은 (110) 및 (112)의 결정방위 (20)가 차지하는 면적의 비율이 20 내지 80%일 수 있다.
일반적으로 금속층 (200)을 형성하기 위해 스퍼터링 공정을 수행하면, 상기 금속층 (200)은 주 결정방위로 (111)을 가지게 될 수 있다. 그 밖에 (220) 또는 (112) 등의 결정방위가 일부 포함되는 경우가 있으나, 그 비율은 제한적이거나 매우 국부적으로 존재할 수 있다.
그러나, 이렇게 형성된 금속층 (200)을 포함하는 인쇄회로기판은 재료 물성의 이방성 (anisotropy) 측면에서 한계를 가지게 될 수 있다. 즉, 금속층 (200)의 결정방위에 따른 탄성계수의 값이 두께 방향으로는 매우 강한 물성을 가지게 될 수 있지만, 측면 방향으로는 상대적으로 매우 작은 값을 가지게 될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 인쇄회로기판은 금속층 (200)에 (110) 및 (112)의 결정방위 (20)를 포함함으로써 금속층 (200)의 탄성계수가 두께 방향뿐만 아니라 측면 방향으로도 우수한 물성을 가질 수 있다.
상기 금속층 (200)은 (110) 및 (112)의 결정방위 (20)가 차지하는 면적의 비율이 20% 미만이면 금속층 (200)의 탄성계수가 측면 방향으로는 상대적으로 취약해 질 수가 있고, 80%를 초과하면 금속층 (200) 내의 결정립 계가 많이 분포하게 되어 전자의 흐름이 원활하지 못하고 산란 (scattering)현상이 발생하게 되어 전기적인 저항이 증가하게 될 수도 있다.
도 2는 본 발명의 일 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하면, 상기 (110) 및 (112)의 결정방위 (20)는 아일랜드 형 (island type)으로 형성될 수 있다. 상기 (110) 및 (112)의 결정방위 (20)가 아일랜드 형으로 존재함으로써 기계적 물성의 등방성 (isotropy)을 향상시킬 수 있다. 즉, 상기 (110) 및 (112)의 결정방위 (20)가 결정립 (grain)의 형태를 이루게 되고, 기존 (111) 결정방위 (10)의 강한 결정립들 사이에 (110) 및 (112)의 소프트 (soft)한 결정립들을 위치시킴으로써 공정 과정에서 발생하는 기계적 변형을 잘 수용할 수가 있다.
도 3은 본 발명의 일 실시 예에 따른 인쇄회로기판의 금속층 (200)을 전자 후방산란 회절 (electron back-scattered diffraction, EBSD)로 분석한 사진이다. 도 3을 참조하면, 전자 후방산란 회절 기법은 후방산란전자의 키쿠치상 (kikuchi pattern)을 이용하여 각각의 결정립의 방위 해석에 이용되는 장비이다. 결정 재료는 결정립마다 각기 다른 방위를 가지고 있으므로 전자현미경에서 발생된 전자빔이 시료에 조사되었을 때 후방산란 전자의 회절 형태가 바뀌게 된다. 따라서, 전자 후방산란 회절을 이용한 구조분석은 결정의 방위를 해석함으로써 분석을 할 수 있다. 여기서, 키쿠치상이란 전자선을 단결정에 입사했을 때 얻는 밴드형 또는 명암의 한쌍의 평행선으로 되는 회절도형을 말한다.
따라서, 본 발명의 일 실시 예에 따른 인쇄회로기판의 금속층 (200)을 전자 후방산란 회절을 이용하여 (110) 및 (112)의 결정방위 (20)가 쌍정 구조라는 것을 알 수가 있다.
결정방위가 달라지는 구간인 결정립 계 (grain boundary)에서는 격자 불일치 (lattice mismatch)로 인해 전자의 흐름이 원활하지 못하고 산란이 발생함으로써 전기적인 저항이 증가하게 될 수 있다. 금속층 (200)의 전기적인 연결에 있어서, 전자의 진행을 방해하는 큰 요소 중의 하나가 결정립 계라고 볼 수 있는데, 원자 배열이 흐트러져있는 결정립 계를 전자가 통과하게 될 경우 산란이 발생하게 되어 전자의 흐름이 원활하지 못하게 되므로 전기적인 저항이 증가하게 될 수 있다.
그러나, 상기 (110) 및 (112)의 결정방위 (20)는 쌍정 구조로 되어있기 때문에 결정립 계가 무질서하게 있지 않고, 일정한 규칙을 갖고 배열되어 있다. 따라서, (110) 및 (112)의 결정방위 (20)를 갖는 결정립은 전자의 흐름에 방해를 최소화할 수 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판의 금속층 (200)의 재료는 경제적인 측면과 전기전도성의 측면을 고려했을 때 가장 적합한 구리 (Cu)를 포함할 수 있다.
또한, 특별히 한정되는 것은 아니지만 상기 금속층 (200)의 두께는 30 내지 300㎚일 수 있다. 상기 금속층 (200)의 두께가 30㎚ 미만이면 이온 빔 에칭에 의해 결정방위가 거의 변화하지 않으며, 이온 주입 (ion implanation) 에너지에 의해 슬립 (slip) 면을 형성하는 것보다 에칭이 더 빨리 되어 스퍼터링으로 형성된 금속층 (200)이 없어지게 될 수도 있다. 상기 금속층 (200)의 두께가 300㎚를 초과하면 가속전압 30kV의 갈륨 (Ga) 이온이 상기 금속층 (200)에 들어가서 상변화를 일으킬 수 있는 최대 깊이보다 길어질 수 있고, 표층의 결정 방위보다는 내층의 상변화가 발생하지 않는 결정방위가 더 지배적이기 때문에 필름에 대한 결정면의 방향을 제어하기가 어려울 수 있다.
인쇄회로기판의 제조방법
도 4 내지 6은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 제조공정 흐름을 나타낸 단면도이다.
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 절연층 (100)을 준비하는 단계; 상기 절연층 (100) 상에 금속층 (200)을 형성하는 단계; 및 상기 금속층 (200)을 건식에칭으로 식각하는 단계;를 포함하며, 상기 금속층 (200)은 (110) 및 (112)의 결정방위 (20)가 차지하는 면적의 비율이 20 내지 80%일 수 있다.
도 4를 참조하면, 상기 절연층 (100)은 이산화 규소 (SiO2)를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 일반적인 에폭시 수지 조성물로 형성된 절연층 (100)을 사용할 수 있음은 물론이다.
도 5를 참조하면, 상기 금속층 (200)을 형성하는 단계는 증착법에 의해 수행될 수 있다. 또한, 상기 증착법은 스퍼터링 (sputtering)일 수 있다.
스퍼터링이란 타켓에 아르곤 (Ar) 등의 불활성 원소를 충돌시켜서 금속 분자를 쫓아낸 후 표면에 막을 부착하는 기술이다. 진공 상태의 챔버 내에서 스퍼터링 기체로 불활성 가스를 흘려주면서 타겟에 직류 전원을 인가하면, 증착하고자 하는 기판과 타겟 사이에 플라즈마 (plasma)가 발생하게 된다. 이러한 플라즈마 내에는 고출력 직류전류계에 의해 불활성 가스가 양이온으로 이온화된다. 불활성 가스의 양이온은 직류전류계에 의해서 음극으로 가속되어 타겟의 표면에 충돌하게 된다. 이렇게 충돌시킨 타겟 물질은 원자가 완전 탄성 충돌에 의해 운동량을 교환하여 표면에서 밖으로 튀어나오게 된다. 이온이 물질의 원자간 결합에너지보다 큰 운동에너지로 충돌할 경우, 이 이온은 충격에 의해 물질의 격자 간 원자가 다른 위치로 밀리게 된다. 이때, 원자의 표면 탈출이 발생하게 되는데 이것을 스퍼터링이라 한다.
도금하고자 하는 금속물질로 된 금속판을 타겟으로 하여 스퍼터링을 수행하면 금속판에서 튀어나온 금속원자가 절연층 (100) 상에 붙어 얇고 균일한 금속층 (200)을 형성할 수가 있다. 상기 금속층 (200)을 형성하는 금속판의 재료는 경제적인 측면과 전기전도성의 측면을 고려했을 때 가장 적합한 구리 (Cu)를 사용할 수 있다.
상기 금속층 (200)은 (110) 및 (112)의 결정방위 (20)가 차지하는 면적의 비율이 20% 미만이면 금속층 (200)의 탄성계수가 측면 방향으로는 상대적으로 취약해 질 수가 있고, 80%를 초과하면 금속층 (200) 내의 결정립 계가 많이 분포하게 되어 전자의 흐름이 원활하지 못하고 산란 (scattering)현상이 발생하게 되어 전기적인 저항이 증가하게 될 수도 있다.
또한, 특별히 한정되는 것은 아니지만 상기 금속층 (200)의 두께는 30 내지 300㎚일 수 있다. 상기 금속층 (200)의 두께가 30㎚ 미만이면 이온 빔 에칭에 의해 결정방위가 거의 변화하지 않으며, 이온 주입 (ion implanation) 에너지에 의해 슬립 (slip) 면을 형성하는 것보다 에칭이 더 빨리 되어 스퍼터링으로 형성된 금속층 (200)이 없어질 수도 있다.
상기 금속층 (200)의 두께가 300㎚를 초과하면 가속전압 30kV의 갈륨 (Ga) 이온이 상기 금속층 (200)에 들어가서 상변화를 일으킬 수 있는 최대 깊이보다 길어질 수 있고, 표층의 결정 방위보다는 내층의 상변화가 발생하지 않는 결정방위가 더 지배적이기 때문에 필름에 대한 결정면의 방향을 제어하기가 어려울 수 있다.
도 6을 참조하면, 상기 금속층 (200)을 건식에칭으로 식각하는 단계는 이온 빔 에칭에 의해 수행될 수 있다. 또한, 상기 이온 빔 에칭의 이온소스는 갈륨 (Ga)일 수 있다.
상기 이온 빔은 이온 흐름의 덩어리로 전하를 띈 분자나 원자의 집단으로, 전기장 또는 자기장을 가해주면 이온의 흐름을 가속화시킬 수가 있다. 가속화된 이온은 고에너지 상태가 되며, 이러한 이온을 금속층 (200)의 표면에 쏘아줌으로써 금속층 (200)의 일부를 식각할 수 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판은, 금속층 (200)에 갈륨 (Ga) 이온을 조사하였을 때 에칭이 되면서 결정방위가 바뀌는 현상을 이용한 것이다. 이때, 결정방위가 바뀌는 구동력 (driving force)은 열에너지 또는 기계적 충돌 에너지일 수 있다.
일반적으로 금속층 (200)을 형성하기 위해 스퍼터링 공정을 수행하면, 상기 금속층 (200)은 주 결정방위로 (111)을 가지게 될 수 있다. 그 밖에 (220) 또는 (112) 등의 결정방위가 일부 포함되는 경우가 있으나, 그 비율은 제한적이거나 매우 국부적으로 존재할 수 있다.
그러나, 이렇게 형성된 금속층 (200)을 포함하는 인쇄회로기판은 재료 물성의 이방성 (anisotropy) 측면에서 한계를 가지게 될 수 있다. 즉, 금속층 (200)의 결정방위에 따른 탄성계수의 값이 두께 방향으로는 매우 강한 물성을 가지게 될 수 있지만, 측면 방향으로는 상대적으로 매우 작은 값을 가지게 될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 인쇄회로기판은 금속층 (200)에 갈륨 (Ga) 이온을 조사하였을 때, 금속층 (200)의 일부가 떨어져 나가면서 갈륨 (Ga) 이온이 빈공간을 채우게 된다. 이때, (111) 결정방위 (10)의 금속층 (200)이 떨어져 나간 빈공간을 갈륨 (Ga) 이온이 채우면서 (110) 및 (112)의 결정방위 (20)로 바뀌게 되는 것이다.
이를 통해 상기 금속층 (200)은 서로 다른 결정방위를 가지게 되고, 상기 금속층 (200)의 탄성계수가 두께 방향뿐만 아니라 측면 방향으로도 우수한 물성을 가지게 될 수 있다.
상기 이온 빔 에칭을 통해 금속층 (200)에 (110) 및 (112)의 결정방위 (20)를 형성하는 과정에서, 이온 빔의 노출 시간, 가속전압, 또는 전류량을 통해 상기 금속층 (200)에 포함된 (110) 및 (112)의 결정방위 (20) 비율을 조절할 수 있다.
상기 절연층 (100) 및 금속층 (200) 간의 접착력을 향상시키기 위해서 절연층 (100)과 금속층 (200) 사이에 하나의 접착층을 형성할 수도 있다. 상기 접착층은 예를 들어, 티타늄 (Ti), 크롬 (Cr), 니켈 (Ni), 철 (Fe), 지르코늄 (Zr), 탄탈륨 (Ta), 알루미늄 (Al), 텅스텐 (W), 백금 (Pt), 또는 이들의 혼합물로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 (110) 및 (112)의 결정방위 (20)는 아일랜드 형으로 형성될 수 있다. 상기 (110) 및 (112)의 결정방위 (20)가 아일랜드 형으로 존재함으로써 기계적 물성의 등방성을 향상시킬 수 있다. 즉, 상기 (110) 및 (112)의 결정방위 (20)가 결정립의 형태를 이루게 되고, 기존 (111) 결정방위 (10)의 강한 결정립들 사이에 (110) 및 (112)의 소프트한 결정립들을 위치시킴으로써 공정 과정에서 발생하는 기계적 변형을 잘 수용할 수가 있다.
또한, 상기 (110) 및 (112)의 결정방위 (20)는 쌍정 구조로 되어있기 때문에 결정립 계가 무질서하게 있지 않고, 일정한 규칙을 갖고 배열되어 있다. 따라서, (110) 및 (112)의 결정방위 (20)를 갖는 결정립은 전자의 흐름에 방해를 최소화할 수 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판에 있어서, (110) 및 (112)의 결정방위 (20)가 차지하는 면적의 비율이 20 내지 80%인 금속층 (200)을 포함하는 인쇄회로기판을 통해 전기전도도 등의 전기적 특성을 방해하는 요인을 최소화할 수 있다.
또한, 본 발명의 일 실시 예에 따른 인쇄회로기판에 있어서, 기계적 물성의 등방성을 향상시킬 수 있는 서로 다른 결정방위를 갖는 금속층 (200)을 포함하는 인쇄회로기판을 제공하는 것이다.
이상 본 발명을 구체적인 실시 예들을 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상 지식을 가진 자에 의해 그 변형이나 개량할 수 있음이 명백하다.
본 발명의 단순한 변형이나 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
(111) 결정방위: 10 (110) 및 (112) 결정방위: 20
절연층: 100 금속층:200

Claims (12)

  1. 절연층; 및
    상기 절연층 상에 형성된 금속층;
    을 포함하며, 상기 금속층은 (110) 및 (112)의 결정방위가 차지하는 면적의 비율이 20 내지 80%인 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 (110) 및 (112)의 결정방위는 아일랜드 형 (island type)으로 형성된 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 (110) 및 (112)의 결정방위는 쌍정 (twin) 구조인 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 금속층의 재료는 구리 (Cu)를 포함하는 인쇄회로기판.
  5. 절연층을 준비하는 단계;
    상기 절연층 상에 금속층을 형성하는 단계; 및
    상기 금속층을 건식에칭으로 식각하는 단계;
    를 포함하며, 상기 금속층은 (110) 및 (112)의 결정방위가 차지하는 면적의 비율이 20 내지 80%인 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 금속층을 형성하는 단계는 증착법에 의해 수행되는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 증착법은 스퍼터링 (sputtering)인 인쇄회로기판의 제조방법.
  8. 청구항 5에 있어서,
    상기 금속층을 건식에칭으로 식각하는 단계는 이온 빔 에칭 (ion beam etching)에 의해 수행되는 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 이온 빔 에칭의 이온소스는 갈륨 (Ga)인 인쇄회로기판의 제조방법.
  10. 청구항 5에 있어서,
    상기 (110) 및 (112)의 결정방위는 아일랜드 형 (island type)으로 형성된 인쇄회로기판의 제조방법.
  11. 청구항 5에 있어서,
    상기 (110) 및 (112)의 결정방위는 쌍정 (twin) 구조인 인쇄회로기판의 제조방법.
  12. 청구항 5에 있어서,
    상기 금속층의 재료는 구리 (Cu)를 포함하는 인쇄회로기판의 제조방법.
KR1020130140862A 2013-11-19 2013-11-19 인쇄회로기판 및 그 제조방법 KR101983157B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130140862A KR101983157B1 (ko) 2013-11-19 2013-11-19 인쇄회로기판 및 그 제조방법
US14/182,206 US9095063B2 (en) 2013-11-19 2014-02-17 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130140862A KR101983157B1 (ko) 2013-11-19 2013-11-19 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150057466A KR20150057466A (ko) 2015-05-28
KR101983157B1 true KR101983157B1 (ko) 2019-05-28

Family

ID=53172143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130140862A KR101983157B1 (ko) 2013-11-19 2013-11-19 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US9095063B2 (ko)
KR (1) KR101983157B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006117977A (ja) 2004-10-20 2006-05-11 Sumitomo Kinzoku Kozan Shindo Kk 圧延銅箔
KR101018161B1 (ko) 2009-09-07 2011-02-28 삼성전기주식회사 배선판 및 그 제조방법
JP2013053362A (ja) 2011-09-06 2013-03-21 Mitsubishi Materials Corp エッチング性に優れた回路形成用銅箔、この銅箔を使用した銅張積層板及びプリント配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5456978A (en) * 1993-08-03 1995-10-10 Hmt Technology Corporation Thin-film recording medium with thin metal sublayer
US6875324B2 (en) * 1998-06-17 2005-04-05 Tanaka Kikinzoku Kogyo K.K. Sputtering target material
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
JP4358998B2 (ja) * 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
JP4933130B2 (ja) * 2006-02-16 2012-05-16 昭和電工株式会社 ＧａＮ系半導体発光素子およびその製造方法
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
SG170089A1 (en) * 2007-10-29 2011-04-29 Semiconductor Energy Lab Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
JP5403814B2 (ja) * 2008-01-10 2014-01-29 学校法人 芝浦工業大学 有用金属のリサイクル方法
KR100936079B1 (ko) 2008-04-01 2010-01-12 삼성전기주식회사 인쇄회로기판 제조방법
JP5258436B2 (ja) * 2008-07-30 2013-08-07 株式会社東芝 表示装置及びその製造方法
KR20130055867A (ko) * 2011-11-21 2013-05-29 한국전자통신연구원 압전 마이크로 발전기 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006117977A (ja) 2004-10-20 2006-05-11 Sumitomo Kinzoku Kozan Shindo Kk 圧延銅箔
KR101018161B1 (ko) 2009-09-07 2011-02-28 삼성전기주식회사 배선판 및 그 제조방법
JP2013053362A (ja) 2011-09-06 2013-03-21 Mitsubishi Materials Corp エッチング性に優れた回路形成用銅箔、この銅箔を使用した銅張積層板及びプリント配線板

Also Published As

Publication number Publication date
US9095063B2 (en) 2015-07-28
KR20150057466A (ko) 2015-05-28
US20150136458A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
US8563076B2 (en) Substrate structure and method of forming the same
JP3816484B2 (ja) ドライエッチング方法
JP6629596B2 (ja) エッチング速度を変化させるためのイオン注入
JP2003311696A (ja) ばね構造、ばね構造の製造方法、統合型処理ツール、及びウェハ上にばね構造を製造する方法
WO2006016473A1 (ja) フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット
TW200944606A (en) Apparatus for sputtering and a method of fabricating a metallization structure
US20030224620A1 (en) Method and apparatus for smoothing surfaces on an atomic scale
CN107454740A (zh) 印刷电路板及其制造方法
KR101983157B1 (ko) 인쇄회로기판 및 그 제조방법
US20110284801A1 (en) Process of forming insulating layer by particles having low energy
JP4336753B2 (ja) 超薄膜の作製方法
JP4181035B2 (ja) タンタル膜の堆積
US8420185B1 (en) Method for forming metal film with twins
JP2016513374A (ja) 磁気構造体の処理方法
TW201233516A (en) Method of implanting and template apparatus
Wu et al. Sputtering of Ag (111) nanotwinned films on Si (100) wafers for backside metallization of power devices
Felmetsger et al. Effect of pre-deposition RF plasma etching on wafer surface morphology and crystal orientation of piezoelectric AlN thin films
JP3997375B2 (ja) スパッタ用銅ターゲット材およびその製造方法
US20080264776A1 (en) Methods of Making Gold Nitride
JPH07335575A (ja) 薄膜の製造方法
WO2023189256A1 (ja) 導電性フィルム及び表示装置
Inoue et al. Application of Electrochemical Hydrogen Loading Technique for Internal Stress Control in Magnetostrictive Thin Films
Jo et al. Thermal stress driven Sn whisker growth: in air and in vacuum
Hironiwa et al. Novel plasma process for build-up film in the fine wiring fabrication
JP4406714B2 (ja) 熱スパイク効果を用いた成膜法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant